[go: up one dir, main page]

TWI501363B - 一種小型化表面黏著型二極體封裝元件及其製法 - Google Patents

一種小型化表面黏著型二極體封裝元件及其製法 Download PDF

Info

Publication number
TWI501363B
TWI501363B TW103101019A TW103101019A TWI501363B TW I501363 B TWI501363 B TW I501363B TW 103101019 A TW103101019 A TW 103101019A TW 103101019 A TW103101019 A TW 103101019A TW I501363 B TWI501363 B TW I501363B
Authority
TW
Taiwan
Prior art keywords
diode
circuit board
electrode
package component
board
Prior art date
Application number
TW103101019A
Other languages
English (en)
Other versions
TW201528455A (zh
Inventor
連清宏
黃興祥
黃興材
許鴻宗
陳逸偉
Original Assignee
立昌先進科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立昌先進科技股份有限公司 filed Critical 立昌先進科技股份有限公司
Priority to TW103101019A priority Critical patent/TWI501363B/zh
Priority to JP2014260789A priority patent/JP6125486B2/ja
Priority to KR1020140193964A priority patent/KR101650896B1/ko
Priority to US14/585,857 priority patent/US9691735B2/en
Priority to CN201410840628.2A priority patent/CN104465553B/zh
Priority to DE102015100129.2A priority patent/DE102015100129B4/de
Publication of TW201528455A publication Critical patent/TW201528455A/zh
Application granted granted Critical
Publication of TWI501363B publication Critical patent/TWI501363B/zh
Priority to US14/881,558 priority patent/US9691736B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H10P54/00—
    • H10P95/112—
    • H10W70/093—
    • H10W70/098—
    • H10W70/657—
    • H10W70/68—
    • H10W70/692—
    • H10W72/0198—
    • H10W74/01—
    • H10W74/014—
    • H10W74/016—
    • H10W74/111—
    • H10W76/10—
    • H10W90/00—
    • H10W90/401—
    • H10W72/01323—
    • H10W72/073—
    • H10W72/07336—
    • H10W72/07354—
    • H10W72/074—
    • H10W72/325—
    • H10W72/347—
    • H10W72/352—
    • H10W72/353—
    • H10W72/944—
    • H10W74/00—
    • H10W74/40—
    • H10W90/734—
    • H10W90/735—
    • H10W99/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

一種小型化表面黏著型二極體封裝元件及其製法
本發明涉及一種表面黏著型二極體封裝元件，尤指一種使用線路板取代習知導線架進行封裝的小型化表面黏著型二極體封裝元件及其製法。
現有技術中的IC或半導體封裝元件(下文泛稱電子元件)，在封裝製程中必須使用導線架固定IC或半導體晶片(下文泛稱半導體晶粒)，而且半導體晶粒與導線架間必須使用鉛錫膏聯結金線或銅線形成電性聯結，再使用環氧樹脂(或稱封裝膠)進行封膠。
完成封裝後，導線架一方面成為半導體晶粒的導電內電極，另一方面也從電子元件的兩端(或底部)延伸出來，而成為電子元件的外引腳(或接觸點)及作為連結在印刷電路板上的外電極使用，以成就將半導體晶粒的內部功能傳輸至外部銜接的電路板。
據此，導線架是半導體晶粒在封裝製程中完成封裝的關鍵性元件，要封裝不同型式、不同功能或/及不同用途的半導體晶粒，就需要使用及設計不同形式的導線架進行封裝。
然而，為因應IC製程技術微小化的趨勢，電子資訊產品已走向輕薄短小，電子元件尺寸愈來愈小型化，連帶影響電子元件連結在印 刷電路板上的技術，也從插件式演進成表面黏著式(Surface Mount Type，下文簡稱SMD)。以小型化SMD電子元件而言，尤其是以PN型半導體二極體晶粒(下文簡稱二極體晶粒)封裝製成的小型化SMD二極體封裝元件而言，如果仍舊承襲習知導線架的封裝模式，在封裝製程中，除有不易將小型化二極體晶粒準確安裝到導線架上的缺點外，也經常發生安裝失誤偏離固定位置，導致有安裝精度上的問題，更導致封裝後的小型化電子元件的使用特性易失真、甚至失效。
所以，現有技術中的習知導線架封裝方式，已不適用且不利於對小型化二極體晶粒進行封裝。
有鑑於此，本發明的主要目的在於對現有技術中的小型化SMD電子元件提出封裝製程的改進，且揭露一種小型化表面黏著型(SMD)二極體封裝元件的新穎製法，尤其是使用線路板取代習知導線架進行封裝，且應用感光耦合元件(Charge Coupled Device，以下簡稱CCD)影像定位將小型化二極體晶粒精確定位到線路板上，可解決及突破小型化二極體晶粒使用導線架進行封裝所導致的安裝精度問題，而且，所製成的小型化表面黏著型(SMD)二極體封裝元件，可穩定表現小型化二極體晶粒的原有特性，沒有失真或失效的問題，適用於製成愈來愈小型化的電子元件。
作為優選實施例，本發明的二極體晶粒基本構造，是底面設有一正電極及一負電極的二極體晶粒，或是於頂面再設有一正電極及/或一負電極的二極體晶粒。
作為優選實施例，本發明有四種小型化SMD二極體封裝元 件，且為長度(L)介於0.4~1.0mm、寬度(W)介於0.2~0.5mm及厚度(T)介於0.2~0.5mm的晶片型二極體封裝元件，其中，第一種小型化SMD二極體封裝元件的結構特徵，包括：一顆二極體晶粒，其底面設有一正電極及一負電極；一片底部線路板，其板面上設有二個線路電極，且與所述二極體晶粒底面的正電極及負電極分別構成電性連接；一個封膠體，與所述底部線路板構成一體化結構，將所述二極體晶粒及所述二個線路電極包裹在內，並且保持所述二個線路電極的一端各自延伸到該封膠體的其中一側端面表面；及二個外端電極，各自包覆於由所述封膠體及所述底部線路板共同構成一體化結構的其中一側端面，且與所對應的線路電極構成電性連接。
作為優選實施例，本發明的第二種小型化SMD二極體封裝元件，具備第一種小型化SMD二極體封裝元件的基本構造外，於所述封膠體的上面進一步包括一片上蓋板，其中，所述外端電極各自包覆於由所述上蓋板、所述封膠體及所述底部線路板三者共同構成一體化結構的其中一側端面，且與所對應的線路電極構成電性連接。
作為優選實施例，本發明的第三種或第四種小型化SMD二極體封裝元件的結構特徵，類同第一種小型化SMD二極體封裝元件的基本構造，使用底面設有一正電極及一負電極、且頂面設有一正電極及/或一負電極的二極體晶粒取代，且進一步包括一片頂部線路板，以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成於其板面上設有一個或二個線 路電極，且與其對應的所述二極體晶粒頂面的正電極及/或負電極構成電性連接；其中，所述外端電極各自包覆於由所述頂部線路板、所述封膠體及所述底部線路板三者共同構成一體化結構的其中一側端面，且所述封膠體包裹所述二極體晶粒及所述底部線路板及所述頂部線路板的線路電極在內，並且保持每個所述線路電極的一端延伸到該封膠體的其中一側端面表面與所對應的外端電極構成電性連接。
作為優選實施例，本發明的另一種小型化表面黏著型二極體封裝元件，包含前面所述各種二極體晶粒及其封裝結構，且以二顆或二顆以上所述二極體晶粒製成長度(L)介於1.0~2.4mm、寬度(W)介於0.5~1.0mm且厚度(T)介於0.4~0.8mm的陣列型二極體封裝元件。
本發明的另一主要目的在於提供一種小型化表面黏著型二極體封裝元件的製法，不使用含鉛錫膏的有鉛製程，且適用於製成不具外引腳的小型化表面黏著型二極體封裝元件。
作為優選實施例，應用於製成所述第一種或第二種小型化表面黏著型二極體封裝元件的製法，特徵在於，包括以下步驟：1)預製底面設有一正電極及一負電極的二極體晶粒；2)預製板面設有薄膜或厚膜線路陣列的底部線路板；3)對所述底部線路板的每個薄膜或厚膜線路的兩端印上、沾上或點上無鉛導電膏；4)以所述底部線路板的薄膜或厚膜線路陣列中的既相鄰又間隔的兩個薄膜或厚膜線路的端部作為預定連接端點，透過無鉛導電膏的聯結，運用 CCD影像定位將所述二極體晶粒的正電極及負電極連接到所述底部線路板的預定連接端點；5)對完成固晶的底部線路板表面實施整面絕緣材料封裝；6)視需要與否，選擇性進行此步驟：對所述絕緣材料的固化表面塗佈一層黏著層再覆蓋上一片上蓋板；7)取得切割後擁有二個預留線路電極的二極體封裝元件半成品；8)以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作與所對應的線路電極分別構成電性連接的外端電極，以製得所述小型化表面黏著型二極體封裝元件。
作為優選實施例，應用於製成所述第三種或第四種小型化表面黏著型二極體封裝元件的製法，特徵在於，包括以下步驟：1)預製底面設有一正電極及一負電極、且頂面設有一正電極及/或一負電極的二極體晶粒；2)預製板面設有薄膜或厚膜線路陣列的底部線路板及頂部線路板；3)對所述底部線路板的每個薄膜或厚膜線路的兩端印上、沾上或點上無鉛導電膏；4)以所述底部線路板的薄膜或厚膜線路陣列中的既相鄰又間隔的兩個薄膜或厚膜線路的端部作為預定連接端點，透過無鉛導電膏的聯結，運用CCD影像定位將所述二極體晶粒底面的正電極及負電極連接到所述底部線路板的預定連接端點；5)對所述二極體晶粒頂面的正電極及/或負電極印上、沾上或點上無鉛導 電膏；6)對所述頂部線路板的薄膜或厚膜線路陣列中的每個薄膜或厚膜線路選定預定連接端點，透過步驟5)的無鉛導電膏的聯結，將所述頂部線路板的預定連接端點連接到與其對應的所述二極體晶粒頂面的正電極及/或負電極；7)對完成固晶且介於所述底部線路板及所述頂部線路板之間的空間實施絕緣材料封裝；8)取得切割後擁有三個或四個預留線路電極的二極體封裝元件半成品；9)以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作與所對應的線路電極分別構成電性連接的外端電極，以製得所述小型化表面黏著型二極體封裝元件。
作為優選實施例，所述二極體晶片選自瞬態電壓抑制二極體(TVS Diode)、蕭基特二極體(Schottky Diodes)、開關二極體(Switch Diode)、齊納二極體(Zener Diode)或整流二極體(Rectifiers Diode)。
作為優選實施例，所述晶片型二極體封裝元件或所述陣列型二極體封裝元件，為瞬態電壓抑制二極體、蕭基特二極體、開關二極體、齊納二極體或整流二極體的其中一種。
作為優選實施例，所述封膠體為陶瓷材料或塑膠材料。
作為優選實施例，所述底部線路板及頂部線路板是以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成，作為優選實施例，所述外端電極的材料為銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鈀(Pd)或鉑(Pt)單一或兩種以上成分或其金屬合金，且以 塗佈、沾覆、蒸鍍薄膜或濺鍍薄膜製程製成。
本發明的晶片型或陣列型二極體封裝元件及其製法，具有以下有益效果：1.與現有技術中的封裝製程不同，不使用習知導線架進行封裝，節省成本及製程簡單；2.在封裝製程中，首創使用底面設有一正電極及一負電極的二極體晶粒，且使用(底部)線路板取代習知導線架進行封裝；3.運用CCD影像定位技術進行植晶及固晶，可解決及突破小型化二極體晶粒使用導線架進行封裝所導致的安裝精度問題，且適用於製成愈來愈小型化的電子元件。
10‧‧‧二極體封裝元件或晶片型二極體封裝元件
20‧‧‧陣列型二極體封裝元件
30‧‧‧二極體晶粒
31‧‧‧下電極
32‧‧‧上電極
40‧‧‧無鉛導電膏
45‧‧‧黏著層
50‧‧‧底部線路板
53‧‧‧上蓋板
55‧‧‧薄膜或厚膜線路
56a、56b‧‧‧線路電極
60‧‧‧頂部線路板
65‧‧‧薄膜或厚膜線路
66a、66b‧‧‧線路電極
70‧‧‧絕緣材料
73‧‧‧切割線
75‧‧‧封膠體
80a‧‧‧外端電極
80b‧‧‧外端電極
圖1為本發明的晶片型二極體封裝元件放大圖。
圖2為本發明的陣列型二極體封裝元件放大圖。
圖3為本發明的晶片型或陣列型二極體封裝元件在封裝製程中使用底部線路板取代習知導線架進行二極體晶粒的電極電性連接示意圖。
圖4為本發明的第一種或第二種晶片型或陣列型二極體封裝元件的製造流程圖。
圖5為本發明的第一種晶片型或陣列型二極體封裝元件在製程中從半成品到成品的剖面說明圖。
圖6為本發明的第二種晶片型或陣列型二極體封裝元件在製程中從半 成品到成品的實物剖面說明圖。
圖7為本發明的第三種或第四種晶片型或陣列型二極體封裝元件的製造流程圖。
圖8為本發明的第三種晶片型或陣列型二極體封裝元件在製程中從半成品到成品的剖面說明圖。
圖9為本發明的第四種晶片型或陣列型二極體封裝元件在製程中從半成品到成品的實物剖面說明圖。
本發明的小型化表面黏著型(SMD)二極體封裝元件，具備半導體二極體特性，有多種具體實施例，都不使用習知導線架，也都沒有由導線架延伸出來的外引腳。為簡潔說明，本發明的小型化SMD二極體封裝元件，下文將簡稱為二極體封裝元件。
如圖1及圖5所示，本發明的第一種二極體封裝元件10，兩端具有外端電極，其基本構造，包括單顆二極體晶粒30、一片底部線路板50、二個線路電極56a及56b、一個封膠體75及二個外端電極80a及80b。
其中，所述二極體晶粒30的底面，設有兩個下電極31，分別構成所述二極體晶粒30進行電性連接的正、負電極；所述線路電極56a及56b是對應所述二極體晶粒30的兩個下電極31而設於該底部線路板50的板面上，且與所述二極體晶粒30的兩個下電極31分別構成電性連接；所述封膠體75附著在所述底部線路板50上面，與所述底部線路板50構成一體化結構，將所述二極體晶粒30及所述線路電極56a及56b包裹在 包裹在內，且保持所述線路電極56a及56b的一端各自延伸到該封膠體75的其中一側端面表面；以及，所述外端電極80a及80b各自包覆於由所述封膠體75及所述底部線路板50共同構成一體化結構的其中一側端面，且與所對應的線路電極56a及56b分別構成電性連接。
如圖6所示，本發明的第二種二極體封裝元件10，除了具備第一種二極體封裝元件10的基本構造外，進一步包括一片上蓋板53，且附著在所述封膠體75上面，與所述封膠體75及所述底部線路板50共同構成一體化結構，其中，所述外端電極80a及80b各自包覆於由所述上蓋板53、所述封膠體75及所述底部線路板50三者共同構成一體化結構的其中一側端面，且與所對應的線路電極56a及56b分別構成電性連接。
如圖8所示，本發明的第三種二極體封裝元件10，是使用具備三個電極以增加電流流通能力的二極體晶粒30，且進一步包括一片頂部線路板60；其基本構造，包括單顆二極體晶粒30、一片底部線路板50、二個線路電極56a及56b、一片頂部線路板60、一個線路電極66a、一個封膠體75及二個外端電極80a及80b。
其中，所述二極體晶粒30的底面，設有兩個下電極31，分別構成所述二極體晶粒30進行電性連接的正、負電極，所述二極體晶粒30的頂面，設有一個上電極32，構成為增加電流流通能力的正電極或負電極；所述線路電極56a及56b是對應所述二極體晶粒30的兩個下電極31而設於該底部線路板50的板面上，且與所述二極體晶粒30的兩個下電極31分別構成電性連接；所述線路電極66a是對應所述二極體晶粒30的上電極32而設於該頂部線路板60的板面上，且與所述二極體晶粒30的上 電極32構成電性連接；所述封膠體75充實及附著在所述底部線路板50及所述頂部線路板60的中間，與所述底部線路板50及所述頂部線路板60共同構成一體化結構，將所述二極體晶粒30、所述線路電極56a、56b及66a包裹在內，且保持所述線路電極56a、56b及66a的一端各自延伸到該封膠體75的其中一側端面表面；以及，所述外端電極80a及80b各自包覆於由所述底部線路板50、所述封膠體75及所述頂部線路板60三者共同構成一體化結構的其中一側端面，且與所對應的線路電極56a、56b及66a分別構成電性連接。
如圖9所示，本發明的第四種二極體封裝元件10，除了使用具備四個電極以增加電流流通能力的二極體晶粒30外，具備第三種二極體封裝元件10的基本構造，包括單顆二極體晶粒30、一片底部線路板50、二個線路電極56a及56b、一片頂部線路板60、二個線路電極66a及66b、一個封膠體75及二個外端電極80a及80b。
其中，所述二極體晶粒30的底面，設有兩個下電極31，分別構成所述二極體晶粒30進行電性連接的正、負電極，所述二極體晶粒30的頂面，設有二個上電極32，分別構成為增加電流流通能力的正電極及負電極；所述線路電極66a及66b是對應所述二極體晶粒30的二個上電極32而設於該頂部線路板60的板面上，且與所述二極體晶粒30的二個上電極32分別構成電性連接；而所述外端電極80a及80b各自包覆於由所述底部線路板50、所述封膠體75及所述頂部線路板60三者共同構成一體化結構的其中一側端面，且與所對應的線路電極56a、56b、66a及66b分別構成電性連接。
以上四種二極體封裝元件10都只使用單顆二極體晶粒30，本文定義為晶片型二極體封裝元件10。
本發明的二極體封裝元件10的另一種具體實施例，如圖2所示，是使用二顆以上(包含二顆)二極體晶粒30(圖未繪)且封裝成二極體封裝元件20，本文定義為陣列型二極體封裝元件20，其基本構造，包括以所述封膠體75包裹二顆以上具備二個電極至四個電極的二極體晶粒30，且所述底部線路板50的板面上設有對應每顆二極體晶粒30的兩個下電極31的線路電極56a及56b，與每顆二極體晶粒30的兩個下電極31分別構成電性連接之外，且每顆二極體晶粒30各自對應的二個外端電極80a及80b，亦與所述線路電極56a及56b分別構成電性連接。
同理，所述陣列型二極體封裝元件20有使用所述頂部線路板60時，所述頂部線路板60的板面上設有對應每顆二極體晶粒30的上電極32的線路電極66a或/及66b，與每顆二極體晶粒30的上電極32構成電性連接之外，且每顆二極體晶粒30各自對應的二個外端電極80a及80b，亦與所述線路電極66a或/及66b分別構成電性連接。
根據前面所述，本發明的晶片型二極體封裝元件10或陣列型二極體封裝元件20，為瞬態電壓抑制二極體(TVS Diode)、蕭基特二極體(Schottky Diodes)、開關二極體(Switch Diode)、齊納二極體(Zener Diode)或整流二極體(Rectifiers Diode)的其中一種，但不限於此。
本發明的小型化SMD二極體封裝元件製法(下文簡稱SMD二極體元件製法)，與現有技術中的SMD二極體封裝元件的封裝製程不同，適用於製作小型化的SMD二極體封裝元件的關鍵技術，如圖3所示， 包括：1.在封裝製程中，使用底部線路板50取代習知導線架進行封裝；2.所述底部線路板50的板面上設有許多間隔分開且配置成陣列排列的薄膜或厚膜線路55(下文簡稱為薄膜或厚膜線路陣列)；3.運用CCD影像定位技術進行點膠，對所述底部線路板50的每個薄膜或厚膜線路55的兩端，精準地印上、沾上或點上無鉛導電膏40；4.運用CCD影像定位技術進行植晶及固晶，小型化的二極體晶粒30底面的正、負電極，可精確定位到所述底部線路板50上面彼此間隔且相鄰的兩個薄膜或厚膜線路55的端部，且透過塗佈在相同定點位置的無鉛導電膏40的聯結，與所對應的彼此間隔且相鄰的兩個薄膜或厚膜線路55構成不會發生短路的電性連接。
配合圖4及圖5所示，本發明的SMD二極體元件製法，應用於製作本發明的第一種二極體封裝元件10，其步驟包括：1.預製底面設有(正、負電極)兩個下電極31的二極體晶粒30；2.預製板面設有薄膜或厚膜線路55陣列的底部線路板50；3.運用CCD影像定位對所述底部線路板50的每個薄膜或厚膜線路55的兩端印上、沾上或點上無鉛導電膏40；4.以所述底部線路板50上面彼此間隔且相鄰的兩個薄膜或厚膜線路55的端部作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將二極體晶粒30的兩個下電極31連接到所述底部線路板50的預定連 接端點；5.對完成固晶的底部線路板50表面實施整面絕緣材料70封裝；6.運用CCD影像定位切割線73，對完成封裝的二極體晶粒30進行切割，取得由原本彼此間隔且相鄰的薄膜或厚膜線路55構成切割後擁有二個預留線路電極56a及56b的二極體封裝元件半成品；7.以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作外端電極80a及80b，且與所對應的線路電極56a及56b分別構成電性連接，使成品產生半導體二極體特性，即製得本發明的第一種二極體封裝元件10。
配合圖4及圖6所示，本發明的SMD二極體元件製法，應用於製作本發明的第二種二極體封裝元件10，其步驟包括：1.預製底面設有(正、負電極)兩個下電極31的二極體晶粒30；2.預製板面設有薄膜或厚膜線路55陣列的底部線路板50；3.運用CCD影像定位對所述底部線路板50的每個薄膜或厚膜線路55的兩端印上、沾上或點上無鉛導電膏40；4.以所述底部線路板50上面彼此間隔且相鄰的兩個薄膜或厚膜線路55的端部作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將二極體晶粒30的兩個下電極31連接到所述底部線路板50的預定連接端點；5.對完成固晶的底部線路板50表面實施整面絕緣材料70封裝；6.對絕緣材料70的固化表面塗佈一層黏著層45再覆蓋上一片上蓋板53； 7.運用CCD影像定位切割線73，對完成封裝的二極體晶粒30進行切割，取得由原本彼此間隔且相鄰的薄膜或厚膜線路55構成切割後擁有二個預留線路電極56a及56b的二極體封裝元件半成品；8.以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作外端電極80a及80b，且與所對應的線路電極56a及56b分別構成電性連接，使成品產生半導體二極體特性，即製得本發明的第一種二極體封裝元件10。
配合圖7及圖8所示，本發明的SMD二極體元件製法，應用於製作本發明的第三種二極體封裝元件10，其步驟包括：1.預製底面設有(正、負電極)兩個下電極31及頂面設有(正電極或負電極)一個上電極32的二極體晶粒30；2.預製板面設有薄膜或厚膜線路55陣列的底部線路板50及板面設有薄膜或厚膜線路65陣列的頂部線路板60；3.運用CCD影像定位對所述底部線路板50的每個薄膜或厚膜線路55的兩端印上、沾上或點上無鉛導電膏40；4.以所述底部線路板50上面彼此間隔且相鄰的兩個薄膜或厚膜線路55的端部作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將二極體晶粒30的兩個下電極31連接到所述底部線路板50的預定連接端點；5.運用CCD影像定位對所述二極體晶粒30的上電極32印上、沾上或點上無鉛導電膏40； 6.以所述頂部線路板60的薄膜或厚膜線路65作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將所述頂部線路板60的預定連接端點連接到二極體晶粒30的上電極32；7.對完成固晶且介於底部線路板50及頂部線路板60之間的空間實施絕緣材料70封裝；6.運用CCD影像定位切割線73，對完成封裝的二極體晶粒30進行切割，取得切割後擁有三個預留線路電極56a、56b及66a的二極體封裝元件半成品；7.以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作外端電極80a及80b，且與所對應的線路電極56a、56b及66a分別構成電性連接，使成品產生半導體二極體特性，即製得本發明的第三種二極體封裝元件10。
配合圖7及圖9所示，本發明的SMD二極體元件製法，應用於製作本發明的第四種二極體封裝元件10，其步驟包括：1.預製底面設有(正、負電極)兩個下電極31及頂面設有(正、負電極)兩個上電極32的二極體晶粒30；2.預製板面設有薄膜或厚膜線路55陣列的底部線路板50及板面設有薄膜或厚膜線路65陣列的頂部線路板60；3.運用CCD影像定位對所述底部線路板50的每個薄膜或厚膜線路55的兩端印上、沾上或點上無鉛導電膏40；4.以所述底部線路板50上面彼此間隔且相鄰的兩個薄膜或厚膜線路55的 端部作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將二極體晶粒30的兩個下電極31連接到所述底部線路板50的預定連接端點；5.運用CCD影像定位對所述二極體晶粒30的二個上電極32分別印上、沾上或點上無鉛導電膏40；6.以所述頂部線路板60上面彼此間隔且相鄰的兩個薄膜或厚膜線路65的端部作為預定連接端點，透過無鉛導電膏40的聯結，運用CCD影像定位將所述頂部線路板60的預定連接端點分別連接到二極體晶粒30的二個上電極32；7.對完成固晶且介於底部線路板50及頂部線路板60之間的空間實施絕緣材料70封裝；6.運用CCD影像定位切割線73，對完成封裝的二極體晶粒30進行切割，取得切割後擁有四個預留線路電極56a、56b、66a及66b的二極體封裝元件半成品；7.以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作外端電極80a及80b，且與所對應的線路電極56a、56b、66a及66b分別構成電性連接，使成品產生半導體二極體特性，即製得本發明的第四種二極體封裝元件10。
在本發明的SMD二極體元件製法中或其製品，所述二極體晶粒30可選自瞬態電壓抑制二極體晶粒、蕭基特二極體晶粒、開關二極體晶粒、齊納二極體晶粒或整流二極體晶粒的其中一種，但不限於此。
在本發明的SMD二極體元件製法中或其製品，所述絕緣材 料70或所述二極體封裝元件10製品的封膠體75，可為陶瓷材料或塑膠材料，優選為使用環氧樹脂。
在本發明的SMD二極體元件製法中或其製品，所述底部線路板50(或所述頂部線路板60)是選用陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成，其中，所述陶瓷板可選用氧化鋁板或氮化鋁板；所述塑膠板可選用PE板、PP板、PC板、聚亞醯胺板或工程塑膠製成的平板；所述複合材料板可選用碳纖板或玻纖板。
如圖3所示，所述底部線路板50(或所述頂部線路板60)的板面上，使用薄膜或厚膜印刷技術在板面上形成及設有分開配置(或陣列排列)的薄膜或厚膜線路55(或65)，且所述薄膜或厚膜線路55或65具備導電特性，其用途將構成本發明的二極體封裝元件10的內電極。
在本發明的SMD二極體元件製法中或其製品，所述外端電極80a及80b是以塗佈、沾覆、蒸鍍薄膜或濺鍍薄膜製製作，其材質可選自銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鈀(Pd)或鉑(Pt)單一成分或其兩種成上以上混合，或是其金屬合金，但不此為限。
在本發明的SMD二極體元件製法中，所述無鉛導電膏40的成分，選自含銀(Ag)、錫(Sn)、銅(Cu)、金(Au)、鎳(Ni)、鈀(Pd)或鉑(Pt)單一成分或其兩種成上以上混合。
根據前面所述，本發明的SMD二極體元件製法，可解決及突破小型化二極體晶粒使用導線架進行封裝所導致的安裝精度問題，可應用於製作小型化SMD二極體封裝元件，尤其是適用於製成如圖1所示的長度(L)介於0.4~1.0mm、寬度(W)介於0.2~0.5mm且厚度(T)介於 0.2~0.5mm的晶片型二極體封裝元件10，優選為適用於製成尺寸規格如表1所示的晶片型二極體封裝元件10。
本發明的SMD二極體元件製法，也適用於製成如圖2所示的長度(L)介於1.0~2.4mm、寬度(W)介於0.5~1.0mm且厚度(T)介於0.4~0.8mm的陣列型二極體封裝元件20，優選為適用於製成尺寸規格如表2所示的陣列型二極體封裝元件20。
除此之外，本發明的SMD二極體元件製法，不使用含鉛錫 膏的有鉛製程，可滿足國際上各項環保要求。
30‧‧‧二極體晶粒
40‧‧‧無鉛導電膏
50‧‧‧底部線路板
55‧‧‧薄膜或厚膜線路

Claims (7)

  1. 一種小型化表面黏著型二極體封裝元件，為長度(L)介於0.4~1.0mm、寬度(W)介於0.2~0.5mm及厚度(T)介於0.2~0.5mm的晶片型二極體封裝元件，其特徵在於，包括：一顆二極體晶粒，於底面設有一正電極及一負電極，且選自瞬態電壓抑制二極體晶粒、蕭基特二極體晶粒、開關二極體晶粒、齊納二極體晶粒或整流二極體晶粒的其中一種；一片底部線路板，以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成；二個線路電極，各自設於所述底部線路板的板面上，且與所述二極體晶粒底面的正電極及負電極分別構成電性連接；一個封膠體，以陶瓷材料或塑膠材料製成，與所述底部線路板構成一體化結構及包裹所述二極體晶粒及所述二個線路電極在內，並且保持所述二個線路電極的一端各自延伸到該封膠體的其中一側端面表面；及二個外端電極，以銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鈀(Pd)或鉑(Pt)單一或兩種以上成分或其金屬合金製成，且各自包覆於由所述封膠體及所述底部線路板共同構成一體化結構的其中一側端面，且與所對應的線路電極構成電性連接。
  2. 如申請專利範圍第1項所述之一種小型化表面黏著型二極體封裝元件，其特徵在於，所述封膠體的上面進一步包括一片上蓋板，且與所述封膠體及所述底部線路板共同構成一體化結構，其中，所述外端電極各自包覆於由所述上蓋板、所述封膠體及所述底部線路板三者共同構成一體化 結構的其中一側端面，且與所對應的線路電極構成電性連接。
  3. 如申請專利範圍第1項所述之一種小型化表面黏著型二極體封裝元件，其特徵在於，所述二極體晶粒以底面設有一正電極、一負電極及頂面設有一上電極的二極體晶粒取代，且進一步包括一片頂部線路板，以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成於其板面上設有一個線路電極，且與所述二極體晶粒頂面的上電極構成電性連接；其中，所述外端電極各自包覆於由所述頂部線路板、所述封膠體及所述底部線路板三者共同構成一體化結構的其中一側端面，且所述封膠體進一步包裹所述上電極在內，並且保持所述上電極的一端延伸到該封膠體的其中一側端面表面與所對應的外端電極構成電性連接。
  4. 如申請專利範圍第1項所述之一種小型化表面黏著型二極體封裝元件，其特徵在於，所述二極體晶粒以底面設有一正電極、一負電極及頂面設有一正電極及一負電極的二極體晶粒取代，且進一步包括一片頂部線路板，以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板製成於其板面上設有二個獨立線路電極，且各自與所述二極體晶粒頂面的正電極、負電極分別構成電性連接；其中，所述外端電極各自包覆於由所述頂部線路板、所述封膠體及所述底部線路板三者共同構成一體化結構的其中一側端面，且所述封膠體進一步包裹所述頂部線路板的二個獨立線路電極在內，並且保持所述二個獨立線路電極的一端各自延伸到該封膠體的其中一側端面表面與所對應的外端電極構成電性連接。
  5. 一種小型化表面黏著型二極體封裝元件，包含申請專利範圍第1項至第4項的其中任一項的二極體晶粒及其封裝結構，且以二顆或二顆以上所 述二極體晶粒製成長度(L)介於1.0~2.4mm、寬度(W)介於0.5~1.0mm且厚度(T)介於0.4~0.8mm的陣列型二極體封裝元件。
  6. 一種小型化表面黏著型二極體封裝元件的製法，用於製成申請專利範圍第1項或第2項的小型化表面黏著型二極體封裝元件，特徵在於，包括以下步驟：1)預製底面設有一正電極及一負電極的瞬態電壓抑制二極體晶粒、蕭基特二極體晶粒、開關二極體晶粒、齊納二極體晶粒或整流二極體晶粒的其中一種；2)以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板，預製板面設有薄膜或厚膜線路陣列的底部線路板；3)對所述底部線路板的每個薄膜或厚膜線路的兩端印上、沾上或點上無鉛導電膏；4)以所述底部線路板的薄膜或厚膜線路陣列中的既相鄰又間隔的兩個薄膜或厚膜線路的端部作為預定連接端點，透過無鉛導電膏的聯結，運用CCD影像定位將所述二極體晶粒的正電極及負電極連接到所述底部線路板的預定連接端點；5)以陶瓷材料或塑膠材料為絕緣材料，對完成固晶的底部線路板表面實施整面絕緣材料封裝；6)視需要與否，選擇性進行此步驟：對所述絕緣材料的固化表面塗佈一層黏著層再覆蓋上一片上蓋板；7)進行切割及取得切割後擁有二個預留線路電極的二極體封裝元件半成品； 8)以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作與所對應的線路電極分別構成電性連接的外端電極，以製得所述小型化表面黏著型二極體封裝元件。
  7. 一種小型化表面黏著型二極體封裝元件的製法，用於製成申請專利範圍第3項或第4項的小型化表面黏著型二極體封裝元件，特徵在於，包括以下步驟：1)預製底面設有一正電極及一負電極、且頂面設有一正電極及/或一負電極的瞬態電壓抑制二極體晶粒、蕭基特二極體晶粒、開關二極體晶粒、齊納二極體晶粒或整流二極體晶粒的其中一種；2)以陶瓷板、塑膠板、複合材料板或具散熱特性的散熱板，預製板面設有薄膜或厚膜線路陣列的底部線路板及頂部線路板；3)對所述底部線路板的每個薄膜或厚膜線路的兩端印上、沾上或點上無鉛導電膏；4)以所述底部線路板的薄膜或厚膜線路陣列中的既相鄰又間隔的兩個薄膜或厚膜線路的端部作為預定連接端點，透過無鉛導電膏的聯結，運用CCD影像定位將所述二極體晶粒底面的正電極及負電極連接到所述底部線路板的預定連接端點；5)對所述二極體晶粒頂面的正電極及/或負電極印上、沾上或點上無鉛導電膏；6)對所述頂部線路板的薄膜或厚膜線路陣列中的每個薄膜或厚膜線路選定預定連接端點，透過步驟5)的無鉛導電膏的聯結，將所述頂部線路板的預定連接端點連接到與其對應的所述二極體晶粒頂面的正電極及/ 或負電極；7)對完成固晶且介於所述底部線路板及所述頂部線路板之間的空間實施絕緣材料封裝；8)進行切割及取得切割後擁有三個或四個預留線路電極的二極體封裝元件半成品；9)以塗佈、沾銀或薄膜製程，對二極體封裝元件半成品的兩側端部製作與所對應的線路電極分別構成電性連接的外端電極，以製得所述小型化表面黏著型二極體封裝元件。
TW103101019A 2014-01-10 2014-01-10 一種小型化表面黏著型二極體封裝元件及其製法 TWI501363B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW103101019A TWI501363B (zh) 2014-01-10 2014-01-10 一種小型化表面黏著型二極體封裝元件及其製法
JP2014260789A JP6125486B2 (ja) 2014-01-10 2014-12-24 小型ｓｍｄダイオードパッケージおよびその製造プロセス
KR1020140193964A KR101650896B1 (ko) 2014-01-10 2014-12-30 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정
US14/585,857 US9691735B2 (en) 2014-01-10 2014-12-30 Miniaturized SMD diode package and process for producing the same
CN201410840628.2A CN104465553B (zh) 2014-01-10 2014-12-30 一种小型化表面黏着型二极体封装元件及其制法
DE102015100129.2A DE102015100129B4 (de) 2014-01-10 2015-01-07 Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
US14/881,558 US9691736B2 (en) 2014-01-10 2015-10-13 Miniaturized SMD diode package and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103101019A TWI501363B (zh) 2014-01-10 2014-01-10 一種小型化表面黏著型二極體封裝元件及其製法

Publications (2)

Publication Number Publication Date
TW201528455A TW201528455A (zh) 2015-07-16
TWI501363B true TWI501363B (zh) 2015-09-21

Family

ID=52911378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101019A TWI501363B (zh) 2014-01-10 2014-01-10 一種小型化表面黏著型二極體封裝元件及其製法

Country Status (6)

Country Link
US (2) US9691735B2 (zh)
JP (1) JP6125486B2 (zh)
KR (1) KR101650896B1 (zh)
CN (1) CN104465553B (zh)
DE (1) DE102015100129B4 (zh)
TW (1) TWI501363B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
CN104637914B (zh) * 2015-02-28 2018-02-13 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
US11692128B2 (en) 2015-09-03 2023-07-04 Schlumberget Technology Corporation Diversion acid containing a water-soluble retarding agent and methods of making and using
RU2736755C2 (ru) 2015-09-03 2020-11-19 Шлюмбергер Текнолоджи Б.В. Эмульсии, содержащие водорастворимые агенты, замедляющие реакцию кислоты, и способы их получения и применения
EA201890637A1 (ru) 2015-09-03 2018-09-28 Шлюмбергер Текнолоджи Б.В. Смешивание в процессе закачивания кислот и отклоняющих жидкостей с водорастворимыми замедляющими действие средствами
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
US10504767B2 (en) * 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
TWI664683B (zh) * 2017-03-16 2019-07-01 Inpaq Technology Co., Ltd. 半導體封裝件的製造方法
TWI656612B (zh) * 2017-03-16 2019-04-11 Inpaq Technology Co., Ltd. 半導體封裝件
US20180273834A1 (en) 2017-03-27 2018-09-27 Schlumberger Technology Corporation Methods for making and using retarded acid compositions for well stimulation
TWI719517B (zh) * 2019-06-27 2021-02-21 立昌先進科技股份有限公司 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
RU193911U1 (ru) * 2019-09-10 2019-11-21 Акционерное общество «Оптрон-Ставрополь» Силовой полупроводниковый диод
CN113035821A (zh) * 2021-03-12 2021-06-25 众联慧合(天津)电子有限公司 一种二极管成型用引线框架及二极管及二极管的制造方法
EP4367367A4 (en) 2021-07-09 2025-04-30 Services Pétroliers Schlumberger MONOPHASIC ALCOHOL-BASED DELAYED ACID
EP4405431A4 (en) 2021-09-24 2025-07-30 Services Petroliers Schlumberger MONOPHASIC DELAYED ACID SYSTEMS USING AMINO ACIDS
WO2023102001A1 (en) 2021-11-30 2023-06-08 Schlumberger Technology Corporation Single-phase retarded acid systems using amino acids
CN114171422B (zh) * 2022-02-11 2022-06-03 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法
US12473486B2 (en) 2022-03-23 2025-11-18 Schlumberger Technology Corporation Single-phase retarded acid based on a cationic surfactant
CN115216117B (zh) * 2022-09-21 2022-12-16 深圳市板明科技股份有限公司 一种线路板用改性塞孔树脂及其制备方法
US20240341059A1 (en) * 2023-04-05 2024-10-10 Hamilton Sundstrand Corporation Rectifier diode assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089557A1 (en) * 2009-10-19 2011-04-21 Jeng-Jye Shau Area reduction for die-scale surface mount package chips
CN102077341A (zh) * 2008-06-26 2011-05-25 Nxp股份有限公司 封装半导体产品及其制造方法
TWM454630U (zh) * 2013-01-22 2013-06-01 東貝光電科技股份有限公司 混光發光二極體結構

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939950U (ja) * 1982-09-04 1984-03-14 富士電機株式会社 高圧ダイオ−ドアレ−
US5491111A (en) * 1994-10-26 1996-02-13 Tai; George Method of making a semiconductor diode
JP3466411B2 (ja) * 1997-03-31 2003-11-10 太陽誘電株式会社 チップ抵抗器
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11251477A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体パッケージ、半導体装置、およびこれらの製造方法
JP3911839B2 (ja) * 1998-04-08 2007-05-09 松下電器産業株式会社 半導体発光装置
JP2000349187A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
JP3318655B2 (ja) * 1999-08-10 2002-08-26 ニュー・クリエイト株式会社 薄膜積層体の製造方法および製造装置
JP2001352084A (ja) * 2000-06-09 2001-12-21 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP4759791B2 (ja) * 2000-07-27 2011-08-31 日亜化学工業株式会社 光半導体素子とその製造方法
TW521555B (en) 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JP2003031600A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体チップ・マウント方法および装置
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
JP2005322773A (ja) * 2004-05-10 2005-11-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006279045A (ja) * 2005-03-28 2006-10-12 Tyco Electronics Corp Ｐｐｔｃ層間に能動素子を備える表面実装多層電気回路保護デバイス
US20070208395A1 (en) * 2005-10-05 2007-09-06 Leclerc Norbert H Phototherapy Device and Method of Providing Phototherapy to a Body Surface
JP5394617B2 (ja) * 2006-06-16 2014-01-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法及び基板
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
JP4887170B2 (ja) * 2007-02-13 2012-02-29 ソニー株式会社 半導体装置の製造方法
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US9236171B2 (en) * 2010-10-21 2016-01-12 Tdk Corporation Coil component and method for producing same
EP2453476A1 (en) * 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8709945B2 (en) * 2011-01-26 2014-04-29 Jeng-Jye Shau Area efficient through-hole connections
JP5927056B2 (ja) * 2012-06-14 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077341A (zh) * 2008-06-26 2011-05-25 Nxp股份有限公司 封装半导体产品及其制造方法
US20110089557A1 (en) * 2009-10-19 2011-04-21 Jeng-Jye Shau Area reduction for die-scale surface mount package chips
TWM454630U (zh) * 2013-01-22 2013-06-01 東貝光電科技股份有限公司 混光發光二極體結構

Also Published As

Publication number Publication date
US9691735B2 (en) 2017-06-27
CN104465553A (zh) 2015-03-25
DE102015100129A1 (de) 2015-07-16
CN104465553B (zh) 2017-07-11
KR101650896B1 (ko) 2016-08-24
JP6125486B2 (ja) 2017-05-10
DE102015100129B4 (de) 2021-07-15
TW201528455A (zh) 2015-07-16
KR20150083781A (ko) 2015-07-20
US20160035697A1 (en) 2016-02-04
US20150200147A1 (en) 2015-07-16
US9691736B2 (en) 2017-06-27
JP2015133487A (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
TWI501363B (zh) 一種小型化表面黏著型二極體封裝元件及其製法
TWI651830B (zh) 多功能小型化表面黏著型電子元件及其製法
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
CN207338306U (zh) 用联动导电连接组件的经封装的半导体装置结构及子组件
CN108648901A (zh) 电子元件以及电感的制造方法
US10896889B2 (en) Multilayer clip structure attached to a chip
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
CN104637914B (zh) 多功能表面黏着型电子组件及其制法
TW201735200A (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
US10535589B2 (en) Clip structure and semiconductor package using the same
KR20210008804A (ko) 반도체 패키지
TWI517314B (zh) 離散式電路元件之微型封裝
CN106298749B (zh) 发光二极管、电子器件及其制作方法
KR20130046677A (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
CN118824978A (zh) 半导体封装件及其制造方法
JP4743764B2 (ja) 半導体パッケージの製造方法