[go: up one dir, main page]

TWI595661B - 電晶體及其製作方法 - Google Patents

電晶體及其製作方法 Download PDF

Info

Publication number
TWI595661B
TWI595661B TW103124570A TW103124570A TWI595661B TW I595661 B TWI595661 B TW I595661B TW 103124570 A TW103124570 A TW 103124570A TW 103124570 A TW103124570 A TW 103124570A TW I595661 B TWI595661 B TW I595661B
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide layer
fin gate
gate
transistor
Prior art date
Application number
TW103124570A
Other languages
English (en)
Other versions
TW201605046A (zh
Inventor
冉曉雯
蔡娟娟
喬欣
陳蔚宗
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW103124570A priority Critical patent/TWI595661B/zh
Priority to CN201510019394.XA priority patent/CN105321823B/zh
Priority to US14/789,975 priority patent/US20160020286A1/en
Publication of TW201605046A publication Critical patent/TW201605046A/zh
Priority to US15/281,085 priority patent/US10079283B2/en
Application granted granted Critical
Publication of TWI595661B publication Critical patent/TWI595661B/zh
Priority to US16/058,996 priority patent/US10879362B2/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/62Fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/013
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H10P95/902

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

電晶體及其製作方法
本發明是有關於一種電子元件及其製作方法,且特別是有關於一種電晶體及其製作方法。
隨著現代半導體元件技術的發展與成熟,積體電路的積集度的日益提升,半導體元件之尺寸亦愈趨縮小,提高電晶體效能的難度亦愈加提高。為了克服這些技術上的困難,已提出許多場效電晶體結構的種類。
習知氧化物電晶體多為具有平面通道之平面式金氧半導體場效電晶體(metal oxide semiconductor,MOSFET)。隨著其尺寸縮小,通道長度(channel length)亦必須隨之縮小。然而,當金氧半導體場效電晶體的通道長度縮減到某一定程度時,各種因通道長度變小而衍生之問題,像是短通道效應(short channel effect)、次臨界擺幅(sub-threshold swing)變大等便會發生,造成臨界電壓下降、元件產生漏電與功率損耗等問題。鰭式場效電晶體(fin field effect transistor,FinFET)因具有三面立體式之閘極結構,具有較佳 之閘極控制能力,故將可以使用更短之通道長度,是解決上述問題的主流方案之一。
本發明提供一種電晶體的製作方法,得以較簡易的製程方式製作出高效能的電晶體。
本發明提供一種電晶體,其較易製作,且具有高效能。
本發明的一實施例的電晶體的製作方法包括:提供一基底;在基底上形成一鰭狀閘極;在鰭狀閘極上覆蓋一絕緣層;提供一基板;在基板上形成一可塑形金屬氧化物層;將鰭狀閘極插置於可塑形金屬氧化物層中;在將鰭狀閘極插置於可塑形金屬氧化物層中之後,使可塑形金屬氧化物層固化;以及對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理,以使部分的導電性提高。
在本發明的一實施例中,上述的電晶體的製作方法更包括在將鰭狀閘極插置於可塑形金屬氧化物層中之後,移除基底。
在本發明的一實施例中,上述的鰭狀閘極具有一凹槽,且將鰭狀閘極插置於可塑形金屬氧化物層中的步驟包括倒置鰭狀閘極,以及以鰭狀閘極的凹槽的頂部的開口朝向可塑形金屬氧化物層的方式,將鰭狀閘極插置於可塑形金屬氧化物層中。
在本發明的一實施例中,上述的電晶體的製作方法當將鰭狀閘極插置於可塑形金屬氧化物層中後,可塑形金屬氧化物層 的材料填滿凹槽。
在本發明的一實施例中,上述的對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理,以使部分的導電性提高的步驟為使鰭狀閘極暴露出的部分成為導體。
在本發明的一實施例中,上述的對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理,以使部分的導電性提高的步驟為使用電漿處理法對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理。
在本發明的一實施例中,上述的對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理,以使部分的導電性提高的步驟為使用絕緣層覆蓋法對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理。
在本發明的一實施例中,上述的對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理,以使部分的導電性提高的步驟為使用離子佈植法對可塑形金屬氧化物層之被鰭狀閘極暴露出的部分進行處理。
在本發明的一實施例中,上述的使可塑形金屬氧化物層固化的方法包括加熱固化法或照光固化法。
本發明的一實施例的電晶體包括一基板、一源極、一汲極、一主動部、一鰭狀閘極以及一絕緣層。源極配置於基板上。 汲極配置於基板上。主動部連接源極與汲極。鰭狀閘極包覆主動部。絕緣層的一第一部分分隔鰭狀閘極與主動部,絕緣層的一第 二部分分隔鰭狀閘極與基板,絕緣層的一第三部分分隔鰭狀閘極與源極,且分隔鰭狀閘極與汲極,且絕緣層的一第四部分配置於鰭狀閘極之背對於主動部的表面上,其中絕緣層為一體成型。
在本發明的一實施例中,上述的電晶體的源極、汲極及主動部的材質包括金屬氧化物半導體。
在本發明的一實施例中,上述的電晶體的主動部之具有最大莫耳百分率的金屬元素的莫耳百分率與源極之具有最大莫耳百分率的金屬元素的莫耳百分率的差值的絕對值小於1%,且主動部之具有最大莫耳分率的金屬元素的莫耳百分率與汲極之具有最大莫耳百分率的金屬元件的莫耳百分率的差值的絕對值小於1%。
本發明的一實施例的電晶體包括一基板、一源極、一汲極、一主動部、一鰭狀閘極以及一絕緣層。源極配置於基板上。 汲極配置於基板上。主動部連接源極與汲極,其中主動部之具有最大莫耳百分率的金屬元素的莫耳百分率與源極之具有最大莫耳百分率的金屬元素的莫耳百分率的差值的絕對值小於1%,且主動部之具有最大莫耳分率的金屬元素的莫耳百分率與汲極之具有最大莫耳百分率的金屬元件的莫耳百分率的差值的絕對值小於1%。一鰭狀閘極包覆主動部。一絕緣層分隔鰭狀閘極與主動部。
在本發明的一實施例中,上述的電晶體的汲極、該源極及該主動部的材質包括金屬氧化物半導體。
在本發明的一實施例中,上述的電晶體的鰭狀閘極的材質包括金屬材料。
在本發明的一實施例中,上述的電晶體的絕緣層的材質包括金屬氧化物。
在本發明的一實施例中,上述的電晶體的鰭狀閘極包括一凹槽,凹槽的頂部的開口朝向該基板,且源極與汲極分別連接於主動部的相對兩側。
基於上述,本發明的實施例的電晶體的製作方法經由將鰭狀閘極插置於可塑形金屬氧化物層中,固化可塑形金屬氧化物層及提高可塑形金屬氧化物層中被鰭狀閘極暴露的部分之導電性,得以較簡易的製程方式製作出高效能的鰭式場效電晶體。除此之外,本發明的實施例的電晶體藉由包覆主動部的鰭狀閘極,可縮短通道長度以提升電流,亦可增強閘極對通道的控制能力並抑制短通道效應所產生之漏電流,且可以利用較為簡單的製作方式來製作此電晶體。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧電晶體
110‧‧‧基底
120‧‧‧鰭狀閘極
122‧‧‧凹槽
130‧‧‧絕緣層
140‧‧‧基板
150‧‧‧可塑形金屬氧化物層
160‧‧‧源極
170‧‧‧汲極
180‧‧‧主動部
130a‧‧‧第一部分
130b‧‧‧第二部分
130c‧‧‧第三部分
130d‧‧‧第四部分
W1、W2、W3‧‧‧長度
L‧‧‧寬度
I-I‧‧‧剖面線
圖1A至圖1D依序為本發明的一實施例中電晶體的製作方法之各步驟的示意圖。
圖1E為圖1A至圖1D所繪示的實施例中鰭狀閘極之示意圖。
圖2繪示圖1D的電晶體沿著I-I線的剖面圖。
圖1A至圖1D依序為本發明的一實施例中電晶體的製作方法之各步驟的示意圖。本實施例提供一種電晶體100的製作方法,包括下列步驟。首先,如圖1A所繪示,提供一基底110,然後在基底110上形成一鰭狀閘極120。基底110可以為一絕緣基板,例如是玻璃(glass)基板、藍寶石(sapphire)基板或是在矽(silicon)基板上生長像是氧化矽等絕緣層所形成的基板。鰭狀閘極110的材質包括金屬材料,例如是鋁(aluminum)。此外,鰭狀閘極120更具有一凹槽122,形成一凹字型的一體成型結構。其中凹槽122可以是利用微影蝕刻(photolithography and etching)、壓印(imprint)或掀離(lift-off)等方法製成。
接著,在鰭狀閘極120上覆蓋一絕緣層130(圖1B),絕緣層130可以是由化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)或濺鍍(sputter)等方式來製成,其材質包括氧化物,例如是氧化鋁(aluminum oxide,Al2O3)。
在本實施例的電晶體100的製作方法中,更提供一基板140,且在基板140上形成一可塑形金屬氧化物層150(圖1C)。基板140可以為一絕緣基板,例如是玻璃基板、藍寶石基板或是在矽基板上生長像是氧化矽等絕緣層所形成的基板。可塑形金屬氧化物層150的材質包括金屬氧化物,例如是尚具可塑性之未固化階段的氧化銦鎵鋅(Indium Gallium Zinc Oxide,IGZO)。製作可塑 形金屬氧化物層150的方法可以是使用溶膠凝膠法(sol-gel process)。
在本實施例的電晶體100的製作方法中,將鰭狀閘極120插置於上述的可塑形金屬氧化物層150中,插置的方法可以是使用濕式製程的壓印方法(圖1C及圖1D)。值得一提的是,上述的插置在作用的過程(例如是壓印的過程)中,可塑形金屬氧化物層150是未完全固化的狀態。此外,將鰭狀閘極120插置於可塑形金屬氧化物層150中的步驟包括倒置鰭狀閘極120(如圖1C所繪示),以及以鰭狀閘極100的凹槽122的頂部的開口朝向可塑形金屬氧化物層150的方式,將鰭狀閘極120插置於可塑形金屬氧化物層150中。
承上,如圖1D所示,當將鰭狀閘極120插置於可塑形金屬氧化物層150中後,可塑形金屬氧化物層150的材料填滿上述凹槽122。其中填滿上述凹槽122的部分可塑形金屬氧化物層150在後續的固化步驟後可作為主動層(active layer)之用。另外,在將鰭狀閘極120插置於可塑形金屬氧化物150層中之後,可移除上述的基底110,形成一鰭式場效電晶體的結構。
圖1E為圖1A至圖1D所繪示的實施例中鰭狀閘極之示意圖。值得一提的是,在本實施例中,鰭狀閘極120的凹槽122之內壁的長度W1、W2、W3即為鰭式場效電晶體的通道寬度(channel width),而凹槽122之寬度L即為鰭式場效電晶體的通道長度,因此,本實施例的鰭狀閘極可以在縮短通道長度的情況下 抑制短通道效應,同時提升電流強度。再者,由於本實施例的鰭狀閘極120是以包覆的方式覆蓋在作為主動層的可塑形金屬氧化物層150上,因此亦可使電晶體達到良好控制性,開關(on/off)也較為明顯。
在本實施例的電晶體100的製作方法中,更包括在將鰭狀閘極120插置於可塑形金屬氧化物層150中之後,使可塑形金屬氧化物層150固化以及對可塑形金屬氧化物層150之被鰭狀閘極120暴露出的部分進行處理,以使被處理之部分的導電性提高。其中,使可塑形金屬氧化物層150固化的方法可以是加熱方法或是照光方法。在本實施例中,上述的兩個步驟可以是先使可塑形金屬氧化物層150固化後再對可塑形金屬氧化物層150之被鰭狀閘極120暴露出的部分進行處理,以使被處理之部分的導電性提高;或者是先對可塑形金屬氧化物層150之被鰭狀閘極120暴露出的部分進行處理,以使被處理之部分的導電性提高後,再使可塑形金屬氧化物層150固化。此二步驟的順序並未在本實施例中被限制。
在本實施例中,上述的對可塑形金屬氧化物層150之被鰭狀閘極120暴露出的部分進行處理,以使被處理之部分的導電性提高的步驟為使鰭狀閘極120暴露出的部分成為導體,而使被處理之部分的導電性提高的步驟例如是使用電漿處理法(plasma)、照光、絕緣層覆蓋或離子佈植法(ion implantation)對可塑形金屬氧化物層150之被鰭狀閘極120暴露出的部分進行處 理。其中,電漿處理法例如是使用氬(argon,Ar)電漿將可塑形金屬氧化物層150的部分氧離子打掉而形成空缺,使可塑形金屬氧化物層150成為導體,即成為源極160與汲極170,此外,可塑形金屬氧化物層150之被鰭狀閘極120包覆而未被處理的部分即形成主動部180,其可作為場效電晶體的通道。如此一來,即可製作出電晶體100。
在上述實施例中,利用具有凹槽122的鰭狀閘極120插置入可塑形金屬氧化物層150中,再經由固化可塑形金屬氧化物層150中被鰭狀閘極120暴露的部分及提高可塑形金屬氧化物層150中被鰭狀閘極120暴露的部分之導電性,得以較簡易的製程方式製作出高效能的鰭式場效電晶體。
圖2繪示圖1D的電晶體沿著I-I線的剖面圖。請參考圖1D及圖2。本實施例之電晶體100包括基板140、源極160、汲極170、主動部180、鰭狀閘極120以及絕緣層130。源極160配置於基板210上。汲極170配置於基板210上。主動部180連接源極160與汲極170。源極160、汲極170及主動部180的材質包括金屬氧化物半導體,其中主動部180例如是利用溶膠凝膠法所形成之氧化銦鎵鋅,而源極160與汲極170的材質例如是利用上述溶膠凝膠法形成氧化銦鎵鋅後,再經由提高導電性的處理所形成的材質。因此,本實施例的主動部180之具有最大莫耳百分率的金屬元素(如銦、鎵或鋅)的莫耳百分率與源極160之具有最大莫耳百分率的金屬元素的莫耳百分率的差值的絕對值小於1%,且 主動部180之具有最大莫耳分率的金屬元素的莫耳百分率與汲極170之具有最大莫耳百分率的金屬元件的莫耳百分率的差值的絕對值小於1%。
在本實施例中,鰭狀閘極120的材質包括金屬,例如是鋁,並且包覆主動部180。其中,鰭狀閘極120更包括一凹槽122,凹槽122的頂部的開口朝向基板140,且源極160與汲極170分別連接於主動部180的相對兩側。
除此之外,上述的絕緣層130可以是由化學氣相沉積、原子層沉積或濺鍍等方式來製程。絕緣層130的材質包括氧化物,例如是氧化鋁。絕緣層130的一第一部分130a分隔鰭狀閘極120與主動部180,絕緣層130的一第二部分130b分隔鰭狀閘極120與基板140,絕緣層130的一第三部分130c分隔鰭狀閘極120與源極160,且分隔鰭狀閘極120與汲極170,且絕緣層130的一第四部分130d配置於鰭狀閘極120之背對於主動部180的表面上,其中絕緣層130為一體成型。換言之,由於本實施例的電晶體100是採用將倒置的鰭狀閘極120插置於可塑形金屬氧化物層150來製成,因此絕緣層130可利用一體成型的方式形成即可,如此除了製程較為簡單,結構亦較為簡化。
在上述的實施例中,利用具有凹槽122的鰭狀閘極120包覆主動部180,可縮短通道長度以提升電流,且此種鰭式電極亦可增強閘極對通道的控制能力並抑制短通道效應所產生之漏電流。
綜上所述,本發明的實施例之電晶體的製作方法利用具有凹槽的鰭狀閘極插置入可塑形金屬氧化物層中,再經由固化可塑形金屬氧化物層及提高可塑形金屬氧化物層中被鰭狀閘極暴露的部分之導電性,得以較簡易的製程方式製作出高效能的鰭式場效電晶體。
此外,本發明的實施例之電晶體利用具有凹槽的鰭狀閘極包覆主動部,可縮短通道長度以提升電流,且此種鰭式電極亦可增強閘極對通道的控制能力並抑制短通道效應所產生之漏電流,且可以利用較為簡單的製作方式來製作此電晶體。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電晶體
120‧‧‧鰭狀閘極
130‧‧‧絕緣層
140‧‧‧基板
150‧‧‧可塑形金屬氧化物層
160‧‧‧源極
170‧‧‧汲極
I-I‧‧‧剖面線

Claims (20)

  1. 一種電晶體的製作方法,包括:提供一基底;在該基底上形成一鰭狀閘極;在該鰭狀閘極上覆蓋一絕緣層;提供一基板;在該基板上形成一可塑形金屬氧化物層,且該可塑形金屬氧化物層為尚具可塑性之未固化階段的金屬氧化物層;將該鰭狀閘極插置於該可塑形金屬氧化物層中;在將該鰭狀閘極插置於該可塑形金屬氧化物層中之後,使該可塑形金屬氧化物層固化;以及對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的部分進行處理,以使該部分的導電性提高。
  2. 如申請專利範圍第1項所述的電晶體的製作方法,更包括:在將該鰭狀閘極插置於該可塑形金屬氧化物層中之後,移除該基底。
  3. 如申請專利範圍第1項所述的電晶體的製作方法,其中該鰭狀閘極具有一凹槽,且將該鰭狀閘極插置於該可塑形金屬氧化物層中的步驟包括:倒置該鰭狀閘極;以及以該鰭狀閘極的該凹槽的頂部的開口朝向該可塑形金屬氧化物層的方式,將該鰭狀閘極插置於該可塑形金屬氧化物層中。
  4. 如申請專利範圍第1項所述的電晶體的製作方法,其中當將該鰭狀閘極插置於該可塑形金屬氧化物層中後,該可塑形金屬氧化物層的材料填滿該凹槽。
  5. 如申請專利範圍第1項所述的電晶體的製作方法,其中對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理,以使該部分的導電性提高的步驟為使該鰭狀閘極暴露出的該部分成為導體。
  6. 如申請專利範圍第1項所述的電晶體的製作方法,其中對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理,以使該部分的導電性提高的步驟為使用電漿處理法對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理。
  7. 如申請專利範圍第1項所述的電晶體的製作方法,其中對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理,以使該部分的導電性提高的步驟為使用絕緣層覆蓋法對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理。
  8. 如申請專利範圍第1項所述的電晶體的製作方法,其中對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理,以使該部分的導電性提高的步驟為使用離子佈植法對該可塑形金屬氧化物層之被該鰭狀閘極暴露出的該部分進行處理。
  9. 如申請專利範圍第1項所述的電晶體的製作方法,其中使該可塑形金屬氧化物層固化的方法包括加熱固化法或照光固化法。
  10. 一種電晶體,包括:一基板;一源極,配置於該基板上;一汲極,配置於該基板上;一主動部,連接該源極與該汲極;一鰭狀閘極,包覆該主動部;以及一絕緣層,該絕緣層的一第一部分分隔該鰭狀閘極與該主動部,該絕緣層的一第二部分分隔該鰭狀閘極與該基板,該絕緣層的一第三部分分隔該鰭狀閘極與該源極,且分隔該鰭狀閘極與該汲極,且該絕緣層的一第四部分配置於該鰭狀閘極之背對於該主動部的表面上,其中該絕緣層為一體成型。
  11. 如申請專利範圍第10項所述的電晶體,其中該源極、該汲極及該主動部的材質包括金屬氧化物半導體。
  12. 如申請專利範圍第10項所述的電晶體,其中該主動部之具有最大莫耳百分率的金屬元素的莫耳百分率與該源極之具有最大莫耳百分率的金屬元素的莫耳百分率的差值的絕對值小於1%,且該主動部之具有最大莫耳分率的金屬元素的莫耳百分率與該汲極之具有最大莫耳百分率的金屬元件的莫耳百分率的差值的絕對值小於1%。
  13. 如申請專利範圍第10項所述的電晶體,其中該鰭狀閘極的材質包括金屬。
  14. 如申請專利範圍第10項所述的電晶體,其中該絕緣層的 材質包括氧化物。
  15. 如申請專利範圍第10項所述的電晶體,其中該鰭狀閘極包括一凹槽,該凹槽的頂部的開口朝向該基板,且該源極與汲極分別連接於該主動部的相對兩側。
  16. 一種電晶體,包括:一基板;一源極,配置於該基板上;一汲極,配置於該基板上;一主動部,連接該源極與該汲極,其中該主動部之具有最大莫耳百分率的金屬元素的莫耳百分率與該源極之具有最大莫耳百分率的金屬元素的莫耳百分率的差值的絕對值小於1%,且該主動部之具有最大莫耳分率的金屬元素的莫耳百分率與該汲極之具有最大莫耳百分率的金屬元件的莫耳百分率的差值的絕對值小於1%;一鰭狀閘極,包覆該主動部;以及一絕緣層,分隔該鰭狀閘極與該主動部。
  17. 如申請專利範圍第16項所述的電晶體,其中該汲極、該源極及該主動部的材質包括金屬氧化物半導體。
  18. 如申請專利範圍第16項所述的電晶體,其中該鰭狀閘極的材質包括金屬材料。
  19. 如申請專利範圍第16項所述的電晶體,其中該絕緣層的材質包括金屬氧化物。
  20. 如申請專利範圍第16項所述的電晶體,其中該鰭狀閘極包括一凹槽,該凹槽的頂部的開口朝向該基板,且該源極與汲極分別連接於該主動部的相對兩側。
TW103124570A 2014-07-17 2014-07-17 電晶體及其製作方法 TWI595661B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103124570A TWI595661B (zh) 2014-07-17 2014-07-17 電晶體及其製作方法
CN201510019394.XA CN105321823B (zh) 2014-07-17 2015-01-15 晶体管及其制作方法
US14/789,975 US20160020286A1 (en) 2014-07-17 2015-07-01 Transistor and manufacturing method thereof
US15/281,085 US10079283B2 (en) 2014-07-17 2016-09-30 Manufacturing method of a transistor
US16/058,996 US10879362B2 (en) 2014-07-17 2018-08-08 Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124570A TWI595661B (zh) 2014-07-17 2014-07-17 電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW201605046A TW201605046A (zh) 2016-02-01
TWI595661B true TWI595661B (zh) 2017-08-11

Family

ID=55075258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124570A TWI595661B (zh) 2014-07-17 2014-07-17 電晶體及其製作方法

Country Status (3)

Country Link
US (1) US20160020286A1 (zh)
CN (1) CN105321823B (zh)
TW (1) TWI595661B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022191093A (ja) * 2021-06-15 2022-12-27 キオクシア株式会社 トランジスタ、半導体記憶装置、及びトランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080914A1 (en) * 2008-10-01 2010-04-01 The Regents Of The University Of Michigan Patterning by stamped metal resist

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278173B2 (en) * 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
CN103325833B (zh) * 2012-03-21 2018-08-07 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件
US8877623B2 (en) * 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100080914A1 (en) * 2008-10-01 2010-04-01 The Regents Of The University Of Michigan Patterning by stamped metal resist

Also Published As

Publication number Publication date
CN105321823A (zh) 2016-02-10
US20160020286A1 (en) 2016-01-21
CN105321823B (zh) 2018-09-25
TW201605046A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
CN100578797C (zh) 半导体器件及其制造方法
CN103915345B (zh) 半导体器件及其制造方法
CN106415848B (zh) 具有不同大小的鳍状部的多栅极晶体管
CN102569394B (zh) 晶体管及其制作方法
CN104425607B (zh) 无结晶体管及其制作方法
TWI595661B (zh) 電晶體及其製作方法
CN104347508B (zh) 半导体结构及其形成方法
CN103824880B (zh) 双轴张应变GeSn n沟道隧穿场效应晶体管
CN104716042B (zh) 一种半导体器件的制造方法
CN102543744A (zh) 晶体管及其制作方法
KR20120107334A (ko) 핀 fet 반도체 소자 및 그 제조 방법
CN108807179A (zh) 半导体结构及其形成方法
US10879362B2 (en) Transistor
TW201717391A (zh) 半導體元件及其製造方法
CN106935504B (zh) 半导体结构及其形成方法
JP6356072B2 (ja) 半導体装置の製造方法
TW201535738A (zh) 半導體裝置及其製造方法
CN108122974B (zh) 半导体装置及其制造方法
CN107452792A (zh) 半导体装置及其制造方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法
CN106549057B (zh) Dmos器件制作方法与dmos器件
CN113327974B (zh) 场效应晶体管及其制造方法
CN103035577A (zh) 一种半导体结构及其制造方法
TWI220791B (en) Trench power MOSFET and method thereof
TWI512839B (zh) 半導體製程