[go: up one dir, main page]

TWI595551B - 快速交替製程之即時控制用的方法 - Google Patents

快速交替製程之即時控制用的方法 Download PDF

Info

Publication number
TWI595551B
TWI595551B TW101130279A TW101130279A TWI595551B TW I595551 B TWI595551 B TW I595551B TW 101130279 A TW101130279 A TW 101130279A TW 101130279 A TW101130279 A TW 101130279A TW I595551 B TWI595551 B TW I595551B
Authority
TW
Taiwan
Prior art keywords
fast
alternating
gas
process gas
stage
Prior art date
Application number
TW101130279A
Other languages
English (en)
Other versions
TW201322329A (zh
Inventor
米爾沙弗 阿巴契夫
布萊德利 哈沃
雅門 奇拉寇西恩
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201322329A publication Critical patent/TW201322329A/zh
Application granted granted Critical
Publication of TWI595551B publication Critical patent/TWI595551B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H10P74/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32981—Gas analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H10P95/00—
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45212—Etching, engraving, sculpturing, carving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T137/00—Fluid handling
    • Y10T137/0318—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T137/00—Fluid handling
    • Y10T137/8158—With indicator, register, recorder, alarm or inspection means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

快速交替製程之即時控制用的方法
本發明係關於一種半導體製程與製程室，尤關於一種控制快速交替製程(RAP)與RAP處理室用的系統、方法及設備。
快速交替製程(RAP)典型地包括將工件安置在處理室之中且接著對工件施以兩種或更多之製程(例如階段)的交替、反覆循環。典型地每一個製程/階段將具有氣體壓力、混合氣體濃度、氣體流量、偏壓電壓、頻率、處理室的溫度、工件的溫度、製程信號(例如RF、微波等等)之多個、各別的設定值及許多其它之製程的設定值。因此，直到達到第一階段之各種製程的設定值，第一階段才能有效地開始。又，當從第一階段轉變到第二階段時，在第二階段即將有效地開始之前，必須達到下一階段的第二階段之各種製程的設定值。
製程階段的改變時段為第一階段的終止與第二階段的開始之間的時間延滯。在製程階段改變時段的期間，製程參數將改變且將花費不同的時間才能使每一個參數達到特定之製程階段所需的設定值。因此，此種製程階段改變時段降低操作時間且因而降低RAP處理室之有效的產量。
典型地，製程階段改變時段主要由混合氣體濃度與氣體壓力的設定值所決定。混合氣體濃度與氣體壓力則典型地由用以控制輸送各種氣體到RAP處理室的質流控制器(MFC)所決定。
典型地，設定值由氣體到達RAP處理室之中的預估時間所決定。舉例而言，在控制器「命令」質流控制器輸送氣體之後，氣體典型地需要200至700毫秒(msec)的輸送延遲才能到達RAP處理室之中。此種輸送延遲至少部分由質流控制器之反應延遲、氣體壓力及質流控制器與RAP處理室之間的製程管路的長度所引起。其它的延遲亦累加到輸送延遲。
遺憾地，在RAP之中，循環時間是希望越短越好而形 成最佳的縱橫比(例如深度/寬度)，其中最佳的縱橫比典型為就已知的製程時間具有固定的寬度與深度。每一RAP循環，RAP循環時間將近乎少於1秒。單一的RAP製程典型地需要使用100至500或更多的RAP循環。各RAP循環典型地包括一蝕刻製程(或階段)及一沉積製程(或階段)。每一個RAP循環之中亦包括額外的製程。因此，必須預估氣體的到達時間，而偏壓及其它的參數便在該預估時間時加以設定或啟動。
所以，典型地並無法達到每一個階段之最佳的製程參數且因而無法如所需地再現或一致化。又，如果達到氣體濃度且施加偏壓電壓兩者皆不是最佳的時序時，將造成每一個RAP循環之對應的階段不是最佳的結果與較不可預測的蝕刻率及/或沉積率。這將造成每一個RAP循環之中有不一致的製程。有鑑於此，需要有一種改良之RAP循環控制。
泛言之，本發明係藉由提供一種改良之RAP循環控制用的系統、方法與設備而滿足這些需求。吾人應理解的是：可以藉由許多種形式實現本發明，包括製程、設備、系統、電腦可讀取媒體、或裝置。以下將說明本發明之多個創新的實施例。
其中一實施例係提供一種快速交替製程方法，包括起動第一快速交替製程階段，其包括輸入第一製程氣體到快速交替製程室之中、偵測快速交替製程室之中的第一製程氣體及在快速交替製程室之中偵測到第一製程氣體之後，對快速交替製程室施加對應的第一階段偏壓信號。
偵測快速交替製程室之中的第一製程氣體亦包括偵測快速交替製程室之中的第一製程氣體之對應的濃度。偵測快速交替製程室之中的第一製程氣體係包括偵測第一製程氣體之解離的對應之第一生成物。偵測快速交替製程室之中的第一製程氣體亦包括偵測對應的第一光放射頻譜。
偵測對應的第一光放射頻譜係包括判別所偵測到的對 應的第一光放射頻譜的一數值。當所偵測到的對應的第一光放射頻譜的判別之數值超過預先選定之數值時，就將對應的第一階段偏壓信號施加於快速交替製程室。
對應的第一光放射頻譜的判別之數值係包括所偵測到的對應的第一光放射頻譜相對於時間的導數。
快速交替製程方法亦包括起動第二快速交替製程階段，其包括輸入第二製程氣體到快速交替製程室之中、偵測快速交替製程室之中的第二製程氣體及在該快速交替製程室之中偵測到第二製程氣體之後，對快速交替製程室施加對應的第二階段偏壓信號。
快速交替製程方法亦包括判別是否需要額外的快速交替製程循環，其包括如果不需要額外的快速交替製程循環，就終止快速交替製程方法、及如果需要額外的快速交替製程循環，就起動第一快速交替製程階段。在該快速交替製程室之中偵測到該第一製程氣體之後、就對快速交替製程室施加對應的第一階段偏壓信號係包括施加對應的RF信號、電壓、頻率、波形、調變、與施加於基板之第一階段偏壓信號的電源的至少之一者或施加對應的RF信號、電壓、頻率、波形、調變、與第一電漿源電源的電源的至少之一者。
另一實施例係提供一種快速交替製程系統，包括快速交替製程室、複數之製程氣體源，其耦接於快速交替製程室，其中複數之製程氣體源的每一個係包括對應的製程氣體源流量控制器、耦接於快速交替製程室的偏壓信號源、耦接於快速交替製程室的製程氣體偵測器、耦接於快速交替製程室、偏壓信號源、製程氣體偵測器與複數之製程氣體源的快速交替製程室控制器，而快速交替製程室控制器則配置成起動一第一快速交替製程階段，該第一快速交替製程階段包括輸入第一製程氣體到快速交替製程室之中、偵測快速交替製程室之中的第一製程氣體、及在快速交替製程室之中偵測到第一製程氣體之後，就對快速交替製程室施加對應的第一階段偏壓信號。
偵測快速交替製程室之中的第一製程氣體係包括偵測快速交替製程室之中的第一製程氣體之對應的濃度。偵測快速交替製程室之中的第一製程氣體係包括偵測第一製程氣體之解離的對應的第一生成物。偵測快速交替製程室之中的第一製程氣體係包括藉由製程氣體偵測器偵測對應的第一光放射頻譜。
偵測對應的第一光放射頻譜係包括判別所偵測到的對應的第一光放射頻譜之數值。當所偵測到的對應的第一光放射頻譜之判別的數值超過預先選定之數值時，就將對應的第一階段偏壓信號施加於快速交替製程室。
判別對應的第一光放射頻譜之數值係包括判別所偵測到的對應的第一光放射頻譜相對於時間的導數。快速交替製程室控制器更配置成起動第二快速交替製程階段，該第二快速交替製程階段包括：輸入第二製程氣體到快速交替製程室之中、偵測快速交替製程室之中的第二製程氣體、及在快速交替製程室之中偵測到第二製程氣體之後，就對快速交替製程室施加對應的第二階段偏壓信號。
快速交替製程室控制器亦配置成判別是否需要額外的快速交替製程循環，其包括：如果不需要額外的快速交替製程循環，就終止快速交替製程方法、及如果需要額外的快速交替製程循環，就起動第一快速交替製程階段。
再者，另一實施例係提供快速交替製程系統，包括快速交替製程室、複數之製程氣體源，耦接於快速交替製程室，其中複數之製程氣體源的每一個係包括對應的製程氣體源流量控制器、偏壓信號源，耦接於快速交替製程室、製程氣體偵測器，耦接於快速交替製程室、快速交替製程室控制器，耦接於快速交替製程室、偏壓信號源、製程氣體偵測器與複數之製程氣體源，而快速交替製程室控制器則配置成起動第一快速交替製程階段，該第一快速交替製程階段包括：輸入第一製程氣體到快速交替製程室之中、偵測快速交替製程室之中的第一製程氣體，其包括藉由製程氣體偵測器偵測對應的第一光放射頻譜，其包括判別所偵測 到的對應的第一光放射頻譜之數值，其包括判別所偵測到的對應的第一光放射頻譜相對於時間的一導數、在快速交替製程室之中偵測到第一製程氣體之後，就對快速交替製程室施加對應的第一階段偏壓信號、起動第二快速交替製程階段、及判別是否需要額外的快速交替製程循環。
以下藉由詳細之說明，並參照用以圖示本發明之原理的各圖式，將可清楚瞭解本發明之其它實施樣態與優點。
以下將說明改良之RAP循環控制用的系統、方法與設備的數個例示性實施例。熟悉本項技藝之人士應可清楚理解：在無某些或所有之說明書的特定細節的情況下，吾人仍可據以實施本發明。
快速交替製程(RAP)為一種在矽與其它種類之基板及其上方層中蝕刻大縱橫比特徵部的一種方法。大縱橫比之特徵部係具有等於或大於寬度W之深度D。
RAP技術係包括快速、反覆的循環，其中每一個循環則包括皆發生在單一處理室之中的兩種或更多之階段之間的轉變。各例示性RAP循環係包括鈍化製程或階段、或蝕刻製程或階段。鈍化階段亦包括沉積階段。每一個蝕刻階段與每一個鈍化階段之期間的精確控制發展出確實可預測的大縱橫比之蝕刻製程。
圖1為根據本發明之一實施例的RAP處理室系統100之示意圖。RAP處理室系統100係包括RAP處理室110。在RAP處理室110之中，則有電漿108與受載於基板支座112的基板102。使製程氣體偵測器114足以監測電漿108的一或更多之樣態(例如頻譜，溫度，光強度等等)的方式耦接於RAP處理室110。
RAP處理室110亦包括製程氣體配送器或噴嘴104(亦即噴淋頭或其它的適當型式的氣體配送器)。使第一質流控制器(MFC)120與第二MFC130耦接於製程氣體配送器或噴嘴104。亦使第一MFC120耦接於第一氣體源122而控制從第一氣體源流 到RAP處理室110的流量。亦使第二MFC130耦接於第二氣體源132而控制從第二氣體源流到RAP處理室110的流量。
RAP處理室系統100亦包括RAP控制器140及偏壓電壓源150。控制器140係包括邏輯電路及/或軟體142A、記憶體142B、及位在其它的元件之間的操作系統與軟體142C。RAP控制器140係包括任何標準型電腦(例如使用任何操作系統之泛用型電腦，例如個人電腦)或專用電腦(例如使用訂做的操作系統之專用控制器或專用的內建電腦)。RAP控制器140係包括任何使用所需的元件，包括使用者介面(例如顯示器、鍵盤、觸控式螢幕等等)、通信介面(例如網路連接協定及埠)、記憶體系統，包括一或更多之唯讀記憶體、隨機存取記憶體、非揮發性記憶體(例如快閃記憶體、硬碟、光碟、網路儲存裝置、遠端儲存裝置等等)可以將RAP控制器140耦接於集中化、遠端的控制器(未圖示)，其能夠從中央部位操作、監測、協調及控制多系統。使RAP控制器140耦接於偏壓源150、第一MFC120、第二MFC130、製程氣體偵測器114、電漿源電源產生器160及RAP處理室110。
偏壓電壓源150係包括一或更多之偏壓電壓與信號源，而可使其耦接於基板支座112、製程氣體配送器或噴嘴104或RAP處理室110的一或更多之壁面。偏壓電壓源150係提供RF信號、電壓、頻率、波形、調變、及用以控制從電漿108到基板102之表面的離子通量/能量之信號的電源。電漿源電源產生器160係提供RF信號、電壓、頻率、波形、調變、及用以產生電漿108之信號的電源。使電漿源電源產生器160耦接於感應線圈，而在例如蘭姆科技(LAM)之Syndion的TCP(變壓耦合電漿)蝕刻機的情況中，其被介層窗隔開而與電漿分離。在對耦頻率CCP(電容耦合電漿)蝕刻機的情況中，可以使電漿源電源產生器160耦接於製程氣體配送器或噴嘴(當作上電極)104或基板支座。
圖2A至圖2C係顯示根據本發明之一實施例的典型之質流控制器的控制方式之圖式。圖2A與圖2B係顯示在RAP循環之各自的第一階段與第二階段的期間內，典型的Syndion V2 MFC 之中的SF6 202、206及C4F8 204、208的MFC響應時間之圖式。典型之MFC係具有約150毫秒(msec)至約300毫秒(msec)之間的有限之響應時間(例如可從Syndion V2 MFC之中看出者)。
圖2C為RAP循環220的圖式。其中顯示出多RAP階段222至236。圖形240係顯示當以第一強度的光輻射在對應的波長之光線下(例如CF2係具有268nm之對應的波長)所量測到在RAP處理室110中的第一製程氣體(例如C4F8)之解離(例如CF2)的生成物之出現。圖形241係顯示當以第二強度的光輻射在對應的波長之光線下(例如F係具有704nm之對應的波長)所量測到在RAP處理室110中的第二製程氣體(例如SF6)的出現。圖形242係顯示RAP處理室110之中的第二強度與第一強度之比例。
圖形243係顯示MFC所量測到之流經各自的MFC之第一製程氣體(例如C4F8)的流量。圖形244係顯示MFC所量測到之流經各自的MFC之第二製程氣體(例如SF6)的流量。
圖形245係顯示施加於RAP處理室110的偏壓信號。圖形246係顯示從一階段轉變到下一階段。
RAP循環220的第一階段222為鈍化階段或沉積階段。前一階段(例如階段222)與下一階段(例如階段224)之間的輸送時間延滯為使各自的製程氣體122、132從各自的MFC120、130輸送到RAP處理室110所需的時間。以Syndion V2 MFC為例，輸送時間延滯係在約200毫秒(msec)至約350毫秒(msec)之間。
各MFC120、130係包括各自的控制器電路120A、130A，其接收來自控制器140的控制信號，且生成對應的輸出而操縱MFC之中的各自之閥件120B、130B。每一個MFC120、130之中的各自的控制器電路120A、130A亦對接收的控制信號具有控制器轉變延遲。該控制器轉變延遲亦可在從各自的MFC120、130輸送氣體122、132時引進額外的延遲。如圖2A與圖2B所示，Syndion V2之中的此種控制器轉變延遲將達約200毫秒(msec)。
以下參見標示成「階段3開始」資料點，此為圖形246 之中的資料點，其代表當RAP控制器140啟動從「階段3」228之前一階段226的改變。就起動「階段3」228的一部分而言，RAP控制器140係發出指令給SF6 MFC。在發生控制器轉變延遲之後，SF6 MFC係在各資料點處開始啟動。在發生MFC反應延遲之後，SF6 MFC將在各資料點處完全開啟。在發生製程氣體輸送延遲之後，SF6將在各資料點處抵達RAP處理室110。從「階段3開始」到SF6抵達RAP處理室110時的總時間延滯在約700毫秒(msec)至約850毫秒(msec)之間。此種約700毫秒(msec)至約850毫秒(msec)之間的變動將造成不一致的製程。
RAP循環的每一個蝕刻及/或沉積階段之區間應越短越好，因此，即使比由這三個因素所引起的總延遲時間更短，也是比較好或所需的。因此，在此提出兩個主要的問題。第一，在每一個階段的期間、為了獲得最佳的結果而所應該施加之特定的偏壓電源/電壓的時間之不定性。此參數對如圖2A至圖2C所示之某些RAP循環而言極為重要。
由於MFC120、130之有限的響應時間與MFC120、130與RAP處理室110之間的已知距離，故氣體被輸送到處理室之中所需的時間約在700毫秒(msec)至約850毫秒(msec)之間。此種可變的延遲結果係造成對RAP循環中每一個階段之各自偏壓電壓精確控制之困難性。
一種用以補償此種總延遲時間的方法為將從控制器140到MFC120、130之控制信號的時序提前。所以，在時間上，提前對MFC的操作。圖2D為顯示根據本發明之一實施例，說明其從控制器140到MFC的控制信號之時序之前、提前進行之方法與操作250的流程圖。雖然在此藉由實例說明此種操作，但吾人應瞭解某些操作可具有次操作，且在其它情況下，圖示之操作將可不包括在此所述之特定的操作。在有此認知的情況下，以下將說明方法與操作250。
在操作252時，使第一氣體輸入到RAP處理室110，這包括由控制器140發出第一指令給第一質流控制器120而使第 一氣體從第一氣體源122流出。
在操作254時，基於前次的迭代及/或測試資料而預估第一氣體的輸送時間。當到達所預估之第一氣體的輸送時間時，就在操作256時，將第一階段所對應之第一製程參數的設定值272(例如第一偏壓電壓、第一偏壓頻率與其它的第一製程參數)施加於RAP處理室110。
在操作258時，將對應的階段(例如蝕刻階段)施加於RAP處理室110之中的基板102。在操作260時，使第二氣體輸入到RAP處理室110，這包括由控制器140發出第二指令給第二質流控制器130而使第二氣體從第二氣體源132流出。
在操作262時，基於前次的迭代及/或測試資料而預估第二氣體的輸送時間。當到達所預估之第二氣體的輸送時間時，就在操作264時，將第二階段所對應之第二製程參數的設定值282(例如第二偏壓電壓、第二偏壓頻率與其它的第二製程參數)施加於RAP處理室110。
在操作266時，將對應的第二階段(例如沉積或鈍化階段)施加於RAP處理室110之中的基板102。
在操作268時，執行判別是否需要對RAP處理室110之中的基板102進行額外的RAP循環之詢問。如果需要對RAP處理室110之中的基板102進行額外的RAP循環時，方法操作將繼續進行上述之操作252。如果不需要對基板102進行額外的RAP循環時，方法操作將結束。
圖3A與圖3B係顯示根據本發明之一實施例的矽蝕刻率300、310。圖4係顯示根據本發明之一實施例的Si/PR選擇性400、410。圖3與圖4的每一圖式係顯示：在RAP循環之每一個階段的期間，每一個階段對偏壓電壓/電源時序敏感。
如圖3A所示，視所需地，在製程氣體濃度之蝕刻階段308的大部分期間施以蝕刻偏壓電壓306。每一蝕刻階段所產生之一致的階段深度D1與寬度W係顯示於扇形302之一致的寬度W1與階段深度D1之中。
如圖3B所示，在製程氣體濃度之鈍化階段318的大部分期間施以蝕刻偏壓電壓306。每一個蝕刻階段所產生之不一致的階段深度D2與寬度係顯示於扇形312之不一致的寬度W2與階段深度D2之中。
如圖4之圖形400所示，視所需地，在蝕刻階段的大部分期間施以蝕刻偏壓電壓，因此，所產生之穿透光阻404的介層窗402的蝕刻輪廓呈直線且實質相對地垂直於光阻的上表面。
如圖4之圖形410所示，至少視所需地，在鈍化階段的大部分期間施以蝕刻偏壓電壓，因此，所產生之穿透光阻404的介層窗402A的蝕刻輪廓略呈非直線且具有較多的突出邊且略非垂直於光阻的上表面。
矽(Si)蝕刻率係取決於在每一個RAP蝕刻階段的期間施加偏壓電壓之時間。如圖4所示，光阻(PR)蝕刻率可變動高達50%或更高。所以，Si/PR蝕刻選擇性係落在大範圍的數值之中且因而造成對應之變動的結果。
當在晶圓製程期間提前每一個RAP階段開始的時序以企圖極小化蝕刻製程的期間與縱橫比的改變有關的效應時，將使不一致性進一步惡化。
圖5A與圖5B係顯示根據本發明之一實施例的蝕刻/沉積階段期間之氣體輸送時間的變動。如圖5A所示之蝕刻階段的期間光放射頻譜(OES)信號之[F]/[CF2]、及如圖5B所示之所形成的介層窗510之掃描式電子顯微圖的橫剖面係顯示出極正確的相互關係。氣體輸送時間的變動係造成「扇形」502A-G之深度有相當大的變動。理想地，扇形502A-G到基板504之中應該皆具有實質相同的深度。由氣體輸送的延遲所引起之每一個RAP階段之中的時間遷移/偏壓電壓施加時序的延遲之不定性或不一致將造成介層窗510之側面的垂直條紋。蝕刻製程期間的OES強度之比例[F]/[CF2](例如，在前次的沉積階段之後，CF2仍具有衰退尾端時)係整體地對蝕刻製程與鈍化製程之兩者期間的效應皆有影響。
圖5B亦包括RAP循環520的圖式。其中顯示出多RAP 階段。圖形522係顯示當以第一強度的光輻射在對應的波長之光線下(例如CF2係具有268nm之對應的波長)所量測到的RAP處理室110中之第一製程氣體(例如C4F8)之解離(例如CF2)的生成物之出現。圖形524係顯示當以第二強度的光輻射在對應的波長之光線下(例如F係具有704nm之對應的波長)所量測到之RAP處理室110中的第二製程氣體(例如SF6)之解離(例如F)的生成物之出現。圖形526係顯示RAP處理室110中的第二強度與第一強度的比例。圖形528係顯示階段。圖形530係顯示RAP處理室100之中的壓力。
一種方法係利用來自電漿的OES信號而控制偏壓電源產生器與MFC，俾解決在每一個RAP循環的期間施加偏壓電壓時所發生的不一致問題且亦降低扇形間間隔之變動。圖6為根據本發明之一實施例的OES信號之各種樣態的圖式600。來自OES信號之任一的d[F]/dt或d{[F]/[CF2]}/dt係可當作正確的基準信號使用而觸發且控制施加對應之偏壓電壓的時序。雖然也可使用[F]/[CF2]而達成此目的，但由於此種信號對製程的變化較不敏感，故較佳地利用導數d[F]/dt或d{[F]/[CF2]}/dt)。
當d[F]/dt或d{[F]/[CF2]}/dt的振幅超過選定之設定值時，就立即施以偏壓電壓。或者，當d[F]/dt或d{[F]/[CF2]}/dt的振幅超過選定的設定值時，可以利用此值來定義更明確的延遲時間以確定施加偏壓電壓之時序及應該施加多久的偏壓電壓。在例示性的情況中，可以將OES信號的下降緣(例如負值的導數)當作觸發信號使用而改變施加回該對應值的偏壓電壓。
圖形602係顯示當以第二強度的光輻射在對應的波長之光線下(例如F係具有704nm之對應的波長)所量測到的RAP處理室110中的第二製程氣體(例如SF6)之解離(例如F)的生成物之出現。圖形604係顯示RAP處理室110之中的第二強度與第一強度之比例。
圖形606係顯示第二強度相對於時間的導數。圖形608係顯示RAP處理室110之中的第二強度與第一強度之比例的導 數。
可將此種製程控制技術延伸至任何種類之使用不同的氣體化學物質之RAP電漿製程。可將少量的惰性氣體添加到製程混合氣體且可以在特殊的情況中利用這些物種的放射譜線。這些物種的放射強度在定流量之惰性氣體的情況下將可由於RAP的製程本質所引起之電漿之中的電子能量分布之變化而呈均勻的變化。
為了降低形成於裝置側壁上之扇形間的間隔變動，而其係由氣體的輸送與蝕刻/鈍化製程期間之變動所引起，可以利用上述之技術控制偏壓電壓。在此情況下，系統100係決定目前的蝕刻階段之期間。舉例而言，可以對d[F]/dt及d{[F]/[CF2]}/dt([F]/[CF2])施以額外的邏輯運算，例如「或」及「且」，而達到更精確之偏壓電壓的施加時序。
在此例子中，其所提出的方法乃建議從質流控制器到處理室的氣體輸送時間必須少於{[蝕刻階段的期間]-[發現觸發信號所需的時間]}。
當為了有最佳結果而在RAP製程循環的期間必須施加特定的偏壓電壓時，已被提出的技術係可降低時間的不定性。快動作之質流控制器的另一控制的作用可進一步降低扇形大小的變動。
上述之製程氣體與各自的解離之生成物係用以舉例說明本發明，然而，吾人必須瞭解的是：亦可或利用其它的製程氣體及/或上述製程氣體之解離的其它生成物偵測RAP處理室110之中的各製程氣體的出現。舉例而言，CF為C4F8之解離的另類生成物。又，再者，可以利用可被OES所偵測到的另類製程氣體。另類製程之解離的各自生成物將可被OES偵測到。
圖7為顯示根據本發明之一實施例的利用OES頻譜去控制偏壓電壓時所進行的方法與操作700的流程圖。雖然在此藉由實例說明此種操作，但吾人應瞭解：某些操作可具有次操作且在其它情況下，圖示之操作將可不包括在此所述之特定的操作。 在有此認知的情況下，以下將說明方法與操作700。
在操作705時，使第一氣體將輸入到RAP處理室110，這包括由控制器140發出第一指令給第一質流控制器120而使第一氣體從第一氣體源122流出。
在操作710時，藉由上述之OES分析偵測第一製程氣體的輸送。當偵測到第一製程氣體的輸送時，就在操作715時，將第一階段所對應的第一製程參數的設定值272(例如第一偏壓電壓、頻率、波形、調變、及電源與第一電漿源電源RF信號、電壓、頻率、波形、調變、及用以產生電漿108之信號的電源與其它的第一製程參數)施加於RAP處理室110。
在操作720時，將對應的階段(例如蝕刻階段)施加於RAP處理室110之中的基板102。
在操作725時，使第二製程氣體輸入到RAP處理室110，這包括由控制器140發出第二指令給第二質流控制器130而使第二製程氣體從第二氣體源132流出。
在操作730時，藉由上述之OES分析偵測第二製程氣體的輸送。當偵測到第二製程氣體的輸送時，就在操作735時，將第二階段所對應的第二製程參數的設定值282(例如第二偏壓電壓、頻率、波形、調變、及電源與第二電漿源電源RF信號、電壓、頻率、波形、調變、及用以產生電漿108之信號的電源與其它的第二製程參數)施加於RAP處理室110。
在操作740時，將對應的第二階段(例如沉積或鈍化階段)施加於RAP處理室110之中的基板102。
在操作745時，執行判別是否需要對RAP處理室110之中的基板102進行額外的RAP循環之詢問。如果需要對RAP處理室110之中的基板102進行額外的RAP循環時，方法操作將繼續進行上述之操作705。如果不需要對基板102進行額外的RAP循環時，方法操作將結束。
亦可將本發明實施成電腦可讀取媒體之中的電腦可讀取碼。電腦可讀取媒體為任何能夠儲存資料的資料儲存裝置，而 其隨後可藉由電腦系統加以讀取。電腦可讀取媒體的例子包括硬碟、網路附接儲存器(NAS)、唯讀記憶體、隨機存取記憶體、CD-ROM、CD-R、CD-RW、DVD、快閃記憶體、磁帶、及其它的光學式與非光學式資料儲存裝置。亦可使電腦可讀取媒體分散於網路耦合電腦系統之中，俾能以分散的方式儲存電腦可讀取碼並加以執行。
又，吾人應理解：由上述圖形之中的操作所表示的指令並不一定如圖所示般地依序進行，且並不一定需要有操作所表示的全部之製程才能實施本發明。又，上述任一圖形之中所示之製程亦可藉由儲存在RAM、ROM、或硬碟機之任一者或其組合之中的軟體據以實施。
雖然為了清楚瞭解本發明起見，而已藉由前述的某些細節加以說明，但吾人應可明顯理解：只要在所附之申請專利範圍之內，係可對本發明進行特定的變化與修正。因此，本實施例應被視為例示性而非限制性，且本發明之範圍並不僅限於在此所提出的細節，可在所附之申請專利範圍所界定的範圍與等同物之內進行修正。
100‧‧‧快速交替製程(RAP)處理室系統
102、504‧‧‧基板
104‧‧‧配送器或噴嘴
108‧‧‧電漿
110‧‧‧RAP處理室
112‧‧‧基板支座
114‧‧‧偵測器
120、130‧‧‧質流控制器(MFC)
120A、130A‧‧‧控制器電路
120B、130B‧‧‧閥件
122、132‧‧‧製程氣體
140‧‧‧RAP控制器
142A‧‧‧邏輯電路及/或軟體
142B‧‧‧記憶體
142C‧‧‧操作系統與軟體
150‧‧‧偏壓電壓源
160‧‧‧電漿源電源產生器
202、206‧‧‧SF6
204、208‧‧‧C4F8
222至236‧‧‧RAP階段
240至245、522至530、602至608‧‧‧圖形
250、700‧‧‧方法與操作
300、310‧‧‧矽蝕刻率
302、502A至502G‧‧‧扇形畸度
306‧‧‧蝕刻偏壓電壓
308‧‧‧蝕刻階段
D、D1、D2‧‧‧深度
W1、W2‧‧‧寬度
400、410‧‧‧Si/PR選擇性
402、402A、510‧‧‧介層窗
404‧‧‧光阻
406‧‧‧光阻的上表面
520‧‧‧RAP循環
600‧‧‧OES信號之圖形
參考下列敘述及附圖可輕易地瞭解本發明。
圖1為根據本發明之一實施例的RAP處理室系統之示意圖。
圖2A至圖2C係顯示根據本發明之一實施例的典型之質流控制器的控制方式之圖式。
圖2D係顯示根據本發明之一實施例的提前在控制器到MFC之控制信號的時序所進行的方法與操作之流程圖。
圖3A與圖3B係顯示根據本發明之一實施例的矽蝕刻率。
圖4係顯示根據本發明之一實施例的Si/PR選擇性。
圖5A與圖5B係顯示根據本發明之一實施例的蝕刻/ 沉積階段之期間的氣體輸送時間之變動。
圖6為根據本發明之一實施例的OES信號之各種樣態的圖式。
圖7為根據本發明之一實施例的流程圖，其顯示出利用OES頻譜控制偏壓電壓時所進行的方法與操作。
100‧‧‧快速交替製程(RAP)處理室系統
102‧‧‧基板
104‧‧‧配送器或噴嘴
108‧‧‧電漿
110‧‧‧RAP處理室
112‧‧‧基板支座
114‧‧‧偵測器
120、130‧‧‧質流控制器(MFC)
120A、130A‧‧‧控制器電路
120B、130B‧‧‧閥件
122、132‧‧‧製程氣體
140‧‧‧RAP控制器
142A‧‧‧邏輯電路及/或軟體
142B‧‧‧記憶體
142C‧‧‧操作系統與軟體
150‧‧‧偏壓電壓源
160‧‧‧電漿源電源產生器

Claims (9)

  1. 一種快速交替製程方法，包含以下步驟：一第一快速交替製程階段的起動步驟，起動一第一快速交替製程階段，包括以下步驟：一第一製程氣體的輸入步驟，將一第一製程氣體輸入到一快速交替製程室之中；一第一製程氣體的偵測步驟，偵測該快速交替製程室之中的該第一製程氣體，其包括偵測該快速交替製程室之中的該第一製程氣體之一對應的濃度；及一對應的第一階段偏壓信號的施加步驟，在該快速交替製程室之中偵測到該第一製程氣體之後，對快速交替製程室施加一對應的第一階段偏壓信號。
  2. 如申請專利範圍第1項之快速交替製程方法，其中偵測該快速交替製程室之中的該第一製程氣體之該第一製程氣體的偵測步驟係包括偵測一對應的第一光放射頻譜。
  3. 如申請專利範圍第2項之快速交替製程方法，其中偵測該對應的第一光放射頻譜的步驟係包括判別所偵測到之該對應的第一光放射頻譜的一數值。
  4. 如申請專利範圍第3項之快速交替製程方法，其中當判別該偵測到之該對應第一光放射頻譜之該判別數值超過一預先選定數值時，就將該對應的第一階段偏壓信號施加於該快速交替製程室。
  5. 如申請專利範圍第3項之快速交替製程方法，其中判別該對應第一光放射頻譜之該判別數值係包括該偵測到之該對應第一光放射頻譜相對於時間的一導數。
  6. 如申請專利範圍第1項之快速交替製程方法，更包含以下步驟： 一第二快速交替製程階段的起動步驟，起動一第二快速交替製程階段，包括以下步驟：一第二製程氣體的輸入步驟，將一第二製程氣體輸入到該快速交替製程室之中；一第二製程氣體的偵測步驟，偵測該快速交替製程室之中的該第二製程氣體，及一對應的第二階段偏壓信號的施加步驟，在該快速交替製程室之中偵測到該第二製程氣體之後，對該快速交替製程室施加一對應的第二階段偏壓信號。
  7. 如申請專利範圍第6項之快速交替製程方法，更包含以下步驟：一判別步驟，判別是否需要額外的快速交替製程循環，包括以下步驟：一終止步驟，如果不需要額外的快速交替製程循環，就終止該快速交替製程方法；及一起動步驟，如果需要額外的快速交替製程循環，就起動該第一快速交替製程階段。
  8. 如申請專利範圍第1項之快速交替製程方法，其中在該快速交替製程室之中偵測到該第一製程氣體之後、就對該快速交替製程室施加該對應的第一階段偏壓信號之步驟係包括施加一對應的RF信號、電壓、頻率、波形、調變、與施加於一基板之該第一階段偏壓信號的電源的至少之一者或施加一對應的RF信號、電壓、頻率、波形、調變、與第一電漿源功率電源的至少之一者。
  9. 一種快速交替製程方法，包含以下步驟：一第一快速交替製程階段的起動步驟，起動一第一快速交替製程階段，包括以下步驟：一第一製程氣體的輸入步驟，將一第一製程氣體輸入到一快速交替製程室之中； 一第一製程氣體的偵測步驟，偵測該快速交替製程室之中的該第一製程氣體，其包括偵測該第一製程氣體之解離的一對應的第一生成物；及一對應的第一階段偏壓信號的施加步驟，在該快速交替製程室之中偵測到該第一製程氣體之後，對快速交替製程室施加一對應的第一階段偏壓信號。
TW101130279A 2011-08-22 2012-08-21 快速交替製程之即時控制用的方法 TWI595551B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/215,159 US20130048082A1 (en) 2011-08-22 2011-08-22 System, method and apparatus for real time control of rapid alternating processes (rap)

Publications (2)

Publication Number Publication Date
TW201322329A TW201322329A (zh) 2013-06-01
TWI595551B true TWI595551B (zh) 2017-08-11

Family

ID=47741877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130279A TWI595551B (zh) 2011-08-22 2012-08-21 快速交替製程之即時控制用的方法

Country Status (6)

Country Link
US (2) US20130048082A1 (zh)
JP (1) JP6091110B2 (zh)
KR (1) KR102091285B1 (zh)
CN (1) CN102955434B (zh)
SG (2) SG10201501157RA (zh)
TW (1) TWI595551B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10642255B2 (en) * 2013-08-30 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Component control in semiconductor performance processing with stable product offsets
US9640371B2 (en) 2014-10-20 2017-05-02 Lam Research Corporation System and method for detecting a process point in multi-mode pulse processes
JP6603586B2 (ja) * 2016-01-19 2019-11-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6523989B2 (ja) * 2016-02-19 2019-06-05 株式会社日立ハイテクノロジーズ プラズマ処理方法及びプラズマ処理装置
JP6378234B2 (ja) 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6392266B2 (ja) * 2016-03-22 2018-09-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6541596B2 (ja) 2016-03-22 2019-07-10 東京エレクトロン株式会社 プラズマ処理方法
CN119173984A (zh) * 2022-05-19 2024-12-20 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US20060060566A1 (en) * 2002-07-11 2006-03-23 Michel Puech Method and device for substrate etching with very high power inductively coupled plasma
US7101805B2 (en) * 2003-05-09 2006-09-05 Unaxis Usa Inc. Envelope follower end point detection in time division multiplexed processes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195528A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd ドライ処理装置
KR900007687B1 (ko) * 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
DE19730644C1 (de) * 1997-07-17 1998-11-19 Bosch Gmbh Robert Verfahren zum Erkennen des Übergangs unterschiedlicher Materialien in Halbleiterstrukturen bei einer anisotropen Tiefenätzung
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
JP4694064B2 (ja) * 2001-09-18 2011-06-01 住友精密工業株式会社 プラズマエッチング終点検出方法及び装置
US20060006139A1 (en) * 2003-05-09 2006-01-12 David Johnson Selection of wavelengths for end point in a time division multiplexed process
JP4464342B2 (ja) * 2005-09-16 2010-05-19 キヤノン株式会社 レジスト除去方法
JP2008205436A (ja) * 2007-01-26 2008-09-04 Toshiba Corp 微細構造体の製造方法
JP4764841B2 (ja) * 2007-02-09 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571366A (en) * 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US20060060566A1 (en) * 2002-07-11 2006-03-23 Michel Puech Method and device for substrate etching with very high power inductively coupled plasma
US7101805B2 (en) * 2003-05-09 2006-09-05 Unaxis Usa Inc. Envelope follower end point detection in time division multiplexed processes

Also Published As

Publication number Publication date
JP6091110B2 (ja) 2017-03-08
CN102955434B (zh) 2015-07-22
KR20130021342A (ko) 2013-03-05
CN102955434A (zh) 2013-03-06
US20170031352A1 (en) 2017-02-02
KR102091285B1 (ko) 2020-03-19
US20130048082A1 (en) 2013-02-28
SG188049A1 (en) 2013-03-28
SG10201501157RA (en) 2015-04-29
JP2013058749A (ja) 2013-03-28
TW201322329A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
TWI595551B (zh) 快速交替製程之即時控制用的方法
US20250308843A1 (en) Control method and plasma processing apparatus
JP7369896B2 (ja) プラズマ処理のための制御のシステム及び方法
JP6837886B2 (ja) プラズマ処理装置およびプラズマ処理方法
US9412566B2 (en) Methods and apparatus for depositing and/or etching material on a substrate
US9184029B2 (en) System, method and apparatus for coordinating pressure pulses and RF modulation in a small volume confined process reactor
CN105702550A (zh) 通过rf脉冲形状进行离子能量控制
JP2014239091A (ja) プラズマ処理装置及びプラズマ処理方法
TW201810423A (zh) 電漿處理系統中之混合模式脈動蝕刻
JP2020017565A (ja) プラズマ処理装置
JP2016162795A (ja) プラズマ処理装置およびプラズマ処理方法
CN105391427A (zh) 状态期间的子脉冲
WO2024241390A1 (en) Plasma processing apparatus and plasma processing method
KR102797229B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6512975B2 (ja) エッチング終点検出方法及びプラズマ処理装置の制御装置
EP3139403B1 (en) Cyclical plasma etching
JP2025533465A (ja) パルス化バイアス位相制御を使用する、標的質量を有するイオンによる基板照射
KR20250093501A (ko) 시간 분해 oes 데이터 수집
JPH09199485A (ja) プラズマ処理装置および方法
JP7413081B2 (ja) 基板処理システム
TW202447691A (zh) 電漿處理方法及電漿處理裝置
CN113496888B (zh) 基片处理方法和基片处理装置
TW202533283A (zh) 用於電漿製程的方法及系統
List Advanced Pulsed Plasma Techniques