TWI594401B

TWI594401B - 簡單及免費的多次可程式結構

Info

Publication number: TWI594401B
Application number: TW104112181A
Authority: TW
Inventors: 達尼帕克奇摩史摩; 仰偉傅; 賓德爾史葛; 孫遠; 馬恩葛尤安葛馬恩
Original assignee: 格羅方德半導體私人有限公司
Priority date: 2014-04-16
Filing date: 2015-04-16
Publication date: 2017-08-01
Also published as: CN105047667A; CN105047667B; KR20150119819A; TW201605025A

Description

簡單及免費的多次可程式結構

本發明關於一種非揮發性記憶體單元及其形成方法。

近年來，多次可程式(multi-time programmable,MTP)記憶體被引入以在一些對於數位及類比設計上需客製化的應用方面有實益用途。這些應用包括數據加密、基準修調(reference trimming)、製造標識(ID)、安全ID、以及其他種種應用。然而，MTP記憶體的納入通常也產生一些額外製程步驟的費用。製造MTP記憶體的一些現有方法往往有緩慢存取時間、較小耦合比及/或大單元尺寸的問題。一些現有方法對於抹除運算係採用了能帶對能帶隧穿熱電洞(band-to-band tunneling hot hole,BBHH)，但是這需要高接合能帶電壓以及更多製程步驟。其他現有方法需要額外的耦合抹除閘極以及耦合電容，因而需要更多面積。

因此，需要一種簡單且免費的多次可程式結構以製造具有標準互補金屬氧化半導體(CMOS)平臺的非揮發性記憶體單元。

實施例一般關於一種簡單且免費的多次可程式結構。在一實施例中，非揮發性MTP記憶體單元包括備有隔離井的基板、設置於該隔離井內的高電壓(HV)井區域以及設置在該基板中的該HV井區域內的第一與第二井。具有選擇閘極的第一電晶體以及具有浮動閘極的第二電晶體位置彼此相鄰並且係設置在該第二井之上。所述電晶體包括設置於鄰近所述閘極的側邊的第一及第二擴散區域。控制閘極設置於該第一井之上並耦合至該浮動閘極。該控制閘極以及浮動閘極包括延伸跨過該第一及第二井的相同閘極層。該控制閘極包括電容。

在另外的實施例中，係公開一種非揮發性MTP記憶體單元。該記憶體單元包括備有第一及第二隔離井的基板。該第二隔離井設置於該第一隔離井內。第一及第二井設置在該第一隔離井內。具有選擇閘極的第一電晶體以及具有浮動閘極的第二電晶體位置彼此相鄰並且係設置於該第二井之上。所述電晶體包括設置於鄰近所述閘極的側邊的第一及第二擴散區域。控制閘極設置於該第一井之上並耦合至該浮動閘極。該控制閘極以及浮動閘極包括延伸跨過該第一及第二井的相同閘極層。

在又一另外的實施例中，公開一種用於形成非揮發性MTP記憶體單元的方法。提供基板並且在該基板中形成第一及第二隔離井。在該第二隔離井內形成第一及第二井。具有選擇閘極的第一電晶體以及具有浮動閘極的第二電晶體位置彼此相鄰並且係形成在該第二井之上。所述電晶體包括設置於鄰近所述閘極的側邊的第一及第二擴散區域。該第一及第二電晶體以串聯耦合並且分享共同第二擴散區域。控制閘極係形成在該第一井之上並且耦合至該浮動閘極。該控制及浮動閘極包括延伸跨過該第一及第二井的相同閘極層。該控制閘極包括電容。

本文所公開的實施例的這些及其他優點和特徵，透過參考以下描述以及所附圖式將變得顯而易見。更進一步來說，應理解到本文描述的各種實施例的優點並不相互排斥，並且可存在於各種實施例以及置換中。

100‧‧‧記憶體單元

110‧‧‧第一電晶體

112‧‧‧第一存取擴散區域

114‧‧‧第二存取擴散區域

116‧‧‧存取閘極

130‧‧‧第二電晶體

132‧‧‧第一儲存擴散區域

134‧‧‧第二儲存擴散區域

136‧‧‧儲存閘極

150‧‧‧控制電容

152‧‧‧電容接觸栓

156‧‧‧控制閘極

200‧‧‧記憶體單元

205‧‧‧基板

207‧‧‧第二井

208‧‧‧隔離井

209‧‧‧第一井

210‧‧‧HV井區域

212‧‧‧第一存取擴散區域

214‧‧‧第二存取擴散區域

216‧‧‧存取閘極

220‧‧‧主動電容區域

222‧‧‧主動電晶體區域

232‧‧‧第一儲存擴散區域

234‧‧‧第二儲存擴散區域

236‧‧‧儲存閘極

252‧‧‧電容接觸栓

256‧‧‧控制閘極

257‧‧‧閘極介電質

258‧‧‧閘電極

261‧‧‧矽化物阻塊

280‧‧‧單元隔離區域

284‧‧‧單元區域

290‧‧‧原生層

300‧‧‧記憶體單元的陣列

400a‧‧‧FN隧穿程式模式

400b‧‧‧FN隧穿抹除模式

400c‧‧‧讀取操作

500‧‧‧記憶體單元的陣列

600‧‧‧製程

602至618‧‧‧製程步驟

在圖式中，相同的符號一般表示於各個不同觀點中相同的部分。並且，圖式並不需要按比例，相反地在圖示說明各種實施例的原理時一般會放入重點。在以下描述中，係參考以下圖示描述了本發明的各種實施例，其中：第1圖顯示記憶體單元的示意圖；第2a圖顯示記憶體單元之實施例的俯視圖，以及第2b及2c圖顯示該記憶體單元之實施例的各種剖面圖；第3a及3b圖顯示記憶體單元的陣列之實施例的示意圖；第4a至4c圖顯示記憶體單元的各種操作；第5圖顯示記憶體單元的實施例之陣列的平面圖；以及第6圖顯示用於形成記憶體單元之實施例的製程。

實施例一般關於半導體裝置。具體而言，一些實施例關於記憶體裝置，例如非揮發性記憶體(NVM)裝置。舉例來說，這類的記憶體裝置可併入至獨立記憶體裝置，例如USB或其他類型的可攜式儲存單元，或IC，例如微控制器或晶片系統(system on chips,SoCs)。舉例來說，該裝置或IC可被併入或與消費類電子產品或相關的其他類型裝置一起使用。

第1圖顯示記憶體單元100的實施例的示意圖。在一實施例中，該記憶體單元為非揮發性(NV)多次可程式(MTP)記憶體單元100。如第1圖所示，記憶體單元100包括第一電晶體110、第二電晶體130以及控制電容150。在一實施例中，該第二電晶體作為儲存元件且該控制電容作為電壓耦合元件。舉例來說，該第一及第二電晶體為金屬氧化半導體(MOS)電晶體。電晶體包括介於第一及第二擴散區域之間的閘極。電晶體的擴散區域為具有第一極性類型摻雜物的重摻雜區域。該極性類型決定電晶體的類型。舉例來說，該第一極性對於n型電晶體來說可為n型，或對於p型電晶體來說可為p型。

在一實施例中，電晶體擴散區域可包括擴散延伸區域(未圖示)。舉例來說，電晶體擴散區域可包括延伸超過該擴散區域而與該電晶體閘極的一部分重疊之輕摻雜擴散區域。擴散延伸區域可包括輕摻雜汲極(LDD)延伸區域以及環狀(halo)區域。舉例來說，該LDD延伸區域與該環狀區域為相反摻雜。舉例來說，對於第一類型電晶體而言該環狀區域包括第二極性類型摻雜物，而該LDD延伸區域對於第一類型電晶體而言則包括第一極性類型摻雜物。擴散延伸區域也可使用其他配置。舉例來說，可使用僅具有LDD延伸區域而無環狀區域的擴散延伸區域。

閘極包括閘電極以及閘極介電質。第一電晶體110作為存取電晶體而第二電晶體130作為儲存電晶體。舉例來說，該存取電晶體110包括第一存取擴散區域112、第二存取擴散區域114以及存取閘極116；而儲存電晶體130包括第一儲存擴散區域132、第二儲存擴散區域134以及儲存閘極136。存取閘極116可稱作為選擇閘極，以及儲存閘極136可稱作為浮動閘極。

在一實施例中，該控制電容150為MOS電容。舉例來說，該控制電容150包括具有控制閘電極以及控制閘極介電質的控制閘極156。控制閘極156形成控制電容150。該控制電容包括由介電質層所分開的第一及第二電容極板。舉例來說，該控制閘電極作為該第一(或閘電容)極板，而控制井209(將在之後描述)作為該第二(或井)電容極板。舉例來說，設置在該第二電容極板之上的介電質層將該第一及第二電容極板分離。電容接觸栓152(或將在之後描述之井分接頭(well tap))設置在該基板之上並耦合至主動電容(或井拾取(well pickup)區域)以提供偏壓給該控制井。在一實施例中，該電容接觸栓設置於鄰近該控制電容。舉例來說，該電容接觸栓設置於鄰近該控制閘極的側邊。該電容接觸栓提供導電連接至該主動電容區域。在一實施例中，該控制閘極係耦合至該儲存閘極。具例來說，該閘極係由共閘極導體所形成。該控制電容隔離儲存閘極136，使其成為浮動閘極。

該存取及儲存電晶體110和130以串聯耦合。舉例來說，該第二存取擴散區域以及第二儲存擴散區域114和134係形成該電晶體的共同擴散區域。至於該控制閘極156及儲存閘極136，它們為共同耦合。舉例來說，係提供共閘電極以及閘極介電質以形成該儲存閘極及控制閘極。該儲存及控制閘極的其他配置也可能是有用的。藉由共同耦合該控制及儲存閘極156和136，係產生浮動儲存閘極。

該第一或存取電晶體110的第一存取擴散區域112耦合至該記憶體裝置的源極線(SL)。該第二或儲存電晶體130的第一儲存擴散區域132耦合至該記憶體裝置的位元線(BL)。記憶體單元100的選擇閘極、或是第一電晶體110的存取閘極116係耦合至該記憶體裝置的選擇閘極線(SGL)。該控制電容的電容接觸栓152耦合該記憶體裝置的控制閘極線(CGL)。在一實施例中，該SGL係沿著第一方向(例如字元線方向)設置，而該BL係沿著第二方向(例如位元線方向)設置。舉例來說，該第一及第二方向為互相正交。至於CGL，其係沿著該字元線方向設置且SL係沿著該位元線方向設置。也可使用BL、CGL、SGL以及SL的其他配置。舉例來說，陣列的該記憶體單元也可耦合至沿著字元線方向設置的共同SL(CSL)。

第2a圖顯示記憶體單元的各種實施例的俯視圖，以及第2b圖顯示一實施例的記憶體單元的剖面圖，而第2c圖顯示記憶體單元的另一實施例的剖面圖。舉例來說，這些剖面圖係沿著該記憶體單元的A-A’、B-B’以及C-C’線段。該記憶體裝置包括記憶體單元200。該記憶體單元係與在第1圖中所描述的類似。常見的元件可能不被描述或詳細描述。所顯示的記憶體單元200為NVM單元。舉例來說，該記憶體單元為非揮發性MTP記憶體單元。

該裝置可包括具有不同摻雜物濃度的摻雜區域。舉例來說，該裝置可包括重摻雜(x⁺)、中等摻雜(x)以及輕摻雜(x^-)區域，其中x可為p型或n型摻雜物的極性類型。輕摻雜區域可具有大約1E11-1E12 cm^-2的摻雜物濃度，中等摻雜區域可具有大約1E12-1E13 cm^-2的摻雜物濃度，以及重摻雜區域可具有大約1E13-1E14 cm^-2的摻雜物濃度。也可對不同類型的摻雜區域提供其他的摻雜物濃度。舉例來說，該摻雜物濃度範圍根據技術節點可以有所變化。P型摻雜物可包括硼(B)、氟(F)、鋁(Al)、銦(In)或它們的組合，而n型摻雜物可包括磷(P)、砷(As)、銻(Sb)或它們的組合。

該裝置設置於基板205上。該基板為半導體基板，例如矽基板。其他類型的半導體基板也可能是有用的。在一實施例中，基板205為輕摻雜基板。在一實施例中，該基板係以第二極性類型的摻雜物輕摻雜。舉例來說，該基板為輕摻雜p型(p^-)基板。也可以提供摻雜其他類型的摻雜物的基板或未摻雜的基板。

單元區域284係提供於該基板中。舉例來說，該單元區域為設置該記憶體單元的單元區域。儘管顯示為一個單元區域，該裝置可包括多個具有互連以形成記憶體陣列的記憶體單元之單元區域。此外，根據裝置或IC的類型，該基板可包括其他類型的裝置區域。舉例來說，該裝置可包括用於高電壓(HV)、中等或中電壓(MV)及/或低電壓(LV)裝置的裝置區域。

該單元區域包括第一及第二井209及207。該第一井係作為對於控制閘極的控制井而該第二井係作為電晶體井。舉例來說，該電晶體井係作為用於存取(或選擇)及儲存電晶體110及130的井。在一實施例中，該控制閘極包括控制電容150。該控制電容可為MOS電容。也可使用其他類型的控制閘極。

如圖所示，該井係設置為相鄰彼此。第一井209容納該控制電容及第二井207容納該存取及儲存電晶體。該第一(或控制)井包括電容類型摻雜物及該第二(或電晶體)井包括電晶體井類型摻雜物。在一實施例中，該控制井為輕摻雜井。舉例來說，該控制井的摻雜物濃度可為大約1E11-1E12 cm^-2。關於該電晶體井，其可為輕到中度摻雜井。舉例來說，該電晶體井的摻雜物濃度可為大約1E12-1E13 cm^-2。也可使用其他控制及/或電晶體井的摻雜物濃度。該第一及第二井可作為分別用於HV及MV裝置的裝置井。舉例來說，該第一井為充分摻雜以形成HV裝置井，而該第二井為充分摻雜以形成MV裝置井。

從該基板的表面算起，第一井209包括深度D_W1以及第二井207包括深度D_W2。儘管圖式說明從該基板的表面算起該第一及第二井具有大約相同的的深度尺寸，應理解到該第一及第二井也可包括不同的深度尺寸。舉例來說，該第一井的D_W1可不同於該第二井的D_W2。

該控制井摻雜物的極性類型可取決於該控制閘極的極性類型。在一實施例中，該控制井的極性類型取決於該控制電容的極性類型。在控制電容的例子中，該控制井為與該電容類型相同的極性。舉例來說，對於p型MOS電容而言該控制井摻雜物為p型，或對於n型MOS電容而言該控制井摻雜物為n型。關於該電晶體井摻雜物，其為與該電晶體相反的極性類型。在一實施例中，對於具有第一極性類型摻雜物的第一類型電晶體而言，該電晶體井摻雜物為第二極性類型的摻雜物。舉例來說，對於n型電晶體而言，該電晶體井摻雜物為p型。在一實施例中，該電晶體井的極性類型與該控制井的極性類型相反。舉例來說，提供第二極性類型的電晶體井給第一極性類型的控制井。該第一極性類型可為n型以及該第二極性類型可為p型。也可使用電晶體及控制井的其他配置。舉例來說，該第一極性類型可為p型以及該第二極性類型可為n型。

隔離井208可提供於該基板中，如第2b及2c圖所示。該隔離井可為設置於該第一及第二井之下的深隔離井。在一實施例中，該隔離井為記憶體晶片的共同隔離井。舉例來說，該隔離井環繞記憶體晶片的多個記憶體陣列。該隔離井包括隔離井摻雜物。在一實施例中，該隔離井為以隔離井摻雜物輕摻雜。舉例來說，該隔離井摻雜物的極性類型與該基板類型極性類型相反。在一實施例中，對於第二極性類型基板而言，該隔離井摻雜物為第一極性類型摻雜物以。舉例來說，提供n型隔離井給p型基板。也可使用隔離井以及基板的其他配置。隔離井208用以將該第一及第二井與該基板隔離以改善該記憶體裝置的噪聲抗擾性(immunity)。隔離井208從該基板的表面算起係具有深度D_N。隔離井208可稱為第一隔離井。

在一些實施例中，HV井區域210可提供於該基板中的隔離井208內。在一實施例中，該HV井區域環繞該第一及第二井。舉例來說，該HV井區域將該第一及第二井209和207與隔離井208分離。在一實施例中，該HV井區域為記憶體陣列的共同HV井區域。舉例來說，該HV井區域環繞記憶體陣列的多個記憶體單元。該HV井區域包括HV井摻雜物。在一實施例中，HV井區域210是以HV井摻雜物輕摻雜。舉例來說，該HV井摻雜物的極性類型與該隔離井摻雜物的極性類型相反。在一實施例中，對於第一極性類型的隔離井摻雜物而言，該HV井摻雜物為第二極性類型。舉例來說，提供p型HV井區域給n型隔離井。也可使用HV井區域以及隔離井的其他配置。在一實施例中，該HV井區域以及控制井是以相反極性類型的摻雜物摻雜。舉例來說，提供p型HV井區域給n型隔離及控制井208和209。在裝置或程式操作期間，該HV井區域用以改善該控制井的隔離。HV井區域的提供致使能選擇性程式並且能減低單元尺寸佈局。該HV井區域具有從該基板的表面算起的深度D_P。該HV井區域可稱作為第二隔離井。

在一實施例中，D_P比D_N淺且比D_W深。一般而言，D_W少於D_P，D_P少於D_N(D_W<D_P<D_N)。舉例來說，D_N可為大約1.8μm而D_P可為大約0.8-1.2μm。也可使用對於D_W、D_N以及D_P而言的其他合適深度尺寸。

單元隔離區域280，如圖所示，係分離該第一及第二井以及其他裝置區域。在一實施例中，單元隔離區域280充分重疊於第一及第二井209及207以隔離該不同的井。舉例來說，該單元隔離區域重疊於該第一及第二井的一部分。在一實施例中，該第一及第二井的底部延伸至該單元隔離區域之下。舉例來說，該第一及第二井延伸至且突出於該單元隔離區域之下。也可使用第一及第二井的其他配置。也可在該第一和第二井之間設置提他類型的隔離區域。該單元隔離區域界定在該第一及第二井中的主動區域。舉例來說，該單元隔離區域界定在第二井207中的主動電晶體區域222，以及在第一井209中的主動電容區域220。舉例來說，該單元隔離區域為淺槽隔離(STI)區域。也可使用隔離區域的其他類型。

單元隔離區域具有深度D_I。舉例來說，該單元隔離區域具有從該基板表面算起的深度D_I。在一實施例中，該單元隔離區域具有比該第一及第二井較淺的深度。舉例來說，D_I比該第一及第二井以及該HV井區域的深度較少(D_I<D_W<D_P)。舉例來說，D_I可為大約0.5μm。也可使用對於D_I之其他合適的深度尺寸。

在其他實施例中，原生層(native layer)290突出於分離該第一及第二井209及207的該單元隔離區域之下，如第2c圖所示。原生層290係設置介於該第一及第二井的底部之間。舉例來說，該原生層係分離該第一及第二井。在一實施例中，製造製程設計為包括維持基板205的低摻雜濃度的基板區域以形成原生層290。舉例來說，該原生層為本質上摻雜層並且作為阻擋層以維持該基板的原始輕摻雜部分，其可能在邏輯(或主)製程階段變為重摻雜區域。也可使用原生層的其他類型。該原生層係從該單元隔離區域的底部延伸至大約D_W的深度。舉例來說，該第一及第二井並不於該單元隔離區域之下突出。該臨界電壓(Vt)典型上很低，舉例來說，大約0.2V並且該原生層為具有非常類似或接近該初始基板的特性的輕摻雜層。因此，該原生層的存在改善了在該第一及第二井之間的隔離並且增加崩潰電壓。

存取以及儲存電晶體係設置在該第二或電晶體井中的該主動電晶體區域上。電晶體包括設置在介於第一及第二擴散區域之間的閘極。舉例來說，該擴散區域包括與該電晶體類型摻雜物相同極性類型的摻雜物。舉例來說，p型電晶體具有有p型摻雜物的擴散區域。舉例來說，該擴散區域為重摻雜區域。該閘極係設置在該基板上而該擴散區域係設置在該基板的主動區域中。閘極包括閘電極258以及閘極介電質257。舉例來說，閘電極258可為多晶矽閘電極以及閘極介電質257可為氧化矽閘極介電質。也可使用閘電極以及介電質材料的其他類型。

介電質間隔件(未圖示)可提供在該電晶體的閘極側壁上。該間隔件可用以促進形成電晶體擴散區域。舉例來說，在擴散延伸區域形成之後形成間隔件。舉例來說，可藉由在該基板上形成間隔件層並且將其各向異性蝕刻以移除水平部分，留下在該閘極的側壁上的間隔件之方式形成間隔件。在形成該間隔件之後，執行植入以形成該電晶體擴散區域。

如所討論的，存取電晶體110包括在主動電晶體區域222中以電晶體類型摻雜物重摻雜的第一及第二存取擴散區域212及214以及在該基板上的存取閘極216。在一實施例中，電晶體擴散區域可包括延伸超過該擴散區域下以於該電晶體閘極的一部分之下突出的擴散延伸區域(未圖示)。該存取閘極包括覆蓋在存取閘極介電質257之上的存取閘電極258。該存取閘極可稱作為選擇閘極。儲存電晶體130包括在該基板中之電晶體類型摻雜物重摻雜的第一及第二儲存擴散區域232及234以及在該基板上的儲存閘極236。該儲存閘極包括覆蓋在儲存閘極介電質257上的儲存閘電極258。該儲存閘極可稱作為浮動閘極。存取以及儲存電晶體110及130是串聯耦合。在一實施例中，第二存取擴散區域214以及第二儲存擴散區域234形成該電晶體的共同擴散區域。對於該存取及儲存閘極的串聯連接的其他配置也可能是有用的。

控制電容150設置在該第一井上。該控制電容包括設置在該基板上在該主動電容區域之上的控制閘極256。該控制閘極包括在控制閘極介電質257之上的控制閘電極258。舉例來說，控制閘電極258可為多晶矽控制閘電極，並且控制閘極介電質257可為氧化矽控制閘極介電質。也可使用閘電極或介電質材料的其他類型。在一實施例中，該控制閘電極以控制或電容類型摻雜物摻雜。舉例來說，該控制閘電極是以與該控制井相同的極性類型摻雜物的重摻雜。電容接觸栓252係設置在該控制井之上並且鄰近於該控制閘極的側邊。舉例來說，該電容接觸栓係從該控制閘極的側邊移開。在一實施例中，該電容接觸栓耦合至介於該單位隔離區域以及該控制閘極的側邊之間的主動電容區域(或井拾取區域)。舉例來說，該電容接觸栓可為導電接觸栓，例如鎢接觸栓。也可使用導電接觸栓的其他類型。電容接觸栓252作為該電容的井拾取區域之井分接頭。儘管顯示為一個電容接觸栓，應理解到這可能有多於一個之電容接觸栓耦合至該主動電容區域或該控制井的露出頂端表面。控制井209係作為該第二或井電容極板，而該閘電極258係作為該第一或閘電容極板。在一實施例中，該電容閘電極係在形成該電容接觸栓之前摻雜。舉例來說，設置在該基板上的閘電極層是預摻雜有控制摻雜物並且經圖案化以成形該電容閘電極。

在一實施例中，該控制閘極以及儲存閘電極258為共耦合。在一實施例中，控制閘極256以及儲存閘極236以相同的閘極層形成。舉例來說，圖案化該閘極層係產生該控制以及儲存閘極。在這樣的例子中，控制閘極256以及儲存閘極236係以相同的材料形成。舉例來說，該控制閘電極以及介電質層係以與該儲存閘電極以及介電質層相同的材料形成。舉例來說，該閘電極係以電容類型摻雜物摻雜。也可以提供閘電極其他摻雜物類型。在一實施例中，該存取、儲存以及控制閘極係由相同的閘極層形成。也可使用該閘極的其他配置。舉例來說，該閘極可由不同的閘極層形成。

金屬矽化物接觸(未圖示)可提供在該記憶體單元的接觸區域上。舉例來說，該金屬矽化物接觸可為鎳或鎳基金屬矽化物接觸。也可使用金屬矽化物接觸的其他適合類型，包括鈷或鈷基金屬矽化物接觸。在一實施例中，金屬矽化物接觸可提供在該電晶體擴散區域、主動電容區域以及該存取閘極上。矽化物阻塊261係設置在該儲存及控制閘極之上。舉例來說，該矽化阻塊為介電質材料，例如氧化矽或氮化矽。也可使用矽化物阻塊的其他類型。提供矽化物阻塊在該儲存及控制閘極之上可防止矽化物接觸形成在該閘極之上。這改善了數據保持。

第一存取擴散區域212耦合至該記憶體裝置的SL。第一儲存擴散區域232耦合至該記憶體裝置的BL。存取閘極216耦合至該記憶體裝置的SGL。電容接觸栓252耦合至該記憶體裝置的CGL。在一些實施例中，控制閘極256實施為控制電容150。在一些實施例中，該SGL係沿著第一方向(例如字元線(WL)方向)設置，而該位元線係沿著第二方向(例如垂直於該WL方向的位元線(BL)方向)設置。該CGL可沿著該字元線方向設置，以及該SL可沿著該位元線方向設置。也可使用BL、CGL、SGL以及SL的其他配置。舉例來說，陣列的記憶體單元可耦合至沿著字元線方向設置的共同SL(CSL)。

該記憶體單元的各種導線可設置於該裝置的金屬階層中。設置於相同方向的導線可提供在相同的金屬階層中。舉例來說，沿著該BL方向設置的導線可設置在M_X，而沿著該WL方向設置的導線可設在該裝置的M_X+1。也可使用導線以及金屬階層的其他配置。

所描述的記憶體單元因為增加了電容耦合比而具有改善的或更有效率的程式。舉例來說，該控制閘極(CG)以及浮動閘極(FG)的佈局可設計為具有一面積比以產生該所需的電容耦合比。在一些實施例中，CG：FG的面積比可為大約0.8：0.2。舉例來說，該浮動閘極的寬(W) ×長(L)可為大約0.4×0.28，而該控制閘極的W×L可為大約1.6×0.84。也可以提供其他CG：FG的面積比。藉由提供大面積給該控制閘極，可產生中等偏壓在該電容井上。為了該記憶體單元的高效率程式，此偏壓被傳輸至該浮動閘極。降低該電容井所需的高電壓也允許形成較小的電荷泵。這進一步縮減了該裝置的尺寸。

在一些實施例中，藉由提供耦合至該電容的井電容極板的多個接觸(例如電容接觸栓)可達成降低電阻的壓降的效果並且從而改善製程穩固性。舉例來說，一個或更多個接觸栓可設置於鄰近該控制閘極以電性耦合該井電容極板至CGL。該接觸栓的數目可取決於該控制閘極的周長、該主動電容區域的尺寸以及該接觸的尺寸及間距。越大數目的接觸將降低更多的電阻。

第3a及3b圖顯示記憶體單元的陣列300的實施例的示意圖。舉例來說，陣列的部分顯示為具有四個記憶體單元100，例如那些描述在第1圖及第2a至2c圖中者。常見的元件可能不被描述或詳細描述。記憶體單元的陣列可形成在具有設置於HV井區域210內的第一及第二井209及207的基板上。在一些實施例中，該HV井區域是由記憶體晶片的記憶體陣列共同的隔離井208所圍繞。在一實施例中，該第一及第二井延伸跨過陣列的互連記憶體單元的多個行。舉例來說，該第一及第二井係形成記憶體陣列的共同第一及第二井。也可使用第一及第二井的其他配置。

如第3a圖所示，該記憶體單元係互連以形成由BL(BL0及BL1)及SL(SL0及SL1)所連接的兩行，以及由SGL(SGL0及SGL1)及CGL(CGL0及CGL1)所連接的記憶體單元的兩列。在一實施例中，記憶體單元的每一行的SL(SL0及SL1)係耦合至分離的源終端。舉例來說，SL0及SL1係耦合至第一及第二源終端並且BL0及BL1係耦合至第一及第二終端。耦合記憶體單元的分離行至分離的(或專用的)源終端係形成一AND類型陣列配置。舉例來說，圖示的AND類型陣列配置具有分別耦合至分離的SL及BL終端的每一行的存取及儲存電晶體。具有AND類型陣列配置於陣列內提供了更可靠的記憶體單元操作。

在其他的實施例中，記憶體單元的每一行的SL耦合至共同的源終端。如第3b圖所示，記憶體單元的每一行的SL可耦合至設置於WL方向的共同源終端(CSL)。耦合儲存單元的分離行至共同源終端係形成NOR類型陣列配置。所圖示的NOR類型陣列配置具有於分離行中耦合至CSL的存取電晶體，而於分離行中的儲存電晶體係耦合至分離BL(或汲極)終端。具有NOR類型陣列配置提供了隨機存取至該記憶體單元並且減少陣列的佔用空間。也可使用陣列的其他配置。

儘管所顯示的為陣列的2×2部分，應理解到該陣列可包括眾多的列及行。舉例來說，該記憶體陣列可形成記憶體塊。

於一實施例中，第1圖及第2a至2c圖的記憶體單元是用以包括第一類型電晶體以及第一類型電容。舉例來說，該存取及儲存電晶體為與該控制電容相同的極性類型。於一實施例中，該第一類型為n型。舉例來說，該記憶體單元係配置為具有n型電晶體以及n型電容。在這樣的例子中，該電晶體(或第二)井207以及電容(或第一)井209包括相反極性類型的摻雜物。該電晶體井包括第二極性類型或p型摻雜物，而該控制井包括第一極性類型或n型摻雜物。該電晶體擴散區域為n型。更進一步來說，該閘電極以電容類型摻雜物摻雜。舉例來說，該閘電極係以第一極性類型或n型摻雜物摻雜。也可使用其他的閘極配置。

對於具有第一類型電晶體及電容的記憶體單元，各種操作模式係被描述在第4a至4c圖中。舉例來說，該第一類型為n型。以下表1顯示用於程式、抹除以及讀取操作模式之於記憶體單元的各種終端的各種偏壓：

在表1中的數值使用Fowler-Nordheim(FN)隧穿於程式及抹除運算。舉例來說，該數值係針對操作電壓V_dd等於大約5V者。也可使用其他合適的電壓數值。

該記憶體單元可操作在Fowler-Nordhein(FN)隧穿程式模式400a，如第4a圖所示。為了實現FN隧穿程式操作，提供用於這樣的程式操作的各種選擇(sel)訊號於所選擇的記憶體單元的各種終端。在該程式模式中，電子載體465從該電晶體井隧穿通過至該浮動閘極(FG)。也可使用程式模式的其他合適類型，例如通道熱電子(CHE)注入程式模式。舉例來說，在該CHE程式模式中，電子載體被從該電晶體通道注入至在該汲極側上的該FG。

該記憶體單元可操作在FN隧穿抹除模式400b，如第4b圖所示。為了實現FN隧穿抹除模式，提供用於這樣的抹除操作的各種sel訊號於所選擇的記憶體單元的各種終端。在該抹除模式中，電子載體465從該FG移動至該電晶體井，從該閘極的該汲極側。該抹除模式可實現記憶體塊或行的抹除操作。

關於讀取操作400c，其圖示在第4c圖。提供用於讀取操作的各種選擇(sel)訊號於所選擇的記憶體單元的各種終端，以影響該讀取操作。

第5圖顯示記憶體裝置的記憶體單元的陣列500的實施例的平面圖。該記憶體單元類似於在第1圖及第2a至2c圖中所描述者。常見的元件可能不被描述或詳細描述。所示記憶體單元200為非揮發性記憶體單元。舉例來說，該記憶體單元為非揮發性MTP記憶體單元。如圖所示，該記憶體單元包括存取以及儲存電晶體110及130以串聯耦合，而控制閘極256係共同耦合至儲存閘極236以產生浮動閘極。該電晶體係設置在主動電晶體區域上並且該控制閘極係設置在主動電容區域上。記憶體單元的陣列可形成在具有隔離井、HV井區域以及第一及第二井的基板上。

在一實施例中，陣列500包括多個在彼此相反的方向配置的記憶體單元。舉例來說，該記憶體單元在第一及第二側邊上為彼此的鏡像並且該記憶體單元在頂側及底側上為彼此的鏡像。在其他的實施例中，該記憶體單元可沿著Y或是字元線方向如是安置(例如不具有鏡像)。在一實施例中，原生層290設置在該基板中介於該主動電晶體及電容區域之間。舉例來說，該原生層增加了崩潰電壓並且改善了介於該電晶體以及控制井之間的絕緣。

多個記憶體單元可藉由各種線互連以形成陣列。舉例來說，記憶體單元可藉由SGL及CGL而互連以形成記憶體單元的列及藉由BL及SL而互連以形成記憶體單元的行。藉由施加合適的訊號至記憶體單元的各種線或終端，可達成存取該記憶體單元。藉由FN隧穿以從該電晶體井隧穿電子進入該浮動閘極，係達成該記憶體單元的位元程式。藉由從該FG隧穿FN電子至該電晶體井，從該閘極的該汲極側，可達成塊或是行抹除。

第6圖顯示用於形成本文所述的記憶體單元的實施例的製程600。詳而言之，製程600說明範例的半導體製造程序流程以形成描述在第1圖以及第2a至2c圖中的記憶體單元。常見的元件可能不被描述或詳細描述。

在步驟602，形成該裝置的製程包括提供備有一個或更多個單元或裝置區域的基板。舉例來說，該基板為以第二極性類型摻雜物(例如p型摻雜物)輕摻雜。也可以提供以其他類型的摻雜物摻雜的基板或未摻雜的基板。藉由裝置隔離區域(例如淺槽隔離(STI)區域)，可將一裝置區域與其他裝置區域隔離。在一實施例中，該裝置隔離區域係界定主動區域，例如該主動電晶體以及電容區域。舉例來說，裝置隔離區域隔離該電晶體以及電容區域和其他裝置區域，例如HV、MV及/或LV裝置。在一實施例中，形成該裝置隔離區域包括在該基板中形成凹槽以及形成填充該凹槽的絕緣層。

在一實施例中，在形成隔離井於該基板中之前，該製程流程可沿著箭頭A繼續以形成原生層。在替換的實施例中，該製程流程可沿著箭頭B繼續以形成該隔離井於該基板中而不形成原生層。

在步驟604，原生層係形成在介於該電晶體以及電容區域之間。該原生層可設置在該基板中、於該裝置隔離區域之下，如第2c圖所示。該原生層為在該製造程序期間引入的本質摻雜層。在一實施例中，該製造程序係設計成形成作為阻擋層的原生層以維持該基板的原始輕摻雜部分，其可能在邏輯(或主)製程階段形成變為重摻雜區域。舉例來說，該製造程序係設計成包括維持基板205的該低摻雜濃度的基板區域以形成該原生層290。也可使用其他用以形成該原生層的合適技術。該原生層包括深於該裝置隔離區域的深度。舉例來說，裝置隔離區域設置在該原生層之上。於一實施例中，該原生層為於分離該第一及第二井的裝置隔離區域之下突出的輕摻雜層。舉例來說，該原生層可為大約0.39μm寬。原生層的其他合適尺寸也可能是有用的。該原生層係分離延伸在該裝置隔離區域之下的井的底部。該原生層的深度可為大約該第一及/或第二井的深度。在原生層存在的例子中，該原生層增加了崩潰電壓以及改善了該第一及第二井之間的絕緣。

在步驟606，隔離井形成在該基板中。在一實施例中，該隔離井為環繞記憶體晶片的記憶體陣列的共同隔離井。舉例來說，該隔離井為植入至該裝置隔離區域之下一深度的深隔離井。也可使用形成該隔離井的其他方法。在一實施例中，對於第二極性類型基板而言，係形成第一極性類型隔離井以。舉例來說，對於p型基板而言，該隔離井係以n型摻雜物輕摻雜。也可使用其他的摻雜物濃度以及摻雜物類型。

在步驟608，HV井區域係形成在該隔離井內、於該基板中。舉例來說，該隔離井係環繞該HV井區域。在一實施例中，該HV井區域為環繞互連的記憶體單元的陣列的共同HV井區域。舉例來說，該HV井區域為植入至較淺於該隔離井但較深於該裝置隔離區域的深度。也可使用形成該HV井的其他技術。在一實施例中，對於第一極性類型的隔離井而言，係形成第二極性類型的HV井區域。舉例來說，對於n型隔離井而言，該HV井區域係以p型摻雜物輕摻雜。也可使用其他摻雜物濃度。也可使用HV井區域以及隔離井的其他配置。

在步驟610，第一及第二井係形成在該HV井區域內。舉例來說，該HV井區域環繞該第一及第二井。該第一井形成在該主動電容區域中以及該第二井形成在該主動電晶體區域中。在一實施例中，該第一及第二井為植入至較淺於該HV井但較深於該裝置隔離區域的深度。舉例來說，該第一及第二井具有大約相同的深度。也可以提供具有不同深度的第一及第二井。也可以使用形成該井的其他技術。該第一井為以控制或電容類型摻雜物輕摻雜，以及該第二井係以電晶體類型摻雜物中度摻雜。也可以使用其他摻雜物濃度。

在步驟612，裝置閘極係形成在該基板上。閘極介電質層係設置在該基板上並且跨過該裝置區域以形成各種裝置的閘極介電質。舉例來說，氧化矽層係形成在該基板上以形成閘極介電質層。可對於不同的裝置區域以不同的厚度界定該閘極介電質。在一實施例中，閘電極層(例如多晶矽層)係設置在該閘極介電質層上並且圖案化以形成該各種裝置的閘電極。在一實施例中，該閘電極層為摻雜多晶矽層。舉例來說，控制閘極的閘電極係以控制或電容類型摻雜物預摻雜以形成該控制閘極。該閘電極以及閘極介電質係圖案化以形成裝置(例如HV、MV及/或LV 裝置)的閘極。該製程可繼續形成記憶體單元，例如MTP記憶體單元。在一實施例中，該記憶體單元由HV及/或MV裝置所製成。舉例來說，該存取及儲存電晶體為MV裝置以及該控制電容為HV裝置。

在步驟614，形成擴散延伸區域。在一實施例中，LDD以及環狀區域形成在鄰近於該電晶體閘極的側邊、延伸在該閘極之下。舉例來說，採用一共同植入遮罩以形成該LDD以及環狀區域。舉例來說，係使用該植入遮罩以於第一植入步驟形成環狀區域，並且執行第二步驟以形成LDD區域進入該環狀區域以形成該電晶體的環狀及LDD區域。也可能使用其他合適的技術以形成該環狀及LDD區域。也可以在不具有環狀區域下提供LDD區域。

在步驟616，形成閘極側壁間隔件。介電質間隔件層可設置在該基板上並且覆蓋該裝置區域。該介電質間隔件層可圖案化以形成閘極側壁間隔件。舉例來說，該側壁間隔件重疊於該LDD及環狀區域。在一實施例中，鄰近於該側壁間隔件的暴露之基板區域是以第一或第二極性類型摻雜物重摻雜以形成電晶體擴散區域。舉例來說，該電晶體擴散區域植入更深於該LDD以及環狀區域並且大約對準至該閘極側壁間隔件。

在步驟618，係形成導電接觸栓。在一實施例中，電容接觸栓形成在該控制井之上。舉例來說，可使用單一鑲嵌製程於設置於該基板上的預金屬化介電質(PMD)層(未圖示)中來形成該電容接觸栓。該電容接觸栓耦合至該主動電容區域介於該裝置隔離區域以及該電容之間。舉例來說，該電容接觸栓設置於鄰近該控制閘極的側邊。電容接觸栓的其他配置也可能是有用的。在一實施例中，該電容接觸栓為導電接觸栓。舉例來說，該電容接觸栓可為鎢接觸栓。導電接觸栓的其他類型也可能是有用的。該電容接觸栓係作為對於該電容的井拾取區域之井分接頭。

該製程繼續完成形成該裝置。該製程可包括形成層間介電質(ILD)層、至該記憶體單元的終端的金屬矽化物接觸、導電接觸以及一個或更多個互連階層、最終鈍化(final passivation)、切割、組裝以及封裝。也可能包括用以完成形成該裝置的其他製程。也可使用其他合適製程以形成如第2a至2c圖所示的裝置。

在未背離本案的精神或必要特徵之下，本發明的發明概念可實施於其他特定的形式。因此，前文的實施例在各方面都被認為是說明性的，而非限制本文所描述的本發明。因此由申請專利範圍指出本發明的範圍，而非由前文的描述，並且意圖包含在該申請專利範圍的均等物的意義及範圍之內的所有變換。