TWI594391B - Method of manufacturing semiconductor device - Google Patents

Description

半導體裝置的製造方法

本發明關於一種半導體裝置的製造方法。

近年來，伴隨著電子設備的小型化要求，要求進一步改善半導體元件的表面高密度安裝。因此，近年來，開始採用所謂的堆疊封裝型(stack package)半導體裝置，其是將複數個半導體元件多段積層。在此種堆疊封裝型半導體裝置中，由於半導體元件聚集配置，因此，可能因外在雜訊而產生問題(電磁波干擾)。電子設備越為數位化、高速化、高頻化，此種雜訊問題越顯著。因此，將遮蔽電磁波之電磁波遮蔽片材，形成於密封半導體元件之密封材料上，以抑制由雜訊所導致之影響(參照例如專利文獻1)。

關於上述電磁波遮蔽片材的形成，已知例如專利文獻2所記載之半導體裝置的製造方法。在專利文獻2所記載之半導體裝置的製造方法中，在藉由使用上金屬模具和下金屬模具之轉移成型(transfer molding)以密封材料來密封半導體元件之步驟中，先在要被配置於上金屬模具中之脫模薄膜(release film)(載體薄膜)上塗佈電磁波遮蔽樹脂，當形成密封材料時，將電磁波遮蔽樹脂轉印在密封材料上並使其硬化。

[先前技術文獻] (專利文獻)

專利文獻1：日本特許第4133637號公報

專利文獻2：日本特開2007-287937號公報

然而，在上述專利文獻2所記載之方法中，存在以下問題：由於每當形成密封材料時，每次均需要在載體薄膜上塗佈電磁波遮蔽樹脂之操作，因而浪費勞力和時間。在半導體裝置的製造步驟中，要求進一步改善生產效率。

本發明是為解決上述問題而完成，其目的在於提供一種可謀求提高生產效率之半導體裝置的製造方法。

為了解決上述課題，本發明的半導體裝置的製造方法，藉由使用具有上金屬模具和下金屬模具之壓縮模(compression mold)之壓縮成型方式，來製造半導體裝置，該半導體裝置的製造方法的特徵在於：包含以下步驟：提供密封半導體元件之密封材料，在與半導體元件相對向的金屬模具上設置脫模薄膜，並利用上金屬模具與下金屬模具來使密封材料硬化；並且，預先在脫模薄膜的與密封材料接觸之一側，設置用於遮蔽電磁波之遮蔽材料，在使密封材料硬化之步驟中，將遮蔽材料轉印至密封材料上。

在此半導體裝置的製造方法中，預先在脫模薄膜上 設置遮蔽材料。脫模薄膜是以密封材料不直接接觸金屬模具之方式設置之構件，當硬化密封材料時，被保持於與半導體元件相對向的金屬模具上。藉由預先在此脫模薄膜上設置遮蔽材料，可在藉由壓縮模使密封材料硬化之步驟中，將電磁波遮蔽用的遮蔽材料轉印至密封材料上。因此，可省略如以往那樣逐一塗佈遮蔽材料之操作，並可同時進行密封材料的硬化與遮蔽材料的形成。又，藉由壓縮成型方式，可連續進行密封材料的形成和遮蔽材料的轉印。因此，可謀求提高生產效率。

在一實施形態中，可為以下態樣：遮蔽材料，在脫模薄膜中，設置在與半導體元件的安裝位置相對應的位置處。又，在一實施形態中，可為以下態樣：於基板上安裝複數個半導體元件，遮蔽材料，在脫模薄膜中，設置在不包含於將複數個半導體元件分割成各個時的切斷線之位置處。藉此，由於無需將遮蔽材料形成於整個密封材料上，因此，可謀求降低製造成本。又，由於當切斷密封材料時，金屬部分並不接觸用於切斷之刀刃，因此，可抑制切削時所產生的金屬碎屑的產生，而可抑制製造裝置的損壞。

根據本發明，可謀求提高生產效率。

1‧‧‧半導體裝置

1A‧‧‧半導體裝置

3‧‧‧半導體晶片(半導體元件)

5‧‧‧基板

7‧‧‧密封材料

9‧‧‧金屬層(遮蔽材料)

11‧‧‧有機薄膜(遮蔽材料)

20‧‧‧壓縮模

20A‧‧‧壓縮模

22、24A‧‧‧上金屬模具

22A、24‧‧‧下金屬模具

26、26A‧‧‧凹部

F‧‧‧脫模薄膜

第1圖是表示利用一實施形態的半導體裝置的製造方法製造而成的半導體裝置的剖面構造之剖面圖。

第2圖是說明半導體裝置的製造方法之圖。

第3圖是說明半導體裝置的製造方法之圖。

第4圖是說明半導體裝置的製造方法之圖。

第5圖是形成有金屬層之脫模薄膜的剖面圖。

第6圖是其他形態的形成有遮蔽材料之脫模薄膜之剖面圖。

第7圖是其他形態的形成有遮蔽材料之脫模薄膜之剖面圖。

第8圖是表示轉印有第7圖所示的遮蔽材料之半導體裝置之平面圖。

第9圖是說明其他形態的半導體裝置的製造方法之圖。

以下，參照添附的圖式，詳細地說明本發明的較佳的實施形態。再者，在圖式的說明中，對相同或相當的元件附加同一符號，並省略重複的說明。

第1圖是表示利用一實施形態的半導體裝置的製造方法製造而成的半導體裝置的剖面構造之剖面圖。第1圖所示之半導體裝置1，是複數個半導體晶片3，多段積層而成的堆疊封裝型半導體裝置。再者，第1圖所示之半導體裝置1，是切斷成各個半導體裝置(封裝單元)之前的狀態。

半導體裝置1，是在基板5上安裝有複數個半導體晶片(半導體元件)3。又，半導體晶片3被多段積層。半導體晶片3與基板5電性連接，經積層之半導體晶片3、3，彼此可相互電性連接或並非電性連接。作為將半導體晶片3與 基板5、及半導體晶片3、3彼此電性連接的方式，例如可使用引線接合(wire bonding)方式、凸塊連接(bump connection)方式等。

複數個半導體晶片3，在基板5上，利用密封材料7加以密封。密封材料7是具有熱硬化性之樹脂，例如可使用固態、液態的環氧系密封材料。例如，固態密封材料，為日立化成工業股份有限公司(Hitachi Chemical Co.,Ltd.)製CEL-9740等CEL系列；液態密封材料，為日立化成工業股份有限公司製CEL-C-2902等CEL-C系列。密封材料7設置成覆蓋全部半導體晶片3。

於密封材料7的表面，設置有金屬層(金屬膜、遮蔽材料)9。在本實施形態中，半導體裝置1中，密封材料7的整個表面上形成有金屬層9。金屬層9是作為用於遮蔽電磁波之電磁波遮蔽層而發揮功能。再者，此處所述之遮蔽，不僅為完全遮斷電磁波，亦包含抑制由電磁波所導致之雜訊影響之情況。金屬層9可使用例如金、鋁、鎳、銦、鐵、及銅等。又，自防止突起(hillock)和遷移(migration)之觀點來看，較佳為使用經合金化之上述材料。自例如容易切斷薄膜的觀點來看，金屬層9的厚度較佳為3μm以下。又，自電磁波的遮蔽性的觀點來看，金屬層9的厚度較佳為0.05μm以上。

繼而，參照第2圖至第4圖，說明上述半導體裝置1的製造方法。第2圖至第4圖是說明半導體裝置的製造方法之圖。半導體裝置1是藉由壓縮模製方式(壓縮成型方式)製造而成。

首先，說明用於壓縮模製方式之壓縮模20。壓縮模20是將密封材料7壓縮、加熱並使其硬化之金屬模具。壓縮模20是由上金屬模具22與下金屬模具24所構成。下金屬模具24是載置(配置)有基板5之部分，且具有平坦面。上金屬模具22是與半導體元件3相對向的金屬模具，於上金屬模具22上，設置有剖面呈大致梯形形狀之凹部26。於上金屬模具22和下金屬模具24上，內置有用於加熱密封材料7並使其硬化之加熱器(未圖示)。

在上金屬模具22的凹部26上，當硬化密封材料7時，沿其內面設置有脫模薄膜F。在上金屬模具22上，設置有未圖示的吸引機構，脫模薄膜F在上金屬模具22上吸住並被保持。

脫模薄膜F為介於上金屬模具22與密封材料7之間之構件，以使密封材料7不直接接觸上金屬模具22。在脫模薄膜F被保持於上金屬模具22上之狀態下，脫模薄膜F的密封材料7側的表面具有剝離性。再者，此處所述之剝離性，亦包含具有黏結保持金屬層9之程度的黏結性之情況。又，脫模薄膜F具有可經受壓縮模20的加熱器所實行的加熱之耐熱性。脫模薄膜F，可使用以下薄膜：架設於送出捲盤與卷取捲盤(take-up reel)之間的超長脫模薄膜、或切斷成覆蓋基板5之程度的尺寸之薄膜狀脫模薄膜、或將該等組合。

作為脫模薄膜F，可適宜使用例如：四氟乙烯/六氟丙烯共聚物(tetrafluoroethylene-hexafluoropropylene copolymer，FEP)薄膜、含浸有氟之玻璃布、聚對苯二甲酸乙 二酯(polyethylene terephthalate，PET)薄膜、乙烯/四氟乙烯共聚物(ethylene tetrafluoro ethylene，ETFE)薄膜、聚丙烯薄膜、及聚偏二氯乙烯(polyvinilidine chloride)等。

如第5圖所示，在脫模薄膜F的表面，預先設置有金屬層9。金屬層9，在脫模薄膜F被保持於上金屬模具22上之狀態下，設置在脫模薄膜F的與密封材料7接觸之一側的表面。金屬層9是利用以下方法而形成於脫模薄膜F上：真空蒸鍍法等蒸鍍法、直流濺鍍(DC sputtering)和射頻濺鍍(RF sputtering)等濺鍍法、離子鍍(ion plating)、及無電鍍沈積(electroless deposition)等。自成膜成本、過程容易性的觀點來看，尤其較佳為蒸鍍法和濺鍍法。

繼而，說明半導體裝置1的製造順序。如第2圖所示，首先，安裝有半導體晶片3之基板5，配置在下金屬模具24上。其次，利用例如灌封(potting)，向基板5上提供硬化前的膏狀密封材料7。此時，脫模薄膜F吸住且被保持於上金屬模具22上。

繼而，如第3圖所示，下金屬模具24與上金屬模具22合在一起(合模)，密封材料7被壓縮且同時被加熱。藉此，密封材料7硬化成沿著上金屬模具22的凹部26之形狀。而且，密封材料7硬化後，如第4圖所示，將上金屬模具22自下金屬模具24分離。此時，由於脫模薄膜F具有剝離性，且密封材料7的黏結力高於脫模薄膜F，因此，金屬層9自脫模薄膜F剝離，附著於密封材料7而得以被轉印。藉此，在硬化密封材料7之硬化步驟中，可在密封材料7的表面上形成 金屬層9。進行如上操作，安裝於基板5上之半導體晶片3得以被密封。

如上所說明，在本實施形態中，在脫模薄膜F上預先設置有金屬層9。脫模薄膜F是以使密封材料7不直接接觸上金屬模具22之方式而設置之構件，當硬化密封材料7時，被保持於壓縮模20的上金屬模具22上。藉由預先在此脫模薄膜F上設置金屬層9，可在藉由壓縮模20使密封材料7硬化之步驟中，將電磁波遮蔽用的金屬層9轉印至密封材料7。因此，可同時進行密封材料7的硬化與金屬層9的形成。其結果，可謀求提高生產效率。

又，在本實施形態中，藉由壓縮模製方式，可連續進行密封材料7的形成和金屬層9的形成。因此，可謀求更進一步提高半導體裝置1的生產效率。

本發明並非限定於上述實施形態。例如，在上述實施形態中，是將脫模薄膜F上設置有金屬層9之構成作為一例來說明，但遮蔽材料亦可為除金屬層9以外的遮蔽材料。第6圖是其他形態的形成有遮蔽材料之脫模薄膜之剖面圖。

如第6(a)圖所示，作為遮蔽材料，可使用有機薄膜11。有機薄膜11含有電磁波遮蔽材料。作為有機薄膜11，例如可使用：聚醯亞胺、聚醯胺醯亞胺、丙烯酸橡膠、苯氧基樹脂、及環氧樹脂等。又，作為電磁波遮蔽材料，可使用肥粒鐵(ferrite)等。有機薄膜11的厚度，較佳為例如大致1μm~300μm。

又，如第6(b)圖所示，作為遮蔽材料，可使用有金 屬層9與有機薄膜11積層而成的遮蔽材料。在此種構造的情況下，在脫模薄膜F上形成金屬層9後，可藉由將有機薄膜11層壓，來獲得有金屬層9與有機薄膜11積層而成的構造。

又，設置在脫模薄膜F上之金屬層9(有機薄膜11)，亦可僅形成於與半導體晶片3的安裝位置相對應的位置處。如第7圖所示，金屬層9僅設置在與半導體晶片3的安裝位置相對應的部分上。如第8圖所示，藉由此種設置有金屬層9之脫模薄膜F，在半導體裝置1A中，僅在與半導體晶片3相對應的位置上形成有金屬層9。亦即，金屬層9可形成於密封材料7的整個表面，亦可根據半導體晶片3的平面尺寸而形成。

又，金屬層9可以不包含於將半導體裝置1A切斷成封裝單元時的切割線(切斷線)之方式而形成。如此一來，根據將金屬層9形成於特定位置之構成，相較於在密封材料7的整面上形成金屬層9之情況，可謀求降低製造成本。

又，作為壓縮模，可使用例如第9圖所示之壓縮模20A。如第9圖所示，壓縮模20A是由上金屬模具24A、與下金屬模具22A所構成。下金屬模具22A是與半導體元件3相對向的金屬模具，於下金屬模具22A上，設置有剖面呈大致梯形形狀之凹部26A。上金屬模具24A是保持基板5之部分，且具有平坦面。於上金屬模具24A和下金屬模具22A中，內置有用於加熱密封材料7並使其硬化之加熱器(未圖示)。

在下金屬模具22A的凹部26A上，當硬化密封材料7時，沿其內面設置有脫模薄膜F。說明使用具有此種構造的 壓縮模20A之半導體裝置1的製造順序。

如第9圖所示，首先，在上金屬模具24A上，保持著安裝有半導體晶片3之基板5。其次，利用例如灌封，向吸住並被保持於下金屬模具22A上之脫模薄膜F上，提供硬化前的膏狀的密封材料7。

繼而，上金屬模具24A與下金屬模具22A合在一起(合模)，密封材料7被壓縮且同時被加熱。藉此，密封材料7硬化成沿著下金屬模具22A的凹部26A之形狀。此時，金屬層9自脫模薄膜F剝離，附著於密封材料7上而得以被轉印。藉此，在硬化密封材料7之硬化步驟中，可在密封材料7的表面上形成金屬層9。進行如上操作，利用密封材料7將半導體晶片3密封。

3‧‧‧半導體晶片

5‧‧‧基板

7‧‧‧密封材料

9‧‧‧金屬層

26‧‧‧凹部

20‧‧‧壓縮模

22‧‧‧上金屬模具

24‧‧‧下金屬模具

F‧‧‧脫模薄膜

Claims (3)

1. 一種半導體裝置的製造方法，藉由使用具有上金屬模具和下金屬模具之壓縮模之壓縮成型方式，來製造半導體裝置，該半導體裝置的製造方法的特徵在於：包含以下步驟：提供密封半導體元件之密封材料，在與前述半導體元件相對向的金屬模具上設置脫模薄膜，並利用前述上金屬模具與前述下金屬模具來使前述密封材料硬化；並且，預先在前述脫模薄膜的與前述密封材料接觸之一側，設置用於遮蔽電磁波之遮蔽材料，在使前述密封材料硬化之步驟中，將前述遮蔽材料轉印至前述密封材料上。
2. 如請求項1所述之半導體裝置的製造方法，其中，前述遮蔽材料，在前述脫模薄膜中，設置在與前述半導體元件的安裝位置相對應的位置處。
3. 如請求項2所述之半導體裝置的製造方法，其中，於基板上安裝複數個前述半導體元件，前述遮蔽材料，在前述脫模薄膜中，設置在不包含於將複數個前述半導體元件分割成各個時的切斷線之位置處。