TWI594227B - 輸出緩衝裝置 - Google Patents
輸出緩衝裝置 Download PDFInfo
- Publication number
- TWI594227B TWI594227B TW105124036A TW105124036A TWI594227B TW I594227 B TWI594227 B TW I594227B TW 105124036 A TW105124036 A TW 105124036A TW 105124036 A TW105124036 A TW 105124036A TW I594227 B TWI594227 B TW I594227B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- operational amplifier
- coupled
- control signal
- type transistor
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 31
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 6
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 6
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Description
本發明是有關於一種電子裝置，且特別是有關於一種輸出緩衝裝置。
隨著光電與半導體元件之進步，平面顯示器諸如液晶顯示器（liquid crystal display, LCD）在近幾年蓬勃地發展。液晶顯示器因具有多項優點，例如低功率消耗、無輻射與高空間利用率，而逐漸地成為市場的主流。源極驅動器為液晶顯示器中相當重要的元件，其能轉換顯示影像之數位資料信號為類比信號，且輸出此類比信號至顯示面板的每個像素。一般來說，源極驅動器包含多個驅動通道來傳送類比信號至每一資料線上的像素，且其亦包含多個輸出緩衝器來提升信號傳輸強度。為了滿足可輸出不同極性的驅動電壓，一般會在緩衝器的輸出端配置傳輸閘來切換輸出至資料線的驅動電壓，此方式雖可滿足切換驅動電壓極性的需求，然由於傳輸閘本身具有一定的電阻，因此將會影響輸出緩衝器對畫素電容的充放電速度與特性，進而降低顯示品質。
本發明提供一種輸出緩衝裝置，可滿足輸出不同電壓範圍的輸出電壓的需求，同時有效地提高輸出緩衝裝置的驅動能力。
本發明的輸出緩衝裝置包括第一運算放大器、第一輸出級電路、第二輸出級電路、第一開關電路以及第二開關電路。第一運算放大器的正輸入端用以接收第一輸入信號。第一輸出級電路依據第一運算放大器的輸出端的輸出電壓提供落於第一電壓範圍內的輸出電壓。第二輸出級電路依據第一運算放大器的輸出端的輸出電壓提供落於第二電壓範圍內的輸出電壓，其中第一輸出級電路耦接第二輸出級電路的輸出端相互耦接且耦接至第一運算放大器的負輸入端。第一開關電路耦接於第一運算放大器的輸出端與第一輸出級電路之間。第二開關電路耦接於第一運算放大器的輸出端與第二輸出級電路之間，第一開關電路與第二開關電路分別受控於一第一控制信號與一第二控制信號，以決定是否將第一運算放大器的輸出端連接至第一輸出級電路或將第一運算放大器的輸出端連接至第二輸出級電路。
在本發明的一實施例中，上述的第一輸出級電路包括第一P型電晶體以及第一N型電晶體。第一P型電晶體耦接於第一電源電壓與第一輸出級電路的輸出端之間，第一P型電晶體的閘極耦接第一開關電路。第一N型電晶體耦接於第一輸出級電路的輸出端與第二電源電壓之間，第一N型電晶體的閘極耦接第一開關電路。
在本發明的一實施例中，上述的第一控制信號包括第一切換控制信號與第一反相切換控制信號，第一開關電路包括第一傳輸閘、第二傳輸閘、第二P型電晶體以及第二N型電晶體。第一傳輸閘耦接於第一運算放大器的輸出端與第一P型電晶體的閘極之間。第二傳輸閘耦接於第一運算放大器的輸出端與第一N型電晶體的閘極之間，第一傳輸閘與第二傳輸閘受控於第一切換控制信號與第一反相切換控制信號而同時被導通或關閉。第二P型電晶體耦接於第一電源電壓與第一P型電晶體的閘極之間，第二P型電晶體的閘極接收第一切換控制信號。第二N型電晶體耦接於第一N型電晶體的閘極與第二電源電壓之間，第二N型電晶體的閘極接收第一反相切換控制信號。
在本發明的一實施例中，上述的第二輸出級電路包括第二P型電晶體以及第二N型電晶體。第二P型電晶體耦接於第三電源電壓與第二輸出級電路的輸出端之間，第二P型電晶體的閘極耦接第二開關電路。第二N型電晶體耦接於第二輸出級電路的輸出端與第四電源電壓之間，第二N型電晶體的閘極耦接第二開關電路。
在本發明的一實施例中，上述的第二控制信號包括第二切換控制信號與第二反相切換控制信號，第二開關電路包括第一傳輸閘、第二傳輸閘、第三P型電晶體以及第三N型電晶體。第一傳輸閘耦接於第一運算放大器的輸出端與第二P型電晶體的閘極之間。第二傳輸閘耦接於第一運算放大器的輸出端與第二N型電晶體的閘極之間，第一傳輸閘與第二傳輸閘受控於第二切換控制信號與第二反相切換控制信號而同時被導通或關閉。第三P型電晶體耦接於第三電源電壓與第二P型電晶體的閘極之間，第三P型電晶體的閘極接收第二切換控制信號。第三N型電晶體耦接於第二N型電晶體的閘極與第四電源電壓之間，第三N型電晶體的閘極接收第二反相切換控制信號。
在本發明的一實施例中，上述的第一電源電壓大於第二電源電壓，第三電源電壓大於第四電源電壓。
在本發明的一實施例中，上述的輸出緩衝裝置更包括第二運算放大器、切換電路、第三輸出級電路、第四輸出級電路、第三開關電路以及第四開關電路。切換電路耦接第一運算放大器與第二運算放大器的正輸入端，接收第一輸入信號與第二輸入信號，受控於選擇信號切換輸出至第一運算放大器與第二運算放大器的正輸入端的信號。第三輸出級電路依據第二運算放大器的輸出端的輸出電壓提供落於第一電壓範圍內的輸出電壓。第四輸出級電路，依據第二運算放大器的輸出端的輸出電壓提供落於第二電壓範圍內的輸出電壓，其中第三輸出級電路耦接第四輸出級電路的輸出端相互耦接且耦接至第二運算放大器的負輸入端。第三開關電路耦接於第二運算放大器的輸出端與第三輸出級電路之間。第四開關電路耦接於第二運算放大器的輸出端與第四輸出級電路之間，第三開關電路與第四開關電路分別受控於第三控制信號與第四控制信號，以決定是否將第二運算放大器的輸出端連接至第三輸出級電路或將第二運算放大器的輸出端連接至第四輸出級電路。
基於上述，本發明實施例的第一開關電路與第二開關電路耦接運算放大器的輸出端、第一輸出級電路與第二輸出級電路之間，第一開關電路與第二開關電路分別受控於第一控制信號與第二控制信號，而決定使第一輸出級電路依據運算放大器的輸出端的輸出電壓提供落於第一電壓範圍內的輸出電壓，或使第二輸出級電路依據運算放大器的輸出端的輸出電壓提供落於第二電壓範圍內的輸出電壓，進而滿足輸出不同電壓範圍的輸出電壓的需求，同時有效地提高輸出緩衝裝置的驅動能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的一種輸出緩衝裝置的示意圖，請參照圖1。輸出緩衝裝置包括運算放大器102、輸出級電路104、輸出級電路106、開關電路108以及開關電路110。其中運算放大器102的正輸入端用以接收輸入信號VIN，運算放大器102的負輸入端耦接輸出級電路104與輸出級電路106的輸出端TO，以接收來自輸出級電路104與輸出級電路106的回授信號。開關電路108耦接於運算放大器102的輸出端與輸出級電路104的輸入端之間，開關電路110耦接於運算放大器102的輸出端與輸出級電路106的輸入端之間。此外，輸出級電路104與輸出級電路106的輸出端TO連接至負載112，在本實施例中負載可例如為液晶顯示面板，然不以此為限，液晶顯示面板可包括等效電阻RL1以及液晶電容CL1。
運算放大器102可依據輸入信號VIN以及輸出級電路104與輸出級電路106的輸出端TO所提供的回授信號於其輸出端產生輸出電壓，而輸出級電路104、輸出級電路106則可分別依據運算放大器102的輸出端所提供的輸出電壓產生不同電壓範圍的輸出電壓至負載112，另外開關電路108以及開關電路110則可分別受控於控制信號SC1與控制信號SC2，以決定是否將運算放大器102的輸出端連接至輸出級電路104或將運算放大器102的輸出端連接至第二輸出級電路106，亦即決定由輸出級電路104或輸出級電路106輸出電壓至負載112。
舉例來說，假設本實施例的輸出緩衝裝置為應用於液晶顯示面板，而有輸出不同極性的驅動電壓至負載112的需求，此時可設計使輸出級電路104負責輸出正極性的輸出電壓以驅動負載112，對液晶電容CL1進行充電，而輸出級電路106則負責輸出負極性的輸出電壓對液晶電容CL1進行充電。另外開關電路108以及開關電路110則分別受控於控制信號SC1與控制信號SC2，以決定輸出級電路104與輸出級電路106依據運算放大器102的輸出端電壓提供正極性輸出電壓與負極性輸出電壓的時點。
如此藉由在各個資料驅動通道的運算放大器的輸出端配置具有出不同電壓範圍的輸出級電路，並透過開關電路控制輸出級電路的輸出，除了可滿足輸出不同極性的輸出電壓的需求外，亦不會如先前技術般，因輸出至液晶顯示面板的輸出電壓須經過傳輸閘而降低了輸出緩衝裝置的驅動能力，進而影響液晶顯示面板的顯示品質。
圖2是依照本發明另一實施例的一種輸出緩衝裝置的示意圖，請參照圖2。在本實施例中，運算放大器102包括電晶體P1~P9以及電晶體N1~N9，其中電晶體P1~P9為P型電晶體而電晶體N1~N9為N型電晶體。電晶體P1~P3以及電晶體N1~N3可構成差動對電路，以進行差動放大，電晶體P4~P7以及電晶體N4~N7可分別構成電流鏡電路而作為主動負載，另外電晶體P8~P9以及電晶體N8~N9則用以構成偏壓電路進行偏壓，其中電晶體P3、N3、P8、N8、P9、N9的閘極接收偏壓電壓VB1、VB2、VB5、VB6、VB7、VB8，電晶體P6、P7的閘極接收偏壓電壓VB3，電晶體N6、N7的閘極接收偏壓電壓VB4，以分別提供適當的電阻。另外，本實施例的輸出級電路104包括電晶體P10、N10，輸出級電路106包括電晶體P11、N11，開關電路108包括電晶體P12、N12以及傳輸閘TS1、TS2，開關電路110則包括電晶體P13、N13以及傳輸閘TS3、TS4，其中電晶體P10~P13為P型電晶體，電晶體N10~N13為N型電晶體，另外傳輸閘TS1~TS4可例如以一個P型電晶體與一個N型電晶體來實施，然不以此為限。
傳輸閘TS1的一端耦接運算放大器102的輸出端TO1(亦即電晶體P7與電晶體P9的共同接點)，另一端則耦接電晶體P10的閘極，電晶體P12耦接於電源電壓VDD1與電晶體P10的閘極之間，電晶體P10耦接於電源電壓VDD1與輸出端TO之間。另外，傳輸閘TS2的一端耦接運算放大器102的輸出端TO2(亦即電晶體N7與電晶體N9的共同接點)，另一端則耦接電晶體N10的閘極，電晶體N12耦接於電源電壓VDD2與電晶體N10的閘極之間，電晶體N10耦接於電源電壓VDD2與輸出端TO之間。其中傳輸閘TS1、TS2受控於切換控制信號SW1與反相切換控制信號SW1B而改變其導通狀態，電晶體P12與電晶體N12分別受控於切換控制信號SW1與反相切換控制信號SW1B而改變其導通狀態，其中切換控制信號SW1與反相切換控制信號SW1B為反相信號。
另外，傳輸閘TS3的一端耦接運算放大器102的輸出端TO1，另一端則耦接電晶體P11的閘極，電晶體P13耦接於電源電壓VDD3與電晶體P11的閘極之間，電晶體P11耦接於電源電壓VDD3與輸出端TO之間。傳輸閘TS4的一端耦接運算放大器102的輸出端TO2，另一端則耦接電晶體N11的閘極，電晶體N13耦接於電源電壓VDD4與電晶體N11的閘極之間，電晶體N11耦接於電源電壓VDD4與輸出端TO之間。其中傳輸閘TS3、TS4受控於切換控制信號SW2與反相切換控制信號SW2B而改變其導通狀態，電晶體P13與電晶體N13分別受控於切換控制信號SW2與反相切換控制信號SW2B而改變其導通狀態，其中切換控制信號SW2與反相切換控制信號SW2B為反相信號。另外，上述的電源電壓VDD1大於電源電壓VDD2，電源電壓VDD3大於電源電壓VDD4，亦即電源電壓VDD2與電源電壓VDD3介於電源電壓VDD1與電源電壓VDD4之間。
圖3是依照本發明一實施例的切換控制信號與反相切換控制信號的波形示意圖，請參照圖3。以下將以圖3為例配合圖2說明輸出緩衝裝置的作動方式，且在圖3實施例中，輸出緩衝裝置為用以驅動液晶顯示面板。須注意的是，圖3所示的切換控制信號與反相切換控制信號僅為一示範性的實施例，圖2的輸出緩衝裝置並不限定須配合圖3所示的切換控制信號與反相切換控制信號來進行作動，在其它實施例中，圖2的輸出緩衝裝置亦可依實際需求配合不同的切換控制信號與反相切換控制信號進行作動。
如圖3所示，在第N個畫框期間FN，傳輸閘TS1、TS2受控於切換控制信號SW1與反相切換控制信號SW1B而被導通，電晶體P12與電晶體N12分別受控於切換控制信號SW1與反相切換控制信號SW1B而被關閉。同時傳輸閘TS3、TS4受控於切換控制信號SW2與反相切換控制信號SW2B而被關閉，電晶體P13與電晶體N13分別受控於切換控制信號SW2與反相切換控制信號SW2B而被導通。因此，輸出級電路104的電晶體P10與N10可分別透過傳輸閘TS1與TS2接收來自運算放大器102的輸出電壓，而輸出具有第一電壓範圍的電壓(例如正極性電壓)。另一方面，在輸出級電路106中，電晶體P11與N11的閘極可分別透過電晶體P13與N13接收電源電壓VDD3與VDD4而被關閉。
在第N個空白期間BN，將切換控制信號SW1與反相切換控制信號SW1B進行反相，以停止對顯示面板的液晶電容充電，並進行顯示。假設在第N+1個畫框期間FN+1未改變輸出電壓的極性，在第N+1個畫框期間FN+1，控制信號SW1、SW2與反相切換控制信號SW1B、SW2B的電壓準位將被切換為與第N個畫框期間FN相同。類似地，在第N+1個空白期間BN+1，亦將切換控制信號SW1與反相切換控制信號SW1B進行反相，以停止對顯示面板的液晶電容充電，並進行顯示。假設在第N+2個畫框期間FN+2改變輸出電壓的極性，在第N+2個畫框期間FN+2，控制信號SW1、SW2與反相切換控制信號SW1B、SW2B的電壓準位將被切換為與第N+1個畫框期間FN+1相反。
此時，傳輸閘TS1、TS2受控於切換控制信號SW1與反相切換控制信號SW1B而被關閉，電晶體P12與電晶體N12分別受控於切換控制信號SW1與反相切換控制信號SW1B而被導通。同時傳輸閘TS3、TS4受控於切換控制信號SW2與反相切換控制信號SW2B而被導通，電晶體P13與電晶體N13分別受控於切換控制信號SW2與反相切換控制信號SW2B而被關閉。因此，輸出級電路106的電晶體P11與N11可分別透過傳輸閘TS3與TS4接收來自運算放大器102的輸出電壓，而輸出具有第二電壓範圍的電壓(例如負極性電壓)。另一方面，在輸出級電路104中，電晶體P10與N10的閘極可分別透過電晶體P12與N12接收電源電壓VDD1與VDD2而被關閉。
圖4是依照本發明另一實施例的一種輸出緩衝裝置的示意圖，請參照圖4。相較於圖1實施例的輸出緩衝裝置，本實施例的輸出緩衝裝置可更包括運算放大器202、輸出級電路204、輸出級電路06、開關電路208、開關電路210以及切換電路212。其中切換電路212耦接運算放大器102與運算放大器202的正輸入端，切換電路212可接收輸入信號VIN1與輸入信號VIN2，受控於選擇信號SL1切換輸出至運算放大器102與運算放大器202的正輸入端的信號，亦即受控於選擇信號SL1決定將輸入信號VIN1與輸入信號VIN2分別提供給運算放大器102與運算放大器202的正輸入端，或將輸入信號VIN1與輸入信號VIN2分別提供給運算放大器202與運算放大器102的正輸入端。如圖4所示，切換電路212可例如以4個切換開關來實施，然不以此為限。
運算放大器202的負輸入端耦接輸出級電路204與輸出級電路206的輸出端TO’，以接收來自輸出級電路204與輸出級電路206的回授信號。開關電路208耦接於運算放大器202的輸出端與輸出級電路204的輸入端之間，開關電路210耦接於運算放大器202的輸出端與輸出級電路206的輸入端之間。輸出級電路204與輸出級電路206的輸出端TO’連接至負載214。在本實施例中輸出緩衝裝置為應用於液晶顯示面板，負載214可包括等效電阻RL2以及液晶電容CL2。此外，運算放大器102、輸出級電路104、輸出級電路106、開關電路108、開關電路110以及負載112間的關係與圖1相同，因此在此不再贅述。
其中，運算放大器202、輸出級電路204、輸出級電路06、開關電路208、開關電路210以及切換電路212所構成的輸出緩衝電路的作動方式與上述實施例類似，本領域具通常知識者應可依據上述實施例推得其作動方式以及進一步的實施細節，因此在此亦不再贅述。在本案實施例中，藉由切換電路212選擇將輸入信號VIN1與輸入信號VIN2分別提供給運算放大器102與運算放大器202的正輸入端，或將輸入信號VIN1與輸入信號VIN2分別提供給運算放大器202與運算放大器102的正輸入端，可使輸出緩衝裝置具有更多樣的輸出電壓選擇方式來配合液晶顯示面板對於驅動信號的需求。
綜上所述，本發明的實施例藉由在運算放大器的輸出端配置具有出不同電壓範圍的輸出級電路，並透過開關電路控制輸出級電路的輸出。如此除了可滿足輸出不同極性的輸出電壓的需求外，亦不會如先前技術般，需藉由在緩衝器的輸出端配置傳輸閘來切換輸出至資料線的電壓極性，而造成輸出緩衝裝置的驅動能力降低，進而影響液晶顯示面板的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102、202‧‧‧運算放大器
104、106、204、206‧‧‧輸出級電路
108、110、208、210‧‧‧開關電路
112、214‧‧‧負載
212‧‧‧切換電路
VIN、VIN1、VIN2‧‧‧輸入信號
TO、TO1、TO2、TO’‧‧‧輸出端
RL1、RL2‧‧‧等效電阻
CL1、CL2‧‧‧液晶電容
SC1、SC2‧‧‧控制信號
P1~P13、N1~N13‧‧‧電晶體
VB1~VB8‧‧‧偏壓電壓
TS1~TS4‧‧‧傳輸閘
VDD1~VDD4‧‧‧電源電壓
SW1、SW2‧‧‧切換控制信號
SW1B、SW2B‧‧‧反相切換控制信號
SL1‧‧‧選擇信號
FN、FN+1、FN+2‧‧‧畫框期間
BN、BN+1‧‧‧空白期間
圖1是依照本發明一實施例的一種輸出緩衝裝置的示意圖。 圖2是依照本發明另一實施例的一種輸出緩衝裝置的示意圖。 圖3是依照本發明一實施例的切換控制信號與反相切換控制信號的波形示意圖。 圖4是依照本發明另一實施例的一種輸出緩衝裝置的示意圖。
102‧‧‧運算放大器
104、106‧‧‧輸出級電路
108、110‧‧‧開關電路
112‧‧‧負載
VIN‧‧‧輸入信號
TO‧‧‧輸出端
RL1‧‧‧等效電阻
CL1‧‧‧液晶電容
SC1、SC2‧‧‧控制信號
Claims (7)
- 一種輸出緩衝裝置，包括：一第一運算放大器，該第一運算放大器的正輸入端用以接收一第一輸入信號；一第一輸出級電路，依據該第一運算放大器的輸出端的輸出電壓提供落於一第一電壓範圍內的輸出電壓；一第二輸出級電路，依據該第一運算放大器的輸出端的輸出電壓提供落於一第二電壓範圍內的輸出電壓，其中該第一輸出級電路耦接該第二輸出級電路的輸出端相互耦接且耦接至該第一運算放大器的負輸入端；一第一開關電路，耦接於該第一運算放大器的輸出端與該第一輸出級電路之間；以及一第二開關電路，耦接於該第一運算放大器的輸出端與該第二輸出級電路之間，該第一開關電路與該第二開關電路分別受控於一第一控制信號與一第二控制信號，以決定是否將該第一運算放大器的輸出端連接至該第一輸出級電路或將該第一運算放大器的輸出端連接至該第二輸出級電路。
- 如申請專利範圍第1項所述的輸出緩衝裝置，其中該第一輸出級電路包括：一第一P型電晶體，耦接於一第一電源電壓與該第一輸出級電路的輸出端之間，該第一P型電晶體的閘極耦接該第一開關電路；以及 一第一N型電晶體，耦接於該第一輸出級電路的輸出端與一第二電源電壓之間，該第一N型電晶體的閘極耦接該第一開關電路。
- 如申請專利範圍第2項所述的輸出緩衝裝置，其中該第一控制信號包括一第一切換控制信號與一第一反相切換控制信號，該第一開關電路包括：一第一傳輸閘，耦接於該第一運算放大器的輸出端與該第一P型電晶體的閘極之間；一第二傳輸閘，耦接於該第一運算放大器的輸出端與該第一N型電晶體的閘極之間，該第一傳輸閘與該第二傳輸閘受控於該第一切換控制信號與該第一反相切換控制信號而同時被導通或關閉；一第二P型電晶體，耦接於該第一電源電壓與該第一P型電晶體的閘極之間，該第二P型電晶體的閘極接收該第一切換控制信號；以及一第二N型電晶體，耦接於該第一N型電晶體的閘極與該第二電源電壓之間，該第二N型電晶體的閘極接收該第一反相切換控制信號。
- 如申請專利範圍第2項所述的輸出緩衝裝置，其中該第二輸出級電路包括：一第二P型電晶體，耦接於一第三電源電壓與該第二輸出級電路的輸出端之間，該第二P型電晶體的閘極耦接該第二開關電 路；以及一第二N型電晶體，耦接於該第二輸出級電路的輸出端與一第四電源電壓之間，該第二N型電晶體的閘極耦接該第二開關電路。
- 如申請專利範圍第4項所述的輸出緩衝裝置，其中該第二控制信號包括一第二切換控制信號與一第二反相切換控制信號，該第二開關電路包括：一第一傳輸閘，耦接於該第一運算放大器的輸出端與該第二P型電晶體的閘極之間；一第二傳輸閘，耦接於該第一運算放大器的輸出端與該第二N型電晶體的閘極之間，該第一傳輸閘與該第二傳輸閘受控於該第二切換控制信號與該第二反相切換控制信號而同時被導通或關閉；一第三P型電晶體，耦接於該第三電源電壓與該第二P型電晶體的閘極之間，該第三P型電晶體的閘極接收該第二切換控制信號；以及一第三N型電晶體，耦接於該第二N型電晶體的閘極與該第四電源電壓之間，該第三N型電晶體的閘極接收該第二反相切換控制信號。
- 如申請專利範圍第4項所述的輸出緩衝裝置，其中該第一電源電壓大於該第二電源電壓，該第三電源電壓大於該第四電源電壓。
- 如申請專利範圍第1項至第6項中任一項所述的輸出緩衝裝置，更包括：一第二運算放大器；一切換電路，耦接該第一運算放大器與該第二運算放大器的正輸入端，接收該第一輸入信號與一第二輸入信號，受控於一選擇信號切換輸出至該第一運算放大器與該第二運算放大器的正輸入端的信號；一第三輸出級電路，依據該第二運算放大器的輸出端的輸出電壓提供落於該第一電壓範圍內的輸出電壓；一第四輸出級電路，依據該第二運算放大器的輸出端的輸出電壓提供落於該第二電壓範圍內的輸出電壓，其中該第三輸出級電路耦接該第四輸出級電路的輸出端相互耦接且耦接至該第二運算放大器的負輸入端；一第三開關電路，耦接於該第二運算放大器的輸出端與該第三輸出級電路之間；以及一第四開關電路，耦接於該第二運算放大器的輸出端與該第四輸出級電路之間，該第三開關電路與該第四開關電路分別受控於一第三控制信號與一第四控制信號，以決定是否將該第二運算放大器的輸出端連接至該第三輸出級電路或將該第二運算放大器的輸出端連接至該第四輸出級電路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105124036A TWI594227B (zh) | 2016-07-29 | 2016-07-29 | 輸出緩衝裝置 |
| CN201610903064.1A CN107666310A (zh) | 2016-07-29 | 2016-10-17 | 输出缓冲装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105124036A TWI594227B (zh) | 2016-07-29 | 2016-07-29 | 輸出緩衝裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI594227B true TWI594227B (zh) | 2017-08-01 |
| TW201804454A TW201804454A (zh) | 2018-02-01 |
Family
ID=60189229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105124036A TWI594227B (zh) | 2016-07-29 | 2016-07-29 | 輸出緩衝裝置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107666310A (zh) |
| TW (1) | TWI594227B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473505B (zh) * | 2018-05-09 | 2021-06-22 | 奇景光电股份有限公司 | 输出缓冲器与源极驱动器 |
| CN109903730B (zh) * | 2019-02-13 | 2021-04-06 | 奕力科技(开曼)股份有限公司 | 缓冲电路 |
| US11393375B2 (en) * | 2020-09-30 | 2022-07-19 | Himax Technologies Limited | Source driver and polarity inversion control circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100259465A1 (en) * | 2009-04-09 | 2010-10-14 | Himax Technologies Limited | Output buffer, source driver, and display device utilizing the same |
| US20120013378A1 (en) * | 2010-07-19 | 2012-01-19 | Min-Sung Kim | Slew rate boost circuit, output buffer having the same, and method thereof |
| CN102737593A (zh) * | 2011-03-31 | 2012-10-17 | 瑞鼎科技股份有限公司 | 源极驱动器的输出缓冲器 |
| TW201501097A (zh) * | 2013-06-17 | 2015-01-01 | Himax Tech Ltd | 一種源極驅動器的輸出緩衝電路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5328461B2 (ja) * | 2009-04-21 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
| CN103825567B (zh) * | 2012-11-16 | 2017-09-22 | 联咏科技股份有限公司 | 运算放大器电路 |
-
2016
- 2016-07-29 TW TW105124036A patent/TWI594227B/zh active
- 2016-10-17 CN CN201610903064.1A patent/CN107666310A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100259465A1 (en) * | 2009-04-09 | 2010-10-14 | Himax Technologies Limited | Output buffer, source driver, and display device utilizing the same |
| US20120013378A1 (en) * | 2010-07-19 | 2012-01-19 | Min-Sung Kim | Slew rate boost circuit, output buffer having the same, and method thereof |
| CN102737593A (zh) * | 2011-03-31 | 2012-10-17 | 瑞鼎科技股份有限公司 | 源极驱动器的输出缓冲器 |
| TW201501097A (zh) * | 2013-06-17 | 2015-01-01 | Himax Tech Ltd | 一種源極驅動器的輸出緩衝電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107666310A (zh) | 2018-02-06 |
| TW201804454A (zh) | 2018-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
| CN102005169B (zh) | 源极驱动器 | |
| CN100583216C (zh) | 半导体集成电路以及液晶显示系统 | |
| US7573333B2 (en) | Amplifier and driving circuit using the same | |
| US20190147825A1 (en) | Output circuit and data driver of liquid crystal display device | |
| TWI573115B (zh) | 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路 | |
| KR102287759B1 (ko) | 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법 | |
| TWI398098B (zh) | 可提高穩定性之輸出緩衝電路 | |
| US8599179B2 (en) | Source driver integrated circuit with improved slew rate | |
| CN106411276A (zh) | 提高输出信号的转换速率的缓冲放大器电路和装置 | |
| US20110199360A1 (en) | Differential amplifier architecture adapted to input level conversion | |
| US20110007057A1 (en) | Liquid crystal display driver and liquid crystal display device | |
| US7432922B2 (en) | Source driver and source driving method | |
| TWI594227B (zh) | 輸出緩衝裝置 | |
| TWI702792B (zh) | 驅動電路 | |
| US20090179876A1 (en) | Buffer amplifier with minimized power consumption and display driver including the same | |
| TWI406251B (zh) | 具輸出緩衝器之源極驅動電路 | |
| US12191829B2 (en) | Differential amplifier and a data driving device | |
| US8692618B2 (en) | Positive and negative voltage input operational amplifier set | |
| TW202307814A (zh) | 閘極驅動器電路和用於驅動閘極驅動器電路的方法 | |
| US7282990B2 (en) | Operational amplifier for output buffer and signal processing circuit using the same | |
| US8493147B2 (en) | Differential amplifier and source driver | |
| US7639247B2 (en) | Output circuit in a driving circuit and driving method of a display device | |
| US20110122102A1 (en) | Driving Circuit and Output Buffer | |
| US12499851B2 (en) | Buffer and a data driving device |