[go: up one dir, main page]

TWI591966B - 可編程邏輯裝置及可編程邏輯裝置的驅動方法 - Google Patents

可編程邏輯裝置及可編程邏輯裝置的驅動方法 Download PDF

Info

Publication number
TWI591966B
TWI591966B TW102136020A TW102136020A TWI591966B TW I591966 B TWI591966 B TW I591966B TW 102136020 A TW102136020 A TW 102136020A TW 102136020 A TW102136020 A TW 102136020A TW I591966 B TWI591966 B TW I591966B
Authority
TW
Taiwan
Prior art keywords
state
signal
level
configuration
power supply
Prior art date
Application number
TW102136020A
Other languages
English (en)
Other versions
TW201436467A (zh
Inventor
池田□之
黒川義元
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201436467A publication Critical patent/TW201436467A/zh
Application granted granted Critical
Publication of TWI591966B publication Critical patent/TWI591966B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

可編程邏輯裝置及可編程邏輯裝置的驅動方法
本發明係關於一種半導體裝置。本發明尤其係關於一種可編程邏輯裝置的驅動方法。
可編程邏輯裝置也稱為PLD(Programmable Logic Device)，與在製造時所有電路都被固定的一般的積體電路不同，PLD是在發貨之後利用者可以根據其需要在現場改變電路結構而使用的裝置。作為上述利用者可進行編程的裝置可以舉出小規模的PAL(Programmable Array Logic：可編程陣列邏輯)、GAL(Generic Array Logic：通用陣列邏輯)、規模較大的CPLD(Complex Programmable Logic Device：複雜可編程邏輯裝置)及FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等，在本說明書中將上述裝置都稱為PLD。
與習知的ASIC(Application Specific Integrated Circuit：專用積體電路)或閘陣列等相比，PLD具有如下優點：開發時間短以及在設計規格改變上的靈活性等。此外，近年來，隨著微細加工的技術的進展而PLD急劇應用於電子裝置等。
PLD例如由多個邏輯元件(Logic Element：以下稱為LE)以及LE之間的佈線構成。藉由改變各LE的功能或LE之間的連接路徑，可以改變PLD的功能。
例如藉由對查找表(以下，LUT)及多工器(以下，MUX)所分別包括的組態記憶體設定用來定義LE的功能的資料(組態資料)，可以特定LE的功能。此外，藉由對儲存設置在佈線之間的開關的導通或截止的狀態的組態記憶體設定用來特定開關的狀態的組態資料，可以特定LE之間的連接路徑。
此外，動態可重組態(dynamic reconfigurable)的PLD受到矚目。在動態可重組態的PLD中多上下文(Multi-Context)方式尤其受到矚目。多上下文方式是指如下方法：在LE或儲存開關的狀態的組態記憶體中暫時儲存組態資料，由此實現動態重組態。
作為動態可重組態的PLD，在專利文獻1中公開了如下結構：在DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)中將對應於多個電路結構的各組態資料分別儲存在不同的位址，且組態記憶體是SRAM(Static Random Access Memory：靜態隨機存取記憶體)。
使用DRAM或SRAM的記憶元件隨著微細加工的技術的進展而產生的電源線之間的洩漏電流的增大，由此發生耗電量的增大等問題。
為了解決上述耗電量的增大的問題已經嘗試如下方法：運用在不需要電源電壓的供應的短時間內遮斷電源電壓的供應的電源閘控技術等低耗電量化技術。例如，在專利文獻2中公開了作為組態記憶體使用正反器及非揮發性記憶體，從而即使停止電源電壓的供應也可以保持組態資料的結構。
[專利文獻1]日本專利申請公開平10-285014號公報
[專利文獻2]日本專利申請公開第2010-166255號公報
如專利文獻2那樣的使用非揮發性記憶體的PLD在間歇地供應電源電壓中需要具有多種狀態。例如，可以舉出開始進行組態的電源電壓的供應的狀態及開始不進行組態的電源電壓的供應的狀態。
此外，關於開始進行組態的電源電壓的供應的狀態還可以舉出細分化的多種狀態。例如，可以分為從初始狀態開始進行組態的電源電壓的供應的狀態及開始進行重組態的電源電壓的供應的狀態。
此外，將對組態記憶體設定組態資料稱為組態。另外，將為了更新組態資料，將對組態記憶體重新設定其他組態資料稱為重組態。
明確而言，開始不進行組態的電源電壓的供 應的狀態是指組態資料已經儲存在組態記憶體的狀態，且對PLD開始電源電壓的供應的狀態。此外，從初始狀態開始進行組態的電源電壓的供應的狀態是指剛發貨之後等，在組態資料不儲存在組態記憶體中或組態資料不定的狀態下，對PLD開始電源電壓的供應的狀態。另外，開始進行組態的電源電壓的供應的狀態是指為了更新組態資料，組態資料重新設定在組態記憶體中的狀態，且對PLD開始電源電壓的供應的狀態。
為了有效地利用使用非揮發性記憶體的PLD的特徵，需要根據多種狀態控制PLD，如上所述，例如根據電源電壓的供應時的狀態而細分出的多種狀態、根據組態資料的設定狀態而細分出的多種狀態等。
鑒於上述問題，本發明的一個實施例的目的之一是提出當使用非揮發性記憶體來間歇地供應電源電壓時，為了進行對應於多種狀態的組態或重組態的可編程邏輯裝置的驅動方法。
本發明的一個實施例是一種可編程邏輯裝置的驅動方法，該可編程邏輯裝置包括設置有組態記憶體的邏輯元件且能夠停止或開始電源電壓的供應。當進行組態的電源電壓的供應開始時，可編程邏輯裝置依次轉換到如下狀態：不將組態資料設定在組態記憶體中的第一狀態；使組態記憶體初期化的第二狀態；以及能夠將組態資料設 定在組態記憶體中的第三狀態。當不進行組態的電源電壓的供應開始時，可編程邏輯裝置依次轉換到如下狀態：不將組態資料設定在組態記憶體中的第四狀態；以及第三狀態。第一狀態至第四狀態藉由第一狀態信號及第二狀態信號的控制切換為任一個狀態。
本發明的一個實施例較佳為一種可編程邏輯裝置的驅動方法，其中第一狀態至第四狀態的轉換根據第一狀態信號及第二狀態信號中的任一個的信號的變化來進行。
本發明的一個實施例較佳為一種可編程邏輯裝置的驅動方法，其中在第一狀態中，第一狀態信號為第一位準的信號，第二狀態信號為第二位準的信號，在第二狀態中，第一狀態信號為第二位準的信號，第二狀態信號為第二位準的信號，在第三狀態中，第一狀態信號為第二位準的信號，第二狀態信號為第一位準的信號，在第四狀態中，第一狀態信號為第一位準的信號，第二狀態信號為第一位準的信號。
本發明的一個實施例較佳為一種可編程邏輯裝置的驅動方法，其中進行組態的電源電壓的供應開始時的工作在對儲存有組態資料的記憶體電路供應電源電壓之後進行。
本發明的一個實施例較佳為一種可編程邏輯裝置的驅動方法，其中當不進行組態的電源電壓的供應開始時，在停止對可編程邏輯裝置的電源電壓的供應的期間 對儲存有組態資料的記憶體電路繼續供應電源電壓。
根據本發明的一個實施例可以提供一種可編程邏輯裝置的驅動方法，其中在使用非揮發性記憶體來進行電源電壓的供應的間歇的工作的情況下，進行對應於多種狀態的組態或重組態。
在本發明的一個實施例中，當根據第一狀態信號及第二狀態信號進行控制時，改變第一狀態信號或第二狀態信號的值來進入其他狀態，可以提供一種可靠性高的可編程邏輯裝置的驅動方法。
MODE1‧‧‧第一狀態信號
MODE2‧‧‧第二狀態信號
S1‧‧‧端子
S2‧‧‧端子
T01‧‧‧時間
T02‧‧‧時間
T03‧‧‧時間
T11‧‧‧時間
T12‧‧‧時間
T21‧‧‧時間
T22‧‧‧時間
100‧‧‧PLD
101‧‧‧PLD控制電路
102‧‧‧資料線驅動電路
103‧‧‧字線驅動電路
104‧‧‧邏輯陣列
105‧‧‧LE
106‧‧‧開關部
107‧‧‧組態記憶體
107A‧‧‧組態記憶體
107B‧‧‧組態記憶體
110‧‧‧記憶體電路
120‧‧‧電源控制電路
201‧‧‧佈線群
201_n‧‧‧佈線
201_1‧‧‧佈線
202‧‧‧佈線群
202_m‧‧‧佈線
202_1‧‧‧佈線
203‧‧‧輸入輸出端子
211‧‧‧開關群
221‧‧‧開關
222‧‧‧開關
223‧‧‧開關
224‧‧‧開關
225‧‧‧開關
226‧‧‧開關
231‧‧‧LUT
232‧‧‧暫存器
233‧‧‧輸入端子
234‧‧‧輸出端子
235‧‧‧輸出端子
241_X‧‧‧資料線
241_1‧‧‧資料線
242_Y‧‧‧字線
242_1‧‧‧字線
243_Y‧‧‧字線
243_1‧‧‧字線
250‧‧‧開關
251‧‧‧電晶體
252‧‧‧電晶體
253‧‧‧電晶體
254‧‧‧電容元件
260‧‧‧記憶體電路
261‧‧‧電晶體
262‧‧‧電晶體
263‧‧‧電晶體
264‧‧‧電容元件
265‧‧‧電晶體
266‧‧‧電晶體
267‧‧‧電晶體
268‧‧‧電容元件
269‧‧‧反相器電路
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5101‧‧‧車體
5102‧‧‧車輪
5103‧‧‧儀表板
5104‧‧‧燈
5301‧‧‧外殼
5302‧‧‧冷藏室門
5303‧‧‧冷凍室門
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧外殼
5603‧‧‧顯示部
5604‧‧‧顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
在圖式中：圖1是PLD的方塊圖；圖2A至圖2C是說明PLD的驅動方法的圖；圖3A和圖3B是說明PLD的驅動方法的圖；圖4A和圖4B是說明PLD的驅動方法的圖；圖5是說明邏輯陣列的結構的圖；圖6A和圖6B是示出開關部及開關群的一個例子的圖；圖7是說明LE的結構的圖；圖8是說明組態記憶體的結構的圖；圖9A和圖9B是示出組態記憶體的一個例子的圖；圖10A至圖10F是示出電子裝置的一個例子的圖。
下面，參照圖式對實施例進行說明。但是，實施例可以以多個不同方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其實施例和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
另外，在圖式中，為便於清楚地說明有時對大小、層的厚度或區域進行誇張的描述。因此，不一定侷限於其尺度。此外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。例如，可以包括因雜波或定時偏差等所引起的信號、電壓或電流的不均勻等。
此外，在本說明書等中，電晶體是指至少包括閘極(閘極端子或閘極電極)、汲極以及源極的三個端子的元件。在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有通道區，並能夠藉由汲極、通道區以及源極使電流流過。
在此，因為源極和汲極根據電晶體的結構或工作條件等而更換，因此很難限定哪個是源極哪個是汲極。因此，有時將用作源極的部分或用作汲極的部分不稱為源極或汲極，而將源極和汲極中的一方稱為第一電極並將源極和汲極中的另一方稱為第二電極。
注意，本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免結構要素的混同而附上的，而不是為了在數目方面上進行限定而附上的。
注意，在本說明書中，“使A與B連接”除了使A與B直接連接的情況以外，還包括使A與B電連接的情況。在此，“使A與B電連接”是指當在A與B之間存在具有某種電作用的物體時，能夠進行A和B的電信號的授受。
注意，在本說明書中，為了方便起見，使用“上”“下”等的表示配置的詞句以參照圖式說明結構的位置關係。另外，結構的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
另外，圖式中的方塊圖的各電路方塊的配置是為了說明而特定位置關係的，雖然其示出為使用不同的電路方塊使不同的功能實現，但是有時在實際上的電路或區域中，將其設置為有可能在相同的電路或相同的區域中使不同的功能實現。此外，圖式中的方塊圖的各電路方塊的功能是為了說明而特定功能的，雖然其示出為一個電路方塊，但是有時在實際上的電路或區域中，將藉由一個電路方塊進行的處理設定為藉由多個電路方塊進行。
實施例1
參照圖式對本實施例進行說明。此外，以如下順序進 行本實施例的說明。
1. PLD的方塊圖
2. PLD的驅動方法
3. PLD的驅動方法的變形例
4. PLD的構成要素的詳細內容
4-1.邏輯陣列的結構
4-2.開關部的結構
4-3. LE的結構
4-4.組態記憶體的結構
4-5.使用氧化物半導體的電晶體的特徵
5.本說明書所公開的PLD的驅動方法的作用及效果
<1. PLD的方塊圖>
首先，說明PLD的方塊圖。
圖1所示的方塊圖是包括利用根據本發明的一個實施例的PLD的驅動方法工作的PLD的圖。圖1除了PLD100以外還示出記憶體電路110及電源控制電路120。
PLD100包括PLD控制電路101、資料線驅動電路102、字線驅動電路103及邏輯陣列104。
邏輯陣列104包括LE105及開關部106。LE105及開關部106都包括組態記憶體107。
PLD控制電路101是根據從外部供應的信號生成控制資料線驅動電路102及字線驅動電路103的信號 的電路。PLD控制電路101是例如在資料線驅動電路102及字線驅動電路103由移位暫存器構成的情況下，生成時脈信號及起始脈衝等的信號的電路。
資料線驅動電路102及字線驅動電路103是控制對組態記憶體107寫入組態資料的電路。
資料線驅動電路102連接到多個資料線。資料線驅動電路102作為一個例子具有移位暫存器。資料線是用來將組態資料供應到各組態記憶體107的佈線。
字線驅動電路103連接到多個字線。字線驅動電路103作為一個例子具有移位暫存器。字線是用來供應將供應到資料線的組態資料儲存在各組態記憶體107內的信號的佈線。
此外，組態記憶體107在邏輯陣列104內邏輯性地配置為行列狀。此時，字線驅動電路103選擇寫入組態資料的行，資料線驅動電路102選擇寫入組態資料的列。而且，可以對所選擇的組態記憶體107寫入組態資料。
組態記憶體107包括非揮發性記憶體。由此，即使對PLD100進行停止或開始電源電壓的供應的工作，也可以繼續儲存已設定的組態資料。因此，包括組態記憶體107的LE105及開關部106可以繼續保持已設定的功能。
行列狀是指組態記憶體107縱橫排列在行方向及列方向上的狀態。此外，作為組態記憶體107所具有的 非揮發性記憶體可以舉出EPROM(Electrically Programmable Read Only Memory：電子式可編程唯讀記憶體)、EEPROM(Electrically Erasable and Programmable Read Only Memory：電子式可抹除可編程唯讀記憶體)、浮動閘極型EEPROM、鐵電隨機存取記憶體(FeRAM)、磁阻隨機存取記憶體(MRAM)、相變化記憶體(PRAM)、阻變式記憶體(ReRAM)等。
邏輯陣列104包括用來切換多個LE105及LE105之間的連接路徑的開關部106。LE105及開關部106都包括組態記憶體107。藉由根據寫入到組態記憶體107的組態資料改變各LE的功能及LE之間的連接路徑，可以改變PLD100的功能。
LE105例如包括LUT及MUX。LUT的資料可以藉由設定儲存在組態記憶體中的組態資料來特定。此外，MUX的輸入信號的選擇資料可以藉由設定儲存在組態記憶體中的組態資料來特定。
開關部106藉由切換設置在邏輯陣列104內的佈線的連接狀態，可以改變LE之間的連接路徑。佈線的連接狀態可以藉由設定儲存在組態記憶體中的組態資料來特定。
在邏輯陣列104中除了LE105及開關部106以外還可以設置輸入輸出端子IO。輸入輸出端子IO是藉由設定被區別輸入接腳(input pin)或輸出接腳(output pin)的端子。在輸入接腳中設定輸入信號的同步或非同 步等的功能。在輸出接腳中設定高阻抗的可否、開放汲極的可否、輸出信號的同步或非同步等的功能。輸入輸出端子IO中的輸入接腳或輸出接腳的各功能根據儲存在組態記憶體中的組態資料來決定。
此外，PLD100藉由從電源控制電路120延伸設置的由多個佈線構成的電源線Power_PLD被供應高電源電位VDD_PLD及低電源電位VSS_PLD，並被供應電源電壓。另外，PLD100中的電源電壓的供應的停止是指例如將高電源電位VDD_PLD被供應的佈線的電位切換為低電源電位VSS_PLD。或者，PLD100中的電源電壓的供應的停止也可以是指在高電源電位VDD_PLD及低電源電位VSS_PLD被供應的佈線與PLD100之間設置開關，並使該開關關閉。另外，低電源電位VSS_PLD也可以是接地電位GND。
記憶體電路110包括ROM(Read Only Memory)。ROM儲存組態資料。組態資料藉由信號線CONF_DATA輸出到PLD控制電路101。組態資料的輸出對應於利用PLD控制電路101的控制或PLD100中電源電壓的供應的切換來進行。此外，記憶體電路110將第一組態控制信號藉由信號線CONF_CTL1輸入到PLD控制電路101。另外，將第二組態控制信號藉由信號線CONF_CTL2從PLD控制電路101輸入到記憶體電路110。
此外，記憶體電路110也可以是能夠重寫的非揮發性記憶體。作為能夠重寫的非揮發性記憶體，可以 舉出EPROM、EEPROM、浮動閘極型EEPROM、鐵電隨機存取記憶體、磁阻隨機存取記憶體、相變化記憶體、阻變式記憶體等。
此外，第一組態控制信號是用來從記憶體電路110向PLD控制電路101通知能夠發送組態資料的信號。另外，第二組態控制信號是用來從PLD控制電路101向記憶體電路110通知組態資料的發送要求的信號。從記憶體電路110輸出到PLD控制電路101的第一組態控制信號較佳的是根據對記憶體電路110的電源電壓的供應的開始從L位準切換為H位準。
此外，記憶體電路110較佳為採用當第二組態控制信號藉由信號線CONF_CTL2被輸入時，將組態資料輸出到PLD控制電路101的結構。另外，有效的是記憶體電路110採用當將組態資料輸出到PLD控制電路101時，將與該組態資料同步的時脈信號同時輸出的結構。藉由採用上述那樣的結構，可以由較少的信號線構成PLD100及記憶體電路110。
此外，有效的是PLD控制電路101具有在接收第一組態控制信號之後立即輸出第二組態控制信號的結構。尤其是，藉由使電源控制電路120具有控制組態資料的改變的時序的功能，當PLD100工作時可以容易地實現能夠改變組態資料的結構，由此可以靈活地改變PLD100的功能。
此外，記憶體電路110藉由從電源控制電路 120延伸設置的由多個佈線構成的電源線Power_ROM被供應高電源電位VDD_ROM及低電源電位VSS_ROM，並被供應電源電壓。另外，記憶體電路110中的電源電壓的供應的停止是指例如將高電源電位VDD_ROM被供應的佈線的電位切換為低電源電位VSS_ROM。或者，記憶體電路110中的電源電壓的供應的停止也可以是指在高電源電位VDD_ROM及低電源電位VSS_ROM被供應的佈線與記憶體電路110之間設置開關，並使該開關關閉。另外，低電源電位VSS_ROM也可以是接地電位GND。
電源控制電路120是用來切換PLD100及記憶體電路110的電源電壓的供應的停止及重新開始的電路。另外，電源控制電路120藉由信號線MODE_SEL將第一狀態信號MODE1及第二狀態信號MODE2輸出到PLD控制電路101。此外，電源控制電路120將第一組態控制信號藉由信號線CONF_CTL1輸入到PLD控制電路101。
第一狀態信號MODE1及第二狀態信號MODE2分別由H位準(也稱為第一位準)或L位準(也稱為第二位準)的二值控制。根據第一狀態信號MODE1及第二狀態信號MODE2所取的二值的狀態而使PLD100切換為多種狀態。
當不從記憶體電路110將第一組態控制信號發送到PLD控制電路101時，從電源控制電路120將第一組態控制信號發送到PLD控制電路101代替記憶體電路110。例如，在第一組態控制信號隨著開始對記憶體電 路110供應電源電壓而從L位準切換為H位準的情況下，若繼續對記憶體電路110供應電源電壓，第一組態控制信號則發送不出。由此，較佳為採用電源控制電路120對PLD控制電路101發送第一組態控制信號代替記憶體電路110的結構。
此外，有效的是PLD控制電路101具有在接收第一組態控制信號之後立即輸出第二組態控制信號的結構。尤其是，藉由電源控制電路120具有控制組態資料的改變的時序的功能，當PLD100工作時可以實現能夠改變組態資料的結構，由此可以靈活地改變PLD100的功能。
此外，在以下說明中說明根據第一狀態信號MODE1及第二狀態信號MODE2的二值的值取得第一狀態至第四狀態。明確而言，特定第一狀態至第四狀態的第一狀態信號MODE1及第二狀態信號MODE2的二值的值為如下值。
藉由將第一狀態信號MODE1設定為H位準而將第二狀態信號MODE2設定為L位準可以切換為第一狀態。第一狀態是指不將組態資料設定在組態記憶體中的狀態。
藉由將第一狀態信號MODE1設定為L位準而將第二狀態信號MODE2設定為L位準可以切換為第二狀態。第二狀態是指從如剛發貨之後等那樣的組態資料不儲存在組態記憶體中或組態資料不定的狀態進行將相等的值的組態資料設定在所有組態記憶體中的工作的狀態。
另外，如第二狀態那樣，將相等的值的組態資料設定在所有組態記憶體中的情況稱為使組態記憶體初期化。
藉由將第一狀態信號MODE1設定為L位準而將第二狀態信號MODE2設定為H位準可以切換為第三狀態。第三狀態是指能夠將組態資料設定在組態記憶體中的狀態或者為了更新組態資料能夠將其他組態資料重新設定在組態記憶體中的狀態。
藉由將第一狀態信號MODE1設定為H位準而將第二狀態信號MODE2設定為H位準可以切換為第四狀態。與第一狀態同樣地，第四狀態是指不將組態資料設定在組態記憶體中的狀態。
〈2. PLD的驅動方法〉
接著，參照時序圖詳細說明根據從電源控制電路120輸出的第一狀態信號MODE1、第二狀態信號MODE2開始PLD100的電源電壓的供應的工作。
此外，在圖2A至圖2C所示的時序圖中，為了說明，藉由將電源線Power_PLD的電位從L位準切換為H位準，對PLD100開始電源電壓的供應。
首先，根據藉由切換第一狀態信號MODE1及第二狀態信號MODE2產生的多種狀態而細分出多種狀態，並對其分別進行說明。
圖2A是示出開始進行組態的電源電壓的供應 的狀態，尤其是從初始狀態開始進行組態的電源電壓的供應的狀態的圖。另外，圖2B是示出繼續供應電源電壓且進行重組態的狀態的圖。此外，圖2C是示出開始不進行組態的電源電壓的供應的狀態的圖。
在圖2A所示的從初始狀態開始進行組態的電源電壓的供應的時序圖中，PLD依次轉換到如下狀態：不將組態資料設定在組態記憶體107中的第一狀態；使組態記憶體107初期化的第二狀態；以及能夠將組態資料設定在組態記憶體107中的第三狀態。
在圖2A中，在時間T01開始電源電壓的供應。此時，為了將PLD設定為不將組態資料設定在組態記憶體107中的第一狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為H位準且第二狀態信號MODE2為L位準的信號。PLD控制電路101根據該信號控制資料線驅動電路102及字線驅動電路103。
明確而言，在第一狀態中，根據連接到字線驅動電路103的字線的信號不選擇組態記憶體107且根據連接到資料線驅動電路102的資料線的信號不輸出組態資料。
另外，為了使電源電壓的供應成為穩定的狀態，較佳的是在時間T01之前的時間將第一狀態信號MODE1設定為H位準而將第二狀態信號MODE2設定為L位準。藉由採用該結構，可以防止在時間T01第一狀態信號MODE1及第二狀態信號MODE2的變化以及因電源 電壓的供應而產生的變化時間的偏差的錯誤工作。
此外，較佳的是在第一狀態期間進行PLD100的其他電路部諸如PLD控制電路101的初期化。藉由採用該結構，可以更確實地防止在時間T01因不需要的輸入輸出信號而產生的PLD100的錯誤工作。
此外，較佳的是在第一狀態的期間進行構成資料線驅動電路102及字線驅動電路103的移位暫存器的初期化。此時，較佳的是將第一狀態信號MODE1用作使移位暫存器初期化的重設信號。藉由採用該結構，可以省略用來生成重設信號的電路以及用來供應重設信號的佈線等。
此外，較佳為採用將第一狀態信號MODE1在由揮發性儲存部及非揮發性儲存部構成的資料備份型記憶體中用於用來恢復從揮發性儲存部備份到非揮發性儲存部的資料的控制信號的結構。藉由採用該結構，可以省略用來生成控制信號的電路及用來供應該控制信號的佈線等。
接著，在圖2A中，在時間T02，為了將PLD設定為進行將相等的值的組態資料設定在所有組態記憶體107中的工作的第二狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為L位準且第二狀態信號MODE2為L位準的信號。PLD控制電路101根據該信號控制資料線驅動電路102及字線驅動電路103。
明確而言，在第二狀態中，根據連接到字線驅動電路103的字線的信號選擇組態記憶體107且使連接 到資料線驅動電路102的資料線的信號設定為作為初期值的L位準的信號，由此將相等的值的組態資料設定在所有組態記憶體107中。換言之，使組態記憶體107初期化。
此外，藉由設定初期值，可以防止PLD100中的佈線的不需要的短路。例如，若多個開關部106導通，不同的電位的輸出信號則彼此短路。為了防止該短路，較佳的是使所有開關部106為非導通狀態。此外，作為其他結構，只對為了實現上述目的所需要的組態記憶體寫入作為初期值的L位準的結構也是有效的。另外，初期值也可以是H位準信號。
接著，在圖2A中，在時間T03，為了將PLD設定為能夠將組態資料設定在組態記憶體107中的第三狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為L位準且第二狀態信號MODE2為H位準的信號。PLD控制電路101根據該信號控制資料線驅動電路102及字線驅動電路103。
明確而言，在第三狀態中，當供應時脈信號及起始脈衝時，字線驅動電路103可以藉由字線選擇組態記憶體107。此外，當供應時脈信號及起始脈衝時，資料線驅動電路102可以藉由資料線將組態資料設定在組態記憶體107中。
此外，PLD控制電路101較佳為採用具有如下功能的結構：以被供應第一組態控制信號的信號線CONF_CTL1的從L位準至H位準的切換為觸發信號，對 字線驅動電路103開始時脈信號及起始脈衝的供應，且對資料線驅動電路102開始時脈信號、起始脈衝及組態資料的供應。藉由採用該結構，可以防止因信號的遲延等而發生的錯誤工作而不增加所輸入的信號數量。此外，在圖2A中，在時間T01至時間T02之間第一組態控制信號從L位準切換為H位準，但是只要是PLD控制電路101有效地檢測出信號的切換就可以在其他期間第一組態控制信號從L位準切換為H位準。
在圖2B所示的繼續供應電源電壓且進行重組態的狀態的時序圖中，維持能夠將組態資料設定在組態記憶體107中的第三狀態。
在圖2B的時間T11至時間T12的期間，為了將PLD設定為第三狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為L位準且第二狀態信號MODE2為H位準的信號。而且，在維持第三狀態的同時，在時間T11將第一組態控制信號切換為L位準的信號。當在時間T12將第一組態控制信號切換為H位準時，以被供應第一組態控制信號的信號線CONF_CTL1的從L位準至H位準的切換為觸發信號，可以開始組態。明確而言，信號線CONF_CTL1的從L位準至H位準的切換較佳的是根據從將對記憶體電路110供應電源電壓的停止狀態切換為開始狀態的工作或者PLD控制電路101的工作來進行。此外，藉由適當地指定組態目標的上下文，可以將所希望的組態資料設定在組態記憶體107中。
此外，在有效地檢測出第一組態控制信號之後，PLD控制電路101較佳的是以該信號為觸發信號將第二組態控制信號輸出到記憶體電路110。此外，在檢測出第二組態控制信號之後，記憶體電路110較佳的是以該信號為觸發信號將組態資料輸出到PLD100。藉由採用上述結構，可以容易地構成PLD100、記憶體電路110、電源控制電路120。
在圖2C所示的開始不進行組態的電源電壓的供應的時序圖中，PLD依次轉換到如下狀態：不將組態資料設定在組態記憶體107中的第四狀態及上述第三狀態。
在圖2C中，在時間T21開始電源電壓的供應。此時，為了將PLD設定為不將組態資料設定在組態記憶體107中的第四狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為H位準且第二狀態信號MODE2為H位準的信號。PLD控制電路101根據該信號控制資料線驅動電路102及字線驅動電路103。
明確而言，在第四狀態中，根據連接到字線驅動電路103的字線的信號不選擇組態記憶體107且根據連接到資料線驅動電路102的資料線的信號不輸出組態資料。
另外，為了使電源電壓的供應成為穩定的狀態，較佳的是在時間T21之前的時間將第一狀態信號MODE1設定為H位準且將第二狀態信號MODE2設定為H位準。藉由採用該結構，可以防止在時間T21因信號的 遲延等產生的錯誤工作。
此外，較佳的是在資料線驅動電路102及字線驅動電路103為第四狀態期間進行PLD100的其他電路部諸如PLD控制電路101的初期化。藉由採用該結構，可以更確實地防止在時間T21因不需要的輸入輸出信號而產生的PLD100的錯誤工作。
此外，較佳的是在資料線驅動電路102及字線驅動電路103為第四狀態的期間進行構成資料線驅動電路102及字線驅動電路103的移位暫存器的初期化。此時，較佳的是將第一狀態信號MODE1用作使移位暫存器初期化的重設信號。藉由採用該結構，可以省略用來生成重設信號的電路以及用來供應重設信號的佈線等。
此外，較佳的是當從電源電壓的供應停止的狀態重新開始時，在資料線驅動電路102及字線驅動電路103為第四狀態期間，同時進行組態記憶體107所具有的非揮發性記憶體的恢復工作。此時，在PLD100中，信號線CONF_CTL1從L位準切換為H位準，但由於不對PLD100供應電源電壓，所以PLD100不回應。
接著，在圖2C中，在時間T22，為了將PLD設定為能夠將組態資料設定在組態記憶體107中的第三狀態，電源控制電路120對PLD控制電路101輸入第一狀態信號MODE1為L位準且第二狀態信號MODE2為H位準的信號。PLD控制電路101根據該信號控制資料線驅動電路102及字線驅動電路103。
明確而言，在第三狀態中，當供應時脈信號及起始脈衝時，字線驅動電路103可以藉由字線選擇組態記憶體107。此外，當供應時脈信號及起始脈衝時，資料線驅動電路102可以藉由資料線將組態資料設定在組態記憶體107中。
此外，根據第一狀態信號MODE1及第二狀態信號MODE2中的任一個信號的變化成為第一狀態至第四狀態。藉由採用該結構，從第一狀態至第二狀態的轉換只改變第一狀態信號MODE1進行，即可。另外，從第二狀態至第三狀態的轉換只改變第二狀態信號MODE2進行，即可。另外，從第四狀態至第三狀態的轉換只改變第一狀態信號MODE1進行，即可。由此，在狀態轉換途中，可以防止當第一狀態信號MODE1及第二狀態信號MODE2都變化時因第一狀態信號MODE1及第二狀態信號MODE2的變化時間的偏差而產生的錯誤工作。
此外，藉由應用上述方法，例如特定第一狀態至第四狀態的第一狀態信號MODE1及第二狀態信號MODE2的二值的值可以以如下方法設定。
當將第一狀態信號MODE1設定為L位準且將第二狀態信號MODE2設定為L位準時，將PLD100設定為第一狀態。當將第一狀態信號MODE1設定為L位準且將第二狀態信號MODE2設定為H位準時，將PLD100設定為第二狀態。當將第一狀態信號MODE1設定為H位準且將第二狀態信號MODE2設定為H位準時，將PLD100 設定為第三狀態。當將第一狀態信號MODE1設定為H位準且將第二狀態信號MODE2設定為L位準時，將PLD100設定為第四狀態。
藉由採用上述結構，可以在狀態轉換中途降低因第一狀態信號MODE1、第二狀態信號MODE2的變化時間的偏差而產生的錯誤工作，由此可以提高PLD的可靠性。
藉由採用如上所述的PLD的驅動方法，可以控制多種狀態諸如根據電源電壓的供應開始時的組態記憶體的有無而細分出的情況。在間歇地供應電源電壓的情況下，可以設定對應於多種狀態的組態資料。
此外，藉由採用如上所述的PLD的驅動方法，當利用第一狀態信號及第二狀態信號進行控制時，改變第一狀態信號或第二狀態信號的值來轉換其他狀態，由此可以提高可靠性。
〈3. PLD的驅動方法的變形例〉
接著，說明上述PLD的驅動方法的變形例。
此外，在圖3A和圖3B以及圖4A和圖4B所示的時序圖中，為了說明，藉由將電源線Power_ROM的電位從L位準切換為H位準，對記憶體電路110開始電源電壓的供應。
圖3A所示的時序圖示出在上述圖2A中在將電源線Power_PLD的電位從L位準切換為H位準的同 時，將電源線Power_ROM的電位從L位準切換為H位準的結構。
如圖3A所示，隨著PLD100的電源電壓的供應開始，開始記憶體電路110的電源電壓的供應。並且，對應於電源線Power_ROM的電位從L位準切換為H位準，被供應第一組態控制信號的信號線CONF_CTL1從L位準切換為H位準。然後，以信號線CONF_CTL1的電位從L位準至H位準的切換為觸發信號，PLD控制電路101對字線驅動電路103開始供應時脈信號及起始脈衝，並對資料線驅動電路102開始供應時脈信號、起始脈衝及組態資料。此外，雖然在圖3A中示出在時間T01至時間T02之間第一組態控制信號從L位準切換為H位準的結構，但只要在PLD控制電路101有效地檢測出信號的切換的期間，就可以採用如圖3B所示的時間T02至時間T03那樣的其他期間的結構。
藉由採用該結構，在時間T01在對PLD100開始供應電源電壓的大約同一時間開始供應該記憶體電路110的電源電壓，隨著記憶體電路110所生成的觸發信號，轉換到第三狀態之後，可以立即開始組態。
此外，採用所謂同步交換(handshake)型收發程式是有效的，在該同步交換(handshake)型收發程式中，PLD控制電路101接收觸發信號，PLD控制電路101對記憶體電路110發送響應信號，在記憶體電路110接收該回應信號之後開始輸出組態資料。
此外，PLD控制電路101較佳的是在初期化結束之後，更明確而言，在時間T02與時間T03之間接收觸發信號。此外，記憶體電路110較佳的是在時間T03以後開始輸出組態資料。注意，只要滿足上述條件，記憶體電路110的電源電壓的供應就可以在與時間T01不同的時間開始。另外，為了滿足上述條件，可以適當地選擇記憶體電路110，可以設定為在時間T01至時間T03之間接收觸發信號。藉由採用該結構，可以防止因信號的遲延等而發生的錯誤工作而不增加所輸入的信號數量。
此外，圖4A所示的時序圖示出當在上述圖2C中將電源線Power_PLD的電位從L位準切換為H位準時，使電源線Power_ROM的電位維持為H位準的結構。
如圖4A所示的時序圖那樣不進行組態的電源電壓的供應開始時，可以防止隨著記憶體電路110的電源電壓的供應而生成觸發信號。由此，在圖4A所示的時序圖中，可以採用在將PLD100設定為第三狀態之後不立即開始組態的結構。藉由採用該結構，可以更確實地防止因不需要的輸入輸出信號而產生的PLD100的錯誤工作。
此外，圖4B所示的時序圖示出當在上述圖2C中將電源線Power_PLD的電位從L位準切換為H位準時，在時間T21之前的時間，將電源線Power_ROM的電位從L位準切換為H位準的結構。
如圖4B所示的時序圖那樣，當對PLD100的不進行組態的電源電壓的供應開始時，隨著對記憶體電路 110的電源電壓的供應的開始生成觸發信號，但由於還沒對PLD100供應電源電壓，所以PLD100檢測不出該觸發信號。由此，在圖4B所示的時序圖中，與圖4A的結構同樣，可以將PLD100設定為第三狀態之後，不立即開始組態。藉由採用該結構，可以更確實地防止因不需要的輸入輸出信號而產生的PLD100的錯誤工作。
〈4. PLD的構成要素的詳細內容〉
接著，說明PLD所具有的構成要素的詳細內容。
[4-1.邏輯陣列的結構]
圖5示意性地示出圖1所示的邏輯陣列104的一部分。邏輯陣列104具有陣列狀的多個LE105。在此，陣列狀是指邏輯元件週期性地排列，其排列方式不侷限於圖5的排列方式。
此外，以圍繞LE105的方式形成多個佈線。在圖5中，上述佈線由多個水平佈線群201及多個垂直佈線群202構成。佈線群是指由多個佈線形成的佈線束。水平佈線群201與垂直佈線群202相交的部分設置有開關部106。另外，水平佈線群201及垂直佈線群202與輸入輸出端子203連接，該輸入輸出端子203與設置在邏輯陣列104的外部的電路進行信號的傳送及接收。
多個LE105的輸入輸出端子分別與設置在周圍的水平佈線群201和垂直佈線群202連接。例如， LE105的輸入輸出端子在圖5中分別在上下左右側與水平佈線群201和垂直佈線群202連接。藉由使用上述輸入輸出端子，可以將LE105與其他的LE105連接。
[4-2.開關部的結構]
任意的LE105與另一個LE105之間的連接路徑由用來切換設置在開關部106內的佈線間的連接的開關來決定。圖6A示出開關部106的放大圖。例如，在水平佈線群201由n個佈線(佈線201_1至201_n)構成且垂直佈線群202由m個佈線(佈線202_1至202_m)構成的情況下，如圖6A所示那樣地設置。明確而言，用來切換佈線間的連接的開關群211設置於由交叉的佈線形成的各列或各行的一個交點。
圖6B示出開關群211的結構。開關群211設置於圖6A所示的水平佈線群201中的一個佈線201_1與垂直佈線群202中的一個佈線202_1的交點。開關群211具有控制水平佈線群201中的佈線201_1與垂直佈線群202中的佈線202_1的連接結構的功能。
明確而言，開關群211具有開關221至開關226。開關221具有控制佈線201_1的節點A與佈線202_1的節點B之間的連接的功能。開關222具有控制佈線201_1的節點C與佈線202_1的節點B之間的連接的功能。開關223具有控制佈線202_1的節點B與節點D之間的連接的功能。開關224具有控制佈線201_1的節點 A與節點C之間的連接的功能。開關225具有控制佈線201_1的節點A與佈線202_1的節點D之間的連接的功能。開關226具有控制佈線201_1的節點C與佈線202_1的節點D之間的連接的功能。
開關221至開關226與組態記憶體107連接，在組態記憶體107中儲存組態資料。根據該組態資料切換開關221至開關226的導通或截止。
[4-3. LE的結構]
圖7是圖1所示的LE105的方塊圖。圖7所示的LE105作為一個例子具有LUT231、暫存器232及組態記憶體107。
根據儲存在組態記憶體107中的組態資料的內容，LUT231所決定的邏輯裝置不同。並且，當確定組態資料時，在LUT231中，決定對於供應到輸入端子233的多個輸入信號的輸入值的輸出值之一。並且，從LUT231輸出包括上述輸出值的信號。暫存器232保持從LUT231輸出的信號，並且，與時脈信號CLK同步從第一輸出端子234及第二輸出端子235輸出對應於上述信號的輸出信號。
另外，LE105還可以包括多工器電路。該多工器電路可以選擇來自LUT231的輸出信號是否經過暫存器232。
此外，也可以採用藉由組態資料來定義暫存 器232的種類的結構。明確而言，也可以採用如下結構：藉由組態資料，暫存器232具有D型暫存器、T型暫存器、JK型暫存器和RS型暫存器中的任一個功能。
[4-4.組態記憶體的結構]
圖8是圖1所示的資料線驅動電路102、字線驅動電路103及組態記憶體107的方塊圖。
在圖8所示的方塊圖中示出配置為行列狀的多個組態記憶體107。這裡，行列狀是指組態記憶體107縱橫排列在行方向上及列方向上，其排列方式不侷限於圖8的排列方式。
在圖8中，組態記憶體107由連接到資料線驅動電路102的多個資料線241_1至241_X、連接到字線驅動電路103的多個第一字線242_1至242_Y以及多個第二字線243_1至243_Y來控制。組態記憶體107藉由設定組態資料，可以控制開關的導通或截止以及LUT特定LE的功能。
組態記憶體107只要是非揮發性記憶體即可，可以使用EPROM、EEPROM、鐵電隨機存取記憶體、磁阻隨機存取記憶體、相變化記憶體、阻變式記憶體等。
此外，尤其是作為用於組態記憶體107的非揮發性記憶體，適當地使用利用使用氧化物半導體的電晶體的關態電流(off-state current)低的特性來保持資料的 記憶體。藉由由使用氧化物半導體的電晶體形成組態記憶體107，可以藉由電晶體的製程製造組態記憶體107且可以層疊電晶體來製造等，從低成本化的觀點來看具有很大優點。
在圖9A中作為一個例子示出可以由電晶體構成的包括組態記憶體107的開關250。開關250根據保持在組態記憶體107的節點mem中的組態資料控制端子S1與端子S2的連接。
圖9A所示的開關250具有電晶體251、電晶體252、電晶體253以及電容元件254。
此外，在圖9B中作為一個例子示出包括組態記憶體107A、107B的能夠控制LUT等的記憶體電路260。組態記憶體107A、107B根據保持在節點mem1、mem2中的組態資料控制輸出端子OUT的信號。電位VH及電位VL都是用來控制LUT的信號。
圖9B所示的記憶體電路260具有電晶體261、電晶體262、電晶體263、電容元件264、電晶體265、電晶體266、電晶體267以及電容元件268。
作為電晶體251、電晶體261及電晶體265的材料使用其帶隙比矽寬且其本質載子密度比矽低的半導體材料。在電晶體251、電晶體261及電晶體265中，將氧化物半導體用於通道形成區域。另一方面，電晶體252、電晶體253、電晶體262、電晶體263、電晶體266及電晶體267例如較佳為使用如下電晶體：將矽等半導體材料 用於通道形成區域的與電晶體251、電晶體261及電晶體265相比能夠進行高速的開關。
此外，在圖式中，為了示出電晶體251、電晶體261及電晶體265是在通道形成區域中具備氧化物半導體的電晶體，在其旁邊寫有“OS”的元件符號。
參照圖9A說明開關250的詳細內容。如圖9A所示，電晶體251的閘極與第一字線242_1連接。此外，電晶體251的源極和汲極中的一個與資料線241_1連接。另外，電晶體251的源極和汲極中的另一個與電晶體252的閘極及電容元件254連接。電晶體252的源極和汲極中的一個與端子S1連接。電晶體252的源極和汲極中的另一個與電晶體253的源極和汲極中的一個。電晶體253的閘極與第二字線243_1連接。電晶體253的源極和汲極中的另一個與端子S2連接。
在圖9A所示的開關250中，在組態記憶體107的節點mem中保持對應於H位準或L位準的電位作為組態資料。藉由作為電晶體251使用關態電流極小的電晶體，可以在節點mem中儲存組態資料。根據組態資料的電位在開關250中控制電晶體252的導通狀態。並且，在使電晶體253導通的時序可以實現開關250的導通或截止的控制。
另外，在開關250中，因為當電晶體251處於非導通狀態時節點mem成為浮動狀態，所以可以期待以下所述的升壓效果。換言之，在電晶體252中，當節點 mem處於浮動狀態時，隨著端子S1的電位從L位準變為H位準，藉由形成在電晶體252的源極與閘極之間的電容Cgs，節點mem的電位上升。並且，該節點mem的電位的上升幅度根據輸入到電晶體252的閘極的組態資料的邏輯位準不同。明確而言，在寫入到開關250的組態資料為“0”的情況下，即L位準的情況下，電晶體252處於弱反轉模式，所以有助於節點mem的電位的上升的電容Cgs包括閘極電極的電位，即不依賴於節點mem的電位的電容Cos。明確而言，電容Cos包括形成在閘極電極與源極區重疊的區域的重疊電容、形成在閘極電極與源極電極之間的寄生電容等。另一方面，在寫入到開關250的組態資料為“1”的情況下，即H位準的情況下，電晶體252處於強反轉模式，所以有助於節點mem的電位的上升的電容Cgs除了上述電容Cos之外，還包括形成在閘極電極與汲極電極之間的電容Cod、形成在通道形成區與閘極電極之間的電容Cox的一部分。因此，在組態資料為“1”的情況下，有助於節點mem的電位的上升的電容Cgs大於組態資料為“0”的情況下的電容Cgs。由此，在開關250中，與組態資料為“0”的情況相比，在組態資料為“1”的情況下，可以獲得升壓效果，即隨著端子S1的電位的變化，進一步提高節點mem的電位。因此，即使在組態資料為“1”的情況下，節點mem的電位低出相當於電晶體251的臨界電壓的值，也可以藉由升壓效果使節點mem的電位上升，所以可以確保電晶體252的導通狀態，由此可以提 高開關250的開關速度。此外，在組態資料為“0”的情況下，可以確保電晶體252的非導通狀態。
在本發明的一個實施例中，藉由降低供應到PLD的電源電壓，即使供應到電晶體252的閘極的信號的電壓變低，即供應到該閘極的電位變低，也可以藉由上述升壓效果使開關250正常地工作。因此，即使降低供應到PLD的電源電壓，也可以防止從LE輸出的信號的邏輯位準變化，由此可以防止PLD不正常地工作。
接著，參照圖9B說明記憶體電路260的詳細內容。如圖9B所示，電晶體261的閘極與第一字線242_1連接。此外，電晶體261的源極和汲極中的一個與資料線241_1連接。另外，電晶體261的源極和汲極中的另一個與電晶體262的閘極及電容元件264連接。電晶體262的源極和汲極中的一個與被供應電位VH的佈線連接。電晶體262的源極和汲極中的另一個與電晶體263的源極和汲極中的一個連接。電晶體263的閘極與第二字線243_1連接。電晶體263的源極和汲極中的另一個與輸出端子OUT連接。電晶體265的閘極與第一字線242_1連接。電晶體265的源極和汲極中的一個藉由反相器電路269與資料線241_1連接。電晶體265的源極和汲極中的另一個與電晶體266的閘極及電容元件268連接。電晶體266的源極和汲極中的一個與電位VL被供應的佈線連接。電晶體266的源極和汲極中的另一個與電晶體267的源極和汲極中的一個連接。電晶體267的閘極與第二字線 243_1連接。電晶體267的源極和汲極中的另一個與輸出端子OUT連接。
在圖9B所示的記憶體電路260中，在組態記憶體107A、107B的節點mem1、mem2中保持對應於H位準、L位準的組合或L位準、H位準的組合的電位作為組態資料。藉由作為電晶體261、265使用關態電流極小的電晶體，可以在節點mem1、mem2中儲存組態資料。根據組態資料的電位在記憶體電路260中控制電晶體262、266的導通狀態。並且，在使電晶體263、267導通的時序可以實現將從輸出端子OUT輸出的信號切換為電位VH或電位VL的控制。
藉由採用上述結構，可以縮減從儲存多個組態資料的記憶體電路進行讀取時所需要的讀取電路或時間。由此，可以提供能夠高速切換組態資料的PLD。
[4-5.使用氧化物半導體的電晶體的特徵]
在此，記載使用氧化物半導體的電晶體的特徵。使用氧化物半導體的電晶體為n通道型電晶體。另外，氧化物半導體所包含的氧缺陷有時會產生載子，有可能導致電晶體的電特性及可靠性降低。例如，當電晶體的臨界電壓向負向變動並且閘極電極為0V時，有時會使汲極電流流動。像這樣，將在閘極電壓為0V時汲極電流流動的特性稱為常導通(normally-on)特性。另外，將汲極電流在閘極電壓為0V時可以判斷為不流動的特性稱為常關閉 (normally-off)特性。
因此，當使用氧化物半導體膜時，較佳的是盡可能地減少氧化物半導體膜中的缺陷，該缺陷的典型是氧缺陷。例如，較佳的是將利用對膜表面施加平行方向的磁場的電子自旋共振法得到的g值=1.93的自旋密度(相當於氧化物半導體膜所含的缺陷密度)降低到測量器的檢測下限以下。藉由盡可能地減少以氧缺陷為代表的氧化物半導體膜中的缺陷，可以抑制電晶體成為常開啟特性，由此可以提高電晶體的電特性及可靠性。
除了氧缺陷之外，氧化物半導體膜所含的氫(包括水等氫化合物)也使電晶體的臨界電壓向負方向變動。氧化物半導體膜所含的氫與接合於金屬原子的氧發生反應生成水，與此同時在氧脫離的晶格(或氧脫離的部分)中形成缺陷(也稱為氧缺陷)。另外，氫的一部分與氧發生反應生成為載子的電子。因此，具有包括含有氫的氧化物半導體膜的電晶體容易具有常開啟特性。
如上所述，在電晶體的氧化物半導體膜中，較佳的是盡可能減少氫。明確而言，在氧化物半導體膜中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度低於5×1018atoms/cm3，較佳為低於或等於1×1018atoms/cm3，更佳為低於或等於5×1017atoms/cm3，進一步較佳為低於或等於1×1016atoms/cm3。
另外，在氧化物半導體膜中，利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為低於或等於 1×1018atoms/cm3，較佳為低於或等於2×1016atoms/cm3。有時當鹼金屬及鹼土金屬與氧化物半導體接合時生成載子而使電晶體的關態電流增大。
另外，當氧化物半導體中含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用具有含有氮的氧化物半導體膜的電晶體容易變為常開啟特性。因此，在氧化物半導體膜中，較佳的是盡可能地減少氮，例如，較佳的是使氮濃度為低於或等於5×1018atoms/cm3。
此外，當在氧化物半導體中含有矽及碳等第14族元素時生成作為載子的電子，載子密度增加而容易n型化。於是，在具有氧化物半導體膜的電晶體中，利用二次離子質譜分析法得到的矽濃度為低於或等於3×1018atoms/cm3，較佳為低於或等於3×1017atoms/cm3。此外，在介面中，利用二次離子質譜分析法得到的碳濃度為低於或等於3×1018atoms/cm3，較佳為低於或等於3×1017atoms/cm3。
如上所述，藉由使用儘量地減少了雜質(氫、氮、矽、碳、鹼金屬或鹼土金屬等)而被高度純化的氧化物半導體膜，可以抑制電晶體變為常開啟特性，由此可以使電晶體的關態電流降至極低。此外，被高度純化的氧化物半導體可以說是本質或實質上本質的半導體。
此外，由於電晶體是增強型電晶體，而且氧化物半導體膜是不進行添加意圖性地增大載子密度並增大 導電率的雜質的處理的氧化物半導體膜，從而氧化物半導體膜的載子密度為等於或低於1×1017/cm3、等於或低於1×1016/cm3、等於或低於1×1015/cm3，等於或低於1×1014/cm3或等於或低於1×1013/cm3。
注意，可以利用各種試驗證明使用被高度純化的氧化物半導體膜的電晶體的關態電流低的事實。例如，即便是通道寬度為1×106μm且通道長度L為10μm的元件，在源極電極與汲極電極間的電壓(汲極電壓)為1V至10V的範圍內，關態電流也可以為半導體參數分析儀的測量極限以下，即等於或低於1×10-13A。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電流為等於或低於100zA/μm。另外，利用如下電路測量關態電流，該電路中儲存電容器與電晶體連接並且該電晶體控制流入或從儲存電容器流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區域，且根據儲存電容器的單位時間的電荷量推移測量該電晶體的關態電流。由其結果可知：當電晶體的源極電極與汲極電極之間的電壓為3V時，可以獲得幾十yA/μm的更低的關態電流。由此，使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
如上所述，用來保持組態資料而設置的電晶體藉由在半導體層中使用氧化物半導體，具有關態電流低的特徵。藉由使用關態電流低的電晶體，即使保持長時間的資料，起因於關態電流的對應於資料的電位的變動也 小。
〈5.本說明書所公開的PLD的驅動方法的作用及效果〉
根據本說明書所公開的PLD的驅動方法，藉由切換第一狀態信號MODE1及第二狀態信號MODE2的二值的值，可以特定第一狀態至第四狀態。
由此，在間歇地供應電源電壓的情況下，可以進行對應於多種狀態的組態資料的設定。
此外，根據本說明書所公開的PLD的驅動方法，從第一狀態至第二狀態的轉換只改變第一狀態信號MODE1進行，即可。從第二狀態至第三狀態的轉換只改變第二狀態信號MODE2進行，即可。從第四狀態至第三狀態的轉換只改變第一狀態信號MODE1進行，即可。也就是說，在本說明書所公開的PLD的驅動方法中，可以採用改變第一狀態信號或第二狀態信號的值而轉換到其他狀態的結構。
由此，可以防止在狀態轉換中途因第一狀態信號MODE1、第二狀態信號MODE2的變化時間的偏差而產生的錯誤工作。其結果是，可以提高PLD的可靠性。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例2
根據本發明的一個實施例的PLD可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位通用磁片(DVD：Digital Versatile Disc)等並具有可以顯示其影像的顯示器的裝置)中。除此之外，作為可以使用根據本發明的一個實施例的PLD的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資訊終端、電子書閱讀器、數位相機及數位攝影機等影像拍攝裝置、護目鏡型顯示器(頭戴顯示裝置)、導航系統、音頻再生装置(車載音響、數位聲訊播放機等)、影印機、傳真機、印表機、複合式印表機、自動存取款機(ATM)、自動售貨機等。圖10A至圖10F示出這些電子裝置的具體例子。
圖10A是可攜式遊戲機，其包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007、觸控筆5008等。另外，圖10A所示的可攜式遊戲機具有顯示部5003及顯示部5004兩個顯示部，但是可攜式遊戲機所具有的顯示部的數目不侷限於此。
圖10B是可攜式資訊終端，其包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605、操作鍵5606等。第一顯示部5603設置在第一外殼5601中，第二顯示部5604設置在第二外殼5602中。並且，第一外殼5601與第二外殼5602藉由連接部5605連接，第一外殼5601與第二外殼5602之間 的角度可以藉由連接部5605改變。第一顯示部5603中的影像可以根據連接部5605的第一外殼5601與第二外殼5602之間的角度進行切換。另外，也可以對第一顯示部5603和第二顯示部5604中的至少一個使用附加有位置輸入裝置的功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入裝置的功能。或者，也可以藉由在顯示裝置的像素部設置也稱為光電感測器的光電轉換元件來附加位置輸入裝置的功能。
圖10C是筆記本式個人電腦，其包括外殼5401、顯示部5402、鍵盤5403、指向裝置5404等。
圖10D是電冷藏冷凍箱，其包括外殼5301、冷藏室門5302、冷凍室門5303等。
圖10E是攝影機，其包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805、連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中，顯示部5803設置在第二外殼5802中。並且，第一外殼5801與第二外殼5802藉由連接部5806連接，第一外殼5801與第二外殼5802之間的角度可以藉由連接部5806改變。顯示部5803中的影像可以根據連接部5806的第一外殼5801與第二外殼5802之間的角度進行切換。
圖10F是一般的汽車，其包括車體5101、車輪5102、儀表板5103及燈5104等。
本實施例可以與其他實施例適當地組合而實 施。
100‧‧‧PLD
101‧‧‧PLD控制電路
102‧‧‧資料線驅動電路
103‧‧‧字線驅動電路
104‧‧‧邏輯陣列
105‧‧‧LE
106‧‧‧開關部
107‧‧‧組態記憶體
110‧‧‧記憶體電路
120‧‧‧電源控制電路

Claims (18)

  1. 一種可編程邏輯裝置的驅動方法，該可編程邏輯裝置包括設置有組態記憶體的邏輯元件並能夠停止或開始電源電壓的供應，其中，當進行組態的電源電壓的供應開始時，該可編程邏輯裝置依次轉換到如下狀態：不將組態資料設定在該組態記憶體中的第一狀態；使該組態記憶體初期化的第二狀態；以及能夠將該組態資料設定在該組態記憶體中的第三狀態，其中，當不進行組態的電源電壓的供應開始時，該可編程邏輯裝置依次轉換到如下狀態：不將該組態資料設定在該組態記憶體中的第四狀態；以及該第三狀態，並且其中，該第一狀態至該第四狀態藉由第一狀態信號及第二狀態信號的控制切換為任一個狀態。
  2. 根據申請專利範圍第1項之可編程邏輯裝置的驅動方法，其中，該第一狀態至該第四狀態的轉換根據該第一狀態信號及該第二狀態信號中的一個的變化來進行。
  3. 根據申請專利範圍第1項之可編程邏輯裝置的驅動方法，其中，在該第一狀態中該第一狀態信號具有第一位準且該第二狀態信號具有第二位準，在該第二狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第二位準，在該第三狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第一位準，在該第四狀態中該第一狀態信號具有該第一位準且該第二狀態信號具有該第一位 準。
  4. 根據申請專利範圍第1項之可編程邏輯裝置的驅動方法，其中，從該第一狀態至該第二狀態的轉換只改變該第一狀態信號來進行，其中，從該第二狀態至該第三狀態的轉換只改變該第二狀態信號來進行，並且其中，該第四狀態至該第三狀態的轉換只改變該第一狀態信號來進行。
  5. 根據申請專利範圍第1項之可編程邏輯裝置的驅動方法，其中，在對儲存有該組態資料的記憶體電路供應電源電壓之後開始進行組態的電源電壓的供應。
  6. 根據申請專利範圍第1項之可編程邏輯裝置的驅動方法，其中，當不進行組態的電源電壓的供應開始時，在停止對該可編程邏輯裝置的電源電壓的供應的期間對儲存有該組態資料的記憶體電路繼續供應電源電壓。
  7. 一種可編程邏輯裝置，包括：邏輯元件及開關部，該邏輯元件及該開關部都設置有組態記憶體並組態成能夠停止或開始電源電壓的供應，其中，當進行組態的電源電壓的供應開始時，該可編程邏輯裝置組態成依次轉換到如下狀態：不將組態資料設定在該組態記憶體中的第一狀態；使該組態記憶體初期化的第二狀態；以及能夠將該組態資料設定在該組態記憶體中的第三狀態，並且 其中，當不進行組態的電源電壓的供應開始時，該可編程邏輯裝置係組態成依次轉換到如下狀態：不將該組態資料設定在該組態記憶體中的第四狀態；以及該第三狀態。
  8. 根據申請專利範圍第7項之可編程邏輯裝置，其中，該第一狀態至該第四狀態藉由第一狀態信號及第二狀態信號的控制切換為任一個狀態。
  9. 根據申請專利範圍第8項之可編程邏輯裝置，其中，在該第一狀態中該第一狀態信號具有第一位準且該第二狀態信號具有第二位準，其中，在該第二狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第二位準，其中，在該第三狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第一位準，並且其中，在該第四狀態中該第一狀態信號具有該第一位準且該第二狀態信號具有該第一位準。
  10. 根據申請專利範圍第7項之可編程邏輯裝置，其中，該第一狀態至該第四狀態的轉換根據第一狀態信號及第二狀態信號中的一個的變化來進行。
  11. 根據申請專利範圍第7項之可編程邏輯裝置，其中，該組態記憶體包括具有氧化物半導體的電晶體。
  12. 一種半導體裝置，包括：儲存有組態資料的記憶體電路；藉由多個信號線電連接於該記憶體電路的可編程邏輯 裝置；以及組態成對該記憶體電路及該可編程邏輯裝置供應電源電壓且對該可編程邏輯裝置供應第一狀態信號及第二狀態信號的電源控制電路，其中，該可編程邏輯裝置包括邏輯元件及開關部，該邏輯元件及該開關部都設置有組態記憶體並組態成能夠停止或開始電源電壓的供應，其中，當進行組態的電源電壓的供應開始時，該可編程邏輯裝置係組態成依次轉換到如下狀態：不將該組態資料設定在該組態記憶體中的第一狀態；使該組態記憶體初期化的第二狀態；以及能夠將該組態資料設定在該組態記憶體中的第三狀態，並且其中，當不進行組態的電源電壓的供應開始時，該可編程邏輯裝置組態成依次轉換到如下狀態：不將該組態資料設定在該組態記憶體中的第四狀態；以及該第三狀態。
  13. 根據申請專利範圍第12項之半導體裝置，其中，藉由該第一狀態信號及該第二狀態信號的控制將該第一狀態至該第四狀態切換為該第一狀態至該第四狀態中的任一個。
  14. 根據申請專利範圍第12項之半導體裝置，其中，該第一狀態至該第四狀態的轉換根據該第一狀態信號及該第二狀態信號中的一個的變化來進行。
  15. 根據申請專利範圍第12項之半導體裝置，其中，在該第一狀態中該第一狀態信號具有第一位準 且該第二狀態信號具有第二位準，其中，在該第二狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第二位準，其中，在該第三狀態中該第一狀態信號具有該第二位準且該第二狀態信號具有該第一位準，並且其中，在該第四狀態中該第一狀態信號具有該第一位準且該第二狀態信號具有該第一位準。
  16. 根據申請專利範圍第12項之半導體裝置，其中，在對儲存有該組態資料的該記憶體電路供應電源電壓之後開始進行組態的電源電壓的供應。
  17. 根據申請專利範圍第12項之半導體裝置，其中，當不進行組態的電源電壓的供應開始時，在停止對該可編程邏輯裝置的電源電壓的供應的期間，電源電壓係組態成繼續供應至儲存有該組態資料的記憶體電路。
  18. 根據申請專利範圍第12項之半導體裝置，其中，該組態記憶體包括具有氧化物半導體的電晶體。
TW102136020A 2012-10-17 2013-10-04 可編程邏輯裝置及可編程邏輯裝置的驅動方法 TWI591966B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012230161 2012-10-17

Publications (2)

Publication Number Publication Date
TW201436467A TW201436467A (zh) 2014-09-16
TWI591966B true TWI591966B (zh) 2017-07-11

Family

ID=50474824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136020A TWI591966B (zh) 2012-10-17 2013-10-04 可編程邏輯裝置及可編程邏輯裝置的驅動方法

Country Status (3)

Country Link
US (1) US8952722B2 (zh)
JP (1) JP6158674B2 (zh)
TW (1) TWI591966B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611419B (zh) * 2012-12-24 2018-01-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
JP6272713B2 (ja) 2013-03-25 2018-01-31 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス及び半導体装置
JP6625328B2 (ja) 2014-03-06 2019-12-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6677449B2 (ja) 2014-03-13 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
KR20180081732A (ko) * 2015-11-13 2018-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
JP6917168B2 (ja) 2016-04-01 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
WO2018069787A1 (en) 2016-10-14 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, broadcasting system, and electronic device
US10348306B2 (en) 2017-03-09 2019-07-09 University Of Utah Research Foundation Resistive random access memory based multiplexers and field programmable gate arrays
US10992299B1 (en) * 2020-03-09 2021-04-27 Gowin Semiconductor Corporation Method and system for providing word addressable nonvolatile memory in a programmable logic device
CN113870926B (zh) * 2021-09-29 2025-07-25 深圳大普微电子股份有限公司 一种驱动信号生成方法、装置、设备及可读存储介质

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3106998B2 (ja) 1997-04-11 2000-11-06 日本電気株式会社 メモリ付加型プログラマブルロジックｌｓｉ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP4892970B2 (ja) * 2005-12-27 2012-03-07 富士ゼロックス株式会社 電子回路及びプログラマブル論理デバイスの使用方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7863930B2 (en) * 2007-11-13 2011-01-04 Panasonic Corporation Programmable device, control method of device and information processing system
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5336205B2 (ja) * 2009-01-14 2013-11-06 ローム株式会社 プログラマブルロジックデバイスを用いた信号処理回路
JP2010177897A (ja) * 2009-01-28 2010-08-12 Yokogawa Electric Corp Ｆｐｇａのコンフィギュレーション回路
MY160598A (en) 2010-01-20 2017-03-15 Semiconductor Energy Lab Semiconductor device
CN107316865B (zh) 2011-05-16 2021-02-02 株式会社半导体能源研究所 可编程逻辑装置
TWI571058B (zh) 2011-05-18 2017-02-11 半導體能源研究所股份有限公司 半導體裝置與驅動半導體裝置之方法
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
JP5820336B2 (ja) 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
JP6125850B2 (ja) 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8975917B2 (en) * 2012-03-01 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device

Also Published As

Publication number Publication date
US8952722B2 (en) 2015-02-10
TW201436467A (zh) 2014-09-16
JP2014099843A (ja) 2014-05-29
JP6158674B2 (ja) 2017-07-05
US20140103958A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
TWI591966B (zh) 可編程邏輯裝置及可編程邏輯裝置的驅動方法
US9761281B2 (en) Semiconductor device
US9337843B2 (en) Programmable logic device and semiconductor device
US11636819B2 (en) Display device
JP4970552B2 (ja) 補助容量配線駆動回路および表示装置
JP6352070B2 (ja) 半導体装置
US9379713B2 (en) Data processing device and driving method thereof
JP2020127201A (ja) 半導体装置
JP2019090927A (ja) 走査信号線駆動回路およびそれを備えた表示装置
JP6656811B2 (ja) 半導体装置
JP2020021530A (ja) 記憶装置
US9143118B2 (en) Semiconductor memory device with power interruption detection and reset circuit
US11854587B2 (en) Low power wake up for memory
CN113848768A (zh) 功率门控控制电路及包括功率门控控制电路的半导体装置
JP2019047405A (ja) 半導体装置、電子部品、および電子機器
JP2010192038A (ja) ラッチ回路及びデータの読み出し方法
JP2001066637A (ja) 集積型空間光変調器およびその駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees