TWI590431B - 晶片封裝體及其製作方法 - Google Patents

Description

晶片封裝體及其製作方法

本發明是有關一種晶片封裝體及一種晶片封裝體的製作方法。

習知在製作影像感測器的晶片封裝體時，會以透光片設置於半導體晶圓(wafer)的表面，並藉由間隔元件(dam)使透光片與晶圓相隔一間距。

接著，可透過蝕刻製程於晶圓形成矽穿孔(Through Silicon Via；TSV)，並在晶圓上形成導電層，使導電層可連接矽穿孔中的焊墊。之後，利用刀具縱向切割晶圓與透光片，以形成複數個影像感測器。

然而，習知的晶圓與透光片係由刀具切割，晶圓需預留被刀具切割的區域。如此一來，刀具切割晶圓與透光片後，晶圓被切割的邊緣與矽穿孔間的距離大，會導致晶片封裝體的封裝體積難以縮小，且矽穿孔的型式會受到挶限。此外，透過刀具切割晶圓易造成晶片封裝體的強度與可靠度降低，容易漏電。

本發明之一技術態樣為一種晶片封裝體。

根據本發明一實施方式，一種晶片封裝體包含透光基板、晶片與間隔元件。晶片具有焊墊、鏤空區、溝槽及相對的第一表面與第二表面。焊墊位於第一表面且從鏤空區裸露。鏤空區位於溝槽之一側，且鏤空區選擇性地連通於溝槽。間隔元件位於透光基板與晶片之第一表面之間，且間隔元件覆蓋鏤空區與溝槽。

在本發明一實施方式中，上述當鏤空區未連通溝槽時，晶片具有圍繞鏤空區的至少一側壁。

在本發明一實施方式中，上述側壁的俯視形狀包含方形、長條形、圓形、橢圓形或上述之組合。

在本發明一實施方式中，上述側壁的高度小於或等於第一表面與第二表面之間的距離。

在本發明一實施方式中，上述當鏤空區連通溝槽時，晶片具有朝向鏤空區的至少一側壁。側壁的俯視形狀包含U型、半圓形、半橢圓形或上述之組合，且鏤空區具有朝向溝槽的開口。

在本發明一實施方式中，上述晶片封裝體更包含絕緣層。絕緣層位於晶片之第二表面上及晶片朝向鏤空區的側壁上。

在本發明一實施方式中，上述晶片封裝體更包含重佈線層。重佈線層位於絕緣層上，且重佈線層電性連接焊墊。

在本發明一實施方式中，上述晶片封裝體更包含保護層。保護層位於重佈線層上，且位於鏤空區與溝槽中。

在本發明一實施方式中，上述保護層具有開口，且重佈線層從開口裸露。晶片封裝體更包含導電凸部。導電凸部位於開口中的重佈線層上。

本發明之另一技術態樣為一種晶片封裝體的製作方法。

根據本發明一實施方式，一種晶片封裝體的製作方法包含下列步驟。(a)接合透光基板於晶圓的第一表面上，使位於透光基板與晶圓之間的間隔元件覆蓋晶圓的焊墊。(b)蝕刻晶圓相對第一表面的第二表面，使晶圓同步形成選擇性連通的鏤空區與溝槽。(c)蝕刻焊墊上的第一絕緣層，使焊墊從鏤空區裸露。

在本發明一實施方式中，上述當鏤空區未連通溝槽時，步驟(b)包含於晶圓形成圍繞鏤空區的至少一側壁，且側壁的俯視形狀包含方形、長條形、圓形、橢圓形或上述之組合。

在本發明一實施方式中，上述步驟(b)包含形成高度小於或等於第一表面與第二表面之間的距離的側壁。

在本發明一實施方式中，上述當鏤空區連通溝槽時，步驟(b)包含於晶圓形成朝向鏤空區的至少一側壁，側壁的俯視形狀包含U型、半圓形、半橢圓形或上述之組合，且鏤空區具有朝向溝槽的開口。

在本發明一實施方式中，上述晶片封裝體的製作方 法更包含形成第二絕緣層於晶圓之第二表面上及晶圓朝向鏤空區的側壁上。

在本發明一實施方式中，上述晶片封裝體的製作方法更包含形成重佈線層於第二絕緣層與焊墊上。

在本發明一實施方式中，上述晶片封裝體的製作方法更包含形成保護層於重佈線層上及鏤空區與溝槽中。

在本發明一實施方式中，上述晶片封裝體的製作方法更包含在保護層形成開口。形成導電凸部於開口中的重佈線層上。

在本發明一實施方式中，上述晶片封裝體的製作方法更包含沿溝槽縱向切割保護層、間隔元件與透光基板，以形成複數個晶片封裝體。

在本發明上述實施方式中，晶圓的鏤空區與溝槽係以蝕刻的方式同步形成，因此鏤空區與溝槽可透過製程控制而選擇性連通。如此一來，鏤空區與溝槽間的距離得以縮小，且鏤空區可透過蝕刻製程而具有多種型式的變化。此外，因晶圓不經刀具切割，因此可提升晶片封裝體的強度與可靠度，且不易漏電。

100‧‧‧半導體結構

100a~100i‧‧‧半導體結構

102a‧‧‧晶片封裝體

110‧‧‧透光基板

120‧‧‧晶圓(晶片)

121‧‧‧鏤空區

122‧‧‧第一表面

123‧‧‧溝槽

124‧‧‧第二表面

125‧‧‧開口

126‧‧‧焊墊

127‧‧‧側壁

130‧‧‧間隔元件

140‧‧‧第一絕緣層

150‧‧‧第二絕緣層

160‧‧‧重佈線層

162‧‧‧金屬層

164‧‧‧金屬層

170‧‧‧保護層

172‧‧‧開口

180‧‧‧導電凸部

H1‧‧‧高度

H2‧‧‧距離

H3‧‧‧高度

L‧‧‧虛線

W1~W4‧‧‧寬度

S1~S3‧‧‧步驟

第1圖繪示根據本發明一實施方式之晶片封裝體的製作方法的流程圖。

第2圖繪示根據本發明一實施方式之透光基板與晶圓 接合後的剖面圖。

第3圖繪示第2圖之晶圓形成連通的鏤空區與溝槽後的剖面圖。

第4圖繪示第3圖之焊墊上的第一絕緣層蝕刻後的剖面圖。

第5圖繪示第4圖從晶圓的第二表面看的立體圖。

第6圖繪示第4圖的另一實施方式。

第7圖繪示第6圖從晶圓的第二表面看的立體圖。

第8圖繪示第4圖之晶圓上形成第二絕緣層後的剖面圖。

第9圖繪示第8圖之第二絕緣層與焊墊上形成重佈線層及保護層後的剖面圖。

第10圖繪示第9圖之重佈線層上形成導電凸部後的剖面圖。

第11A~11C圖繪示第5圖之半導體結構的其他實施方式。

第12A~12D圖繪示第7圖之半導體結構的其他實施方式。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上 的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1圖繪示根據本發明一實施方式之晶片封裝體的製作方法的流程圖。首先在步驟S1中，接合透光基板於晶圓的第一表面上，使位於透光基板與晶圓之間的間隔元件覆蓋晶圓的焊墊。接著在步驟S2中，蝕刻晶圓相對第一表面的第二表面，使晶圓同步形成選擇性連通的鏤空區與溝槽。之後在步驟S3中，蝕刻焊墊上的第一絕緣層，使焊墊從鏤空區裸露。

在以下敘述中，將敘述上述晶片封裝體之製造方法的各步驟。

第2圖繪示根據本發明一實施方式之透光基板110與晶圓120接合後的剖面圖。首先，可將透光基板110接合於晶圓120的第一表面122上，使位於透光基板110與晶圓120之間的間隔元件130覆蓋晶圓120的焊墊126。在透光基板110與晶圓120接合前，間隔元件130可設置於透光基板110或晶圓120上，依設計者需求而定。在本實施方式中，晶圓120的材質可以包含矽，例如尚未經切割製程的矽晶圓(silicon wafer)，可用來製作影像感測晶片。焊墊126的材質可以包含鋁。透光基板110的材質可以包含玻璃、塑膠或壓克力。然而，上述材料並不用以限制本發明。

第3圖繪示第2圖之晶圓120形成連通的鏤空區121與溝槽123後的剖面圖。同時參閱第2圖與第3圖，待 透光基板110與晶圓120接合後，可蝕刻晶圓120相對第一表面122的第二表面124，使晶圓120同步形成選擇性連通的鏤空區121與溝槽123。其中，晶圓120的鏤空區121意指用來裸露焊墊126的區域，例如第3圖焊墊126正下方的區域；晶圓120的溝槽123意指在後續切割製程中，可供刀具切割間隔元件130與透光基板110的區域。在本實施方式中，鏤空區121與溝槽123是連通的，但在其他實施方式中，鏤空區121與溝槽123也可以是不連通的、隔開的，如第6圖所示。

第4圖繪示第3圖之焊墊126上的第一絕緣層140蝕刻後的剖面圖。同時參閱第3圖與第4圖，待晶圓120形成連通的鏤空區121與溝槽123後，可蝕刻焊墊126上的第一絕緣層140，使焊墊126從鏤空區121裸露。如此一來，便可得到半導體結構100a。半導體結構100a包含透光基板110、晶圓120與間隔元件130。晶圓120具有焊墊126、鏤空區121、溝槽123及相對的第一表面122與第二表面124。焊墊126位於第一表面122且從鏤空區121裸露。鏤空區121位於溝槽123之一側，且鏤空區121選擇性地連通於溝槽123。間隔元件130位於透光基板110與晶圓120之第一表面122之間，且間隔元件130覆蓋鏤空區121與溝槽123。

第5圖繪示第4圖從晶圓120的第二表面124看的立體圖。同時參閱第4圖與第5圖，當蝕刻晶圓120而形成連通的鏤空區121與溝槽123時，可於晶圓120形成朝 向鏤空區121的至少一側壁127。側壁127的俯視形狀可以包含U型、半圓形、半橢圓形或上述之組合。在本實施方式中，側壁127的俯視形狀為U型。鏤空區121具有朝向溝槽123的開口125，使焊墊126的位置較為接近溝槽123，可提升半導體結構100a的微小化設計。

由於晶圓120的鏤空區121與溝槽123係以蝕刻的方式同步形成，因此鏤空區121與溝槽123可透過製程控制而選擇性連通。如此一來，鏤空區121與溝槽123間的距離得以縮小，且鏤空區121可透過蝕刻製程而具有多種型式的變化。此外，因鏤空區121與溝槽123間的距離縮小，位於鏤空區121與溝槽123外之晶圓120線路設計的空間得以變大，使線路安排更具彈性。

第6圖繪示第4圖的另一實施方式。第7圖繪示第6圖從晶圓120的第二表面124看的立體圖。同時參閱第6圖與第7圖，半導體結構100b包含透光基板110、晶圓120與間隔元件130。與第4圖、第5圖實施方式不同的地方在於：鏤空區121不連通於溝槽123。當蝕刻晶圓120而形成不連通的鏤空區121與溝槽123時，會於晶圓120形成圍繞鏤空區121的至少一側壁127，且側壁127的俯視形狀可以包含方形、長條形、圓形、橢圓形或上述之組合。在本實施方式中，側壁127的俯視形狀為方形，且側壁127的高度H1大致等於第一表面122與第二表面124之間的距離H2。

由於第4圖與第6圖的後續製程雷同，因此在以下 敘述中僅以第4圖的半導體結構100a作說明。

第8圖繪示第4圖之晶圓120上形成第二絕緣層150後的剖面圖。同時參閱第4圖與第8圖，待焊墊126從鏤空區121裸露後，可形成第二絕緣層150於晶圓120之第二表面124上及晶圓120朝向鏤空區121的側壁127上。

第9圖繪示第8圖之第二絕緣層150與焊墊126上形成重佈線層160及保護層170後的剖面圖。同時參閱第8圖與第9圖，待第二絕緣層150形成於晶圓120上後，可形成重佈線層160於第二絕緣層150與焊墊126上，使重佈線層160電性連接焊墊126。重佈線層160可包含金屬層162、164。其中，金屬層162為鋁時，金屬層164可以為金。又或者，金屬層162為鈦時，金屬層164可以為銅，鈦可由濺鍍(sputter)的方式形成，銅可由電鍍(plating)的方式形成。待重佈線層160形成於第二絕緣層150與焊墊126上後，可形成保護層170於重佈線層160上及鏤空區121與溝槽123中，並將保護層170圖案化而形成開口172，使重佈線層160從開口172裸露。

第10圖繪示第9圖之重佈線層160上形成導電凸部180後的剖面圖。同時參閱第9圖與第10圖，待保護層170形成開口172後，可形成導電凸部180於開口172中的重佈線層160上，使導電凸部180可透過重佈線層160而與焊墊126電性連接。導電凸部180可以為錫球，其形狀與材質並不用以限制本發明。

待導電凸部180形成於重佈線層160上後，可沿溝槽123(例如沿虛線L)縱向切割保護層170、間隔元件130與透光基板110，使第9圖的半導體結構100a被分割而形成複數個晶片封裝體102a。晶片封裝體102a可以為影像感測晶片，例如CMOS元件，但並不用以限制本發明。由於半導體結構100a的晶圓120不經刀具切割，因此可提升晶片封裝體102a的強度與可靠度，且不易漏電。

由於晶片封裝體102a為半導體結構100a切割後的一部分，因此晶片封裝體102a具有與半導體結構100a相同的結構。晶片封裝體102a包含透光基板110、晶片120與間隔元件130。晶片120意指第9圖之晶圓120分離後的其中一片。晶片120具有焊墊126、鏤空區121、溝槽123及相對的第一表面122與第二表面124。焊墊126位於第一表面122且從鏤空區121裸露。鏤空區121位於溝槽123之一側，且鏤空區121選擇性地連通於溝槽123。間隔元件130位於透光基板110與晶片120之第一表面122之間，且間隔元件130覆蓋鏤空區121與溝槽123。在本實施方式中，鏤空區121與溝槽123是連通的。

此外，第二絕緣層150、重佈線層160、保護層170與導電凸部180亦可形成於第6圖的半導體結構100b。也就是說，在第9圖的結構中，可將第4圖的半導體結構100a用第6圖的半導體結構100b替換。當沿溝槽123縱向切割間隔元件130與透光基板110後，便可得到另一實施方式的晶片封裝體，且此晶片封裝體的鏤空區121與溝槽123 是不連通的。

應瞭解到，已敘述過的元件連接關係與材料將不再重複贅述。在以下敘述中，將敘述其他型式的半導體結構。由於半導體結構沿溝槽切割後可形成複數個晶片封裝體，因此第5圖、第7圖、第11A~11C圖與第12A~12D圖的半導體結構可視為至少兩個相連接的晶片封裝體。也就是說，每一晶片封裝體具有與半導體結構相同的結構特徵，且每一晶片封裝體的晶片也會具有與半導體結構的晶圓相同的結構特徵，合先敘明。

第11A~11C圖繪示第5圖之半導體結構100a的其他實施方式。第11A圖的半導體結構100c與第5圖的半導體結構100a不同的地方在於：第11A圖之晶圓120朝向鏤空區121之側壁127的俯視形狀為半圓形。

第11B圖的半導體結構100d與第5圖的半導體結構100a不同的地方在於：第11B圖相鄰兩鏤空區121之間的側壁127寬度W1小於第5圖相鄰兩鏤空區121之間的側壁127寬度W2。因此第11B圖相鄰兩焊墊126較為接近，可提升線路的密度。

第11C圖的半導體結構100e與第5圖的半導體結構100a不同的地方在於：第11C圖之晶圓120朝向鏤空區121之側壁127的俯視形狀包含半圓形與半橢圓形。在本實施方式中，溝槽123右側的側壁127可隔開不同訊號的焊墊126。

第12A~12D圖繪示第7圖之半導體結構100b的其 他實施方式。第12A圖的半導體結構100f與第7圖的半導體結構100b不同的地方在於：第12A圖晶圓120之側壁127的高度H3小於第7圖晶圓120之側壁127的高度H1(即第6圖第一表面122與第二表面124之間的距離H2)。此外，第12A圖鏤空區121與溝槽123之間的側壁127寬度小於第7圖鏤空區121與溝槽123之間的側壁127寬度W3，使得第12A圖的焊墊126較為接近溝槽123，可增加晶圓120線路設計的空間。

第12B圖的半導體結構100g與第7圖的半導體結構100b不同的地方在於：第12B圖之晶圓120朝向鏤空區121之側壁127的俯視形狀為圓形。

第12C圖的半導體結構100h與第7圖的半導體結構100b不同的地方在於：第12C圖相鄰兩鏤空區121之間的側壁127寬度小於第7圖相鄰兩鏤空區121之間的側壁127寬度W4。因此第12C圖相鄰兩焊墊126較為接近，可提升線路的密度。

第12D圖的半導體結構100i與第7圖的半導體結構100b不同的地方在於：第12D圖之晶圓120朝向鏤空區121之側壁127的俯視形狀包含圓形與橢圓形。在本實施方式中，溝槽123右側的側壁127可隔開不同訊號的焊墊126。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S1‧‧‧步驟

S2‧‧‧步驟

S3‧‧‧步驟

Claims (14)

1. 一種晶片封裝體，包含：一透光基板；一晶片，具有一焊墊、一鏤空區、一溝槽及相對的一第一表面與一第二表面，其中該焊墊位於該第一表面且從該鏤空區裸露，該鏤空區位於該溝槽之一側，該鏤空區未連通於該溝槽，且該晶片具有圍繞該鏤空區的至少一側壁；以及一間隔元件，位於該透光基板與該晶片之該第一表面之間，且該間隔元件覆蓋該鏤空區與該溝槽。
2. 如請求項1所述之晶片封裝體，其中該側壁的俯視形狀包含方形、長條形、圓形、橢圓形或上述之組合。
3. 如請求項1所述之晶片封裝體，其中該側壁的高度小於或等於該第一表面與該第二表面之間的距離。
4. 如請求項1所述之晶片封裝體，更包含：一絕緣層，位於該晶片之該第二表面上及該晶片朝向該鏤空區的一側壁上。
5. 如請求項4所述之晶片封裝體，更包含：一重佈線層，位於該絕緣層上，且該重佈線層電性連接該焊墊。
6. 如請求項5所述之晶片封裝體，更包含：一保護層，位於該重佈線層上，且位於該鏤空區與該溝槽中。
7. 如請求項6所述之晶片封裝體，其中該保護層具有一開口，且該重佈線層從該開口裸露，該晶片封裝體更包含：一導電凸部，位於該開口中的該重佈線層上。
8. 一種晶片封裝體的製作方法，包含：(a)接合一透光基板於一晶圓的一第一表面上，使位於該透光基板與該晶圓之間的一間隔元件覆蓋該晶圓的一焊墊；(b)蝕刻該晶圓相對該第一表面的一第二表面，使該晶圓同步形成未連通的一鏤空區與一溝槽，且該步驟(b)包含：於該晶圓形成圍繞該鏤空區的至少一側壁，其中該側壁的俯視形狀包含方形、長條形、圓形、橢圓形或上述之組合；以及(c)蝕刻該焊墊上的一第一絕緣層，使該焊墊從該鏤空區裸露。
9. 如請求項8所述之晶片封裝體的製作方法，其中該 步驟(b)包含：形成高度小於或等於該第一表面與該第二表面之間的距離的該側壁。
10. 如請求項8所述之晶片封裝體的製作方法，更包含：形成一第二絕緣層於該晶圓之該第二表面上及該晶圓朝向該鏤空區的一側壁上。
11. 如請求項10所述之晶片封裝體的製作方法，更包含：形成一重佈線層於該第二絕緣層與該焊墊上。
12. 如請求項11所述之晶片封裝體的製作方法，更包含：形成一保護層於該重佈線層上及該鏤空區與該溝槽中。
13. 如請求項12所述之晶片封裝體的製作方法，更包含：在該保護層形成一開口；以及形成一導電凸部於該開口中的該重佈線層上。
14. 如請求項12所述之晶片封裝體的製作方法，更包 含：沿該溝槽縱向切割該保護層、該間隔元件與該透光基板，以形成複數個該晶片封裝體。