[go: up one dir, main page]

TWI589198B - 主動元件電路基板 - Google Patents

主動元件電路基板 Download PDF

Info

Publication number
TWI589198B
TWI589198B TW103137592A TW103137592A TWI589198B TW I589198 B TWI589198 B TW I589198B TW 103137592 A TW103137592 A TW 103137592A TW 103137592 A TW103137592 A TW 103137592A TW I589198 B TWI589198 B TW I589198B
Authority
TW
Taiwan
Prior art keywords
active
active component
layer
circuit substrate
source
Prior art date
Application number
TW103137592A
Other languages
English (en)
Other versions
TW201616929A (zh
Inventor
徐振航
余宗瑋
許毓麟
辛哲宏
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW103137592A priority Critical patent/TWI589198B/zh
Priority to CN201410727677.5A priority patent/CN105552082B/zh
Priority to US14/819,434 priority patent/US20160126356A1/en
Publication of TW201616929A publication Critical patent/TW201616929A/zh
Application granted granted Critical
Publication of TWI589198B publication Critical patent/TWI589198B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

主動元件電路基板
本發明是有關於一種電路基板，且特別是有關於一種主動元件電路基板。
習知的主動元件電路基板多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為切換元件。然而，隨著科技的演進，已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體，具有更高的遷移率(mobility)，且相較於低溫多晶矽薄膜電晶體更具有較佳的臨界電壓(threshold voltage，Vth)均勻性。因此，氧化物半導體薄膜電晶體有潛力成為下一代主動元件電路基板之關鍵元件。惟目前受限於大面積的黃光能力，氧化物半導體薄膜電晶體仍無法積集化，以致於其應用範疇受到局限，例如無法應用於邏輯元件。
本發明提供一種主動元件電路基板，其可提供積集化的主動元件。
本發明的一種主動元件電路基板，其包括基板、多個主動元件以及第一平坦層。主動元件設置在基板上。各主動元件包括閘極、通道層、源極以及汲極。通道層與閘極堆疊設置。源極以及汲極設置在通道層上且位於通道層的相對兩側，以定義出通道層的通道區。第一平坦層設置在基板上，其中主動元件包括至少一第一主動元件以及至少一第二主動元件。第一主動元件設置在第一平坦層與基板之間，且第一平坦層設置在第一主動元件與第二主動元件之間。第一主動元件的通道區與第二主動元件的通道區在平行基板的方向上的最小直線距離大於或等於5μm。
在本發明的一實施例中，上述的各主動元件的通道層為氧化物半導體層。
在本發明的一實施例中，上述的第一平坦層為有機材料層、矽基材料層、有機材料與矽基材料的混合層或上述至少兩者的堆疊層。
在本發明的一實施例中，上述的第一平坦層的厚度為0.5μm至5μm。
在本發明的一實施例中，上述的第一平坦層包括至少一貫孔，且第二主動元件透過該貫孔與第一主動元件電性連接。
在本發明的一實施例中，上述的至少一第二主動元件透過第一平坦層與至少一第一主動元件電性絕緣。
在本發明的一實施例中，上述的主動元件電路基板更包括第一保護層，其中第二主動元件設置在第一保護層與第一平坦 層之間。
在本發明的一實施例中，上述的第一保護層為無機材料層。
在本發明的一實施例中，上述的主動元件電路基板更包括第二平坦層，其中第一保護層設置在第二主動元件與第二平坦層之間。
在本發明的一實施例中，上述的主動元件電路基板更包括第二保護層。第二保護層設置在第一平坦層與第一主動元件之間。
在本發明的一實施例中，上述的第一主動元件的源極與汲極的排列方向以及第二主動元件的源極與汲極的排列方向分別垂直於第一主動元件與第二主動元件的排列方向。
在本發明的一實施例中，上述的第一主動元件的源極與汲極的排列方向以及第二主動元件的源極與汲極的排列方向分別平行於第一主動元件與第二主動元件的排列方向。
在本發明的一實施例中，上述的第一主動元件的源極與汲極的排列方向以及第二主動元件的源極與汲極的排列方向分別不平行且不垂直於第一主動元件與第二主動元件的排列方向。
基於上述，本發明實施例的主動元件電路基板藉由將第一、第二主動元件設置在第一平坦層的相對兩側，以利主動元件積集化。此外，在積極化的同時，藉由控制第二主動元件與第一主動元件之間的最小水平距離，可確保第二主動元件形成在第一 平坦層相對平坦的區域上，而有助於提升第二主動元件的信賴性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300、400‧‧‧主動元件電路基板
110‧‧‧基板
120‧‧‧主動元件
122‧‧‧第一主動元件
124‧‧‧第二主動元件
130、130A、130B‧‧‧第一平坦層
140‧‧‧第一保護層
150‧‧‧第二保護層
160‧‧‧第二平坦層
A‧‧‧通道區
CH‧‧‧通道層
D‧‧‧最小直線距離
D1、D2、D3‧‧‧方向
DE‧‧‧汲極
GE‧‧‧閘極
GI‧‧‧閘絕緣層
O1、O2‧‧‧貫孔
SE‧‧‧源極
圖1是依照本發明的第一實施例的一種主動元件電路基板的剖面示意圖。
圖2A至圖2C是圖1中的通道層、源極以及汲極的相對設置關係的三種實施型態的上視示意圖。
圖3A至圖3C是圖1中第一主動元件與第二主動元件的相對設置關係的三種實施型態的上視示意圖。
圖4至圖6是依照本發明的第二實施例至第四實施例的主動元件電路基板的剖面示意圖。
圖1是依照本發明的第一實施例的一種主動元件電路基板的剖面示意圖。圖2A至圖2C是圖1中的通道層、源極以及汲極的相對設置關係的三種實施型態的上視示意圖。圖3A至圖3C是圖1中第一主動元件與第二主動元件的相對設置關係的三種實施型態的上視示意圖。請先參照圖1，主動元件電路基板100包括基板110、多個主動元件120以及第一平坦層130。
主動元件120設置在基板110上。各主動元件120包括閘極GE、通道層CH、源極SE以及汲極DE。在本實施例中，各主動元件120例如為一底閘極薄膜電晶體。具體地，通道層CH與閘極GE堆疊設置，且通道層CH例如是位於閘極GE的上方。通道層CH可以是氧化物半導體層，如氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO)，但不限於此。各主動元件120可進一步包括閘絕緣層GI設置在通道層CH與閘極GE之間，以將通道層CH與閘極GE分隔開來。
源極SE以及汲極DE設置在通道層CH上且位於通道層CH的相對兩側，以定義出通道層CH的通道區A。如圖2A至圖2C所示，通道區A的面積即源極SE與汲極DE接觸於通道層CH的邊界之間的通道層CH的面積。在主動元件通電後，通道區A為通道層CH提供載子移動的區域。
請再參照圖1，第一平坦層130設置在基板110上。依據主動元件120與第一平坦層130相對設置關係的不同，主動元件120可劃分成第一主動元件122以及第二主動元件124，其中第一主動元件122設置在第一平坦層130與基板110之間，且第一平坦層130設置在第一主動元件122與第二主動元件124之間。在本實施例中，主動元件120包括一個第一主動元件122以及一個第二主動元件124，但本發明不用以限定第一主動元件122以及第二主動元件124的數量。在另一實施例中，第一主動元件122以及第二主動元件124各自的數量也可以是一個以上。
第一平坦層130的設置除了可用以保護第一主動元件122之外，還可提供第二主動元件124平坦的承載面。舉例，第一平坦層130可以為有機材料層、矽基材料層、有機材料與矽基材料的混合層或上述至少兩者的堆疊層。此外，第一平坦層130的厚度例如為0.5μm至5μm。
相較於將所有的主動元件120設置在同一平面上(如基板110上)，本實施例藉由將主動元件120堆疊於基板110上，可使主動元件120積集化，減少基板110設置主動元件120所需的空間，從而提升主動元件120的應用範疇，例如作為類比或邏輯元件。
此外，本實施例採用氧化物半導體層作為主動元件120的通道層CH，除了可使主動元件120具有良好的元件特性表現(高遷移率)之外，還可降低通道層CH所需的製程溫度。因此，基板110除了可選擇溫度耐受力相對高的玻璃基板之外，還可選擇溫度耐受力相對低的塑膠基板。由於塑膠基板具有優異的撓曲能力，因此可增加主動元件電路基板100的應用範疇。
在主動元件電路基板100的實際製程中，基板110上高低落差劇烈處有可能影響到第一平坦層130平坦化的能力，例如第一平坦層130對應第一主動元件122的所在處可能相對隆起。如此，可能影響到設置在第一平坦層130上的第二主動元件124的元件特性表現或信賴性。有鑑於此，本實施例藉由調變第一主動元件122的通道區A與第二主動元件124的通道區A在平行基 板110的方向上的最小直線距離D，使最小直線距離D大於或等於5μm，以確保第二主動元件124形成在第一平坦層130相對平坦的區域上。
如圖3A所示，當第一主動元件122的源極SE與汲極DE的排列方向(如方向D1)以及第二主動元件124的源極SE與汲極DE的排列方向(如方向D1)分別垂直於第一主動元件122與第二主動元件124的排列方向(如方向D2)時，最小直線距離D為第一主動元件122的通道區A靠近第二主動元件124的側邊至第二主動元件124的通道區A靠近第一主動元件122的側邊的距離。
如圖3B所示，當第一主動元件122的源極SE與汲極DE的排列方向(如方向D1)以及第二主動元件124的源極SE與汲極DE的排列方向(如方向D1)分別平行於第一主動元件122與第二主動元件124的排列方向(如方向D1)時，最小直線距離D為第一主動元件122的通道區A靠近第二主動元件124的側邊至第二主動元件124的通道區A靠近第一主動元件122的側邊的距離。
如圖3C所示，當第一主動元件122的源極SE與汲極DE的排列方向(如方向D1)以及第二主動元件124的源極SE與汲極DE的排列方向(如方向D1)分別不平行且不垂直於第一主動元件122與第二主動元件124的排列方向(如方向D3)時，最小直線距離D為第一主動元件122的通道區A靠近第二主動元件124的端點至第二主動元件124的通道區A靠近第一主動元件122的端點的距離。隨著各主動元件(包括第一主動元件122與第二主動元件 124)的源極SE與汲極DE的排列方式的不同，或是相鄰的第一主動元件122與第二主動元件124之間的排列方式的不同，皆有可能影響最小直線距離D的定義方式，圖3A至圖3C僅示意性表示出三種實施型態，但不用以限定本發明。
由於各主動元件120的通道層CH的所在處為主動元件120與基板110之間高低落差最為劇烈處，因此本實施例以縱向上錯位的方式將第一主動元件122與第二主動元件124堆疊於基板110上，且透過最小直線距離D的設計避免第一主動元件122的通道層CH與第二主動元件124的通道層CH於基板110上的正投影完全重合。如此，可避免第二主動元件124形成在第一平坦層130上相對隆起的區域，且確保第二主動元件124形成在第一平坦層130相對平坦的區域上，而有助於提升第二主動元件124的信賴性。
另外，本實施例的主動元件電路基板100可進一步包括第一保護層140。第一保護層140覆蓋第二主動元件124，使第二主動元件124設置在第一保護層140與第一平坦層130之間，以提升主動元件電路基板100的信賴性，降低外在環境(如水氣或氧氣)對於主動元件電路基板100(如第二主動元件124以及第一主動元件122)的負面影響。舉例而言，第一保護層140可以為無機材料層，如氧化矽層、氮化矽層或兩者的堆疊層等。
圖1僅為主動元件電路基板的其中一種實施型態，而不用以限定本發明。以下以圖4至圖6說明主動元件電路基板的其 他種可實施的型態。圖4至圖6是依照本發明的第二實施例至第四實施例的主動元件電路基板的剖面示意圖。請先參照圖4，主動元件電路基板200大致相同於圖1的主動元件電路基板100，且相同的元件以相同的符號表示，於此不再贅述這些元件的相對設置關係及其功效。主動元件電路基板200與主動元件電路基板100的主要差異在於，主動元件電路基板200進一步包括第二保護層150。第二保護層150設置在第一平坦層130A與第一主動元件122之間，且例如為一連續膜層，以整面覆蓋第一主動元件122，而第一平坦層130A設置在第二保護層150上。換言之，本實施例的第一平坦層130A未與第一主動元件122直接接觸。第二保護層150亦例如為無機材料層，以進一步降低外在環境(如水氣或氧氣)對於主動元件電路基板200的負面影響。
請參照圖5，主動元件電路基板300大致相同於圖4的主動元件電路基板200，且相同的元件以相同的符號表示，於此不再贅述這些元件的相對設置關係及其功效。主動元件電路基板300與主動元件電路基板200的主要差異在於，主動元件電路基板300更包括第二平坦層160，其中第一保護層140設置在第二主動元件124與第二平坦層160之間。第二平坦層160的材質可選自第一平坦層130A的材質。在另一實施例中，亦可僅設置第二平坦層160，並省略第一保護層140。
請參照圖6，主動元件電路基板400大致相同於圖1的主動元件電路基板100，且相同的元件以相同的符號表示，於此不再 贅述這些元件的相對設置關係及其功效。主動元件電路基板400與主動元件電路基板100的主要差異在於，主動元件電路基板100的第二主動元件124透過第一平坦層130與第一主動元件122電性絕緣，而主動元件電路基板400的第一平坦層130B包括至少一貫孔O1，且第二主動元件124透過貫孔O1與第一主動元件124電性連接。進一步而言，第二主動元件124的閘絕緣層GI對應貫孔O1形成與貫孔O1連通的貫孔O2，且第二主動元件124的源極SE透過貫孔O1以及貫孔O2而與第一主動元件122的汲極DE接觸。在圖4至圖6的實施例中，亦可透過最小水平距離D的設計，以確保第二主動元件124形成在第一平坦層130A、130B相對平坦的區域上，從而有助於提升第二主動元件124的信賴性。
綜上所述，本發明實施例的主動元件電路基板藉由將第一、第二主動元件設置在第一平坦層的相對兩側，以利主動元件積集化。此外，在積極化的同時，藉由控制第二主動元件與第一主動元件之間的最小水平距離，以確保第二主動元件形成在第一平坦層相對平坦的區域上，而有助於提升第二主動元件的信賴性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧主動元件電路基板
110‧‧‧基板
120‧‧‧主動元件
122‧‧‧第一主動元件
124‧‧‧第二主動元件
130‧‧‧第一平坦層
140‧‧‧第一保護層
A‧‧‧通道區
CH‧‧‧通道層
D‧‧‧最小直線距離
DE‧‧‧汲極
GE‧‧‧閘極
GI‧‧‧閘絕緣層
SE‧‧‧源極

Claims (13)

  1. 一種主動元件電路基板，包括：一基板；多個主動元件，設置在該基板上，各該主動元件包括一閘極、一通道層、一源極以及一汲極，該通道層與該閘極堆疊設置，該源極以及該汲極設置在該通道層上且位於該通道層的相對兩側，以定義出該通道層的一通道區；以及一第一平坦層，設置在該基板上，其中該些主動元件包括至少一第一主動元件以及至少一第二主動元件，該至少一第一主動元件設置在該第一平坦層與該基板之間，且該第一平坦層設置在該至少一第一主動元件與該至少一第二主動元件之間，該第一主動元件的該通道區與該第二主動元件的該通道區在平行該基板的方向上的最小直線距離大於或等於5μm。
  2. 如申請專利範圍第1項所述的主動元件電路基板，其中各該主動元件的該通道層為氧化物半導體層。
  3. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一平坦層為有機材料層、矽基材料層、有機材料與矽基材料的混合層或上述至少兩者的堆疊層。
  4. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一平坦層的厚度為0.5μm至5μm。
  5. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一平坦層包括至少一貫孔，且該至少一第二主動元件透過該至 少一貫孔與該至少一第一主動元件電性連接。
  6. 如申請專利範圍第1項所述的主動元件電路基板，其中該至少一第二主動元件透過該第一平坦層與該至少一第一主動元件電性絕緣。
  7. 如申請專利範圍第1項所述的主動元件電路基板，更包括：一第一保護層，其中該至少一第二主動元件設置在該第一保護層與該第一平坦層之間。
  8. 如申請專利範圍第7項所述的主動元件電路基板，其中該第一保護層為無機材料層。
  9. 如申請專利範圍第7項所述的主動元件電路基板，更包括：一第二平坦層，其中該第一保護層設置在該至少一第二主動元件與該第二平坦層之間。
  10. 如申請專利範圍第1項所述的主動元件電路基板，更包括：一第二保護層，設置在該第一平坦層與該至少一第一主動元件之間。
  11. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一主動元件的該源極與該汲極的排列方向以及該第二主動元件的該源極與該汲極的排列方向分別垂直於該第一主動元件與該第二主動元件的排列方向。
  12. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一主動元件的該源極與該汲極的排列方向以及該第二主動元 件的該源極與該汲極的排列方向分別平行於該第一主動元件與該第二主動元件的排列方向。
  13. 如申請專利範圍第1項所述的主動元件電路基板，其中該第一主動元件的該源極與該汲極的排列方向以及該第二主動元件的該源極與該汲極的排列方向分別不平行且不垂直於該第一主動元件與該第二主動元件的排列方向。
TW103137592A 2014-10-30 2014-10-30 主動元件電路基板 TWI589198B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103137592A TWI589198B (zh) 2014-10-30 2014-10-30 主動元件電路基板
CN201410727677.5A CN105552082B (zh) 2014-10-30 2014-12-04 主动元件电路基板
US14/819,434 US20160126356A1 (en) 2014-10-30 2015-08-06 Active device circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103137592A TWI589198B (zh) 2014-10-30 2014-10-30 主動元件電路基板

Publications (2)

Publication Number Publication Date
TW201616929A TW201616929A (zh) 2016-05-01
TWI589198B true TWI589198B (zh) 2017-06-21

Family

ID=55831172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137592A TWI589198B (zh) 2014-10-30 2014-10-30 主動元件電路基板

Country Status (3)

Country Link
US (1) US20160126356A1 (zh)
CN (1) CN105552082B (zh)
TW (1) TWI589198B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
CN109698159B (zh) * 2017-10-19 2021-04-06 元太科技工业股份有限公司 驱动基板
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板
CN110416257A (zh) * 2018-07-13 2019-11-05 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device
TW201246519A (en) * 2010-12-28 2012-11-16 Semiconductor Energy Lab Memory device, memory module and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
CN1971388A (zh) * 2006-12-11 2007-05-30 友达光电股份有限公司 像素结构及其制作方法
TWI447983B (zh) * 2011-05-24 2014-08-01 Au Optronics Corp 半導體結構以及有機電致發光元件
CN103730508B (zh) * 2012-10-16 2016-08-03 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法
CN203850306U (zh) * 2014-05-13 2014-09-24 华映视讯（吴江）有限公司 薄膜晶体管及像素结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device
TW201246519A (en) * 2010-12-28 2012-11-16 Semiconductor Energy Lab Memory device, memory module and electronic device

Also Published As

Publication number Publication date
US20160126356A1 (en) 2016-05-05
CN105552082A (zh) 2016-05-04
CN105552082B (zh) 2019-04-02
TW201616929A (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR102173707B1 (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN112289841B (zh) 显示面板及显示装置
CN106558538B (zh) 阵列基板、显示装置及阵列基板的制备方法
KR102329159B1 (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
JP2020194966A5 (zh)
JP2023052332A5 (zh)
US9786695B2 (en) TFT substrate structure
JP6049764B2 (ja) 表示パネル
TWI589198B (zh) 主動元件電路基板
KR102565380B1 (ko) 박막 트랜지스터 기판
US20110079784A1 (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor
JP2012033836A5 (zh)
KR102276118B1 (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US9431542B2 (en) Semiconductor structure
SG10201805060XA (en) Semiconductor device and method of manufacturing the same
JP2013115433A5 (ja) 半導体素子
JP2023547741A (ja) 表示パネル及び電子表示装置
JP2018133570A5 (ja) 半導体装置
JP2016051184A5 (zh)
JP2012038891A5 (zh)
KR102091663B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
JP2019186301A (ja) 表示装置及びその製造方法
JP2013045835A5 (zh)
KR102093458B1 (ko) 커패시터
US9614095B2 (en) Semiconductor device