[go: up one dir, main page]

TWI581441B - 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法 - Google Patents

多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法 Download PDF

Info

Publication number
TWI581441B
TWI581441B TW104129610A TW104129610A TWI581441B TW I581441 B TWI581441 B TW I581441B TW 104129610 A TW104129610 A TW 104129610A TW 104129610 A TW104129610 A TW 104129610A TW I581441 B TWI581441 B TW I581441B
Authority
TW
Taiwan
Prior art keywords
lower electrode
capacitor
metal
insulator
dielectric layer
Prior art date
Application number
TW104129610A
Other languages
English (en)
Other versions
TW201711209A (zh
Inventor
車行遠
翁文毅
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW104129610A priority Critical patent/TWI581441B/zh
Priority to CN201510669703.8A priority patent/CN106505063B/zh
Priority to US14/986,717 priority patent/US9735228B2/en
Publication of TW201711209A publication Critical patent/TW201711209A/zh
Application granted granted Critical
Publication of TWI581441B publication Critical patent/TWI581441B/zh
Priority to US15/594,653 priority patent/US10121848B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H10W20/056—

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
本發明係關於一種半導體元件，特別是有關於一種多層(multilayer)王冠型(crown-shaped)金屬-絕緣體-金屬(metal-insulator-metal, MIM)電容器結構及其製作方法。
已知，極大型積體電路(ultra large scale integration, ULSI)的設計中常採用金屬-絕緣層-金屬 (metal-insulator-metal, MIM)複合結構作為電容器。
隨著積體電路元件積集度日益增加，MIM電容器的尺寸也跟著縮小，如何維持甚至提高MIM電容器的電容值，已成為一大挑戰。
慣用技術手段是利用王冠型結構(crown structure)來增加MIM電容器中的電容板有效面積。但是，過去王冠型結構MIM電容器製造程序繁複，需利用多道微影蝕刻步驟方能完成，而且受限於微影製程的解析度，影響到成品可靠度。
由此可知，目前該技術領域仍需要一改良的王冠型MIM電容器結構及其製作方法，不會受限於微影製程的解析度，且能夠具有更高的電容值。
本發明主要目的在提供一種改良的王冠型金屬-絕緣體-金屬(MIM)電容器結構及其製作方法，具有更高的電容值，可適用於各種積體電路裝置。
根據本發明一實施例，一種多層王冠型金屬-絕緣體-金屬電容器結構，包含有一基底，其中設有一導電區域，位於一電容形成區域內；一金屬層間介電層，設於該基底上，並覆蓋該電容形成區域；一電容溝渠，位於該電容形成區域內，貫穿該金屬層間介電層，顯露出部份該導電區域；一呈同心圓排列的電容下電極結構，設於該電容溝渠內，該電容下電極結構包括一第一下電極以及一第二下電極，其中該第一下電極環繞著該第二下電極，且該第一下電極直接接觸該導電區域；一導電支撐底座，位於該電容溝渠內，其固定住並電連接該第一下電極以及該第二下電極的底部；一電容介電層，順形的設置在該第一下電極、該第二下電極以及該導電支撐底座的表面上；以及一電容上電極，設置在該電容介電層上。
根據本發明另一實施例，提供一種多層王冠型金屬-絕緣體-金屬電容器結構的製作方法。首先提供一基底，其中設有一導電區域，位於一電容形成區域內；再於該基底上沉積一金屬層間介電層，覆蓋該電容形成區域；再於該金屬層間介電層中形成一電容溝渠，位於該電容形成區域內，貫穿該金屬層間介電層，顯露出部份該導電區域；再於該電容溝渠內形成一呈同心圓排列的電容下電極結構，其中該電容下電極結構包括一第一下電極以及一第二下電極，其中該第一下電極環繞著該第二下電極，且該第一下電極直接接觸該導電區域；再於該電容溝渠內形成一導電支撐底座，固定住並電連接該第一下電極以及該第二下電極的底部；接著順形的在該第一下電極、該第二下電極以及該導電支撐底座的表面上形成一電容介電層；再於該電容介電層上形成一電容上電極。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
雖然本發明以實施例揭露如下，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準，且為了簡化說明，部分習知結構與製程步驟的細節將不在此揭露。
同樣地，圖示所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。
本發明係有關於一種多層王冠型金屬-絕緣體-金屬(metal-insulator-metal, MIM)電容器結構及其製作方法，可相容於邏輯製程、系統單晶片(SoC)製程。本發明多層王冠型MIM電容器結構，具有高電容值，可適用於各種積體電路裝置，例如，但不限於，液晶顯示器(LCD)驅動晶片的靜電放電(ESD)防護電路、動態隨機存取記憶體等。
請參閱第1圖以及第2圖，其中第1圖為依據本發明一實施例所繪示的多層王冠型MIM電容器結構剖面示意圖，第2圖例示本發明多層王冠型MIM電容器結構的同心圓電容下電極的立體側視圖。
如第1圖所示，本發明多層王冠型MIM電容器結構1係設置在一基底(base)10上，其中，基底10可以包括，但不限於，表面已沉積有至少一介電層112的基材(substrate)100。根據本發明實施例，基材100可以是任何半導體材料，例如，矽、鍺、砷化鎵、磷化銦等，但不限於此。根據本發明實施例，基底10上包含有至少一電容形成區域101，其中所述電容形成區域101可以位於一邏輯電路區域內，但不限於此。本發明多層王冠型MIM電容器結構1係設置在電容形成區域101內。
根據本發明實施例，在基材100上，設有一導電區域110，其中導電區域110可以形成在介電層112中，導電區域110可以包括，但不限於，多晶矽層、金屬層等。例如，導電區域110可以是一銅鑲嵌金屬層或一鎢金屬插塞，但不限於此。在其他實施中，導電區域110也可以是一設於基材100中的導電摻雜區，例如，N型或P型摻雜區。導電區域110具有一寬度w1。
根據本發明實施例，在基底10上，設有至少一金屬層間介電(inter-metal dielectric, IMD)層122，例如，矽氧介電層、氮化矽介電層、低介電常數介電層、超低介電常數介電層等，但不限於此。需理解的是，IMD層122可以具有複數層介電層，且可以包括不同的介電材料。
根據本發明實施例，在電容形成區域101以外的IMD層122中，形成有複數層的金屬內連線結構310，例如，金屬層311、312、313、314。需理解的是，圖中的金屬層311、312、313、314僅為例示說明，金屬內連線結構310的層數不限於圖中所示。金屬內連線結構310的金屬層層數可以依據邏輯電路晶片設計需求而有所不同，例如，通常可以介於3至9層，但不限於此。
在電容形成區域101內，設有一電容溝渠122a。電容溝渠122a具有一寬度w2，其中，電容溝渠122a的寬度w2較佳小於導電區域110的寬度w1。電容溝渠122a係貫穿IMD層122，換言之，電容溝渠122a的深度即約略等於IMD層122的整體厚度。
請同時參閱第2圖，根據本發明實施例，在電容溝渠122a內設有一呈同心圓排列的電容下電極結構220，其中電容下電極結構220包括第一(外層)下電極221、第二(中層)下電極222、第三(內層)下電極223。需理解的是，圖中的下電極221、222、223僅為例示說明，電容下電極結構220的層數不限於圖中所示。
根據本發明實施例，第一下電極221係呈一桶柱狀(tube-shaped container)，順形的緊貼著電容溝渠122a的內壁設置。第一下電極221包括一底部221a，其直接接觸到導電區域110。第二下電極222係位於第一下電極221內部，同樣呈現一桶柱狀。第二下電極222包括一底部222a，其高於第一下電極221的底部221a，且不與第一下電極221的底部221a直接接觸。第三下電極223係位於第二下電極222內部，同樣呈現一桶柱狀。第三下電極223包括一底部223a，其高於第二下電極222的底部222a，且不與第二下電極222的底部222a直接接觸。
根據本發明實施例，第一下電極221、第二下電極222、第三下電極223的最頂端均約略與IMD層122的上表面切齊，換言之，第一下電極221、第二下電極222、第三下電極223均僅位於電容溝渠122a內，而不會延伸超出電容溝渠122a以外的區域。
根據本發明實施例，另包含有一導電支撐底座(conductive supporting pedestal)210，位於電容溝渠122a的底部。導電支撐底座210固定住並且電連接第一下電極221、第二下電極222、第三下電極223的底部221a、222a、223a，使得第一下電極221、第二下電極222、第三下電極223不會倒塌。根據本發明實施例，導電支撐底座210的上表面係略高於第三下電極223的底部223a。
根據本發明實施例，導電支撐底座210可以由鎢金屬所構成，但不限於此。根據本發明實施例，第一下電極221、第二下電極222、第三下電極223可以由鈦、氮化鈦所構成，但不限於此。根據本發明實施例，導電支撐底座210與電容下電極結構220之間對特定蝕刻劑，例如，稀釋硫酸/過氧化氫溶液(DSP)，須具有高蝕刻選擇比。
如第1圖所示，在電容下電極結構220的表面上，順形的設置有一電容介電層230，例如，HfO 2或ZrO 2等高介電常數材料，但不限於此。電容介電層230的厚度不足以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據本發明實施例，電容介電層230可以覆蓋在IMD層122上表面。
根據本發明實施例，在電容介電層230上設置有一電容上電極240，且電容上電極240可以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據本發明實施例，電容上電極240可以包含銅、鋁、鈦、氮化鈦、鎢等導電材料，但不限於此。電容上電極240可以利用原子層沉積法、濺鍍、物理氣相沉積法等方式形成，但不限於此。
請參閱第3圖至第8圖，其例示製作第1圖中多層王冠型MIM電容器結構的方法。首先，如第3圖所示，提供一基底10，其中，基底10可以包括，但不限於，表面已沉積有至少一介電層102的基材100。根據本發明實施例，基材100可以是任何半導體材料，例如，矽、鍺、砷化鎵、磷化銦等，但不限於此。根據本發明實施例，基底10上包含有至少一電容形成區域101，其中所述電容形成區域101可以位於一邏輯電路區域內，但不限於此。
根據本發明實施例，在基材100上，形成有一導電區域110，其中導電區域110可以形成在介電層112中。導電區域110可以包括，但不限於，多晶矽層、金屬層等。例如，導電區域110可以是一銅鑲嵌金屬層或一鎢金屬插塞，但不限於此。在其他實施中，導電區域110也可以是一設於基材100中的導電摻雜區，例如，N型或P型摻雜區。導電區域110具有一寬度w1。
根據本發明實施例，在基底10上，設有至少一金屬層間介電(IMD)層122，例如，矽氧介電層、氮化矽介電層、低介電常數介電層、超低介電常數介電層等，但不限於此。需理解的是，IMD層122可以具有複數層介電層，且可以包括不同的介電材料。
根據本發明實施例，在電容形成區域101以外的IMD層122中，已形成有複數層的金屬內連線結構310，例如，金屬層311、312、313、314。需理解的是，圖中的金屬層311、312、313、314僅為例示說明，金屬內連線結構310的層數不限於圖中所示。金屬內連線結構310的金屬層層數可以依據邏輯電路晶片設計需求而有所不同，例如，通常可以介於3至9層，但不限於此。
接著，進行一微影及蝕刻製程，在電容形成區域101內，形成一電容溝渠122a，顯露出部分導電區域110的上表面。電容溝渠122a具有一寬度w2，其中，電容溝渠122a的寬度w2較佳小於導電區域110的寬度w1。電容溝渠122a係貫穿IMD層122，換言之，電容溝渠122a的深度即約略等於IMD層122的整體厚度。
如第4圖所示，接著進行一沉積製程，例如，化學氣相沉積製程或物理氣相沉積製程，在電容溝渠122a的內壁上以及IMD層122的上表面順形的依序形成一第一金屬層211以及一第一導電支撐層210a。根據本發明實施例，例如，第一金屬層211可以由鈦、氮化鈦所構成，但不限於此。第一導電支撐層210a可以是由鎢、摻雜多晶矽所構成，但不限於此。
如第5圖所示，繼續進行一連串的沉積製程，例如，化學氣相沉積製程或物理氣相沉積製程，在電容溝渠122a內的第一導電支撐層210a上依序形成一第二金屬層212、一第二導電支撐層210b、一第三金屬層213、一第三導電支撐層210c。舉例來說，第一金屬層211、第二金屬層212、第三金屬層213的厚度約介於250埃(angstrom)至500埃之間，第一導電支撐層210a、第二導電支撐層210b、第三導電支撐層210c的厚度約介於2000埃至3000埃之間。第一金屬層211、第一導電支撐層210a、第二金屬層212、第二導電支撐層210b、第三金屬層213、第三導電支撐層210c構成一多層堆疊結構200。
如第6圖所示，進行一化學機械研磨(CMP)製程，將電容溝渠122a外的多層堆疊結構200研磨掉，顯露出IMD層122的上表面，使得多層堆疊結構200僅位於電容溝渠122a內，並形成呈同心圓排列的桶柱狀第一下電極221、第二下電極222、第三下電極223。此時，多層堆疊結構200的上表面約略與IMD層122的上表面切齊。
如第7圖所示，接著進行一蝕刻製程，例如，稀釋硫酸/過氧化氫溶液(DSP)酸蝕刻，選擇性的蝕刻掉部份厚度的第一導電支撐層210a、第二導電支撐層210b、第三導電支撐層210c，使得第一下電極221、第二下電極222、第三下電極223的上部被顯露出來。剩下的第一導電支撐層210a、第二導電支撐層210b、第三導電支撐層210c構成一導電支撐底座210，其中導電支撐底座210的上表面係略高於第三下電極223的底部223a。第一下電極221、第二下電極222、第三下電極223與導電支撐底座210構成一電容下電極結構220。
如第8圖所示，接著在電容下電極結構220的表面上，順形的形成一電容介電層230，例如，HfO 2或ZrO 2等高介電常數材料，但不限於此。電容介電層230的厚度不足以填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據本發明實施例，電容介電層230可以覆蓋在IMD層122上表面。
最後，在電容介電層230上形成一電容上電極240，使電容上電極240填滿第一下電極221、第二下電極222、第三下電極223之間的空隙。根據本發明實施例，電容上電極240可以包含銅、鋁、鈦、氮化鈦、鎢等導電材料，但不限於此。電容上電極240可以利用原子層沉積法、濺鍍、物理氣相沉積法等方式形成，但不限於此。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1 多層王冠型MIM電容器結構 10 基底 100 基材 101 電容形成區域 110 導電區域 112 介電層 122 IMD層 122a 電容溝渠 200 多層堆疊結構 210 導電支撐底座 210a 第一導電支撐層 210b 第二導電支撐層 210c 第三導電支撐層 211 第一金屬層 212 第二金屬層 213 第三金屬層 220 電容下電極結構 221第一下電極 221a 底部 222第二下電極 222a 底部 223第三下電極 223a 底部 230 電容介電層 240 電容上電極 310 金屬內連線結構 311金屬層 312金屬層 313金屬層 314金屬層 w1 寬度 w2 寬度
第1圖為依據本發明一實施例所繪示的多層王冠型MIM電容器結構剖面示意圖。   第2圖例示本發明多層王冠型MIM電容器結構的同心圓電容下電極的立體側視圖。   第3圖至第8圖例示製作第1圖中多層王冠型MIM電容器結構的方法。
1 多層王冠型MIM電容器結構 10 基底 100 基材 101 電容形成區域 110 導電區域 112 介電層 122 IMD層 122a 電容溝渠 210 導電支撐底座 220 電容下電極結構 221第一下電極 221a 底部 222第二下電極 222a 底部 223第三下電極 223a 底部 230 電容介電層 240 電容上電極 310 金屬內連線結構 311金屬層 312金屬層 313金屬層 314金屬層 w1 寬度 w2 寬度

Claims (21)

  1. 一種多層王冠型金屬-絕緣體-金屬電容器結構，包含有:        一基底，其中設有一導電區域，位於一電容形成區域內；        一金屬層間介電層，設於該基底上，並覆蓋該電容形成區域；        一電容溝渠，位於該電容形成區域內，貫穿該金屬層間介電層，顯露出部份該導電區域；        一呈同心圓排列的電容下電極結構，設於該電容溝渠內，該電容下電極結構包括一第一下電極以及一第二下電極，其中該第一下電極環繞著該第二下電極，且該第一下電極直接接觸該導電區域；        一導電支撐底座，位於該電容溝渠內，其固定住並電連接該第一下電極以及該第二下電極的底部；        一電容介電層，順形的設置在該第一下電極、該第二下電極以及該導電支撐底座的表面上；以及        一電容上電極，設置在該電容介電層上。
  2. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中在該電容形成區域以外的該金屬層間層中，另有設有一金屬內連線結構。
  3. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容形成區域係位於一邏輯電路區域內。
  4. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容溝渠的寬度小於該導電區域的寬度。
  5. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容上電極填滿該第一下電極與該第二下電極之間的空隙。
  6. 如申請專利範圍第5項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容上電極包含銅、鋁、鈦、氮化鈦、鎢。
  7. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該第一下電極與該第二下電極由鈦、氮化鈦所構成。
  8. 如申請專利範圍第7項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該導電支撐底座由鎢金屬所構成。
  9. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容下電極結構另包含一第三下電極，其中該第二下電極環繞著該第三下電極。
  10. 如申請專利範圍第9項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該導電支撐底座固定住並且電連接該第一下電極、該第二下電極、該第三下電極的底部，使得該第一下電極、該第二下電極、該第三下電極不會倒塌。
  11. 如申請專利範圍第10項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該第一下電極不直接接接觸到該第二下電極，該第二下電極不直接接接觸到該第三下電極。
  12. 如申請專利範圍第10項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該第三下電極的底部高於該第二下電極的底部，且該第二下電極的底部高於該第一下電極的底部。
  13. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該電容介電層覆蓋在該金屬層間介電層的一上表面上。
  14. 如申請專利範圍第13項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該第一下電極與該第二下電極的最頂端與該金屬層間介電層的該上表面切齊。
  15. 如申請專利範圍第1項所述的多層王冠型金屬-絕緣體-金屬電容器結構，其中該第一下電極直接接觸該金屬層間介電層。
  16. 一種多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，包含有:        提供一基底，其中設有一導電區域，位於一電容形成區域內；        於該基底上沉積一金屬層間介電層，覆蓋該電容形成區域；        於該金屬層間介電層中形成一電容溝渠，位於該電容形成區域內，貫穿該金屬層間介電層，顯露出部份該導電區域；        於該電容溝渠內形成一呈同心圓排列的電容下電極結構，其中該電容下電極結構包括一第一下電極以及一第二下電極，其中該第一下電極環繞著該第二下電極，且該第一下電極直接接觸該導電區域；        於該電容溝渠內形成一導電支撐底座，固定住並電連接該第一下電極以及該第二下電極的底部；        順形的在該第一下電極、該第二下電極以及該導電支撐底座的表面上形成一電容介電層；以及        於該電容介電層上形成一電容上電極。
  17. 如申請專利範圍第16項所述的多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，其中於該金屬層間介電層中形成該電容溝渠之前，先在該電容形成區域以外的該金屬層間層中，形成一金屬內連線結構。
  18. 如申請專利範圍第16項所述的多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，其中該電容上電極填滿該第一下電極與該第二下電極之間的空隙。
  19. 如申請專利範圍第18項所述的多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，其中該電容上電極包含銅、鋁、鈦、氮化鈦、鎢。
  20. 如申請專利範圍第16項所述的多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，其中該第一下電極與該第二下電極由鈦、氮化鈦所構成。
  21. 如申請專利範圍第20項所述的多層王冠型金屬-絕緣體-金屬電容器結構的製作方法，其中該導電支撐底座由鎢金屬所構成。
TW104129610A 2015-09-08 2015-09-08 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法 TWI581441B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104129610A TWI581441B (zh) 2015-09-08 2015-09-08 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
CN201510669703.8A CN106505063B (zh) 2015-09-08 2015-10-13 多层王冠型金属-绝缘体-金属电容器结构及其制作方法
US14/986,717 US9735228B2 (en) 2015-09-08 2016-01-03 Multilayer crown-shaped MIM capacitor and manufacturing method thereof
US15/594,653 US10121848B2 (en) 2015-09-08 2017-05-14 Method for manufacturing multilayer crown-shaped MIM capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104129610A TWI581441B (zh) 2015-09-08 2015-09-08 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201711209A TW201711209A (zh) 2017-03-16
TWI581441B true TWI581441B (zh) 2017-05-01

Family

ID=58191169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129610A TWI581441B (zh) 2015-09-08 2015-09-08 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法

Country Status (3)

Country Link
US (2) US9735228B2 (zh)
CN (1) CN106505063B (zh)
TW (1) TWI581441B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002864B1 (en) 2016-11-30 2018-06-19 United Microelectronics Corp. Intra-metal capacitor and method of forming the same
TWI696268B (zh) * 2019-01-04 2020-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其製作方法
US11532693B2 (en) * 2021-01-19 2022-12-20 Texas Instruments Incorporated Passive components with improved characteristics
US12328886B2 (en) * 2022-05-09 2025-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal capacitor and methods of manufacturing
CN116209352B (zh) * 2023-04-27 2023-07-18 北京超弦存储器研究院 半导体器件及其制造方法、存储器、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529180B (en) * 2002-05-06 2003-04-21 Taiwan Semiconductor Mfg Method of manufacturing buried stack type capacitor
US20070108493A1 (en) * 2005-11-15 2007-05-17 Elpida Memory, Inc. Capacitor and process for manufacturing the same
US20080009119A1 (en) * 2006-07-07 2008-01-10 Elpida Memory, Inc. Method for manufacturing a semiconductor device including a crown-type capacitor
TWI310214B (en) * 2006-06-07 2009-05-21 Promos Technologies Inc A capacitor structure of a semiconducotr memory and a method for preparing the same
TWI324828B (en) * 2003-08-18 2010-05-11 Samsung Electronics Co Ltd Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device
US20110159662A1 (en) * 2009-12-29 2011-06-30 Chao-Hsi Chung Method for fabricating crown-shaped capacitor
US20140312460A1 (en) * 2013-04-22 2014-10-23 Inotera Memories, Inc. Stacked capacitor structure and a fabricating method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021920A (en) * 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
US7049205B2 (en) * 2004-10-25 2006-05-23 Promos Technologies Inc. Stacked capacitor and method for preparing the same
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
DE102006036076B4 (de) * 2006-08-02 2011-05-19 Infineon Technologies Ag Verfahren zum Herstellen eines Kondensatorbauelements
US8405135B2 (en) * 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
US8962423B2 (en) * 2012-01-18 2015-02-24 International Business Machines Corporation Multilayer MIM capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529180B (en) * 2002-05-06 2003-04-21 Taiwan Semiconductor Mfg Method of manufacturing buried stack type capacitor
TWI324828B (en) * 2003-08-18 2010-05-11 Samsung Electronics Co Ltd Semiconductor device including a capacitor having improved structural stability and enhanced capacitance, and method of manufacturing the semiconductor device
US20070108493A1 (en) * 2005-11-15 2007-05-17 Elpida Memory, Inc. Capacitor and process for manufacturing the same
TWI310214B (en) * 2006-06-07 2009-05-21 Promos Technologies Inc A capacitor structure of a semiconducotr memory and a method for preparing the same
US20080009119A1 (en) * 2006-07-07 2008-01-10 Elpida Memory, Inc. Method for manufacturing a semiconductor device including a crown-type capacitor
US20110159662A1 (en) * 2009-12-29 2011-06-30 Chao-Hsi Chung Method for fabricating crown-shaped capacitor
US20140312460A1 (en) * 2013-04-22 2014-10-23 Inotera Memories, Inc. Stacked capacitor structure and a fabricating method for fabricating the same

Also Published As

Publication number Publication date
CN106505063B (zh) 2018-10-26
US20170250245A1 (en) 2017-08-31
TW201711209A (zh) 2017-03-16
US10121848B2 (en) 2018-11-06
CN106505063A (zh) 2017-03-15
US20170069710A1 (en) 2017-03-09
US9735228B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
US7884409B2 (en) Semiconductor device and method of fabricating the same
US9577030B2 (en) Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
TWI581441B (zh) 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
TWI538226B (zh) 具有高結構強度之堆疊型電容器之製造方法
JP2010034198A (ja) 半導体装置及びその製造方法
TWI671885B (zh) 記憶體裝置及其製造方法
CN107369669A (zh) 集成电路
US7560795B2 (en) Semiconductor device with a capacitor
KR100572828B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
US9287350B2 (en) Metal-insulator-metal capacitor
US11641731B2 (en) DRAM and manufacturing method therefore
TW202129983A (zh) 電容結構以及其製作方法
US9666570B2 (en) Memory device and method of manufacturing the same
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
KR100801849B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US7592219B2 (en) Method of fabricating capacitor over bit line and bottom electrode thereof
CN120388963A (zh) 金属-绝缘体-金属电容器结构及其制作方法
US9881738B2 (en) Capacitor structures with embedded electrodes and fabrication methods thereof
US20180130871A1 (en) Capacitor structure and manufacturing method thereof
TWI670860B (zh) 電容結構及其製造方法
TWI579849B (zh) 記憶元件及其製造方法
CN116322043B (zh) 半导体结构及其制备方法
KR20060072420A (ko) 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법
US20250062218A1 (en) Metal insulator metal capacitor (mim capacitor)
CN110246800B (zh) 存储器及其制造方法、半导体器件