TWI579821B - 應用於液晶顯示裝置之驅動電路 - Google Patents

Description

應用於液晶顯示裝置之驅動電路

本發明係與顯示裝置有關，尤其是關於一種應用於液晶顯示裝置之驅動電路。

請參照圖1，圖1係繪示傳統上應用於液晶顯示裝置之驅動電路的示意圖。如圖1所示，驅動電路1包含第一通道CH1及第二通道CH2。其中，第一通道CH1包含鎖存單元10A及11A、位準移位單元12A、數位類比轉換單元13A及運算放大單元14A；第二通道CH2包含鎖存單元10B及11B、位準移位單元12B、數位類比轉換單元13B及運算放大單元14B。鎖存單元10A與10B的輸入端分別耦接至移位暫存器SR的兩輸出端。

電晶體開關SW1耦接至運算放大單元14A之輸出端與一正電壓(3V)之間。電晶體開關SW1之閘極分別耦接開關PSW1及PSW2，其中開關PSW1耦接至另一正電壓(6V)且開關PSW2耦接至數位類比轉換單元13A與運算放大單元14A之間。當數位類比轉換單元13A輸入至運算放大單元14A的輸入電壓大於該正電壓3V時，開關PSW1會開啟且開關PSW2會關閉。反之，則開關PSW2會開啟且開關PSW1會關閉。

同理，電晶體開關SW2耦接至運算放大單元14B之輸出端與一負電壓(-3V)之間。電晶體開關SW2之閘極分別耦接開關PSW3及PSW4，其中開關PSW3耦接至另一負電壓(-6V)且開關PSW2耦接至數位類比轉換單元13B與運算放大 單元14B之間。當數位類比轉換單元13B輸入至運算放大單元14B的輸入電壓之絕對值大於3V時，開關PSW3會開啟且開關PSW4會關閉。反之，則開關PSW4會開啟且開關PSW3會關閉。

採用此驅動電路架構的省電機制在於：一般放大 器OP驅動資料時須全程採用具有AVDD或NAVDD電位的電壓源充電至目標電位，但此電路架構將其改為前半段先利用具有VCI或NVCI電位的電壓源預充電至某一特定電位後，再由具有AVDD或NAVDD電位的電壓源接續充電至目標電位。

藉此，假設AVDD=2*VCI且NAVDD=2*NVCI， 則在驅動具有AVDD或NAVDD電位的電壓源進行充電之前，可有效節省大約一半的耗電量。

然而，採用此驅動電路架構亦存在下列缺點：

(1)當資料值歸零時，在資料線電容上的儲存電荷並未被蒐集。

(2)採用資料之最高有效位元(MSB)值搭配預充電至VCI或NVCI電位，可能會有過充電之現象產生，如此反而會造成多餘功耗。

有鑑於此，本發明提出一種應用於液晶顯示裝置之驅動電路，以有效解決先前技術所遭遇到之上述種種問題。

根據本發明之一具體實施例為一種驅動電路。於此實施例中，驅動電路係應用於液晶顯示裝置。驅動電路包含第一通道資料線、第一參考電壓產生單元、第一外部儲存電容、第一比較單元、第一開關單元及第一運算單元。第一通道資料線用以傳輸一第一資料。第一參考電壓產生單元用以產生一第一參考電壓。第一外部儲存電容之一端耦接至接地端。第一比較單元之兩輸入端分別耦接第一參考電壓產生單元及第一外部儲存電容之另一端，並分別接收第一參考電 壓及第一電容電壓，且由其輸出端輸出一第一比較結果。第一開關單元分別耦接第一外部儲存電容之另一端及第一通道資料線。第一運算單元分別耦接第一比較單元之輸出端、第一通道資料線及第一開關單元。第一運算單元分別接收第一比較結果及第一資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟第一開關單元。

於一實施例中，第一參考電壓產生單元包含複數個電阻器，且該複數個電阻器係彼此串聯於一第一電壓VGMP與一第二電壓VGSP之間以提供該第一參考電壓。

於一實施例中，第一電壓大於該第二電壓，該第一參考電壓為正電壓。

於一實施例中，第一通道資料線所傳輸之該第一資料具有正電壓。

於一實施例中，驅動電路進一步包含第一判斷單元，耦接該第一通道資料線，用以判斷該第一資料之一第一電位係屬於偏高電位或偏低電位。

於一實施例中，當該第一資料欲從該第一電位放電至零電位時，若該第一判斷單元判定該第一電位屬於偏高電位，且該第一比較結果為該第一電容電壓低於該第一參考電壓，則該第一運算單元開啟該第一開關單元，使該第一通道資料線上之電荷儲存至該第一外部儲存電容；若該第一判斷單元判定該第一電位屬於偏低電位，則該第一運算單元不開啟該第一開關單元，以避免儲存於該第一外部儲存電容之電荷倒灌回該第一通道資料線。

於一實施例中，當該第一資料欲從零電位充電至一第一設定電位時，若該第一判斷單元判定該第一電位屬於偏高電位，且該第一比較結果為該第一電容電壓高於該第一參考電壓，則該第一運算單元開啟該第一開關單元，使儲存於該第一外部儲存電容之電荷預充至該第一通道資料線；若該第一判斷單元判定該第一電位屬於偏低電位，則該第一運 算單元不開啟該第一開關單元，以避免該第一通道資料線被過充。

於一實施例中，驅動電路進一步包含第二通道資 料線、第二參考電壓產生單元、第二外部儲存電容、第二比較單元、第二開關單元及第二運算單元。第二通道資料線用以傳輸一第二資料。第二參考電壓產生單元用以產生一第二參考電壓。第二外部儲存電容之一端耦接至接地端。第二比較單元之兩輸入端分別耦接第二參考電壓產生單元及第二外部儲存電容之另一端並分別接收第二參考電壓及第二電容電壓，且由其輸出端輸出一第二比較結果。第二開關單元分別耦接第二外部儲存電容之另一端及第二通道資料線之輸出端。第二運算單元分別耦接第二比較單元之輸出端、第二通道資料線及第二開關單元。第二運算單元分別接收第二比較結果及第二資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟第二開關單元。

於一實施例中，第一參考電壓產生單元包含複數 個電阻器，且該複數個電阻器係彼此串聯於第三電壓與第四電壓之間以提供第二參考電壓。

於一實施例中，第三電壓小於第四電壓，第二參 考電壓為負電壓。

於一實施例中，第二通道資料線所傳輸之第二資 料具有負電壓。

於一實施例中，驅動電路進一步包含第二判斷單 元，耦接第二通道資料線，用以判斷第二資料之第二電位係屬於偏高電位或偏低電位。

於一實施例中，當第二資料欲從第二電位充電至 零電位時，若第二判斷單元判定第二電位屬於偏低電位，且第二比較結果為第二電容電壓高於第二參考電壓，則第二運算單元開啟第二開關單元，使儲存於第二外部儲存電容之電荷預充至第二通道資料線；若第二判斷單元判定第二電位屬 於偏高電位，則第二運算單元不開啟第二開關單元，以避免第二通道資料線被過充。

於一實施例中，當第二資料欲從零電位放電至第 二設定電位時，若第二判斷單元判定第二電位屬於偏低電位，且第二比較結果為第二電容電壓低於第二參考電壓，則第二運算單元開啟第二開關單元，使第二通道資料線上之電荷儲存至第二外部儲存電容；若第二判斷單元判定第二電位屬於偏高電位，則第二運算單元不開啟第二開關單元，以避免儲存於第二外部儲存電容之電荷倒灌回第二通道資料線。

相較於先前技術，本發明所提出的應用於液晶顯 示裝置之驅動電路係透過蒐集面板上之資料線電容的放電電荷之方式，將其用於下次再對資料線電容充電時能預充電至某一特定電位，再透過OP放大器接續充電至目標電位，以節省功耗。此外，本發明所提出的應用於液晶顯示裝置之驅動電路係透過比較器偵測外部電容電壓之結果來決定是否開啟預充電的路徑開關，並且預充電來源是一被動元件電容，可有效避免資料線電容出現過充電之現象。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

2‧‧‧驅動電路

CH1~CH2‧‧‧第一通道~第二通道

20A、21A、20B、21B‧‧‧鎖存單元

22A、22B‧‧‧位準移位單元

23A、23B‧‧‧數位類比轉換單元

24A、24B‧‧‧運算放大單元

DL1~DL2‧‧‧第一通道資料線~第二通道資料線

SR‧‧‧移位暫存器

SW3~SW4、SWHZ1~SWHZ2‧‧‧開關

GND‧‧‧接地端

RVG1~RVG2‧‧‧第一參考電壓產生單元~第二參考電壓產生單元

ESC1~ESC2‧‧‧第一外部儲存電容~第二外部儲存電容

CMP1~CMP2‧‧‧第一比較單元~第二比較單元

SW1~SW2‧‧‧第一開關單元~第二開關單元

OU1~OU2‧‧‧第一運算單元~第二運算單元

AD1~AD2‧‧‧第一判斷單元~第二判斷單元

VREF1~VREF2‧‧‧第一參考電壓~第二參考電壓

VC1~VC2‧‧‧第一電容電壓~第二電容電壓

SCP1~SCP2‧‧‧第一比較結果~第二比較結果

SNF1~SNF2‧‧‧第一開關控制訊號~第二開關控制訊號

MSB1‧‧‧第一資料之最高有效位元值

MSB2‧‧‧第二資料之最高有效位元值

R1~RN‧‧‧電阻器

VGMP~VGSP‧‧‧第一電壓~第二電壓

VGSN~VGMN‧‧‧第三電壓~第四電壓

DATA1~DATA2‧‧‧第一資料~第二資料

T1~T8‧‧‧時間

圖1係繪示傳統上應用於液晶顯示裝置之驅動電路的示意圖。

圖2係繪示根據本發明之一較佳具體實施例之應用於液晶顯示裝置之驅動電路的示意圖。

圖3A至圖3E係分別繪示圖2中之各個訊號的電位時序圖。

根據本發明之一較佳具體實施例為一種驅動電路。於此實施例中，驅動電路係應用於液晶顯示裝置。

請參照圖2，圖2係繪示此實施例之應用於液晶 顯示裝置之驅動電路的示意圖。

如圖2所示，驅動電路2可包含第一通道CH1 及第二通道CH2。其中，第一通道CH1包含鎖存單元20A及21A、位準移位單元22A、數位類比轉換單元23A及運算放大單元24A，並且鎖存單元20A及21A、位準移位單元22A、數位類比轉換單元23A及運算放大單元24A係透過第一通道資料線DL1依序串接；第二通道CH2包含鎖存單元20B及21B、位準移位單元22B、數位類比轉換單元23B及運算放大單元24B，並且鎖存單元20B及21B、位準移位單元22B、數位類比轉換單元23B及運算放大單元24B係透過第二通道資料線DL2依序串接。

第一通道CH1之鎖存單元20A的輸入端與第二 通道CH2之鎖存單元20B的輸入端分別耦接至移位暫存器SR之兩輸出端。第一通道CH1之運算放大單元24A的輸出端與第二通道CH2之運算放大單元24B的輸出端之間係串接有兩開關SW3及SW4，並且兩開關SW3及SW4之間係耦接至接地端GND。

需說明的是，假設第一通道CH1為正電壓通道 且第二通道CH2為負電壓通道，則第一通道資料線DL1所傳輸之第一資料DATA1具有正電壓且第二通道資料線DL2所傳輸之第二資料DATA2具有負電壓；位準移位單元22A、數位類比轉換單元23A及運算放大單元24A分別為P型位準移位器、P型數位類比轉換器及P型運算放大器且位準移位單元22B、數位類比轉換單元23B及運算放大單元24B分別為N型位準移位器、N型數位類比轉換器及N型運算放大器。

於此實施例中，驅動電路2還包含第一參考電壓 產生單元RVG1、第一外部儲存電容ESC1、第一比較單元CMP1、第一開關單元SW1、第一運算單元OU1及第一判斷單元AD1。第一通道資料線DL1係用以傳輸一第一資料 DATA1。第一參考電壓產生單元RVG1係用以產生一第一參考電壓VREF1。第一外部儲存電容ESC1之一端係耦接至接地端GND。

第一比較單元CMP1之兩輸入端分別耦接第一參 考電壓產生單元RVG1及第一外部儲存電容ESC1之另一端，並分別接收第一參考電壓VREF1及第一電容電壓VC1，且由其輸出端輸出一第一比較結果SCP1。

第一開關單元SW1分別耦接第一外部儲存電容 ESC1之另一端、運算放大單元24A之輸出端及第一運算單元OU1之輸出端。於實際應用中，第一開關單元SW1係為P型電晶體開關，但不以此為限。此外，在第一開關單元SW1與第一運算單元OU1之輸出端之間可設置一開關SWHZ1。

第一判斷單元AD1耦接鎖存單元21A，用以判斷 儲存於鎖存單元21A內的第一資料DATA1之第一電位係屬於偏高電位或偏低電位。

第一運算單元OU1分別耦接第一比較單元CMP1 之輸出端、第一判斷單元AD1及第一開關單元SW1之閘極。 第一運算單元OU1分別接收第一比較結果SCP1及第一資料DATA1之最高有效位元值MSB1進行運算，並根據運算結果選擇性地輸出第一開關控制訊號SNF1至第一開關單元SW1，以開啟第一開關單元SW1。

同理，驅動電路2還包含第二參考電壓產生單元 RVG2、第二外部儲存電容ESC2、第二比較單元CMP2、第二開關單元SW2、第二運算單元OU2及第二判斷單元AD2。第二通道資料線DL2係用以傳輸一第二資料DATA2。第二參考電壓產生單元RVG2係用以產生一第二參考電壓VREF2。第二外部儲存電容ESC2之一端耦接至接地端GND。

第二比較單元CMP2之兩輸入端分別耦接第二參 考電壓產生單元RVG2及第二外部儲存電容ESC2之另一端並分別接收第二參考電壓VREF2及第二電容電壓VC2，且由其 輸出端輸出一第二比較結果SCP2。

第二開關單元SW2分別耦接第二外部儲存電容 ESC2之另一端、運算放大單元24B之輸出端及第二運算單元OU2之輸出端。於實際應用中，第二開關單元SW2係為N型電晶體開關，但不以此為限。此外，在第二開關單元SW2與第二開關單元SW2之輸出端之間可設置一開關SWHZ2。

第二判斷單元AD2耦接鎖存單元21B，用以判斷 儲存於鎖存單元21B內的第二資料DATA2之第二電位係屬於偏高電位或偏低電位。

第二運算單元OU2分別耦接第二比較單元CMP2之輸出端、第二判斷單元AD2及第二開關單元SW2之閘極。第二運算單元OU2分別接收第二比較結果SCP2及第二資料DATA2之最高有效位元值MSB2進行運算，並根據運算結果選擇性地輸出第二開關控制訊號SNF2至第二開關單元SW2，以開啟第二開關單元SW2。

於一實施例中，第一參考電壓產生單元RVG1可包含N個電阻器R1~RN，且該N個電阻器R1~RN係彼此串聯於第一電壓VGMP與第二電壓VGSP之間，以提供第一參考電壓VREF1。其中，第一電壓VGMP大於第二電壓VGSP，並且第一參考電壓VREF1為正電壓，N為正整數。

首先，將就放電過程中透過儲存電容儲存資料線電荷的部分進行說明。

當第一資料DATA1欲從第一電位放電至零電位時，第一判斷單元AD1會判斷第一電位屬於偏高電位或偏低電位。若第一判斷單元AD1判定第一電位屬於偏高電位，且第一比較單元CMP1之第一比較結果SCP1為第一電容電壓VC1低於第一參考電壓VREF1，則第一運算單元OU1將會開啟第一開關單元SW1，使第一通道資料線DL1上之電荷能夠被儲存至第一外部儲存電容ESC1；若第一判斷單元AD1判定第一電位屬於偏低電位，則第一運算單元OU1將不會開啟第 一開關單元SW1，以避免儲存於第一外部儲存電容ESC1之電荷倒灌回第一通道資料線DL1。

由上述可知：在放電過程中，只有在第一電位屬 於偏高電位的條件以及第一電容電壓VC1低於第一參考電壓VREF1的條件均符合之情況下，第一開關單元SW1才會被開啟，使得第一通道資料線DL1上之電荷能夠順利地被儲存至第一外部儲存電容ESC1，而不會有電荷倒灌回第一通道資料線DL1之情事發生。

接著，將就充電過程中以儲存電容所儲存之資料 線電荷對資料線進行預充電的部分進行說明。

當第一資料DATA1欲從零電位充電至第一設定 電位時，若第一判斷單元AD1會判斷第一電位屬於偏高電位或偏低電位。若第一判斷單元AD1判定第一電位屬於偏高電位，且第一比較單元CMP1之第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1，則第一運算單元OU1將會開啟第一開關單元SW1，使儲存於第一外部儲存電容ESC1之電荷能夠對第一通道資料線DL1進行預充電；若第一判斷單元AD1判定第一電位屬於偏低電位，則第一運算單元OU1將不會開啟第一開關單元SW1，故可避免第一通道資料線DL1被過度充電。

由上述可知：在充電過程中，只有在第一電位屬 於偏高電位的條件以及第一電容電壓VC1高於第一參考電壓VREF1的條件均符合之情況下，第一開關單元SW1才會被開啟，使得儲存於第一外部儲存電容ESC1之電荷能夠順利地對第一通道資料線DL1進行預充電，而不會有第一通道資料線DL1被過度充電之情事發生。

同理，第二參考電壓產生單元RVG2可包含N個 電阻器R1~RN，且該N個電阻器R1~RN係彼此串聯於第三電壓VGSN與第四電壓VGMN之間，以提供第二參考電壓VREF2。其中，第三電壓VGSN小於第四電壓VGMN，並且第 二參考電壓VREF2為負電壓。

當第二資料DATA2欲從第二電位充電至零電位 時，若第二判斷單元AD2判定第二電位屬於偏低電位，且第二比較單元CMP2之第二比較結果SCP2為第二電容電壓VC2高於第二參考電壓VREF2，則第二運算單元OU2將會開啟第二開關單元SW2，使儲存於第二外部儲存電容ESC2之電荷能夠對第二通道資料線DL2進行預充電；若第二判斷單元AD2判定第二電位屬於偏高電位，則第二運算單元OU2將不會開啟第二開關單元SW2，以避免第二通道資料線DL2被過度充電。

當第二資料DATA2欲從零電位放電至第二設定 電位時，若第二判斷單元AD2判定第二電位屬於偏低電位，且第二比較單元CMP2之第二比較結果SCP2為第二電容電壓VC2低於第二參考電壓VREF2，則第二運算單元OU2將會開啟第二開關單元SW2，使第二通道資料線DL2上之電荷能夠儲存至第二外部儲存電容ESC2；若第二判斷單元AD2判定第二電位屬於偏高電位，則第二運算單元OU2將不會開啟第二開關單元SW2，以避免儲存於第二外部儲存電容ESC2之電荷發生倒灌回第二通道資料線DL2之情事。

接下來，請參照圖3A至圖3E，圖3A至圖3E係 分別繪示圖2中之各個訊號的電位時序圖。其中，圖3A係繪示圖2中之開關SWHZ1的控制訊號的電位時序圖；圖3B係繪示圖2中之開關SW3的控制訊號的電位時序圖；圖3C係繪示圖2中之第一資料DATA1的電位時序圖；圖3D係繪示圖2中之第一比較結果SCP1的電位時序圖；圖3E係繪示圖2中之第一開關單元SW1的第一開關控制訊號SNF1的電位時序圖。

於時間T1，圖3A中之開關SWHZ1的控制訊號 由原本高電位變為低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間彼此斷開；圖3B中 之開關SW3的控制訊號處於低電位，代表第一開關單元SW1及面板資料線未耦接至接地端GND；圖3C中之第一資料DATA1具有目標高電位並準備要開始進行放電過程；圖3D中之第一比較結果SCP1處於低電位，代表第一比較結果SCP1為第一電容電壓VC1低於第一參考電壓VREF1；由於第一資料DATA1具有偏高電位且第一電容電壓VC1低於第一參考電壓VREF1，所以圖3E中之第一開關單元SW1的第一開關控制訊號SNF1會由原本低電位變為高電位，代表此時第一開關單元SW1會被開啟而導通。

於時間T2，圖3A中之開關SWHZ1的控制訊號 維持低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間維持斷開；圖3B中之開關SW3的控制訊號由原本低電位變為高電位，代表第一開關單元SW1及面板資料線耦接至接地端GND；圖3C中之第一資料DATA1之電位持續下降而不再具有偏高電位，代表正進行由資料線放電至儲存電容的過程；圖3D中之第一比較結果SCP1仍處於低電位，代表第一比較結果SCP1為第一電容電壓VC1仍低於第一參考電壓VREF1；由於第一資料DATA1不再具有偏高電位，所以圖3E中之第一開關單元SW1的第一開關控制訊號SNF1會由原本高電位變為低電位，代表此時第一開關單元SW1會被關閉而不導通。

於時間T3，圖3A中之開關SWHZ1的控制訊號 維持低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間維持斷開；圖3B中之開關SW3的控制訊號由原本高電位變為低電位，代表第一開關單元SW1及面板資料線不耦接至接地端GND；圖3C中之第一資料DATA1之電位持續下降，即將由放電過程轉變為由儲存電容充電至資料線的過程；圖3D中之第一比較結果SCP1由原本低電位變為高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開關單元SW1 的第一開關控制訊號SNF1維持低電位，代表此時第一開關單元SW1仍被關閉而不導通。

於時間T4，圖3A中之開關SWHZ1的控制訊號 由原本低電位變為高電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間電性連接；圖3B中之開關SW3的控制訊號維持低電位，代表第一開關單元SW1及面板資料線不耦接至接地端GND；圖3C中之第一資料DATA1之電位下降至目標低電位；圖3D中之第一比較結果SCP1維持高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開關單元SW1的第一開關控制訊號SNF1維持低電位，代表此時第一開關單元SW1仍被關閉而不導通。

於時間T5，圖3A中之開關SWHZ1的控制訊號 由原本高電位變為低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間彼此斷開；圖3B中之開關SW3的控制訊號維持低電位，代表第一開關單元SW1及面板資料線不耦接至接地端GND；圖3C中之具有目標低電位的第一資料DATA1準備開始放電；圖3D中之第一比較結果SCP1維持高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開關單元SW1的控制訊號維持低電位，代表此時第一開關單元SW1仍被關閉而不導通。

於時間T6，圖3A中之開關SWHZ1的控制訊號 維持低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間彼此斷開；圖3B中之開關SW3的控制訊號由原本低電位變為高電位，代表第一開關單元SW1及面板資料線耦接至接地端GND；圖3C中之第一資料DATA1的電位持續上升，資料線即將充電至偏高電位；圖3D中之第一比較結果SCP1維持高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開 關單元SW1的第一開關控制訊號SNF1維持低電位，代表此時第一開關單元SW1仍被關閉而不導通。

於時間T7，圖3A中之開關SWHZ1的控制訊號 維持低電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間彼此斷開；圖3B中之開關SW3的控制訊號由原本高電位變為低電位，代表第一開關單元SW1及面板資料線不耦接至接地端GND；圖3C中之第一資料DATA1的電位持續上升，資料線被充電而使電位上升至偏高電位；圖3D中之第一比較結果SCP1維持高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開關單元SW1的第一開關控制訊號SNF1由原本低電位變為高電位，代表此時第一開關單元SW1被開啟而導通。

於時間T8，圖3A中之開關SWHZ1的控制訊號 由原本低電位變為高電位，代表第一運算單元OU1之輸出端與第一開關單元SW1及面板資料線之間電性連接；圖3B中之開關SW3的控制訊號維持低電位，代表第一開關單元SW1及面板資料線不耦接至接地端GND；圖3C中之第一資料DATA1具有目標高電位；圖3D中之第一比較結果SCP1維持高電位，代表第一比較結果SCP1為第一電容電壓VC1高於第一參考電壓VREF1；圖3E中之第一開關單元SW1的第一開關控制訊號SNF1由原本高電位變為低電位，代表此時第一開關單元SW1被關閉而不導通。

相較於先前技術，本發明所提出的應用於液晶顯 示裝置之驅動電路係透過蒐集面板上之資料線電容的放電電荷之方式，將其用於下次再對資料線電容充電時能預充電至某一特定電位，再透過OP放大器接續充電至目標電位，以節省功耗。此外，本發明所提出的應用於液晶顯示裝置之驅動電路係透過比較器偵測外部電容電壓之結果來決定是否開啟預充電的路徑開關，並且預充電來源是一被動元件電容，可 有效避免資料線電容出現過充電之現象。

由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

2‧‧‧驅動電路

CH1~CH2‧‧‧第一通道~第二通道

20A、21A、20B、21B‧‧‧鎖存單元

22A、22B‧‧‧位準移位單元

23A、23B‧‧‧數位類比轉換單元

24A、24B‧‧‧運算放大單元

DL1~DL2‧‧‧第一通道資料線~第二通道資料線

SR‧‧‧移位暫存器

SW3~SW4、SWHZ1~SWHZ2‧‧‧開關

GND‧‧‧接地端

RVG1~RVG2‧‧‧第一參考電壓產生單元~第二參考電壓產生單元

ESC1~ESC2‧‧‧第一外部儲存電容~第二外部儲存電容

CMP1~CMP2‧‧‧第一比較單元~第二比較單元

SW1~SW2‧‧‧第一開關單元~第二開關單元

OU1~OU2‧‧‧第一運算單元~第二運算單元

AD1~AD2‧‧‧第一判斷單元~第二判斷單元

VREF1~VREF2‧‧‧第一參考電壓~第二參考電壓

VC1~VC2‧‧‧第一電容電壓~第二電容電壓

SCP1~SCP2‧‧‧第一比較結果~第二比較結果

SNF1~SNF2‧‧‧第一開關控制訊號~第二開關控制訊號

MSB1‧‧‧第一資料之最高有效位元值

MSB2‧‧‧第二資料之最高有效位元值

R1~RN‧‧‧電阻器

VGMP~VGSP‧‧‧第一電壓~第二電壓

VGSN~VGMN‧‧‧第三電壓~第四電壓

DATA1~DATA2‧‧‧第一資料~第二資料

Claims (13)

1. 一種驅動電路，應用於一液晶顯示裝置，該驅動電路包含：一第一通道資料線，用以傳輸一第一資料；一第一參考電壓產生單元，用以產生一第一參考電壓；一第一外部儲存電容，其一端耦接至接地端；一第一比較單元，其兩輸入端分別耦接該第一參考電壓產生單元及該第一外部儲存電容之另一端並分別接收該第一參考電壓及一第一電容電壓，且由其輸出端輸出一第一比較結果；一第一開關單元，分別耦接該第一外部儲存電容之該另一端及該第一通道資料線；以及一第一運算單元，分別耦接該第一比較單元之輸出端、該第一通道資料線及該第一開關單元，該第一運算單元分別接收該第一比較結果及該第一資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟該第一開關單元；其中該第一參考電壓產生單元包含複數個電阻器，且該複數個電阻器係彼此串聯於一第一電壓與一第二電壓之間以提供該第一參考電壓。
2. 如申請專利範圍第1項所述之驅動電路，其中該第一電壓大於該第二電壓，該第一參考電壓為正電壓。
3. 如申請專利範圍第1項所述之驅動電路，其中該第一通道資料線所傳輸之該第一資料具有正電壓。
4. 一種驅動電路，應用於一液晶顯示裝置，該驅動電路包含：一第一通道資料線，用以傳輸一第一資料；一第一判斷單元，耦接該第一通道資料線，用以判斷該第一資料之一第一電位係屬於偏高電位或偏低電位； 一第一參考電壓產生單元，用以產生一第一參考電壓；一第一外部儲存電容，其一端耦接至接地端；一第一比較單元，其兩輸入端分別耦接該第一參考電壓產生單元及該第一外部儲存電容之另一端並分別接收該第一參考電壓及一第一電容電壓，且由其輸出端輸出一第一比較結果；一第一開關單元，分別耦接該第一外部儲存電容之該另一端及該第一通道資料線；以及一第一運算單元，分別耦接該第一比較單元之輸出端、該第一通道資料線及該第一開關單元，該第一運算單元分別接收該第一比較結果及該第一資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟該第一開關單元。
5. 如申請專利範圍第4項所述之驅動電路，其中當該第一資料欲從該第一電位放電至零電位時，若該第一判斷單元判定該第一電位屬於偏高電位，且該第一比較結果為該第一電容電壓低於該第一參考電壓，則該第一運算單元開啟該第一開關單元，使該第一通道資料線上之電荷儲存至該第一外部儲存電容；若該第一判斷單元判定該第一電位屬於偏低電位，則該第一運算單元不開啟該第一開關單元，以避免儲存於該第一外部儲存電容之電荷倒灌回該第一通道資料線。
6. 如申請專利範圍第4項所述之驅動電路，其中當該第一資料欲從零電位充電至一第一設定電位時，若該第一判斷單元判定該第一電位屬於偏高電位，且該第一比較結果為該第一電容電壓高於該第一參考電壓，則該第一運算單元開啟該第一開關單元，使儲存於該第一外部儲存電容之電荷預充至該第一通道資料線；若該第一判斷單元判定該第一電位屬於偏低電位，則該第一運算單元不開啟該第一開關單元，以避免該第一通道資料線被過充。
7. 一種驅動電路，應用於一液晶顯示裝置，該驅動電路包含：一第一通道資料線，用以傳輸一第一資料；一第一參考電壓產生單元，用以產生一第一參考電壓；一第一外部儲存電容，其一端耦接至接地端；一第一比較單元，其兩輸入端分別耦接該第一參考電壓產生單元及該第一外部儲存電容之另一端並分別接收該第一參考電壓及一第一電容電壓，且由其輸出端輸出一第一比較結果；一第一開關單元，分別耦接該第一外部儲存電容之該另一端及該第一通道資料線；一第一運算單元，分別耦接該第一比較單元之輸出端、該第一通道資料線及該第一開關單元，該第一運算單元分別接收該第一比較結果及該第一資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟該第一開關單元；一第二通道資料線，用以傳輸一第二資料；一第二參考電壓產生單元，用以產生一第二參考電壓；一第二外部儲存電容，其一端耦接至接地端；一第二比較單元，其兩輸入端分別耦接該第二參考電壓產生單元及該第二外部儲存電容之另一端並分別接收該第二參考電壓及一第二電容電壓，且由其輸出端輸出一第二比較結果；一第二開關單元，分別耦接該第二外部儲存電容之該另一端及該第二通道資料線之輸出端；以及一第二運算單元，分別耦接該第二比較單元之輸出端、該第二通道資料線及該第二開關單元，該第二運算單元分別接收該第二比較結果及該第二資料之最高有效位元(MSB)值進行運算，並根據運算結果選擇性地開啟該第二開關單元。
8. 如申請專利範圍第7項所述之驅動電路，其中該第一參考電壓產生單 元包含複數個電阻器，且該複數個電阻器係彼此串聯於一第三電壓與一第四電壓之間以提供該第二參考電壓。
9. 如申請專利範圍第8項所述之驅動電路，其中該第三電壓小於該第四電壓，該第二參考電壓為負電壓。
10. 如申請專利範圍第7項所述之驅動電路，其中該第二通道資料線所傳輸之該第二資料具有負電壓。
11. 如申請專利範圍第7項所述之驅動電路，進一步包含：一第二判斷單元，耦接該第二通道資料線，用以判斷該第二資料之一第二電位係屬於偏高電位或偏低電位。
12. 如申請專利範圍第11項所述之驅動電路，其中當該第二資料欲從該第二電位充電至零電位時，若該第二判斷單元判定該第二電位屬於偏低電位，且該第二比較結果為該第二電容電壓高於該第二參考電壓，則該第二運算單元開啟該第二開關單元，使儲存於該第二外部儲存電容之電荷預充至該第二通道資料線；若該第二判斷單元判定該第二電位屬於偏高電位，則該第二運算單元不開啟該第二開關單元，以避免該第二通道資料線被過充。
13. 如申請專利範圍第11項所述之驅動電路，其中當該第二資料欲從零電位放電至一第二設定電位時，若該第二判斷單元判定該第二電位屬於偏低電位，且該第二比較結果為該第二電容電壓低於該第二參考電壓，則該第二運算單元開啟該第二開關單元，使該第二通道資料線上之電荷儲存至該第二外部儲存電容；若該第二判斷單元判定該第二電位屬於偏高電位，則該第二運算單元不開啟該第二開關單元，以避免儲存於該第二外部儲存電容之電荷倒灌回該第二通道資料線。