[go: up one dir, main page]

TWI579895B - 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法 - Google Patents

線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法 Download PDF

Info

Publication number
TWI579895B
TWI579895B TW103136604A TW103136604A TWI579895B TW I579895 B TWI579895 B TW I579895B TW 103136604 A TW103136604 A TW 103136604A TW 103136604 A TW103136604 A TW 103136604A TW I579895 B TWI579895 B TW I579895B
Authority
TW
Taiwan
Prior art keywords
spacer
layer
pattern
region
forming
Prior art date
Application number
TW103136604A
Other languages
English (en)
Other versions
TW201616551A (zh
Inventor
吳致遠
劉光文
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW103136604A priority Critical patent/TWI579895B/zh
Publication of TW201616551A publication Critical patent/TW201616551A/zh
Application granted granted Critical
Publication of TWI579895B publication Critical patent/TWI579895B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法
本發明是有關於一種線路佈局以及線路佈局方法,且特別是有關於一種間隙壁自對準四重圖案化(spacer self-aligned quadruple patterning,SAQP)製程以及線路佈局。
隨著半導體元件的尺寸不斷縮小,目前提出了使用具有13.5nm的短波長的極紫外光(extreme ultraviolet,EUV)的曝光技術。然而,上述曝光技術卻無法用於大量生產而且需要高昂的設備成本。因此,目前期待採用間隙壁自對準雙重圖案化(spacer self-aligned double patterning,SADP)技術,以克服極紫外光的曝光技術所具有的問題。
間隙壁自對準雙重圖案化是一種藉由在第一罩幕圖案的側壁上形成間隙壁,並在上述間隙壁之間形成第二罩幕圖案,最後將上述間隙壁移除的技術。藉由自對準雙重圖案化,可以使所得到的線距縮小至一般的微影蝕刻製程的線距的一半。
此外,目前在自對準雙重圖案化的基礎上又提出了可以進一步縮小線距的間隙壁自對準四重圖案化技術。間隙壁自對準四重圖案化是進行兩次自對準雙重圖案化的技術。然而,使用自對準四重圖案化技術所製造的線路普遍會存在線路末端之間的間隔距離過小,從而導致這些線路之間的不當電性連接。為了解決上述問題,目前大多在間隙壁自對準四重圖案化製程中使用多次微影蝕刻製程。多次微影蝕刻製程雖然可以有效增加線路末端之間的間隔距離,卻也增加了製造成本以及製程的複雜度。
基於上述,目前亟需一種能夠在使用較少次數的微影製程的情況下,有效增加線路末端之間的間隔距離的製程技術。
本發明提供一種線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法,其能夠在使用較少次數的微影製程的情況下,有效增加線路末端之間的間隔距離。
本發明提供一種線路佈局之間隙壁自對準四重圖案化的方法,包括:形成i個核心層,每一核心層包括:主體層,沿著第一方向延伸,且具有第一端以及第二端;以及末端層,連接於上述主體層的上述第一端,且朝向第二方向凸出;形成第一間隙壁,於上述核心層的側壁;移除上述核心層;以及形成2i個輔助圖案,且i為1以上的整數,每一輔助圖案沿著上述第一方向延伸,並間隔地排列於上述第一方向;其中,在對應於上述末端層的區域中, 未與上述輔助圖案重疊的部分呈現工字鋼的形狀,且上述工字鋼是由與對應於上述主體層的區域鄰接的第一區、未與對應於上述主體層的區域鄰接的第二區以及連接上述第一區與上述第二區的第三區所構成。
在本發明的一實施例中,自上述第二端朝向上述第一方向算起,上述第一區的面積隨著上述第一區與上述第二端之間的距離增加而遞增。
在本發明的一實施例中,上述線路佈局之間隙壁自對準四重圖案化的方法更包括:形成堆疊結構,上述堆疊結構包括多個圖案接收層;在上述堆疊結構上形成上述核心層;以及在形成上述輔助圖案之前,將上述第一間隙壁的圖案轉移至上述圖案接收層中的一層或多層,以形成第一間隙壁圖案層。
在本發明的一實施例中,上述線路佈局之間隙壁自對準四重圖案化的方法更包括:形成第二間隙壁,於上述第一間隙壁圖案層的側壁以及上述輔助圖案的側壁;形成第三間隙壁以及第四間隙壁,於上述第二間隙壁的側壁,上述第三間隙壁位於上述第四間隙壁之內;移除上述第二間隙壁以及上述輔助圖案,以形成封閉迴路;以及移除部分上述封閉迴路,以使上述封閉迴路在對應於上述輔助圖案的區域以及對應於上述第二端的區域斷開。
在本發明的一實施例中,在移除部分上述封閉迴路的步驟之前更包括:在形成上述第三間隙壁以及上述第四間隙壁之前,移除上述第一間隙壁圖案層;以上述第二間隙壁以及上述輔 助圖案為罩幕,對上述圖案接收層中的一層或多層進行圖案化,以形成圖案化層;形成第二間隙壁圖案層,於對應於上述第一間隙壁圖案層的位置;以及移除上述第二間隙壁、上述輔助圖案以及上述圖案化層。
在本發明的一實施例中,移除部分上述封閉迴路的步驟包括:移除位於第一預定移除區以及第二預定移除區的部分上述第二間隙壁圖案層、部分上述第三間隙壁以及部分上述第四間隙壁;其中上述第一預定移除區在上述第一方向上延伸,且涵蓋部分對應於上述輔助圖案的區域以及部分對應於上述末端層的區域,其中上述第一預定移除區不涵蓋對應於上述主體層的區域;上述第二預定移除區涵蓋對應於上述主體層的上述第二端的區域,其中上述第二預定移除區不涵蓋對應於上述末端層的區域以及對應於上述輔助圖案的區域。
本發明又提供一種線路佈局,包括:4i+1條線路,i為1以上的整數,每一線路包括:主體部,沿著第一方向延伸;以及連接部,連接於上述主體部,且沿著第二方向延伸;其中部分上述線路的上述主體部具有迴路結構。
在本發明的一實施例中,自每一線路的上述主體部的端點朝向上述第一方向算起,上述線路的第奇數條的上述主體部具有上述迴路結構,其中上述線路的第1條不具有上述迴路結構。
在本發明的一實施例中,上述迴路結構所圍成的面積隨著上述迴路結構與每一線路的上述主體部的端點之間的距離增加 而遞增。
在本發明的一實施例中,上述迴路結構在上述第二方向上的長度隨著上述迴路結構與每一線路的上述主體部的端點之間的距離增加而遞增,且在上述第一方向上的長度實質上固定。
基於上述,本發明在對應於上述末端層的區域中形成輔助圖案,並使對應於上述末端層的區域中未與上述輔助圖案重疊的部分呈現工字鋼的形狀,藉此可在使用較少次數的微影製程的情況下,有效增加線路末端之間的間隔距離。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧目標層
12‧‧‧氧化物層
14‧‧‧第一氮化矽層
16‧‧‧多晶矽層
16a‧‧‧圖案化層
18‧‧‧第二氮化矽層
20‧‧‧有機材料層
22‧‧‧第三氮化矽層
24‧‧‧主體層
24a‧‧‧第一端
24b‧‧‧第二端
26‧‧‧末端層
28‧‧‧核心層
30‧‧‧第一間隙壁
30a‧‧‧間隙壁圖案
30b‧‧‧第一間隙壁圖案層
32‧‧‧輔助圖案材料層
34‧‧‧輔助圖案
34a‧‧‧第一區
34b‧‧‧第二區
34c‧‧‧第二區
36‧‧‧第二間隙壁
40‧‧‧第四間隙壁
42‧‧‧第二間隙壁圖案層
44‧‧‧第三間隙壁
45‧‧‧封閉迴路
46‧‧‧第一預定移除區
48‧‧‧第二預定移除區
50、52、54、56、58、60、62、64、66‧‧‧線路
50a、52a、54a、56a、58a、60a、62a、64a、66a‧‧‧主體部
50b、52b、54b、56b、58b、60b、62b、64b、66b‧‧‧連接部
50c‧‧‧凸出部
66c‧‧‧階梯結構
68a、68b、68c‧‧‧迴路結構
70‧‧‧銲墊
D1‧‧‧第一方向
D2‧‧‧第二方向
L1、L2‧‧‧長度
圖1A至圖1M為依照本發明的一實施例所繪示的線路佈局方法的流程的上視示意圖。
圖2A至圖2L分別為沿圖1A至圖1L之A-A線的剖面示意圖。
圖1A至圖1M為依照本發明的一實施例所繪示的線路佈局方法的流程的上視示意圖。圖2A至圖2L分別為沿圖1A至圖1L之A-A線的剖面示意圖。
本發明的實施例是採用間隙壁自對準四重圖案化的方法來形成線路佈局。
請同時參照圖1A以及圖2A,首先在基底8上形成堆疊結構11。基底8例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator,SOI)。半導體例如是IVA族的原子,例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物,例如是碳化矽或是矽化鍺,或是IIIA族原子與VA族原子所形成之半導體化合物,例如是砷化鎵。堆疊結構11包括目標層10與位於目標層10上的多個圖案接收層。多個圖案接收層的材料可以是氧化物、氮化物、多晶矽、有機材料或其組合。在一實施例中,堆疊結構11例如可以是由下往上依序積層目標層10、氧化物層12、第一氮化矽層14、多晶矽層16、第二氮化矽層18、有機材料層20以及第三氮化矽層22而組成的結構。目標層10的材料可以是導體,導體包括金屬或是金屬合金,例如是銅、鋁或其組合。氧化物層12的材料例如是四乙氧基矽烷的氧化物、矽甲烷或其組合。上述各層的形成方法例如是化學氣相沈積法或物理氣相沈積法。在本實施例中,目標層10上的各層均可以接收上一層的圖案,並做為下一層圖案轉移的罩幕。因此,雖然以上列舉了堆疊結構11中的各層的材料以及積層順序,但本發明並不限於此,只要層與層之間在進行圖案轉移的蝕刻過程中具有足夠的蝕刻選擇比,能夠將所需的圖案轉移至目標層10,則上述各層的材料、積層數目以及積層順序是可以根據 實際需要而自行調整。
請再參照圖1A以及圖2A,接著在堆疊結構11上形成i個核心層28。每一核心層28包括:主體層24以及末端層26。主體層24具有第一端24a以及第二端24b,沿著第一方向D1延伸。末端層26連接於主體層24的第一端24a,且朝向第二方向D2凸出。第一方向D1例如是X方向,第二方向D2例如是Y方向,但本發明並不以此為限。核心層28的材料例如是有機材料、無機材料或其組合。有機材料例如是非晶質碳、碳氫化物或其組合,無機材料例如是二氧化矽、氮氧化矽或其組合。核心層28的形成方法例如是先形成核心材料層(未繪示),再對核心材料層進行圖案化製程。
請同時參照圖1A、圖1B、圖2A以及圖2B,接著,於核心層28的側壁形成第一間隙壁30。第一間隙壁30的寬度例如是10nm~40nm。第一間隙壁30的材料例如是二氧化矽、氮化矽或其組合。第一間隙壁30的形成方法例如是先形成間隙壁材料層(未繪示),之後進行非等向蝕刻製程。
請同時參照圖1B、圖1C、圖1D、圖2B、圖2C以及圖2D,接著,移除核心層28。移除核心層28的方法可以是進行乾式剝除製程、乾式蝕刻製程、濕式剝除製程、濕式蝕刻製程或其組合。之後,將第一間隙壁30的圖案轉移至圖案接收層中的一層或多層,以形成第一間隙壁圖案層30b。更具體地說,上述轉移圖案的方法例如是先以第一間隙壁30做為罩幕並進行蝕刻製程,而 在堆疊結構11中的圖案接收層中形成與第一間隙壁30的位置對應的圖案,繼而將做為罩幕的第一間隙壁30移除。在一實施例中,先以第一間隙壁30做為罩幕並進行蝕刻製程,以將第一間隙壁30的圖案轉移至位於第一間隙壁30之下的第三氮化矽層22以及有機材料層20,之後將第一間隙壁30移除,以形成間隙壁圖案30a。接著再以所述間隙壁圖案30a做為罩幕並進行蝕刻製程,以將所形成的圖案轉移至下一層的第二氮化矽層18,並將間隙壁圖案30a移除,以形成第一間隙壁圖案層30b。換言之,上述轉移圖案的步驟會進行兩次,以將第一間隙壁30的圖案轉移至第二氮化矽層18。移除第一間隙壁30以及移除間隙壁圖案30a的方法可以是進行乾式蝕刻製程、濕式蝕刻製程或其組合。
請同時參照圖1E、圖2E,接著,在多晶矽層16上形成輔助圖案材料層32,並覆蓋第一間隙壁圖案層30b的側壁。輔助圖案材料層32包括氧化物、氮化物或其組合。氧化物例如是氧化矽、氮氧化矽或其組合。輔助圖案材料層32的形成方法例如是化學氣相沈積法或物理氣相沈積法。
請同時參照圖1E、圖1F、圖2E以及圖2F,接著,對輔助圖案材料層32進行圖案化製程,以形成2i個輔助圖案34(i為1以上的整數)。每一輔助圖案34沿著第一方向D1延伸,並間隔地排列於第一方向D1。在一實施例中,每一輔助圖案34在第一方向D1上可以實質上切齊,但只要在不影響後續形成的線路末端的間距的範圍內,也可以不切齊。在一實施例中,每一輔助圖案 34在第二方向D2上的長度實質上相等。更具體地說,每一輔助圖案34在第一方向D1上的長度例如是80nm~500nm,在第二方向D2上的長度例如是80nm~500nm,每一輔助圖案34之間的間距例如是40nm~500nm。圖案化製程可以是先利用黃光、極紫外光、ArF準分子雷射、KrF準分子雷射等,對所形成的圖案材料層進行曝光,之後進行顯影。
在一實施例中,在對應於末端層26(圖1C)的區域中,未與輔助圖案34重疊的部分呈現工字鋼的形狀。更具體地說,上述未與輔助圖案34重疊的部分是由第一區34a、第二區34b以及第三區34c所構成。第一區34a位於輔助圖案34的第一側,與對應於主體層24(圖1A)的區域鄰接,第二區34b則位輔助圖案34的第二側,未與對應於主體層24(圖1A)的區域鄰接。第三區34c則位於相鄰兩個輔助圖案之間,連接第一區34a與第二區34b。上述未與輔助圖案34重疊的部分,即第一區34a、第二區34b以及第三區34c之組合,呈現工字鋼的形狀。在本實施例中,第一區34a的面積會隨著第一區34a與第二端24b之間的距離增加而遞增;第二區34b的面積實質上保持不會變化。上述距離是以第二端24b做為起點而朝向第一方向D1計算的。在一實施例中,第一區34a與第二區34b在第一方向D1上的長度L1以及第二區34b在第二方向D2上的長度L3實質上不會變化,而在第二方向D2上的長度L2則隨著第一區34a與第二端24b之間的距離增加而遞增。
請同時參照圖1G以及圖2G,接著,於第一間隙壁圖案層30b的側壁以及輔助圖案34的側壁形成第二間隙壁36。第二間隙壁36的寬度例如是10nm~40nm。第二間隙壁36的材料例如是二氧化矽、氮化矽或其組合。第二間隙壁36的形成方法例如是先形成間隙壁材料層(未繪示),之後進行非等向蝕刻製程。
請同時參照圖1G、圖1H、圖2G以及圖2H,接著,移除第一間隙壁圖案層30b。移除第一間隙壁圖案層30b的方法可以與移除核心層28的方法相同或相異。移除第一間隙壁圖案層30b的方法可以是進行乾式剝除製程、乾式蝕刻製程、濕式剝除製程、濕式蝕刻製程或其組合。
請同時參照圖1I以及圖2I,接著,以第二間隙壁36以及輔助圖案34為罩幕,對位於第二間隙壁36以及輔助圖案34之下的圖案接收層中的一層或多層進行圖案化,以形成圖案化層16a。在一實施例中,第二間隙壁36以及輔助圖案34的圖案會被轉移至位於第二間隙壁36以及輔助圖案34之下的多晶矽層16。上述圖案化的方法可以是進行乾式剝除製程、乾式蝕刻製程、濕式剝除製程、濕式蝕刻製程或其組合。
請再同時參照圖1I以及圖2I,接著,於對應於第一間隙壁圖案層30b的位置形成第二間隙壁圖案層42,並於第二間隙壁36的側壁形成第三間隙壁44以及第四間隙壁40。第三間隙壁44位於第四間隙壁40之內。第三間隙壁44的寬度例如是10nm~40nm,第四間隙壁40的寬度例如是10nm~40nm。第三間隙壁44 以及第四間隙壁40的形成方法例如是先形成間隙壁材料層(未繪示),之後進行非等向蝕刻製程。第一間隙壁30、第二間隙壁36、第三間隙壁44以及第四間隙壁40的寬度以及材料可以相同也可以不同。第三間隙壁44以及第四間隙壁40的材料例如是二氧化矽、氮化矽或其組合。值得注意的是,每一輔助圖案34之間的間距小於第三間隙壁44的2倍寬度。
請同時參照圖1I、圖1J、圖2I以及圖2J,接著,移除第二間隙壁36、輔助圖案34以及圖案化層16a,從而形成封閉迴路45。移除第二間隙壁36、輔助圖案34以及圖案化層16a的方法可以是進行乾式剝除製程、乾式蝕刻製程、濕式剝除製程、濕式蝕刻製程或其組合。
請參照圖1J、圖1K、圖2J以及圖2K,接著,移除部分封閉迴路45,以使封閉迴路45在對應於輔助圖案34的區域以及對應於第二端24b的區域斷開。更具體地說,被移除的部分封閉迴路45包括部分第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40。在一實施例中,被移除的部分由第一預定移除區46以及第二預定移除區48所涵蓋。更具體地說,第一預定移除區46在第一方向D1上延伸,且涵蓋部分對應於輔助圖案34的區域以及部分對應於末端層26的區域,但不涵蓋對應於主體層24的區域。第二預定移除區48涵蓋對應於主體層24的第二端24b的區域,但不涵蓋對應於末端層26的區域以及對應於輔助圖案34的區域。移除部分封閉迴路45的方法可以與移除核心層28的方法 相同。需注意的是,雖然本實施例以彼此分開的第一預定移除區46以及第二預定移除區48例示被移除的封閉迴路45,但本發明並不限於此,被移除的封閉迴路45當然也可以由一個完整的區域所涵蓋。更具體地說,被移除的封閉迴路45例如是由一個L字型的區域所涵蓋。
請同時參照圖1K、圖1L、圖2K以及圖2L,接著,將第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40的圖案轉移至目標層10,以形成所需的線路。將圖案轉移至目標層10的方法例如是先以第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40做為罩幕並進行蝕刻製程,以將第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40的圖案轉移至位於第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40之下的目標層10,之後將第二間隙壁圖案層42、第三間隙壁44以及第四間隙壁40移除,以形成所需的線路50、52、54、56、58、60、62、64、66。
請參照圖1M,接著,形成多個銲墊70,銲墊70與經斷開的封閉迴路連接。銲墊70的材料包括金屬或是金屬合金,例如是銅或銅鎳合金。銲墊70例如是先藉由化學氣相沉積法或物理氣相沉積法先形成銲墊70材料層(未繪示),再利用微影與蝕刻製程來形成。
以下將對藉由本發明的上述線路佈局方法形成的線路佈局結構進行說明。
請參照圖1L以及圖1M,本發明的線路佈局包括:4i+1 條線路50、52、54、56、58、60、62、64、66(i為1以上的整數)。線路50、52、54、56、58、60、62、64、66分別包括主體部50a、52a、54a、56a、58a、60a、62a、64a、66a以及連接部50b、52b、54b、56b、58b、60b、62b、64b、66b。主體部50a、52a、54a、56a、58a、60a、62a、64a、66a沿著第一方向D1延伸。連接部50b、52b、54b、56b、58b、60b、62b、64b、66b連接於主體部50a、52a、54a、56a、58a、60a、62a、64a、66a,且沿著第二方向D2延伸。在一實施例中,線路50、52、54、56、58、60、62、64、66的主體部50a、52a、54a、56a、58a、60a、62a、64a、66a之間的間距例如是10nm~40nm,每一線路50、52、54、56、58、60、62、64、66的連接部50b、52b、54b、56b、58b、60b、62b、64b、66b之間的間距例如是40nm~500nm。值得注意的是,第奇數條線路54、58、62的主體部54a、58a、62a具有迴路結構68a、68b、68c,但第1條線路50卻不具有迴路結構。上述線路的數目是以每一線路50、52、54、56、58、60、62、64、66的主體部50a、52a、54a、56a、58a、60a、62a、64a、66a的端點做為起點,而朝向第一方向D1開始計算的。迴路結構68a、68b、68c所圍成的面積會隨著迴路結構68a、68b、68c與每一線路50、52、54、56、58、60、62、64、66的主體部50a、52a、54a、56a、58a、60a、62a、64a、66a的端點之間的距離增加而遞增。在一實施例中,迴路結構68a、68b、68c在第一方向D1上的長度實質上固定,而在第二方向D2上的長度隨著迴路結構68a、68b、68c與每一線路 50、52、54、56、58、60、62、64、66的主體部50a、52a、54a、56a、58a、60a、62a、64a、66a的端點之間的距離增加而遞增。在一實施例中,迴路結構68a、68b、68c在第一方向D1上的長度例如是80nm~800nm。另外,第奇數條的線路50、54、58、62的連接部50b、54b、58b、62b在第二方向D2上的長度實質上固定。在一實施例中,第奇數條的線路50、54、58、62的連接部50b、54b、58b、62b在第二方向D2上的長度例如是20nm~500nm。在此同時,第偶數條的線路52、56、60、64的連接部52b、56b、60b、64b在第二方向D2上的長度卻會隨著連接部52b、56b、60b、64b與每一線路50、52、54、56、58、60、62、64、66的主體部50a、52a、54a、56a、58a、60a、62a、64a、66a的端點之間的距離增加而遞增。
除了迴路結構68a、68b、68c的構成之外,本發明的線路佈局在第1條線路50的連接部50b與主體部50a的交叉處還具有朝向相鄰的線路52的連接部52b凸出的凸出部50c。另外,最後一條線路66會具有階梯結構66c。再者,第偶數條的線路52、56、60、64呈現出L字型。
綜上所述,本發明在對應於上述末端層的區域中形成輔助圖案,並使對應於上述末端層的區域中未與上述輔助圖案重疊的部分呈現工字鋼的形狀,藉此可在使用較少次數的微影製程的情況下,有效增加線路末端之間的間隔距離,從而可以降低製造成本以及製程的複雜度。在此同時,也可以在橫向上提供足夠的 距離,從而可有效提高對線路進行圖案化以及形成銲墊時的容忍度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
50、52、54、56、58、60、62、64、66‧‧‧線路
50a、52a、54a、56a、58a、60a、62a、64a、66a‧‧‧主體部
50b、52b、54b、56b、58b、60b、62b、64b、66b‧‧‧連接部
50c‧‧‧凸出部
66c‧‧‧階梯結構
68a、68b、68c‧‧‧迴路結構
D1‧‧‧第一方向
D2‧‧‧第二方向

Claims (10)

  1. 一種線路佈局之間隙壁自對準四重圖案化的方法,包括:形成i個核心層,每一核心層包括:一主體層,沿著一第一方向延伸,且具有一第一端以及一第二端;以及一末端層,連接於該主體層的該第一端,且朝向一第二方向凸出;形成一第一間隙壁,於該些核心層的側壁;移除該些核心層;以及形成2i個輔助圖案,且i為1以上的整數,每一輔助圖案沿著該第一方向延伸,並間隔地排列於該第一方向;其中,在對應於該末端層的區域中,未與該些輔助圖案重疊的部分呈現工字鋼的形狀,且該工字鋼是由與對應於該主體層的區域鄰接的一第一區、未與對應於該主體層的區域鄰接的一第二區以及連接該第一區與該第二區的一第三區所構成。
  2. 如申請專利範圍第1項所述的線路佈局之間隙壁自對準四重圖案化的方法,其中自該第二端朝向該第一方向算起,該第一區的面積隨著該第一區與該第二端之間的距離增加而遞增。
  3. 如申請專利範圍第1項所述的線路佈局之間隙壁自對準四重圖案化的方法,其中更包括:形成一堆疊結構,該堆疊結構包括多個圖案接收層;在該堆疊結構上形成該些核心層;以及 在形成該些輔助圖案之前,將該第一間隙壁的圖案轉移至該些圖案接收層中的一層或多層,以形成一第一間隙壁圖案層。
  4. 如申請專利範圍第3項所述的線路佈局之間隙壁自對準四重圖案化的方法,更包括:形成一第二間隙壁,於該第一間隙壁圖案層的側壁以及該些輔助圖案的側壁;形成一第三間隙壁以及一第四間隙壁,於該第二間隙壁的側壁,該第三間隙壁位於該第四間隙壁之內;移除該第二間隙壁以及該些輔助圖案,以形成一封閉迴路;以及移除部分該封閉迴路,以使該封閉迴路在對應於該些輔助圖案的區域以及對應於該第二端的區域斷開。
  5. 如申請專利範圍第4項所述的線路佈局之間隙壁自對準四重圖案化的方法,其中在移除部分該封閉迴路的步驟之前更包括:在形成該第三間隙壁以及該第四間隙壁之前,移除該第一間隙壁圖案層;以該第二間隙壁以及該些輔助圖案為罩幕,對該些圖案接收層中的一層或多層進行圖案化,以形成一圖案化層;形成一第二間隙壁圖案層,於對應於該第一間隙壁圖案層的位置;以及移除該第二間隙壁、該些輔助圖案以及該圖案化層。
  6. 如申請專利範圍第4項所述的線路佈局之間隙壁自對準四 重圖案化的方法,其中移除部分該封閉迴路的步驟包括:移除位於一第一預定移除區以及一第二預定移除區的部分該第二間隙壁圖案層、部分該第三間隙壁以及部分該第四間隙壁;其中該第一預定移除區在該第一方向上延伸,且涵蓋部分對應於該些輔助圖案的區域以及部分對應於該末端層的區域,其中該第一預定移除區不涵蓋對應於該主體層的區域;該第二預定移除區涵蓋對應於該主體層的該第二端的區域,其中該第二預定移除區不涵蓋對應於該末端層的區域以及對應於該些輔助圖案的區域。
  7. 一種線路佈局,包括:4i+1條線路,i為2以上的整數,每一線路包括:一主體部,沿著一第一方向延伸;以及一連接部,連接於該主體部,且沿著一第二方向延伸;其中部分該些線路的該些主體部具有一迴路結構。
  8. 如申請專利範圍第7項所述的線路佈局,其中自每一線路的該主體部的端點朝向該第一方向算起,該些線路的第奇數條的該主體部具有該迴路結構,其中該些線路的第1條不具有該迴路結構。
  9. 如申請專利範圍第8項所述的線路佈局,其中該迴路結構所圍成的面積隨著該迴路結構與每一線路的該主體部的端點之間的距離增加而遞增。
  10. 如申請專利範圍第9項所述的線路佈局,其中該迴路結 構在該第二方向上的長度隨著該迴路結構與每一線路的該主體部的端點之間的距離增加而遞增,且在該第一方向上的長度實質上固定。
TW103136604A 2014-10-23 2014-10-23 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法 TWI579895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103136604A TWI579895B (zh) 2014-10-23 2014-10-23 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103136604A TWI579895B (zh) 2014-10-23 2014-10-23 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法

Publications (2)

Publication Number Publication Date
TW201616551A TW201616551A (zh) 2016-05-01
TWI579895B true TWI579895B (zh) 2017-04-21

Family

ID=56508645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136604A TWI579895B (zh) 2014-10-23 2014-10-23 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法

Country Status (1)

Country Link
TW (1) TWI579895B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426979A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 半導體結構製造方法及製成之結構
TW201433934A (zh) * 2007-03-05 2014-09-01 Tela Innovations Inc 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
TW201435365A (zh) * 2013-03-14 2014-09-16 Hermes Microvision Inc 用於檢測由自對準雙圖案製程製造的字元線陣列中缺陷的結構與方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201433934A (zh) * 2007-03-05 2014-09-01 Tela Innovations Inc 多重圖形化用之佈局定義、元件庫產生、及積體電路設計之方法和光罩組
TW201426979A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 半導體結構製造方法及製成之結構
TW201435365A (zh) * 2013-03-14 2014-09-16 Hermes Microvision Inc 用於檢測由自對準雙圖案製程製造的字元線陣列中缺陷的結構與方法

Also Published As

Publication number Publication date
TW201616551A (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR100703985B1 (ko) 반도체 소자의 제조 방법
KR101730709B1 (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
US8110466B2 (en) Cross OD FinFET patterning
US9620380B1 (en) Methods for fabricating integrated circuits using self-aligned quadruple patterning
US8574819B2 (en) Method for forming fine pattern
US9224617B2 (en) Forming cross-coupled line segments
US9530646B2 (en) Method of forming a semiconductor structure
TWI671819B (zh) 半導體裝置及其製作方法
US9153535B1 (en) Line layout and method of spacer self-aligned quadruple patterning for the same
US9773680B1 (en) Advanced method for scaled SRAM with flexible active pitch
US9524878B2 (en) Line layout and method of spacer self-aligned quadruple patterning for the same
US8502355B2 (en) Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
TWI694492B (zh) 半導體元件之精細互連的製備方法
TWI579895B (zh) 線路佈局以及線路佈局之間隙壁自對準四重圖案化的方法
CN109872946B (zh) 半导体装置的形成方法
JP2013201279A (ja) 半導体装置の製造方法
US10672612B2 (en) Method of forming semiconductor structure
US20200159105A1 (en) Hybrid optical and euv lithography
CN102540701A (zh) 自对准式二次成像方法
CN105590894B (zh) 线路布局以及线路布局的间隙壁自对准四重图案化的方法
US9281209B1 (en) Method for fabricating semiconductor device
CN105632934B (zh) 制造鳍的方法
JP2014049739A (ja) パターン形成方法
CN105489476B (zh) 图案化的方法与半导体结构