TWI578324B - 電源供應裝置以及升壓裝置 - Google Patents

Description

電源供應裝置以及升壓裝置

本發明係有關於一種電源供應裝置以及升壓裝置，特別係有關於一種消除過衝(overshoot)電壓之電源供應裝置以及升壓裝置。

在快閃式隨機存取記憶體中，如非或閘快閃式記憶體(NOR flash RAM)，通常需要高電壓源才能夠正常執行寫入操作以及抹除操作。一般來說，高電壓源通常利用電荷泵產生高電壓，才能使快閃式隨機存取記憶體動作正常。然而，當電荷泵所輸出之高電壓具有過衝(overshoot)電壓時，過衝電壓可能會損壞快閃式隨機存取記憶體單元。因此，我們有必要針對降低電荷泵之過衝電壓提出解決方案。

有鑑於此，本發明提出一種電源供應裝置，用以輸出一寫入電壓至一非或閘快閃式隨機存取記憶體陣列。電源供應裝置包括一升壓裝置以及一穩壓裝置。上述升壓裝置用以產生一升壓電壓，包括一電荷泵、一第一分壓電路、一第一比較器以及一振盪器。上述電荷泵根據一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓。上述第一分壓電路根據上述升壓電壓產生一第一回授電壓。上述第一比較器比較上述第一回授電壓以及一第一參考電壓而產生一第一驅動信 號。上述振盪器根據上述模式信號接收上述漸升電壓，且根據上述第一驅動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應電壓。上述穩壓裝置接收上述升壓電壓而產生上述寫入電壓。

根據本發明之一實施例，上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓之一過衝電壓。

根據本發明之一實施例，電源供應裝置更包括一選擇器、一單位增益緩衝器、一第一P型電晶體、一電阻性元件、一電容性元件以及一N型電晶體。上述選擇器根據上述模式信號，選擇上述漸升電壓以及上述供應電壓之一者提供至上述振盪器。上述單位增益緩衝器包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓。上述第一P型電晶體閘極端接收上述模式信號，源極端接收上述供應電壓，汲極端耦接至一第一節點。上述電阻性元件耦接於上述第一節點以及上述單位增益緩衝器之上述輸入端之間。上述電容性元件耦接於上述單位增益緩衝器之上述輸入端以及一接地端之間。上述N型電晶體，閘極端接收上述模式信號，源極端耦接至上述接地端，汲極端耦接至上述輸入端。

根據本發明之一實施例，當上述模式信號係為一第一邏輯位準時，上述振盪器接收上述漸升電壓，上述第一P型電晶體係為導通，上述N型電晶體係為不導通，使得上述漸升電壓以及上述輸入端之電壓係由上述接地位準充電至上述 供應電壓。

根據本發明之另一實施例，當上述模式信號係為一第二邏輯狀態時，上述振盪器接收上述供應電壓，上述第一P型電晶體係為不導通，上述N型電晶體係為導通且將上述輸入端耦接至上述接地端。

根據本發明之一實施例，上述穩壓裝置更包括：一P型導通電晶體、一第二分壓電路以及一第二比較器。上述P型導通電晶體之閘極端接收一第二驅動信號，源極端接收上述升壓電壓，汲極端輸出上述寫入電壓。上述第二分壓電路根據上述寫入電壓產生一第二回授電壓。上述第二比較器比較上述第二回授電壓以及一第二參考電壓而產生上述第二驅動信號。

本發明更提出一種升壓裝置用以產生一升壓電壓，升壓裝置包括一電荷泵、一第一分壓電路、一第一比較器以及一振盪器。上述電荷泵根據一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓。上述第一分壓電路根據上述升壓電壓產生一第一回授電壓。上述第一比較器比較上述第一回授電壓以及一第一參考電壓而產生一驅動信號。上述振盪器根據上述模式信號接收上述漸升電壓，且根據上述驅動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應電壓。

根據本發明之一實施例，上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓之一過衝電壓。

根據本發明之一實施例，升壓裝置更包括一選擇器、一單位增益緩衝器、一第一P型電晶體、一電阻性元件、一電容性元件以及一N型電晶體。上述選擇器根據上述模式信號，選擇上述漸升電壓以及上述供應電壓之一者提供至上述振盪器。上述單位增益緩衝器包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓。上述第一P型電晶體閘極端接收上述模式信號，源極端接收上述供應電壓，汲極端耦接至一第一節點。上述電阻性元件耦接於上述第一節點以及上述單位增益緩衝器之上述輸入端之間。上述電容性元件耦接於上述單位增益緩衝器之上述輸入端以及一接地端之間。上述N型電晶體之閘極端接收上述模式信號，源極端耦接至上述接地端，汲極端耦接至上述輸入端。

根據本發明之一實施例，當上述模式信號係為一第一邏輯位準時，上述振盪器接收上述漸升電壓，上述第一P型電晶體係為導通，上述N型電晶體係為不導通，使得上述漸升電壓以及上述輸入端之電壓係由上述接地位準充電至上述供應電壓。

根據本發明之一實施例，當上述模式信號係為一第二邏輯狀態時，上述振盪器接收上述供應電壓，上述第一P型電晶體係為不導通，上述N型電晶體係為導通且將上述輸入端耦接至上述接地端。

100、300‧‧‧電源供應裝置

110、310‧‧‧升壓裝置

111、311‧‧‧第一分壓電路

1111、3111‧‧‧第一電阻性元件

1112、3112‧‧‧第二電阻性元件

112、312‧‧‧第一比較器

113、313‧‧‧振盪器

114、314‧‧‧電荷泵

130、330‧‧‧穩壓裝置

131、331‧‧‧P型導通電晶體

132、332‧‧‧第二分壓電路

1321、3321‧‧‧第三電阻性元件

1322、3322‧‧‧第四電阻性元件

133、333‧‧‧第二比較器

201、401‧‧‧寫入操作

202、402‧‧‧下降電壓

315‧‧‧選擇器

316‧‧‧單位增益緩衝器

317‧‧‧第一P型電晶體

318‧‧‧第五電阻性元件

319‧‧‧電容性元件

320‧‧‧N型電晶體

NI‧‧‧輸入端

NO‧‧‧輸出端

N1‧‧‧第一節點

SM‧‧‧模式信號

VB‧‧‧升壓電壓

VCC‧‧‧供應電壓

VD1‧‧‧第一驅動信號

VD2‧‧‧第二驅動信號

VFB1‧‧‧第一回授電壓

VFB2‧‧‧第二回授電壓

VPGM‧‧‧寫入電壓

VREF1‧‧‧第一參考電壓

VREF2‧‧‧第二參考電壓

VSL‧‧‧漸升電壓

SCLK‧‧‧時脈信號

第1圖係顯示根據本發明之一實施例所述之電源供應裝置 之方塊圖；第2圖係顯示根據本發明之一實施例所述之非或閘快閃式隨機存取記憶體陣列之寫入操作之波形圖；第3圖係顯示根據本發明之另一實施例所述之電源供應裝置之方塊圖；以及第4圖係顯示根據本發明之另一實施例所述之非或閘快閃式隨機存取記憶體陣列之寫入操作之波形圖。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特例舉一較佳實施例，並配合所附圖式，來作詳細說明如下：

以下將介紹係根據本發明所述之較佳實施例。必須要說明的是，本發明提供了許多可應用之發明概念，在此所揭露之特定實施例，僅是用於說明達成與運用本發明之特定方式，而不可用以侷限本發明之範圍。

第1圖係顯示根據本發明之一實施例所述之電源供應裝置之方塊圖。如第1圖所示，電源供應裝置100包括升壓裝置110以及穩壓裝置130。升壓裝置110包括第一分壓電路111、第一比較器112、振盪器113以及電荷泵114，其中升壓裝置110用以將供應電壓VCC升壓而產生升壓電壓VB，並利用負回授理論穩定升壓電壓VB之電壓值。

第一分壓電路111包括第一電阻性元件1111以及第二電阻性元件1112，第一分壓電路111利用第一電阻性元件1111以及第二電阻性元件1112所產生之第一分壓係數，將升壓 電壓VB除上第一分壓係數而產生第一回授電壓VFB1，其中第一分壓係數係為第二電阻性元件1112之阻抗與第一電阻性元件1111以及第二電阻性元件1112之阻抗總和之比值。

第一比較器112比較第一回授電壓VFB1以及第一參考電壓VREF1而產生第一驅動信號VD1，振盪器113根據第一驅動信號VD1輸出時脈信號SCLK驅動電荷泵114，其中時脈信號SCLK之時脈振幅係為供應電壓VCC。電荷泵114根據時脈信號SCLK，而將供應電壓VCC升壓至升壓電壓VB。

穩壓裝置130包括P型導通電晶體131、第二分壓電路132以及第二比較器133，用以將升壓電壓VB降壓至寫入電壓VPGM，且利用負回授理論穩定輸出寫入電壓VPGM。P型導通電晶體131根據第二驅動信號VD2而將升壓電壓VB提供至寫入電壓VPGM，第二分壓電路132包括第三電阻性元件1321以及第四電阻性元件1322。

第二分壓電路132利用第三電阻性元件1321以及第四電阻性元件1322所產生之第二分壓係數，將寫入電壓VPGM除上第二分壓係數而產生第二回授電壓VFB2。第二比較器133比較第二回授電壓VFB2以及第二參考電壓VREF2而產生第二驅動信號VD2。也就是，寫入電壓VPGM係等於第二參考電壓VREF2以及第二分壓係數之積。

根據本發明之一實施例，寫入電壓VPGM係提供至一非或閘快閃式隨機存取記憶體陣列之位元線，因此寫入電壓VPGM可視為非或閘快閃式隨機存取記憶體陣列之位元線電壓。第2圖係顯示根據本發明之一實施例所述之非或閘快閃式 隨機存取記憶體陣列之寫入操作之波形圖。如第2圖所示，當執行寫入操作201時，代表非或閘快閃式隨機存取記憶體陣列執行寫入程序，非或閘快閃式隨機存取記憶體陣列之位元線對寫入電壓VPGM抽取電流。

當非或閘快閃式隨機存取記憶體陣列之位元線對寫入電壓VPGM抽取電流時，造成寫入電壓VPGM之電壓值產生下降電壓202。由於寫入電壓VPGM係經由P型導通電晶體131接收升壓電壓VB，因此當寫入電壓VPGM發生下降電壓202時，升壓電壓VB之電壓值勢必也發生了下降。

當升壓電壓VB之電壓值下降時，第一回授電壓VFB1亦隨之下降，經第一比較器112感測到而發出第一驅動信號VD1致使振盪器發出時脈信號SCLK，電荷泵114根據時脈信號SCLK而將供應電壓VCC升壓至升壓電壓VB。然而，由於振盪器113所發出之時脈信號SCLK並未經過控制，使得電荷泵114全力輸出，以將升壓電壓VB回復至原來的電壓值，此時勢必在升壓電壓VB產生了一個過充(overshoot)電壓。

再者，由於穩壓裝置130之反應時間有其限制，儘管穩壓裝置130具有穩定寫入電壓VPGM之功能，但是當電荷泵114全力輸出升壓電壓VB而產生了過衝電壓時，穩壓裝置130無法即時關閉P型導通電晶體131，因而造成寫入電壓VPGM出現過衝電壓203之現象。然而，寫入電壓203之過衝電壓203會使得進行寫入操作之非或閘快閃式記憶體單元損毀，因此勢必要消出寫入電壓VPGM之過充電壓202。

第3圖係顯示根據本發明之另一實施例所述之電 源供應裝置之方塊圖。如第3圖所示，電源供應裝置300同樣具有升壓裝置310以及穩壓裝置330。與第1圖相比，升壓裝置310除了包括第一分壓電路311、第一比較器312、振盪器313以及電荷泵314之外，更包括選擇器315、單位增益緩衝器316、第一P型電晶體317、第五電阻性元件318、電容性元件319以及N型電晶體320，穩壓裝置330同樣包括P型導通電晶體331、第二分壓電路332以及第二比較器333，其中分壓電路332包括第三電阻性元件3321以及第四電阻性元件3322。

第一分壓電路311與第1圖之第一分壓電路111相同，包括第一電阻性元件3111以及第二電阻性元件3112，在此不再贅述。升壓裝置310同樣接收供應電壓VCC之供應，選擇器315根據模式信號SM，選擇將供應電壓VCC以及漸升電壓VSL之一者提供至振盪器313。單位增益緩衝器316包括輸入端NI以及輸出端NO，其中輸出端NO輸出漸升電壓VSL。

第一P型電晶體317之源極端接收供應電壓VCC，汲極端耦接至第一節點N1，閘極端接收模式信號SM。第五電阻性元件318耦接於第一節點N1以及輸入節點NI之間，電容性元件319耦接於輸入端NI以及接地端之間。N型電晶體320之閘極端接收模式信號SM，源極端耦接至接地端，汲極端耦接至輸入端NI。

根據本發明之一實施例，當升壓裝置310接收到模式信號SM為低邏輯位準時，代表需將寫入電壓VPGM提供至非或閘快閃式隨機存取記憶體陣列之位元線而為位元線電壓。因此，選擇器315根據為第一邏輯位準之模式信號SM，選擇將漸 升電壓VSL提供至振盪器313。

由於模式信號SM係為低邏輯位準，使得第一P型電晶體317導通而N型電晶體320不導通，輸入節點NI則為供應電壓VCC經第五電阻性元件318而對電容性元件319充電。由於單位增益緩衝器316之增益係為1，故漸升電壓VSL係等於電容性元件319之跨壓。也就是，漸升電壓VSL係由接地端之接地位準逐漸增加至供應電壓VCC。

第4圖係顯示根據本發明之另一實施例所述之非或閘快閃式隨機存取記憶體陣列之寫入操作之波形圖。根據本發明之一實施例，當執行寫入操作401時，模式信號SM由高邏輯位準轉變為低邏輯位準，因此選擇器315根據模式信號SM選擇漸升電壓VSL提供至振盪器313，第一P型電晶體317係為導通，N型電晶體320係為不導通，漸升電壓VSL係為供應電壓VCC經第五電阻性元件318對電容性元件319所產生之電壓波形。

根據本發明之另一實施例，當執行寫入操作401時，模式信號SM係由低邏輯位準轉變至高邏輯位準，當結束寫入操作401時，模式信號SM回到低邏輯位準，而選擇器315、第一P型電晶體317以及N型電晶體320必須隨之相對修改。在此僅以模式信號SM為低邏輯位準時執行寫入操作401進行說明，並未以任何形式限定於此。

由於漸升電壓VSL作為振盪器313之供應電壓，振盪器313所產生之時脈信號SCLK之時脈振幅亦為漸升電壓VSL，也就是時脈振幅亦逐漸增加至供應電壓VCC，使得電荷 泵314所產生之升壓電壓VB亦隨著漸升電壓VSL而逐漸增加。根據本發明之另一實施例，使用者可控制振盪器313所產生之時脈信號SCLK之時脈頻率隨著漸升電壓VSL而增加。

隨著漸升電壓VSL逐漸增加，電荷泵314所產生之升壓電壓VB亦隨著漸升電壓VSL逐漸增加。雖然非或閘快閃式隨機存取記憶體陣列之位元線在進入寫入程序401後開始對寫入電壓VPGM抽取電流時，使得寫入電壓VPGM產生下降電壓402，然而振盪器313所產生之時脈信號SCLK之時脈振幅隨著漸升電壓VSL而逐漸增加，升壓電壓VB亦隨著漸升電壓VSL逐漸增加，使得在寫入電壓VPGM並不會出現過衝電壓，進而保護進行寫入程序之非或閘快閃式記憶體單元。

根據本發明之一實施例，當非或閘快閃式隨機存取記憶體結束寫入程序401時，模式信號SM回到高邏輯位準，選擇器315根據模式信號SM選擇供應電壓VCC提供至振盪器313，第一P型電晶體317係為不導通，N型半導體320導通而將輸入端NI耦接至接地端。

根據本發明之一實施例，升壓裝置310亦可作為具有軟啟動(soft start)之電荷泵穩壓器。由於漸升電壓VSL由接地電壓逐漸增加至供應電壓VCC，使得電荷泵314不會全力輸出升壓電壓VB，而造成寫入電壓VPGM因穩壓裝置330之反應速度不夠快而發生過衝電壓，進而保護後極電路免於因過高的供應電壓而損壞。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域 中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。

300‧‧‧電源供應裝置

310‧‧‧升壓裝置

311‧‧‧第一分壓電路

3111‧‧‧第一電阻性元件

3112‧‧‧第二電阻性元件

312‧‧‧第一比較器

313‧‧‧振盪器

314‧‧‧電荷泵

315‧‧‧選擇器

316‧‧‧單位增益緩衝器

317‧‧‧第一P型電晶體

318‧‧‧第五電阻性元件

319‧‧‧電容性元件

320‧‧‧N型電晶體

330‧‧‧穩壓裝置

331‧‧‧P型導通電晶體

332‧‧‧第二分壓電路

3321‧‧‧第三電阻性元件

3322‧‧‧第四電阻性元件

333‧‧‧第二比較器

NI‧‧‧輸入端

NO‧‧‧輸出端

N1‧‧‧第一節點

SM‧‧‧模式信號

VB‧‧‧升壓電壓

VCC‧‧‧供應電壓

VD1‧‧‧第一驅動信號

VD2‧‧‧第二驅動信號

VFB1‧‧‧第一回授電壓

VFB2‧‧‧第二回授電壓

VPGM‧‧‧寫入電壓

VREF1‧‧‧第一參考電壓

VREF2‧‧‧第二參考電壓

VSL‧‧‧漸升電壓

SCLK‧‧‧時脈信號

Claims (11)

1. 一種電源供應裝置，用以輸出一寫入電壓至一非或閘快閃式隨機存取記憶體陣列，包括：一升壓裝置，用以產生一升壓電壓，包括：一電荷泵，根據一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓；一第一分壓電路，根據上述升壓電壓產生一第一回授電壓；一第一比較器，比較上述第一回授電壓以及一第一參考電壓而產生一第一驅動信號；以及一振盪器，根據上述模式信號接收上述漸升電壓，且根據上述第一驅動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應電壓；以及一穩壓裝置，接收上述升壓電壓而產生上述寫入電壓。
2. 如申請專利範圍第1項所述之電源供應裝置，其中上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓之一過衝電壓。
3. 如申請專利範圍第1項所述之電源供應裝置，更包括：一選擇器，根據上述模式信號，選擇上述漸升電壓以及上述供應電壓之一者提供至上述振盪器；一單位增益緩衝器，包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓；一第一P型電晶體，閘極端接收上述模式信號，源極端接 收上述供應電壓，汲極端耦接至一第一節點；一電阻性元件，耦接於上述第一節點以及上述單位增益緩衝器之上述輸入端之間；一電容性元件，耦接於上述單位增益緩衝器之上述輸入端以及一接地端之間；以及一N型電晶體，閘極端接收上述模式信號，源極端耦接至上述接地端，汲極端耦接至上述輸入端。
4. 如申請專利範圍第3項所述之電源供應裝置，其中當上述模式信號係為一第一邏輯位準時，上述振盪器接收上述漸升電壓，上述第一P型電晶體係為導通，上述N型電晶體係為不導通，使得上述漸升電壓以及上述輸入端之電壓係由上述接地位準充電至上述供應電壓。
5. 如申請專利範圍第3項所述之電源供應裝置，其中當上述模式信號係為一第二邏輯狀態時，上述振盪器接收上述供應電壓，上述第一P型電晶體係為不導通，上述N型電晶體係為導通且將上述輸入端耦接至上述接地端。
6. 如申請專利範圍第1項所述之電源供應裝置，其中上述穩壓裝置更包括：一P型導通電晶體，閘極端接收一第二驅動信號，源極端接收上述升壓電壓，汲極端輸出上述寫入電壓；一第二分壓電路，根據上述寫入電壓產生一第二回授電壓；以及一第二比較器，比較上述第二回授電壓以及一第二參考電壓而產生上述第二驅動信號。
7. 一種升壓裝置，用以產生一升壓電壓，包括：一電荷泵，根據一模式信號以及一時脈信號，將一漸升電壓升壓至上述升壓電壓；一第一分壓電路，根據上述升壓電壓產生一第一回授電壓；一第一比較器，比較上述第一回授電壓以及一第一參考電壓而產生一驅動信號；以及一振盪器，根據上述模式信號接收上述漸升電壓，且根據上述驅動信號而輸出上述時脈信號，其中上述漸升電壓自一接地位準爬升至一供應電壓。
8. 如申請專利範圍第7項所述之升壓裝置，其中上述時脈信號包括一時脈振幅，上述時脈振幅隨著上述漸升電壓自上述接地位準爬升至上述供應電壓而增加，使得上述升壓電壓亦隨著上述漸升電壓增加，用以消除上述升壓電壓之一過衝電壓。
9. 如申請專利範圍第7項所述之升壓裝置，更包括：一選擇器，根據上述模式信號，選擇上述漸升電壓以及上述供應電壓之一者提供至上述振盪器；一單位增益緩衝器，包括一輸入端以及一輸出端，其中上述輸出端輸出上述漸升電壓；一第一P型電晶體，閘極端接收上述模式信號，源極端接收上述供應電壓，汲極端耦接至一第一節點；一電阻性元件，耦接於上述第一節點以及上述單位增益緩衝器之上述輸入端之間；一電容性元件，耦接於上述單位增益緩衝器之上述輸入端 以及一接地端之間；以及一N型電晶體，閘極端接收上述模式信號，源極端耦接至上述接地端，汲極端耦接至上述輸入端。
10. 如申請專利範圍第9項所述之升壓裝置，其中當上述模式信號係為一第一邏輯位準時，上述振盪器接收上述漸升電壓，上述第一P型電晶體係為導通，上述N型電晶體係為不導通，使得上述漸升電壓以及上述輸入端之電壓係由上述接地位準充電至上述供應電壓。
11. 如申請專利範圍第9項所述之升壓裝置，其中當上述模式信號係為一第二邏輯狀態時，上述振盪器接收上述供應電壓，上述第一P型電晶體係為不導通，上述N型電晶體係為導通且將上述輸入端耦接至上述接地端。