[go: up one dir, main page]

TWI578166B - 用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體 - Google Patents

用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體 Download PDF

Info

Publication number
TWI578166B
TWI578166B TW104100739A TW104100739A TWI578166B TW I578166 B TWI578166 B TW I578166B TW 104100739 A TW104100739 A TW 104100739A TW 104100739 A TW104100739 A TW 104100739A TW I578166 B TWI578166 B TW I578166B
Authority
TW
Taiwan
Prior art keywords
serial interface
speed serial
embedded high
rap
high speed
Prior art date
Application number
TW104100739A
Other languages
English (en)
Other versions
TW201531861A (zh
Inventor
陳輝銘
嘉駿 李
阿密特Ｋ 斯瑞法斯塔瓦
鏛源 尤
提姆 麥基
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201531861A publication Critical patent/TW201531861A/zh
Application granted granted Critical
Publication of TWI578166B publication Critical patent/TWI578166B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Description

用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體 發明領域
本揭示案總體上涉及嵌入式通用串列匯流排2.0(eUSB2)協定的技術。具體而言，本揭示案涉及用於盒內應用的eUSB2並且支援通用串列匯流排2.0(USB2)協定功能。
發明背景
在現代半導體工業中，通用串列匯流排2.0(USB2)協定係被開發來使在電腦主機與可通訊地耦接至該電腦主機的周邊裝置之間的通訊標準化之工業介面。此介面在除了電腦及周邊裝置資料通訊以外的多個應用中得到廣泛地認可，如儲存通訊、藍牙通訊、觸控感測器通訊、攝像機及無線保真(Wifi)。USB2規範，如通用串列匯流排2.0規範包括補充標準如電池充電1.2(BC 1.2)及隨身2.0(OTG 2.0)。USB2 BC 1.2規範允許裝置在通電期間或在電池微弱時從主機、集線器、專用充電器、充電下游埠等等汲取電流(高達1.5A)以為其電池充電。USB2 OTG 2.0包括雙重作用裝置(DRD)，其中該等裝置可組配成主機以及周邊裝置。嵌入式USB 2.0(eUSB2)係用於嵌入式應用並且提供USB2匯流排通訊解決方案的下一代低功率USB2。
在其當前狀態下，eUSB2未界定用於偵測eUSB2資料線之極性倒轉的信號傳遞。雖然其他技術可使用線路代碼來提供極性倒轉，但是eUSB2線路代碼不適用，因為該eUSB2使用沒有線路代碼的不歸零(NRZ)信號傳遞。
依據本發明之一實施例，係特地提出一種用於顯式控制訊息信號傳遞之系統，其包含：一對嵌入式高速串列介面資料線；嵌入式高速串列介面組件之暫存器；以及嵌入式高速串列介面埠，其用於：在該一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號，該SE1指示暫存器存取協定(RAP)訊息在該SE1信號之後發生；並且基於該RAP訊息來存取該嵌入式高速串列介面組件之該暫存器。
102‧‧‧第一計算裝置
104‧‧‧第二計算裝置
106‧‧‧線/舊式USB協定/D+/D-資料線
108‧‧‧第一eUSB2埠
110‧‧‧嵌入式USB2.0(eUSB2)中繼器/eUSB2中繼器/主機中繼器
112‧‧‧eD+/eD-資料線
114‧‧‧eUSB2中繼器
116‧‧‧eD+/eD-資料線
118‧‧‧第二eUSB2埠
120‧‧‧框
124‧‧‧箭頭
202‧‧‧命令訊息CM.L2
301、303、305、401、403、801、803、1201、1203、1205、1601、1603、1801~1804‧‧‧方塊
402、404‧‧‧框
502‧‧‧下游eUSB2埠
504‧‧‧上游eUSB2埠
506‧‧‧線/通訊耦接
508‧‧‧暫存器
510‧‧‧RAP起始器
512‧‧‧RAP接受器
602‧‧‧下游eUSB2埠
604‧‧‧eUSB2中繼器
605‧‧‧通訊耦接/eUSB2耦接
606‧‧‧RAP接受器
608‧‧‧暫存器
702‧‧‧控制訊息
706‧‧‧暫存器位址
802‧‧‧寫入操作
804‧‧‧讀取操作
806‧‧‧清除操作
902‧‧‧eUSB2主機
904‧‧‧片上系統/下游eUSB2埠
906‧‧‧eUSB2中繼器/中繼器
908‧‧‧eUSB2裝置
910‧‧‧eUSB2中繼器
912‧‧‧片上系統eUSB2上游埠/eUSB2埠
914‧‧‧eUSB2資料線/eD+/eD-資料線
916‧‧‧D+/D-線/USB2資料線/USB2D+/D-線
1002、1006、1108‧‧‧eD+資料線
1004、1008、1110‧‧‧eD-資料線
1010‧‧‧組合資料線
1102‧‧‧中繼器
1104‧‧‧控制電路
1106‧‧‧包絡偵測器/靜噪偵測器
1112‧‧‧USB2埠
1114‧‧‧中繼器控制狀態機
1202‧‧‧SE1偵測器/SE1偵測器電路/濾波SE1偵測器電路
1204‧‧‧濾波器區塊
1206‧‧‧邏輯區塊
1208‧‧‧未壓製信號
1212‧‧‧差動嵌入式USB2資料線/eD+資料線/未壓製信號
1214‧‧‧差動嵌入式USB2資料線/eD-資料線/嵌入式USB2資料線
1216‧‧‧數位濾波器電路/嵌入式USB2資料線
1218‧‧‧類比/數位濾波器
1224‧‧‧信號
1300‧‧‧計算裝置
1302‧‧‧eUSB2埠/SoC
1304‧‧‧eUSB2收發器
1306‧‧‧RAP起始器
1308‧‧‧RAP接受器
1310‧‧‧eUSB2中繼器
1312‧‧‧eUSB2收發器
1314‧‧‧虛線框
1316‧‧‧嵌入式資料線eD+/eD+線路/eUSB2資料線/資料線
1318‧‧‧嵌入式資料線eD-/eD-線路/eUSB2資料線/資料線
1320‧‧‧PMIC
1322‧‧‧電池充電(BC1.2)及隨身(OTG)模組/BC 1.2/OTG偵測區塊
1324‧‧‧連接器/USB2埠/線路
1326‧‧‧系統韌體
1328‧‧‧控制器
1330‧‧‧SoC/計算子系統
1400‧‧‧計算系統/計算裝置
1402‧‧‧暫存器/位址
14041406‧‧‧BC 1.2/OTG狀態機/狀態機
1408‧‧‧USB2主機/裝置UTMI
1410‧‧‧USB收發器
1412‧‧‧USB BC 1.2/OTG驅動器
1606‧‧‧空閒狀態
1614‧‧‧狀態
1616‧‧‧暫存器
1702‧‧‧eUSB2組件/命令訊息起始器
1704‧‧‧eUSB2組件/命令訊息接受器
1806‧‧‧SE1
1808‧‧‧SE0
1818、1820‧‧‧數位ping命令
1900‧‧‧電腦可讀媒體/處理器
1902‧‧‧電腦可讀媒體
1904‧‧‧系統匯流排
1906‧‧‧暫存器存取協定模組
1908‧‧‧ESE1模組
1910‧‧‧重置及懸置模組
1912‧‧‧偏斜模組
1914‧‧‧電池模組
1916‧‧‧極性模組
圖1例示第一計算嵌入式USB2主機及第二計算嵌入式USB2裝置藉由主機側之eUSB2-USB2主機/DRD中繼器及裝置側之eUSB2-USB2裝置/DRD中繼器來在USB2匯流排上通訊的方塊圖；圖2係例示引導周邊中繼器來進入懸置狀態之嵌入式USB2上游埠的信號傳遞圖；圖3A係例示引導周邊中繼器來進行重置狀態偵測之嵌入式USB2上游埠的信號傳遞圖；圖3B係例示明確控制訊息信號傳遞之方法的方塊圖；圖4A例示使單端一(SE1)翻譯至擴展單端一(ESE1)之 連接裝置的示例圖；圖4B係例示明確控制訊息信號傳遞之方法的方塊圖；圖5例示用於啟用暫存器存取協定的可通訊地耦接之eUSB2埠的示例圖；圖6例示可通訊地耦接至eUSB2中繼器之eUSB2埠的示例圖；圖7例示暫存器存取協定傳輸之示例性格式；圖8A係例示RAP操作之讀取、寫入及清除信號格式化的圖表；圖8B係例示明確控制訊息信號傳遞之方法的方塊圖；圖9係例示分別藉由主機及裝置側之嵌入式USB2(eUSB2)中繼器，嵌入式USB2(eUSB2)主機可通訊地耦接至嵌入式USB2(eUSB2)裝置的方塊圖；圖10A係例示嵌入式USB正性資料線及嵌入式USB負性資料線上之命令訊息的時域圖；圖10B係例示在對內偏斜下的重疊控制訊息之組合的電壓域圖；圖11係例示中繼器的方塊圖，該中繼器具有靜噪偵測器及控制電路以將在傳輸控制訊息期間由於嵌入式USB2正性資料線與嵌入式USB2負性資料線之間的偏斜而產生之差動信號濾波；圖12A例示濾出在對內偏斜條件下可在USB2匯流排上引起虛假交易之差動電壓的控制電路的電路圖；圖12B係例示明確控制訊息信號傳遞之方法的方塊圖； 圖13係例示計算裝置的方塊圖，該計算裝置具有電池充電偵測、OTG 2.0偵測，及在eUSB2資料線上藉由暫存器存取協定的狀態暫存器示值通訊；圖14係例示計算裝置之詳細實行方案的子系統方塊圖，該計算裝置具有電池充電偵測及藉由eUSB2資料線與片上系統通訊之流程；圖15係例示使用暫存器存取協定之電池充電偵測操作的定時圖之圖表；圖16A係在eUSB2資料線上傳送電池充電示值之過程流程圖；圖16B係例示明確控制訊息信號傳遞之方法的方塊圖；圖17例示了示出具有倒轉極性之通訊耦接之eUSB2組件的方塊圖；圖18A係例示eUSB2資料線上的信號傳遞的圖表；圖18B係例示明確控制訊息信號傳遞之方法的方塊圖；以及圖19係包括用於eUSB2操作之模組的電腦可讀媒體1900之方塊圖。
在一些情況下，相同數字整個本揭示案及圖式中使用以提及相同組件及特徵。100系列中之數字涉及最初在圖1中發現之特徵；200系列中之數字涉及最初在圖2中發現之特徵；等。
較佳實施例之詳細說明
在以下討論之態樣中，描述嵌入式高速串列介 面。連續高速介面可包括嵌入式通用串列匯流排(eUSB)作為一個實例。然而，可使用其他嵌入式高速串列介面。因此，本揭示案總體上涉及與嵌入式通用串列匯流排2.0(eUSB2)操作相關之技術。在實施例中，本揭示案提供藉由經由保持USB2定時來進行嵌入式USB2帶內通訊以啟用電池充電偵測、OTG 2.0偵測、USB2懸置進入及高速重置信號傳遞的解決方案。本文所述技術亦提供帶內通訊來讀取、清除及寫入暫存器，線路極性倒轉偵測，及擴展帶內通訊以避免匯流排爭用。
USB2協定描述鏈接功率管理狀態(LPM)，如L0 現用、L1休眠及L2懸置。LPM狀態描述裝置之上游埠與主機之下游埠之間的匯流排線路之狀態。在本揭示案中，匯流排線路亦可被稱為線道或線路。進入及離開每個LPM狀態可使用隱式信號傳遞機制，基於發出控制訊息如懸置及重置之鏈接空閑時間的持續時間，或L1/L2之控制轉移來進行。
如本文提及，L0係啟用主機與裝置之間的鏈接來 進行通訊之「接通」狀態。在此狀態期間，埠可藉由一對資料線D+及D-來活躍地傳輸或接收資訊，並且描述為「現用」。另外，埠可具有藉由一對資料線傳輸或接收資訊之能力，但是不在資料線上傳輸任何資料描述為「空閒」。在L0狀態期間，主機定期傳輸框架頭(SOF)封包。
斷電狀態包括狀態L1及狀態L2。如本文提及， L1係鏈接為低功率狀態來減少功率消耗之「休眠」狀態。L1狀態下之退出延遲時間為70微秒(μs)至1毫秒(ms)範圍。進入L1狀態藉由控制轉移來完成。從L1狀態退出藉由通訊「恢復」操作來完成。
如本文提及，L2係鏈接主機及裝置可同時進入低功率狀態來進一步減少功率消耗之「懸置」狀態。在此狀態期間，鏈接消耗近似600μW功率，同時裝置功率消耗落於指定範圍內。當在鏈路上未發生活動3毫秒時，進入L2狀態隱式發生。從L2狀態退出藉由恢復來完成。
L0狀態、L1狀態及L2狀態分別使用控制訊息來進入及退出。傳統上，狀態之間的進入及離開藉由隱式信號傳遞或控制轉移來完成。然而，對於eUSB2，顯式控制訊息可用於在各種鏈接狀態之間轉換。
如本文提及，重置係將裝置設定於未組配、預設狀態以使得主機可與裝置通訊的控制訊息。如本文提及，恢復係使裝置從空閒狀態進入現用(L0)的控制訊息。
若裝置在低速，或1.5Mbit/s之資料速率下操作，則主機亦可定期傳輸「保持活動」控制訊息來防止鏈接進入L2狀態，如下所述。
使用具有雙重作用轉接驅動器之eUSB2的USB2匯流排重置及懸置機制
在一實施例中，描述在HS操作期間，eUSB2上游埠引導其周邊中繼器在L2進入與USB2匯流排重置之間進行區分的帶內方法。在本文所述之實施例中，本文描述與 現有USB2引腳之信號交接(而不需要添加額外旁帶信號傳遞)，同時根據USB2規範來保持USB2定時。控制訊息，尤其CM.Zero，定義為不僅允許上游埠引導周邊中繼器來開始對USB2線路狀態進行採樣而且使得周邊中繼器能夠根據來自下游埠的所偵測USB2狀態對於上游埠做出響應。在實施例中，周邊中繼器係包括下游埠之周邊裝置的組件，而上游埠係主機裝置。周邊裝置亦可為雙重作用裝置，其中在連接至其他周邊裝置時，周邊裝置充當主機裝置，或上游埠。上游埠起始之訊息簡化周邊中繼器架構並且仍保持USB2懸置及埠重置定時的反向相容性。
圖1例示第一計算嵌入式USB2主機及第二計算 嵌入式USB2裝置藉由主機側之eUSB2-USB2主機/DRD中繼器及裝置側之eUSB2-USB2裝置/DRD中繼器來在USB2匯流排上通訊的方塊圖。第一計算裝置102可經由舊式USB協定來可通訊地耦接至第二計算裝置104，如藉由線106指示。第一計算裝置可包括第一eUSB2埠108及嵌入式USB2.0(eUSB2)中繼器110。在實施例中，第一eUSB2埠108可為片上系統(SoC)，其具有邏輯及eUSB2收發器來根據eUSB2協定進行操作。eUSB2協定可被組配來接收與舊式USB協定相關之資料信號。在此情況下，eUSB2中繼器110被組配來在106處接收之舊式USB協定與在112、116處指示之eD+/eD-資料線上傳送的eUSB2協定通訊之間翻譯指令。
在eUSB2協定中，第一計算裝置102可被視為主 機計算裝置，並且第一USB埠108可在本文中稱為上游USB 埠。第二計算裝置104可包括eUSB2中繼器114。類似於eUSB2中繼器110，eUSB2中繼器114可在舊式USB協定106與在如116處指示之裝置側的eD+/eD-資料線上傳送的eUSB2協定通訊之間翻譯命令。第二計算裝置104可包括第二eUSB2埠118，其被組配來經由eUSB2協定與eUSB2中繼器114通訊。
在圖1例示的實例中，在與第一計算裝置102相比 時，第二計算裝置104可被稱為周邊裝置。在此情況下，eUSB2埠118可在本文中稱為下游埠。在此實例中，第一計算裝置102及第二計算裝置104可均包括相應eUSB2中繼器110、114。然而，第一計算裝置102與第二計算裝置104之間的通訊可藉由舊式USB操作，例如USB2.0(USB2)經由在106處指示之資料正性(D+)及資料負性(D-)線來提供。
USB2提供三個不同傳送速率：約1.5兆位/秒之低 速(LS)、約12兆位/秒之全速(FS)，及約480兆位/秒之高速(HS)。如在120及122處指示，在每個傳送速率下，每個資料線的值可指示不同狀態。舉例而言，在FS資料傳送速率下，空閒狀態可藉由具有1之值的D+資料線，及具有0之值的D-資料線來傳達。若在D+/D-資料線106處之1及0的值持續超過或等於3毫秒之時段，則根據舊式USB協定，第二計算裝置104可將值解析為指示懸置狀態，在框120中藉由L2所指示。
與FS資料傳送速率相反，eUSB2協定通訊可包括 HS資料傳送，其中每個資料線之值可指示不同狀態，如在 122處指示，其不同於在120處指示之FS資料傳送速率中的狀態之值。HS空閒狀態可藉由在D+資料線處之0的值及在D-資料線處之0的值來指示，其另外被稱為單端「0」(SE0)。 懸置可亦藉由持續至少3毫秒之時段的SE0來指示。然而，若SE0持續超過3毫秒及小於3.25毫秒，則eUSB2協定可判定存在懸置狀態，其另外被稱為L2狀態。重置亦可藉由持續直至10毫秒之SE0來指示。在3毫秒與3.25毫秒之間，中繼器，例如在計算裝置102上游的第二計算裝置104之eUSB2中繼器114，可實施在HS eUSB2協定中在L2狀態並且重置狀態之間區分的操作。
為了在HS嵌入式USB協定中，在L2狀態與重置 狀態之間區分，周邊裝置104可消除存在於eUSB2中繼器114處之電壓下拉。存在於eUSB2中繼器114處的下拉之消除使得在D+/D-資料線106上提供之資料能夠藉由FS狀態下之eUSB2中繼器114啟用FS電壓上拉(1.5千歐)來檢視。在HS操作中，進入待機狀態(L2)藉由USB2裝置從HS切換至FS在偵測到空閒狀態(SE0)3毫秒後來偵測到，如藉由箭頭124指示。
圖2係例示引導周邊中繼器來進入懸置狀態之嵌 入式USB2上游埠的信號傳遞圖。下游埠，如圖1之eUSB2埠118在來自上游埠，例如eUSB2埠108之HS重置與懸置(L2)命令之間區分。命令訊息(CM)，如圖2之202處的CM.L2尤其針對eUSB2上游埠來定義以當處於高速(HS)操作中時引導其周邊中繼器在L2進入與USB2匯流排重置之間區分。如 以上論述，在HS操作中，進入待機狀態(L2)藉由USB2裝置從HS切換至FS在偵測到SE0空閒3毫秒後來偵測到。
為了促進L2進入與USB2匯流排重置之間的區 分，eUSB2上游埠及其相關聯周邊中繼器應判定是否鏈接空閒持續至少3毫秒，如在204處指示。在偵測到鏈接空閒3毫秒後，eUSB2上游埠應在125微秒內將CM.Zero傳輸至其周邊中繼器，如在206處指示。在接收CM.Zero後，上游埠之eUSB2周邊中繼器應藉由去除eUSB2周邊中繼器的下拉來將其收發器從HS切換至FS，然後對線路狀態進行採樣。 若如藉由208指示，已偵測到線路狀態從SE0改變至J，其應在偵測到CM.Zero後50微秒內在eD-處傳輸數位ping命令，如在210處例示。若其偵測到線路狀態未變化至SE0，其應保持J狀態，如在208處例示。此外，eUSB2上游埠，在發出CM.Zero後，應在100us內對eD-進行採樣。若已在eD-處偵測到數位ping命令，其應宣告進入L2，如在212中例示。
圖3A係例示引導周邊中繼器來進行重置狀態偵 測之嵌入式USB2上游埠的信號傳遞圖。控制訊息(CM)，如圖3之302處的CM.reset，可與圖2之CM 202相同，尤其針對eUSB2上游埠來定義以當處於高速(HS)操作中時引導其周邊中繼器在L2進入與USB2匯流排重置之間區分。類似於圖2，eUSB2上游埠及其相關聯的周邊中繼器應判定是否鏈接空閒持續至少3毫秒，如在304處指示。在偵測到鏈接空閒3毫秒後，eUSB2上游埠應在125微秒內將CM.Zero傳輸至其周邊中繼器，如在306處指示。與圖2相反，如藉由308指示， 線路狀態未從SE0改變至J，因此未傳輸數位ping命令，如在310中指示。eUSB2上游埠，當在發出CM.Zero 100毫秒內對eD-進行採樣時，未偵測到數位ping命令，如在312處指示，並且宣告偵測到匯流排重置。
圖3B係例示明確控制訊息信號傳遞之方法的方 塊圖。如在圖3B中例示，方法可包括在一對資料線上偵測空閒狀態第一預定時段，如在方塊301處指示。在方塊303處，在第二預定時段內，控制訊息傳輸至eUSB中繼器。第二預定時段在第一預定時段之後。在方塊305處，判定進入空閒狀態或重置狀態。
圖3B係本文所述技術之示範性說明。然而，所例示之方法的更多或更少元件可包括或刪除。
軟連接及斷開連接存在通告之ESE1信號傳遞
本文所述之實施例包括向使用嵌入式通用串列匯流排2.0(eUSB2)之裝置指示斷開連接、連接、重新連接及重置通告的擴展單端一(ESE1)機制。傳統單端一(SE1)係在舊式USB協定，如USB 2.0(USB2)中辨識之值，其指示在兩個裝置之間連接或斷開連接。在eUSB2中，SE1可藉由eUSB2中繼器翻譯成ESE1。ESE1提供SE1信號較長時段以使得其他競爭信號可由於SE1信號之長度而被覆寫。
圖4A例示使單端一(SE1)翻譯至擴展單端一(ESE1)之連接裝置的示例圖。連接裝置可為以上參照圖1論述之第一計算裝置102及第二計算裝置104。如以上論述，第一計算裝置102可經由舊式USB協定例如USB 2.0來可通 訊地耦接至第二計算裝置104，如藉由線106指示。在USB 2.0協定中，連接及斷開連接狀態可如藉由框402指示之D+/D-線上的值來指示。具體而言，在USB2協定中，斷開連接的狀態可藉由同時在D+及D-線106上之0的值來指示。當第二計算裝置104連接至第一計算裝置102時，D+資料線可上拉至1之值，同時D-資料線仍為零。D+資料線上之1及D-資料線上之0的此值向第一計算裝置102指示裝置根據USB 2.0協定來連接。然而，D+資料線上之1的值係在第二計算裝置102之USB2介面處實施的電壓上拉之結果。
在USB 2.0介面處實施來指示連接狀態的上拉可 消耗功率。本文所述之實施例實施擴展SE1(ESE1)來指示連接狀態及斷開連接狀態，如在框404處指示。具體而言，ESE1係提供至少30毫秒及最大50毫秒之SE1信號。
埠應在嘗試ESE1傳輸之前監測eD+/eD-線處之 線路狀態。舉例而言，第一計算裝置之上游埠108可判定eD+/eD-資料線112之線路狀態。在實施例中，ESE1包括足夠長以超過競爭信號之時域。舉例而言，在被引導時，上游埠108可傳輸ESE1，不論下游埠，如下游埠118，或甚至eUSB2中繼器110之狀態為何。埠108及118可包括邏輯，至少部分地包括實施本文論述之ESE1信號傳遞操作的硬體邏輯。
在一些實施例中，埠，如上游埠108，可傳輸ESE1 來起始恢復操作以解決不可辨識之eUSB2事件。舉例而言，可發生偵測到意想不到的或不可判定的條件的一些情 況，如下游裝置故障或停擺。在此情況下，上游埠108可傳輸ESE1作為終止與下游埠118之當前USB會話及開始新USB會話之嘗試。在一些實施例中，試圖終止當前USB會話之埠可經由發送ESE1不超過三次來試圖終止。若上游埠108未能在第三重試時建立USB會話，上游埠108應停用下游埠118並且下游埠118應進入懸置狀態。
在操作中，上游埠108應在通電後或在被引導來 開始與第二計算裝置104之新USB會話時傳輸ESE1。在實施例中，此可被稱為上游埠(DSP)重置通告。
下游埠118應在通電後或在被引導來進行軟連接 時傳輸ESE1。如本文提到，軟連接係進行計算裝置與另一個計算裝置之間的邏輯通訊耦接之操作。舉例而言，若第一計算裝置102可實體上連接至第二計算裝置，但是不在邏輯上及可通訊地耦接。在一些實施例中，邏輯可通訊地耦接包括電耦接以使得上游埠108辨識下游埠118得以連接。 在實例中，在下游埠118在通電後，或在軟連接後傳輸ESE1時，其可被稱為上游埠(USP)通告。
在實施例中，上游埠118若被引導來進行軟斷開 連接，或在主機中繼器，如eUSB2中繼器110，偵測到USB 2.0裝置斷開連接後可傳輸ESE1。類似於軟連接，軟斷開連接係指裝置與另一個裝置之邏輯通訊去耦。在實例中，當下游埠118在偵測到軟斷開連接或USB 2.0裝置斷開連接後傳輸ESE1時，其可在本文中稱為裝置斷開連接通告。在一些情況下，裝置斷開連接通告可發送至上游埠108。舉例而 言，在偵測到USB 2.0裝置斷開連接後，eUSB2中繼器110可將ESE1傳輸至上游埠108。
在實施例中，主機中繼器，如eUSB2中繼器110 可在主機中繼器110通電後傳輸ESE1。在實例中，此可在本文中稱為中繼器存在通告。
在實施例中，周邊中繼器，如eUSB2中繼器114 在某些條件下傳輸ESE1。舉例而言，在eUSB2中繼器114通電，ESE1可從eUSB2中繼器114傳輸至下游埠118。當通電後，eUSB2中繼器114將ESE1傳輸至下游埠118時，其可在本文中稱為以上論述之中繼器存在通告。在另一個實例中，在偵測到主機斷開連接後，如基於周邊埠，如下游埠118之解除斷言，第一計算裝置102與第二計算裝置104斷開連接。此情況可適用於自底向上之中繼器組配，並且可在本文中稱為主機斷開連接通告。
在實施例中，埠例如埠108或118在eUSB2匯流排 處偵測到SE1，若SE1持續時間超過50毫秒，則例如eUSB2中繼器110、114宣告接收ESE1。在一些實施例中，當前ESE1可同時存在。在此條件下，ESE1之結束可為非同步的。若埠較早結束先前ESE1，則埠可在啟用下拉之前驅動器SE0，並且竟爭可在SE0與ESE1之間發生。在此情況下，埠可被引導來忽略SE1不連續性。
在實施例中，在宣告ESE1接收後，埠例如一個 或多個埠108、118可轉換至或保持於通電狀態下，並且準備開始新USB會話。舉例而言，上游埠108可宣告ESE1接 收。在宣告ESE1接收後，上游埠108可轉換至或保持於在接收ESE1之前發生的通電狀態下。
圖4B係例示明確控制訊息信號傳遞之方法的方 塊圖。如圖4B例示，該方法可包括監測一對嵌入式通用串列匯流排(eUSB)資料線之線路狀態，如在方塊401處指示。 在方塊403處，發出擴展單端一(ESE1)。發出ESE1超過eUSB資料線上之競爭信號的持續時間。
圖4B係本文所述技術之示範性說明。然而，所 例示之方法的更多或更少元件可包括或刪除。
eUSB2之暫存器存取協定的方法發設備
USB2利用鏈接功率管理(LPM)系統來發出控制訊息。此系統定義主機基於鏈接空閑時間之持續時間，或進入L1之控制轉移來發出控制訊息(如懸置或重置)的隱式信號傳遞機制。本文揭示之方法及系統涉及控制訊息傳送協定之顯式控制訊息(CM)。更具體而言，揭示通用串列匯流排2.0(USB2)及類似協定之低成本及低功率顯式控制信號傳遞。
根據本文所述標的之實施例，一對單端邏輯『1』(SE1)信號在嵌入式USB 2.0(eUSB2)操作期間用於發出控制訊息。eUSB2協定係減少USB 2.0介面之電壓成本及功率消耗的輸入/輸出(I/O)解決方案。eUSB2使用1.0伏(V)數位信號傳遞而非USB 2.0低速(LS)及全速(FS)操作中之3.3伏模擬信號。另外，eUSB2使用.2V差動信號傳遞而非USB2高速(HS)介面之.4V差動信號傳遞。由於USB2與eUSB2之 信號強度的差異，eUSB2中繼器可用作電橋接解決方案來確保USB2及eUSB2組件及相關協定及訊息傳送彼此相容。
USB2使用兩種不同方法來將控制訊息從主機遞 送至裝置來重置裝置(重置)，或L1/懸置來將鏈接及/或裝置轉換至低功率懸置狀態。在傳輸重置或懸置中，USB2使用藉由SE0表示之鏈接空閒持續時間所量測的隱式信號傳遞。在將鏈接轉換至L1中，使用控制轉移。因此，在標準USB2中之控制訊息需要藉由使用量測鏈接空閒持續時間之計時器，或解碼控制轉移的裝置來偵測。
如上所述，中繼器可用於確保習知USB2解決方 案與eUSB2解決方案之間的相容性。在一些情況下，中繼器可包括與中繼器相關之暫存器。暫存器可為記憶體裝置，如非暫時性電腦可讀媒體。在實施例中，暫存器使得另一個組件，諸如eUSB2埠能夠識別中繼器。在一些情況下，埠可寫入暫存器、讀取暫存器、清除暫存器或其任何組合。然而，在先前解決方案中，旁帶通訊耦接用於在暫存器與埠之間通訊。本文所述之實施例包括帶內控制訊息，其被組配來通知中繼器在控制訊息之後的後續通訊與暫存器存取協定(RAP)相關。如本文提及，帶內控制訊息係經由eUSB2或USB資料線提供之控制訊息。此外，在本機模式下，其中第一eUSB2埠直接連接至第二eUSB2埠如而非eUSB2埠經由舊式USB2協定來連接至另一個組件，下游eUSB2埠可存取上游eUSB2埠中之暫存器空間。
圖5例示用於啟用暫存器存取協定的可通訊地耦 接之eUSB2埠的示例圖。下游eUSB2埠502可通訊地耦接至上游eUSB2埠504，如藉由線506指示。在實施例中，通訊耦接506可為使用eD+及eD-資料線而沒有舊式USB協定資料線如D+及D-的eUSB2耦接。此情況，其中兩個eUSB2埠502、504在兩個eUSB2埠502、504之間沒有舊式USB協定耦接的情況下耦接，可在本文中稱為本機模式。
上游eUSB2埠504可包括暫存器508。暫存器508 可藉由下游eUSB2埠502經由帶內控制訊息來存取。如本文提及，「帶內」控制訊息包括在eD+及eD-資料線上傳送之控制訊息，而非在eD+及eD-資料線外部之信號線上傳送的「帶外」訊息。
帶內控制訊息可在通訊耦接506之eD+及eD-資 料線上傳送。舉例而言，控制訊息，在上游eUSB2埠504處接收時，可通知上游eUSB2埠504後續通訊包括RAP通訊。 在實施例中，RAP通訊可使得eD+資料線能夠用作時鐘，及eD-資料線用於傳輸寫入指令、讀取指令、清除指令等等。
下游eUSB2埠502可包括RAP起始器510。RAP起 始器可與eUSB2上游埠504處之RAP接受器512通訊來在本機模式下通訊RAP操作。啟用RAP起始器510來經由RAP通訊以使得RAP起始器510可存取RAP接受器512。RAP接受器512可存取暫存器508，並且可使RAP通訊定義成可藉由發至暫存器508之RAP通訊來進行操作，如組配、狀態讀取、裝置識別等等。
圖6例示可通訊地耦接至eUSB2中繼器之eUSB2 埠的示例圖。下游eUSB2埠602可經由通訊耦接605來可通訊地耦接至相關eUSB2中繼器604。通訊耦接605可為使用eD+及eD-資料線而沒有舊式USB協定資料線如D+及D-的eUSB2耦接。如以上關於圖5論述，此eUSB2耦接605係本機模式耦接。
類似於以上關於圖5論述之下游eUSB2埠502，下 游eUSB2埠602可包括RAP起始器510，其被組配來經由在eUSB2中繼器604之RAP接受器606處接收之控制訊息來起始RAP通訊。eUSB2中繼器604可包括暫存器608。下游eUSB2埠602可藉由經由通訊耦接605發送之帶內RAP控制訊息來存取eUSB2中繼器604之暫存器608。
雖然未在圖5或圖6中例示，RAP起始器可實施於 下游eUSB2埠，如圖5之埠502，或圖6之埠602中，來與暫存器周邊附加裝置通訊。如以上關於圖1及圖4論述，周邊裝置可包括中繼器及上游埠。在此情況下，周邊裝置之中繼器可包括暫存器，其中下游埠之RAP起始器可經由上游埠之中繼器之RAP接受器來存取上游埠之中繼器之暫存器。
在實施例中，可分配任何控制訊息(CM)來指示 RAP操作。如以上論述，指定CM可向RAP接受器指示後續操作與RAP相關。在實施例中，CM定義可包括給定CM之分配以使得非USB操作，如以上論述之RAP操作藉由USB匯流排來實施。在實施例中，包括讀取、寫入及清除之非USB操作實施於裝置組配、狀態讀取、裝置識別等等中。
在一些情況下，給定eUSB2裝置可被組配來包括不同功能。為了從一個功能切換至另一個功能，主機埠，如以上參照圖5及圖6論述之下游埠502或602可引導另一個裝置，如上游埠504或eUSB2中繼器604切換功能。舉例而言，下游eUSB2埠502可組配上游eUSB2埠504來韌體更新。在此實例中，下游eUSB2埠502引導上游eUSB2埠504進入懸置狀態，然後傳送韌體更新來寫入圖5之上游eUSB2埠504之暫存器508。一旦暫存器508被組配，上游eUSB2埠504可再引導、傳輸ESE1並且向下游eUSB2埠502指示上游eUSB2埠504處於使得韌體能夠更新之韌體模式中。
圖7例示暫存器存取協定傳輸之示例性格式。如702指示，RAP開始於專用控制訊息(CM)。舉例而言，控制訊息可為CM.Zero(CM.0)控制訊息。控制訊息702用於向eUSB2裝置(如圖5之eUSB2上游埠504，或eUSB2中繼器(如圖6之eUSB2中繼器604)指示RAP起始器(如圖5及圖6之RAP起始器510)將RAP接受器(如分別圖5及圖6之RAP接受器508、606)定址。在控制訊息702之後，將時鐘與在704處指示之命令以及在706處指示之暫存器位址一起進送。暫存器位址706係控制訊息被組配來操作的暫存器之位址。命令係兩個位元命令(CMD)，其指示不同暫存器操作，如讀取、寫入、清除及設定之時鐘。在圖7例示之實例中，CMD在708處由0、1指示。與RAP通訊相關之資料在710處指示。
圖8A係例示RAP操作之讀取、寫入及清除信號格式化的圖表。如以上論述，可進行不同暫存器操作，包括 寫入操作802、讀取操作804、清除操作806等等。寫入操作802可包括總體上藉由808指示的eD+資料線上之時鐘，以及總體上在810處指示的eD-資料線上之待寫入之資料。讀取操作804可包括總體上在812處指示的eD+資料線上之時鐘，以及總體上在814處指示的eD-資料線上之待讀取之資料。清除操作806可包括總體上在816處指示的eD+資料線上之時鐘信號，以及總體上在818處指示的eD-資料線上之待清除之位址。
在命令訊息之後，如以上參照圖7論述之 CM.Zero，RAP起始器510使用時鐘之上升邊緣來驅動時鐘、時鐘CMD及位址。在寫入操作802中，資料可緊跟在位址之後。RAP接受器，如RAP接受器508及606，在偵測到CM.Zero後，使用進送時鐘來基於下降邊緣對CMD、位址及寫入資料進行採樣。在讀取操作804中，RAP接受器如RAP接受器508、606可使用時鐘之下降邊緣來將資料讀取回到RAP起始器510。在清除操作806中，RAP接受器如RAP接受器508、606可使用上升邊緣來識別在暫存器中待清除之位址，如暫存器508及608中的一個或多個。RAP起始器可在任何時候進行RAP操作，只要其能夠避免與USB2流量竟爭。
在實施例中，RAP操作，如RAP操作802、804、806在一個時鐘週期中通訊。然而，在一些實施例中，實行方案包括RAP操作，其包括一個以上時鐘週期。此外，雖然具體時鐘格式在圖8中例示為一個實例，但是涵蓋其他時 鐘週期。
圖8B係例示明確控制訊息信號傳遞之方法的方塊圖。如圖8B中例示，該方法可包括在一對嵌入式通用串列匯流排(eUSB)資料線中的每一個資料線上發出單端一(SE1)信號，SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生，如在方塊801處指示。在方塊803處，基於RAP訊息來存取eUSB組件之暫存器。
圖8B係本文所述技術之示範性說明。然而，所例示之方法的更多或更少元件可包括或刪除。
在eUSB2應用之HS模式期間允許對內偏斜的設備。
嵌入式USB主機將控制訊息傳達至eUSB2接收裝置。控制訊息之實例包括重置控制訊息、懸置控制訊息、恢復控制訊息等等。控制訊息係單端信號。在實施例中，當控制訊息經由eD+資料線及eD-資料線來發送時，線路之間的電壓差可歸因於由通道損傷造成的資料線之間的偏斜，如差動資料線之間的印刷電路板(PCB)上之跡線錯配、電路錯配如eD+資料線收發器與eD-收發器之間的系統錯配、時鐘路徑錯配等等。
如本文提及，偏斜可為意欲同時發生之兩個事件之間的時間差之幅度。偏斜可誤解釋為差動信號，如接收裝置處之差動資料信號。本文所述之實施例包括區分控制訊息與差動信號之機制，其中控制訊息與差動信號之間的不確定性係歸因於eD+與eD-線之間的對內偏斜。
圖9係例示分別藉由主機及裝置側之嵌入式 USB2(eUSB2)中繼器，嵌入式USB2(eUSB2)主機可通訊地耦接至嵌入式USB2(eUSB2)裝置的方塊圖。eUSB2主機902包括實施eUSB2協定之片上系統904。在實施例中，實施eUSB2協定之片上系統可在本文中稱為下游eUSB2埠904。eUSB2主機902可包括eUSB2中繼器906，其被組配來與具有eUSB2中繼器910及片上系統eUSB2上游埠912之eUSB2裝置908通訊。eUSB2主機902可經由舊式USB協定，如USB2協定與eUSB2裝置908通訊。
在實施例中，eUSB2中繼器906可包括靜噪偵測器(未示出)。如以下更詳細論述，靜噪偵測器可為用於將信號抑制至低於臨界電壓的電路功能。典型靜噪偵測器可在差動信號傳遞模式，如高速(HS)模式下操作。然而，當中繼器，如圖9之中繼器906，處於HS模式中時，可傳輸單端控制訊息。在HS空閒模式下，啟用靜噪接收器以使得可偵測eUSB2資料線914上的具有超過100毫伏(mV)之差動電壓之任何活動。當靜噪偵測器指示所接收之eUSB2資料係有效的(>100mV差動)時，一旦資料從eD+/eD-資料線914接收，eUSB2收發器之中繼器側將資料進送至D+/D-線916。在此情況下，當傳輸多個控制訊息時，可產生偏斜以致於與多個控制訊息相關之電壓脈衝被靜噪偵測器誤解。在一些情況下，靜噪偵測器可將eD+及eD-資料線上之控制訊息誤解釋為觸發退出靜噪偵測器之差動傳輸，並且將脈衝進一步進送至USB匯流排。在一些情況下，由多個單端控制訊息產生之脈衝可產生中繼器端HS操作。
在實施例中，偏斜可導致eUSB2中繼器處的錯誤 條件之一。在HS空閒模式下，若與eD-相比，eD+領先或滯後，此條件可導致橫跨eD+/eD-資料線914出現差動電壓，其可為至少1V並且足以觸發靜噪偵測器。靜噪偵測器之控制信號亦可允許eUSB2資料線914處之HS接收器緩衝器並且允許USB2資料線916處之高速收發器。例如當在HS空閒期間，由於命令訊息而導致eD+與eD-之間的電壓差動大於100毫伏時，未能使命令訊息靜噪可導致HS中繼器在USB2D+/D-線916上將HS「K」(差動0)狀態或「J」(差動1)傳輸至裝置側。在此情況下，竟爭或爭用可在eUSB2裝置908處發生。
在一些情況下，eD+之上升邊緣先於eD-之上升 邊緣。在此情況下，信號傳遞可提供於eUSB2埠912處作為LS操作中之低速(LS)保持活動條件。在一些情況下，eD-之上升邊緣接續eD+之上升邊緣。在此情況下，信號傳遞可提供於eUSB2埠912處作為LS/FS操作中的SYNC之第一位元。
圖10A係例示嵌入式USB正性資料線及嵌入式 USB負性資料線上之命令訊息的時域圖。單端命令消息傳送可分別在eD+資料線1002及eD-資料線1004上傳輸命令訊息。如圖10A例示，eD+資料線1002中的控制訊息之時域可與eD-資料線1004中的一或多個控制訊息重疊。
圖10B係例示在對內偏斜下的重疊控制訊息之 組合的電壓域圖。在1006處指示之eD+資料線與在1008處指 示之eD-資料線可在1010處組合。在一些情況下，組合資料線1010之電壓可足以滿足或超過指示差動信號，而非控制訊息之臨界電壓。
圖11係例示中繼器的方塊圖，該中繼器具有靜噪偵測器及控制電路以將在傳輸控制訊息期間由於嵌入式USB2正性資料線與嵌入式USB2負性資料線之間的偏斜而產生之差動信號濾波。如以上論述，控制訊息係單端訊息。在一些情況下，與控制訊息組合相關之偏斜可被誤解釋。控制電路1104可被組配來濾出由於偏斜而產生之差動假性噪聲。過濾藉由使用單端接收器輸出及靜噪偵測器輸出來啟用。
如圖11例示，中繼器1102可包括控制電路1104，其可通訊地耦接至包絡偵測器1106及eD+資料線1108以及eD-資料線1110。控制電路1104可被組配來判定是否轉換同時在eD+資料線1108及eD-資料線1110上發生。差動信號可在中繼器處在不歸零(NRZ)條件下判定，以使得二進制1藉由正電壓指示並且二進制0藉由負電壓指示。當接收之信號僅在一個方向上具有電壓(正性或負性)時，控制電路1104可判定信號係控制訊息，並且可抑制控制訊息在USB2埠1112上傳達。
在實施例中，輸入信號可提供至中繼器控制狀態機1114。中繼器控制狀態機1114可接收來自包絡偵測器1106之信號。將要傳輸之資料從中繼器控制狀態機1114提供至USB2埠1112。若控制電路1104判定在包絡偵測器1106 處接收之信號不在eD+資料線1108及eD-資料線1110中的每一個處具有轉換，則控制電路1104判定信號並非差動信號或控制訊息並且防止USB2埠傳輸信號。
圖12A例示濾出在對內偏斜條件下可在USB2匯 流排上引起虛假交易之差動電壓的控制電路的電路圖。控制電路1104可包括SE1偵測器1202、濾波器區塊1204及邏輯區塊1206。SE1偵測器電路1202偵測SE1條件。濾波器區塊1204將如在1208及1210處指示未藉由靜噪偵測器1106來壓製之信號濾波，並且將差動嵌入式USB2資料線1212及1214上之任何噪聲濾波，該噪聲可藉由SE1偵測器誤解，因為兩條線路都傳輸單端較高信號。邏輯區塊1206可藉由產生信號1224來門控中繼器1102之HS操作。
SE1偵測器電路1202偵測何時eD+資料線1212及 eD-資料線1214接收控制訊息。在此條件期間，eD+及eD-信號相對較高，或邏輯「1」，而非相對較低，或邏輯「0」。 SE1偵測器電路1202可使用eD+1212及eD-1214線上之單端施密特觸發器緩衝器、基於預定可調整臨界值來偵測SE1條件。數位濾波器電路1216被組配來將SE1偵測器電路1202輸出處之假性噪聲濾出，該假性噪聲可歸因於嵌入式USB2資料線1214與1216之間的偏斜。未壓製信號1208、1212藉由在1218處指示的類比/數位濾波器來濾波。類比/數位濾波器1218被組配來在控制訊息接收期間防止靜噪偵測器之虛假觸發。邏輯區塊1206使用在1220處指示之濾波SE1偵測器電路1202輸出，及在1222處指示之濾波非靜噪輸出，並且 產生在1224處指示之控制信號，其可用於停用USB2匯流排處之通訊。
圖12B係例示明確控制訊息信號傳遞之方法的方塊圖。如圖12B例示，該方法可包括在一對嵌入式通用串列匯流排(eUSB)資料線之每一個資料線上發出單端控制訊息，如在方塊1201處指示。在方塊1203處，該方法可包括偵測靜噪偵測器處的超過臨界電壓之電壓。在方塊1205處，該方法可包括將控制訊息及與eUSB2接收器處之差動信號相關之偏斜區分開來。
圖12B係本文所述技術之示範性說明。然而，所例示之方法的更多或更少元件可包括或刪除。
使用嵌入式USB2系統之USB2電池充電偵測的設備。
能量儲存組件，如記憶卡、攝像機、行動裝置、附件充電器適配器(ACA)平台等等可經由USB2耦接來接受充電。舉例而言，智慧型手機可被組配來在通電期間或電池沒電條件下、在經由USB2連接來耦接至膝上型電腦時接受來自膝上型電腦之充電，為智慧型手機之電池充電。傳統上，片上系統(SoC)可與電路，如功率管理積體電路(PMIC)通訊來控制充電功能及需要轉移之總電荷。
舉例而言，當智慧型手機經由USB來耦接至充電裝置時，智慧型手機之PMIC可判定目前耦接哪種類型之充電裝置。充電裝置可藉由2011年10月12日之USB2電池充電規範1.2來定義。舉例而言，充電裝置類型可為專用充電裝置(DCD)、充電下游埠(CDP)、標準下游埠(SDP)、ACA平 台或如藉由2011年10月12日之USB2電池充電1.2(BC 1.2)合規設計方案修訂版本1.0所定義來充電之其他類型裝置。傳統上，PMIC可經由通訊線，如內置積體電路(I2C)資料線來提供與電池充電相關之資訊。本文所述之實施例包括支援USB2電池充電偵測及隨身(OTG)偵測的eUSB2解決方案。在所提出之創新中，提供關於充電偵測的與eUSB片上系統(SoC)之通訊，以及經由eUSB2資料線之OTG偵測狀態指示，從而減少eUSB SoC上之引腳數，否則可在相同資訊經由I2C資料線來提供時發生。具體而言，藉由傳達電池充電及OTG偵測，以及經由eUSB2資料線之狀態指示暫存器資訊，可消除在一些系統中用於傳達電池充電偵測/OTG偵測的I2C資料線之使用。
圖13係例示計算裝置的方塊圖，該計算裝置具有 電池充電偵測、OTG 2.0偵測，及在eUSB2資料線上藉由暫存器存取協定的狀態暫存器示值通訊。計算裝置1300可包括SoC 1330。SoC 1330包括eUSB2埠1302，其具有eUSB2收發器1304及暫存器存取協定(RAP)起始器1306。RAP起始器1306可經由eUSB2收發器1312與eUSB2中繼器1310之RAP接受器1308通訊。虛線框1314指示本文所述技術之實施例，其中電池充電(BC)或隨身(OTG2.0)指示可經由嵌入式資料線eD+1316及eD-1318藉由暫存器存取協定(RAP)來通訊，該協定可藉由至少部分地包括硬體邏輯例如系統韌體1326的邏輯來控制。
在實施例中，RAP起始器1306藉由eD+線路1316 來驅動單向時鐘，並且藉由eD-線路1318來驅動雙向資料。 來自USB收發器巨集單元介面(UTMI)之資料與舊式USB協定，如USB2相關。從RAP起始器1306提供之資料與作為eUSB2埠1302之一部分的UTMI資料一起多路傳輸。同樣地，在eUSB2中繼器1310處之資料多路傳輸選擇RAP資料及UTMI資料。在冷啟動期間，多路傳輸器(未示出)選擇藉由系統韌體1326組配之RAP資料路徑。計算裝置1300可包括PMIC 1320，其被組配來接收充電器類型之指示以使得PMIC 1320可藉由連接器1324之電壓匯流排(VBUS)線路來組配並提供充電電流至裝置。舉例而言，計算裝置1300可耦接至被組配來向計算裝置1300提供充電之主機裝置，如膝上型電腦。在其它實施方案中，計算裝置1300可經由USB耦接至印表機，其中計算裝置1300偵測到印表機係OTG裝置，並且切換計算裝置1300之作用來使得計算裝置1300能夠充當具有限制主機能力之主機。計算裝置1300藉由電池充電(BC1.2)及隨身(OTG)模組1322來接收指示是否所連接之裝置係充電裝置或OTG裝置之資料。在來自RAP起始器1306之請求後，eUSB2收發器1312可藉由RAP接受器1308選擇RAP資料來傳輸狀態指示經由eUSB2資料線1316、1318至SoC 1302至eUSB2收發器1304。
在實施例中，充電器類型之指示可被稱為電池充 電器(BC)偵測，如電池充電規範1.2中所描述。BC偵測之實例可見於標準文件中，如2011年10月12日之USB電池充電1.2(BC 1.2)合規設計方案修訂版本1.0。在一實施例中，在 通電後及USB2操作之前、在懸置狀態或L1期間、在L0空閒期間或其任何組合，啟用BC偵測。在完成BC偵測或OTG偵測之後，eUSB2收發器1304、1312多路複用器(未示出圖式)選擇來自控制器1328之USB2資料，其翻譯成資料線1316、1318上之eUSB2匯流排通訊。
在實施例中，PMIC 1320提供門控域及非門控域 供應至SoC 1302及eUSB2中繼器1310。門控域及非門控域允許功率節省，因為SoC 1302及eUSB2中繼器1310中之每一個的組件可在電池充電器偵測操作期間逐漸增加地通電。eUSB2中繼器1310可包括電池充電(BC 1.2)及隨身(OTG)模組1322。RAP接受器1308可通訊地耦接至暫存器，包括BC 1.2/OTG相關暫存器。此等暫存器可藉由BC 1.2/OTG模組1322寫入，此時一種類型之電池充電器被偵測為經由USB2埠1324處之USB引腳來可通訊地耦接至計算裝置1302。暫存器值可使用RAP起始器1306藉由可通訊地耦接至計算子系統1330之控制器1328的系統韌體1326來讀取。 暫存器值藉由經由eD+/eD-資料線1316及1318將RAP讀取命令發送至RAP接受器1308來讀取。
圖14係例示計算裝置之詳細實行方案的子系統方塊圖，該計算裝置具有電池充電偵測及藉由eUSB2資料線與片上系統通訊之流程。計算系統1400可類似於計算系統1300。圖14中例示之實施例可為藉由eUSB2資料線來傳送電池充電偵測狀態暫存器資訊之計算裝置的一實施例。如以上參照圖13論述，RAP接受器1308可通訊地耦接至一 或多個暫存器1402，包括BC 1.2/OTG相關暫存器。韌體1326可寫入暫存器1402並且經由BC 1.2/OTG狀態機1404/1406、使用藉由RAP起始器1306發送之RAP寫入命令來啟用BC 1.2/OTG偵測。寫入命令由RAP接受器1308讀取並且啟用來自USB2埠1324之BC 1.2/OTG偵測。在獲得來自狀態機1404、1406之指示之後，給定暫存器1402之值由RAP起始器1308藉由輪詢來讀取。
計算系統1400包括USB2主機/裝置UTMI 1408、USB收發器1410(如USB2埠)，及USB BC 1.2/OTG驅動器1412。如圖14例示，BC 1.2/OTG偵測區塊1322可包括與本文所述技術相關的邏輯。
在實施例中，資料可根據以下表1中描述之命令訊息來寫入如上所述之暫存器。
如表1例示，命令訊息可使用RAP來讀取、寫入、清除及設定位址1402。所進行之操作可使得BC 1.2指示能夠藉由PMIC 1320接收，從而減少與計算裝置1400相關之系統封裝的引腳數。
圖15係例示使用暫存器存取協定之電池充電偵 測操作的定時圖之圖表。如以上論述，電池充電暫存器操作可包括寫入操作、讀取操作、清除操作、設定操作等等。 eD+資料線處之波形1300之定時在1502處指示，而eD-資料線1318上之定時在1504處指示。
圖16A係在eUSB2資料線上傳送電池充電示值之 過程流程圖。在1602處，系統通電之狀態觸發PMIC在1604處通電。若在沒有裝置連接時，PMIC進入空閒狀態1606，在發現圖14中之線路1324上的活動後，PMIC在退出空閒狀態之後再次處於活動狀態。在1608處，起始漸增的啟動狀態。漸增的啟動狀態可將以上參照圖13論述之eUSB2中繼器1310的組件逐漸增加地通電。在啟動時間期間，漸增的啟動藉由僅接通需要偵測電池充電或隨身偵測之彼等組件來允許顯著功率節省。一旦eUSB2中繼器1310之組件已經逐漸增加地啟動，在1610處，PMIC退出漸增的啟動狀態。 在1612處，檢查VBUS電壓之狀態以判定是否連接有效或VBUS存在。若在VBUS處之電壓大於臨界值(VBUS有效的)，然後狀態機在狀態1614處啟動。BC狀態機、OTG狀態機或BC狀態機與OTG狀態機之組合開始偵測BC及/或OTG狀態。在狀態1614處，啟用電池充電或OTG偵測。在完成偵測之後，OTG/電池充電狀態機更新暫存器1616處之狀態指示。在RAP起始器獲得暫存器讀取/寫入之指示後，在1618處RAP接受器讀取狀態暫存器。暫存器藉由RAP接受器1618存取來讀取、寫入或讀取與寫入之任何組合。
在1620處，可進行VBUS偵測、ADP感測、ADP 探測、附件充電器適配器(ACA)偵測及電池充電偵測。 VBUS偵測包括判定是否匯流排之電壓較高，如大於4.2伏(V)，或較低，如小於4.2V。ADP感測包括判定是否在裝置去連接偵測期間，匯流排上之電壓小於325mV。ADP探測包括判定是否在裝置連接偵測期間，匯流排上之電壓大於625mV。ACA偵測包括判定是否匯流排上之電壓指示附件充電器適配器。ACA偵測、專用充電偵測(DCD)、充電下游偵測(CDP)及標準下游埠(SDP)偵測可鑒於本文論述的所提出之創新、按照BC 1.2規範來發生。
在1622處，啟用DCD/CDP/SDP/OTG。在1624 處，將指示電池充電偵測狀態暫存器資訊之資料提供至RAP起始器。在1626處，資料提供至系統韌體，並且在1628處，資料提供回到PMIC來控制充電器增加發至連接裝置之充電電流。如圖16指示，介面可使得系統韌體能夠關於連接至計算裝置之充電器之類型以及ACA及OTG偵測來更新PMIC。
圖16B係例示明確控制訊息信號傳遞之方法的 方塊圖。如圖16B中例示，該方法可包括在一對嵌入式通用串列匯流排(eUSB)資料線中的每一個資料線上發出單端一(SE1)，SE1指示暫存器存取協定(RAP)訊息在SE1之後發生，如在方塊1601處指示。在方塊1603處，該方法可包括經由eUSB資料線來傳達指示以下中之一或多者的資料：電池充電指示；隨身指示；或其任何組合。
圖16B係本文所述技術之示範性說明。然而，所 例示之方法的更多或更少元件可包括或刪除。
eUSB2之線路極性偵測及校正的方法及設備
eD+資料線可被組配來在eUSB2組件之間傳達正性信號，而eD-資料線可被組配來在eUSB2組件之間傳達負性信號。在一些情況下，eUSB2匯流排之資料線的極性可倒轉。舉例而言，在USB作為外部裝置連接介面之未來實行方案中，可使用可逆轉插頭，使得使用者能夠翻轉USB連接器之方位，並且導致可通訊地耦接至USB連接器之eUSB2中繼器處的極性倒轉。作為另一個實例，內部裝置互連之密度可能要求互連結構之路由層內之極性倒轉。在本文所述之實施例中，經由控制訊息信號傳遞來偵測eUSB2組件處之倒轉極性。
圖17例示了示出具有倒轉極性之通訊耦接之eUSB2組件的方塊圖。eUSB2組件1702及1704可為任何eUSB2組件如eUSB2中繼器、eUSB2上游埠、eUSB2下游埠等等。出於討論目的，eUSB2組件1702可在本文中稱為控制訊息起始器，並且eUSB2組件1704可在本文中稱為控制訊息接受器。如圖17例示，命令訊息起始器1702的在1706處指示之eD+資料線埠可通訊地耦接至命令訊息接受器1704的在1708處指示之eD-資料線埠。類似地，命令訊息起始器1702的在1710處指示之eD-資料線埠可通訊地耦接至命令訊息接受器1704的在1712處指示之eD-資料線埠。正性埠耦接至被組配來接收負性極性信號之埠，以及負性埠耦接至被組配來接收正性極性信號之埠係eUSB2資料線中的 極性倒轉之一實例。為了偵測倒轉，eUSB2組件，如控制訊息起始器1702及控制訊息接受器1704可實施控制訊息。
具體而言，控制訊息起始器1702可在裝置狀態期 間，如初始化、通電及隨後線路極性校正期間引導控制訊息。控制訊息接受器1704可接收控制訊息並且可偵測線路極性倒轉，如以下更詳細描述。
圖18A係例示eUSB2資料線上的信號傳遞的圖 表。方塊1802例示在資料線極性未倒轉時的控制信號傳遞，並且方塊1804例示在極性資料線倒轉時的控制信號傳遞。控制訊息可由四個部分組成。第一部分係在1806處指示之單端邏輯「1」(SE1)，其用來起始控制訊息。第二部分在1808處指示之單端邏輯「0」(SE0)，其用來允許CM接受器，如CM接受器1704，準備隨後操作。第三部分係在1810處指示的藉由eD+設定之活動窗口TCM_Active內的在eD-處之許多脈衝所代表的控制訊息之內容。根據實施例，控制訊息可包括第四部分，其中在不存在線路極性時，數位ping命令在eD+線路上傳輸作為確認，或在線路倒轉時，ping命令傳輸在eD-上作為確認，如以下更詳細論述。
在倒轉情況1804下，資料線eD+及eD-倒轉以使 得活動窗口在eD-資料線上傳送並且控制訊息脈衝在eD+資料線上傳送，如1812指示。然而，在與未倒轉情況1802下之SE1 1806相比時，在1814處指示之SE1未改變。此外，在與未倒轉情況1802下之SE0 1808相比時，在1816處指示之SE0未改變。換言之，因為在倒轉或未倒轉情況下，命令訊 息部分SE0及SE1在eUSB2資料線上相同，所以在倒轉或未倒轉情況下，CM接受器1704可精確地偵測SE0及SE1信號。一旦SE1信號，隨後的SE0信號，藉由CM接受器1704接收，CM接受器1704判定是否活動窗口存在於eD-資料線上(指示倒轉情況1804)並且在活動窗口存在於eD-線路之後，傳輸數位ping命令1820作為確認以使得CM起始器可讀取此數位ping命令並且理解線路極性已倒轉。相比之下，若活動窗口存在於eD+資料線上(指示未倒轉情況1802)，則數位ping命令1818在eD+上傳輸作為確認以使得CM起始器1702可在eD+上讀取數位ping命令1818並且判定線路極性未改變。
圖18B係例示明確控制訊息信號傳遞之方法的 方塊圖。如圖18B例示，該方法可包括在一對嵌入式通用串列匯流排(eUSB)資料線之每一個資料線上發出單端一(SE1)，如在方塊1801處指示。在方塊1803處，該方法可包括偵測是否活動窗口存在於正性eUSB資料線或負性eUSB資料線上。
圖18B係本文所述技術之示範性說明。然而，所例示之方法的更多或更少元件可包括或刪除。
圖19係包括用於eUSB2操作之模組的非暫時性電腦可讀媒體之方塊圖。處理器1900在系統匯流排1904上存取電腦可讀媒體1902之模組。
模組可包括暫存器存取協定模組1906、ESE1模組1908、重置及懸置模組1910、偏斜模組1912、電池模組 1914、極性模組1916等等。電腦可讀媒體1902之模組可被組配來實施本文論述之操作。
在本文包含之描述中，闡明許多具體細節，如具 體類型之處理器及系統配置、具體硬體結構、具體架構及微架構細節、具體暫存器組配、具體指令類型、具體系統組件、具體量測/高度，具體處理器管線級段及操作等之實例以便提供本發明之全面瞭解。然而，熟習此項技術者顯而易知此等具體細節不一定用於實踐本發明。在其它情況下，熟知組件或方法，如具體及替代處理器架構、所描述演算法之具體邏輯電路/代碼、具體韌體代碼、具體互連操作、具體邏輯組配、具體製造技術及材料、具體編譯器實行方案、演算法以代碼來具體表示、具體減低功率消耗及門控技術/邏輯及電腦系統之其他具體操作細節未詳細描述以便避免不必要地使本發明模糊。
在以下討論之實例中，描述嵌入式高速串列介 面。連續高速介面可包括嵌入式通用串列匯流排(eUSB)作為一個實例。然而，可使用其他嵌入式高速串列介面。
在實例1中，本文描述用於顯式訊息信號傳遞之 方法。SE1可在一對嵌入式高速串列介面線中的每一個線上發出。SE1指示RAP訊息在SE1信號之後發生。該方法包括基於RAP訊息來存取嵌入式高速串列介面組件之暫存器。
實例2併入實例1之標的。在此實例中，嵌入式高 速串列介面資料線包括正性嵌入式高速串列介面資料線及負性嵌入式高速串列介面資料線。
實例3併入實例2之標的。在此實例中，正性嵌入式高速串列介面資料線攜帶該RAP訊息之時鐘信號，並且負性嵌入式高速串列介面資料線攜帶該RAP訊息之指令。指令可包括讀取操作、寫入操作、清除操作或其任何組合。
實例4併入實例1-3之任何組合之標的。在此實例中，SE1信號藉由RAP起始器發出至該嵌入式高速串列介面組件之RAP接受器。RAP起始器經由嵌入式高速串列介面資料線可通訊地耦接至該嵌入式高速串列介面組件。
實例5併入實例1-4之任何組合之標的。在此實例中，SE1信號藉由嵌入式高速串列介面埠之RAP起始器發出至具有嵌入式高速串列介面中繼器的該嵌入式高速串列介面組件之RAP接受器。
實例6併入實例1-5之任何組合之標的。在此實例中，SE1信號藉由下游嵌入式高速串列介面埠之RAP起始器發出至包括上游嵌入式高速串列介面埠之該嵌入式高速串列介面組件之RAP接受器。
實例7併入實例1-6之任何組合之標的。在此實例中，在SE1信號之後，時鐘信號在正性嵌入式高速串列介面資料線上進送並且兩位元命令訊息在負性嵌入式高速串列介面資料線上進送。
實例8併入實例1-7之任何組合之標的。在此實例中，RAP資訊與通電、空閒、懸置狀態、連接、斷開連接、重置或其任何組合相關。
實例9併入實例1-8之任何組合之標的。在此實例 中，SE1信號在差動嵌入式高速串列介面資料線上按該嵌入式高速串列介面協定被帶內發出。
實例10併入實例1-9之任何組合之標的。在此實 例中，RAP訊息包括含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
實例11係用於顯式控制訊息信號傳遞之系統。該 系統包括一對嵌入式高速串列介面資料線。該系統亦包括嵌入式高速串列介面組件之暫存器。該系統進一步包括嵌入式高速串列介面埠。在一些情況下，嵌入式高速串列介面埠包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號之邏輯，該SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。該邏輯可被組配來基於該RAP訊息來存取該嵌入式高速串列介面組件之該暫存器。
實例12併入實例11之標的。在此實例中，嵌入式 高速串列介面資料線包括正性嵌入式高速串列介面資料線(eD+)及負性嵌入式高速串列介面資料線(-eD)。
實例13併入實例11-12之任何組合之標的。在此 實例中，該eD+資料線攜帶該RAP訊息之時鐘信號。該eD-資料線攜帶該RAP訊息之指令。該RAP訊息之指令可包括讀取操作、寫入操作、清除操作或其任何組合。
實例14併入實例11-13之任何組合之標的。在此 實例中，嵌入式高速串列介面埠包括RAP起始器。SE1信號藉由RAP起始器發出至該嵌入式高速串列介面組件之RAP 接受器。RAP起始器經由嵌入式高速串列介面資料線可通訊地耦接至嵌入式高速串列介面組件。
實例15併入實例11-14之任何組合之標的。在此 實例中，嵌入式高速串列介面組件包括嵌入式高速串列介面中繼器。SE1信號藉由嵌入式高速串列介面埠之RAP起始器發出至嵌入式高速串列介面中繼器之RAP接受器。
實例16併入實例11-15之任何組合之標的。在此 實例中，嵌入式高速串列介面埠係包括RAP起始器之下游埠。RAP起始器將SER1發出至包括上游嵌入式高速串列介面埠之該嵌入式高速串列介面組件之RAP接受器。
實例17併入實例11-16之任何組合之標的。在此 實例中，在SE1信號之後，嵌入式高速串列介面埠在正性嵌入式高速串列介面資料線上進送時鐘信號並且在負性嵌入式高速串列介面資料線上進送兩位元命令訊息。
實例18併入實例11-17之任何組合之標的。在此 實例中，RAP資訊與通電指令、設定為空閒指令、設定為懸置狀態指令、連接指令、斷開連接指令、重置指令或其任何組合相關。
實例19併入實例11-18之任何組合之標的。在此 實例中，SE1信號在差動嵌入式高速串列介面資料線上按該嵌入式高速串列介面協定被帶內發出。
實例20併入實例11-19之任何組合之標的。在此 實例中，RAP訊息包括含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
實例21提供電腦可讀媒體包括代碼。電腦可讀媒 體可為非暫時性電腦可讀媒體。代碼在執行時引起處理裝置在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號，SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。代碼亦被組配來引起處理器基於該RAP訊息來存取嵌入式高速串列介面組件之暫存器。
實例20併入實例11-19之任何組合之標的。在此 實例中，RAP訊息係含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
實例21描述電腦可讀媒體。在一些情況下，電腦 可讀媒體不是暫時性的。電腦可讀媒體包括引導處理器在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號之代碼，SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。代碼在由處理器執行時可引導處理器基於該RAP訊息來存取嵌入式高速串列介面組件之暫存器。
實例22併入實例21-22之任何組合之標的。在此 實例中，嵌入式高速串列介面資料線包括正性嵌入式高速串列介面資料線(eD+)及負性嵌入式高速串列介面資料線(eD-)。
實例23併入實例21-22之任何組合之標的。在此 實例中，eD+資料線攜帶該RAP訊息之時鐘信號並且eD-資料線攜帶該RAP訊息之指令。RAP訊息包括讀取操作、寫入操作、清除操作或此等操作之任何組合。
實例24併入實例21-23之任何組合之標的。在此 實例中，SE1信號藉由RAP起始器發出至該嵌入式高速串列介面組件之RAP接受器。RAP起始器經由嵌入式高速串列介面資料線可通訊地耦接至嵌入式高速串列介面組件。
實例25併入實例21-24之任何組合之標的。在此 實例中，其中SE1信號藉由嵌入式高速串列介面埠之RAP起始器發出至包括嵌入式高速串列介面中繼器的該嵌入式高速串列介面組件之RAP接受器。
實例26併入實例21-25之任何組合之標的。在此 實例中，SE1藉由下游嵌入式高速串列介面埠之RAP起始器發出至包括上游嵌入式高速串列介面埠之該嵌入式高速串列介面組件之RAP接受器。
實例27併入實例21-26之任何組合之標的。在此 實例中，在SE1信號之後，代碼引起處理器在正性嵌入式高速串列介面資料線上進送時鐘信號並且在負性嵌入式高速串列介面資料線上進送兩位元命令訊息。
實例28併入實例21-27之任何組合之標的。在此 實例中，RAP資訊與通電指令、設定為空閒指令、設定為懸置狀態指令、連接指令、斷開連接指令、重置指令或其任何組合相關。
實例29併入實例21-28之任何組合之標的。在此 實例中，SE1信號在差動嵌入式高速串列介面資料線上按該嵌入式高速串列介面協定被帶內發出。
實例30併入實例21-29之任何組合之標的。在此 實例中，RAP訊息包括含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
在實例31中，描述電腦可讀媒體。在一些情況 下，電腦可讀媒體可為非暫時性的。電腦可讀媒體可包括代碼，其在執行處理裝置時引起處理裝置執行實例1-10之任何組合之方法。
在實例32中，描述用於顯式控制訊息信號傳遞之 設備。在此實例中，設備包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號的構件，SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。該設備亦包括基於RAP訊息來存取嵌入式高速串列介面組件之暫存器的構件。
實例33併入實例32之標的。在此實例中，SE1藉 由下游嵌入式高速串列介面埠之RAP起始器發出至包括上游嵌入式高速串列介面埠之該嵌入式高速串列介面組件之RAP接受器。
實例34併入實例32-33之任何組合之標的。在此 實例中，設備包括在SE1傳輸之後在正性嵌入式高速串列介面資料線上進送時鐘信號之構件。此外，設備包括在SE1傳輸之後在負性嵌入式高速串列介面資料線上進送兩位元命令訊息之構件。
在實例35中，描述用於顯式控制訊息信號傳遞之 設備。在此實例中，設備包括進行實例1-10之任何組合之方法的構件。
在實例36中，描述用於顯式控制訊息信號傳遞之 方法。在此實例中，該方法包括偵測一對資料線上之空閒狀態第一預定時段。該方法包括在該第一預定時段之後的第二預定時段內將控制訊息傳輸至嵌入式高速串列介面中繼器。此外，該方法包括判定進入空閒狀態或重置狀態。
實例37併入如請求項36之標的。在此實例中，判 定進入空閒狀態或重置狀態包括去除嵌入式高速串列介面中繼器處之電壓下拉，並且在去除該電壓下拉之後將一對資料線處之資料傳送速率採樣。此外，判定進入空閒狀態或重置狀態包括若在去除電壓下拉之後資料線之狀態已改變，則發出數位ping命令，並且基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態。
實例38併入實例36-37之任何組合之標的。在此實例中，其中第一預定時段在約0毫秒與約3毫秒之間。
實例39併入實例36-38之任何組合之標的。在此實例中，第二預定時段在最初偵測到空閒狀態之後約3毫秒與約3.125微秒之間。
實例40併入實例36-39之任何組合之標的。在此實例中，該方法進一步包括若在去除電壓下拉之後線路資料線狀態保持不改變，則識別資料線狀態為空閒狀態。
實例41併入實例36-40之任何組合之標的。在此實例中，該方法進一步包括將控制訊息從嵌入式高速串列介面主機裝置傳輸至嵌入式高速串列介面中繼器來起始信號傳遞進入重置狀態或空閒狀態之方法。
實例42併入實例36-41之任何組合之標的。在此 實例中，該方法進一步包括若未偵測到數位ping命令，則宣告進入重置狀態。
實例43併入實例36-42之任何組合之標的。在此 實例中，該方法進一步包括若偵測到數位ping命令，則宣告進入空閒狀態。
實例44併入實例36-43之任何組合之標的。在此 實例中，資料線係舊式USB資料線。控制訊息經由舊式USB資料線在帶內提供，而非經由帶外信號線。
實例45併入實例36-44之任何組合之標的。在此 實例中，嵌入式高速串列介面中繼器係包括下游嵌入式高速串列介面埠之周邊裝置之周邊中繼器。
在實例46中，描述用於顯式控制訊息信號傳遞之 系統。在此實例中，該系統包括嵌入式高速串列介面中繼器及可通訊地耦接至嵌入式高速串列介面中繼器之嵌入式高速串列介面埠。嵌入式高速串列介面埠可包括邏輯，至少部分地包括硬體邏輯，偵測可通訊地耦接至嵌入式高速串列介面中繼器之一對舊式通用串列匯流排(USB)資料線上的空閒狀態第一預定時段。該邏輯可被組配來在該第一預定時段之後的第二預定時段內將控制訊息傳輸至該嵌入式高速串列介面中繼器。此外，該邏輯可被組配來判定進入空閒狀態或重置狀態。
實例47併入如請求項46之標的。在此實例中，為 了判定進入空閒狀態或重置狀態，嵌入式高速串列介面埠 去除嵌入式高速串列介面中繼器處之電壓下拉，並且在去除該電壓下拉之後，將一對舊式通用串列匯流排(USB)資料線處之資料傳送速率採樣。此外，若在去除電壓下拉之後資料線之狀態已改變，則嵌入式高速串列介面埠發出數位ping命令，並且基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態。
實例48併入實例46-47之任何組合之標的。在此實例中，第一預定時段在約0毫秒與約3毫秒之間。
實例49併入實例46-48之任何組合之標的。在此實例中，第二預定時段在最初偵測到空閒狀態之後約3毫秒與約3.125微秒之間。
實例50併入實例46-49之任何組合之標的。在此實例中，若在去除電壓下拉之後，線路資料線狀態保持不改變，則嵌入式高速串列介面埠識別資料線狀態為空閒狀態。
實例51併入實例46-50之任何組合之標的。在此實例中，嵌入式高速串列介面埠係嵌入式高速串列介面主機裝置之埠，其將控制訊息傳輸至該嵌入式高速串列介面中繼器來起始信號傳遞進入重置狀態或空閒狀態。
實例52併入實例46-51之任何組合之標的。在此實例中，若未偵測到數位ping命令，則嵌入式高速串列介面埠宣告進入重置狀態。
實例53併入實例46-52之任何組合之標的。在此實例中，若偵測到數位ping命令，則嵌入式高速串列介面 埠宣告進入空閒狀態。
實例54併入實例46-53之任何組合之標的。在此 實例中，資料線係舊式USB資料線，並且控制訊息經由舊式USB資料線在帶內提供，而非經由帶外信號線。
實例55併入實例46-54之任何組合之標的。在此 實例中，嵌入式高速串列介面中繼器係周邊裝置之周邊嵌入式高速串列介面中繼器。
實例56描述電腦可讀媒體。在一些情況下，電腦 可讀媒體係非暫時性的。電腦可讀媒體包括代碼來引導處理器偵測可通訊地耦接至嵌入式高速串列介面中繼器之一對舊式通用串列匯流排(USB)資料線上的空閒狀態第一預定時段。電腦可讀媒體包括代碼來在該第一預定時段之後的第二預定時段內引導處理器將控制訊息傳輸至該嵌入式高速串列介面中繼器並且判定進入空閒狀態或重置狀態。
實例57併入實例56之標的。在此實例中，為了判 定進入空閒狀態或重置狀態，可執行代碼引起處理器去除嵌入式高速串列介面中繼器處之電壓下拉，並且在去除該電壓下拉之後，將一對舊式通用串列匯流排(USB)資料線處之資料傳送速率採樣。為了判定進入空閒狀態或重置狀態，若在去除電壓下拉之後資料線之狀態已改變，則可執行代碼引起處理器發出數位ping命令，並且基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態。
實例58併入實例56-57之任何組合之標的。在此 實例中，第一預定時段在約0毫秒與約3毫秒之間。
實例59併入實例56-58之任何組合之標的。在此 實例中，第二預定時段在最初偵測到空閒狀態之後約3毫秒與約3.125微秒之間。
實例60併入實例56-59之任何組合之標的。在此 實例中，若在去除電壓下拉之後，線路資料線狀態保持不改變，則可執行代碼引起處理器識別資料線狀態為空閒狀態。
實例61併入實例56-60之任何組合之標的。在此 實例中，處理裝置係嵌入式高速串列介面主機裝置之埠，其將控制訊息傳輸至該嵌入式高速串列介面中繼器來起始信號傳遞進入重置狀態或空閒狀態。
實例62併入實例56-61之任何組合之標的。在此 實例中，若未偵測到數位ping命令，則可執行代碼引起處理器宣告進入重置狀態。
實例63併入實例56-62之任何組合之標的。在此 實例中，若偵測到數位ping命令，則可執行代碼引起處理器宣告進入空閒狀態。
實例64併入實例56-63之任何組合之標的。在此 實例中，資料線係舊式USB資料線，並且控制訊息經由舊式USB資料線在帶內提供，而非經由帶外信號線。
實例65併入實例56-64之任何組合之標的。在此 實例中，嵌入式高速串列介面中繼器係周邊裝置之周邊嵌入式高速串列介面中繼器。
實例66描述電腦可讀媒體。在一些情況下，電腦 可讀媒體係非暫時性的。電腦可讀媒體包括代碼來引導處理器執行實例36-45之任何組合之方法。
實例67描述用於顯式控制訊息信號傳遞之設 備。設備包括偵測一對資料線期間上之空閒狀態第一預定時段的構件。設備包括在第二預定時段內將控制訊息傳輸至嵌入式高速串列介面中繼器之構件。第二預定時段按時序在第一預定時段之後。設備亦包括判定進入空閒狀態或重置狀態之構件。
實例68包括實例67之標的。在此實例中，判定進 入空閒狀態或重置狀態之構件包括去除嵌入式高速串列介面中繼器處之電壓下拉之構件，及在去除該電壓下拉之後將一對資料線處之資料傳送速率採樣之構件。用於判定進入空閒狀態或重置狀態之構件包括若在去除電壓下拉之後資料線之狀態已改變，則發出數位ping命令之構件，及基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態之構件。
實例69包括實例67-68之任何組合之標的。在此 實例中，該設備進一步包括將控制訊息從嵌入式高速串列介面主機裝置傳輸至嵌入式高速串列介面中繼器來起始信號傳遞進入重置狀態或空閒狀態之方法的構件。
實例70描述控制訊息信號傳遞之設備。在此實例 中，進行實例36-45之任何組合之方法之構件包含於設備中。
實例71包括描述用於顯式控制訊息信號傳遞之 方法。該方法包括監測一對嵌入式高速串列介面資料線之線路狀態。該方法包括發出擴展單端一(ESE1)，其中發出ESE1超過嵌入式高速串列介面資料線上之競爭信號的持續時間。
實例72包括實例71之標的。在此實例中，發出ESE1來終止通用串列匯流排會話。
實例73包括實例71-72之任何組合之標的。在此實例中，發出ESE1來終止通用串列匯流排(USB)會話並且解決不可辨識之嵌入式高速串列介面事件。
實例74包括實例71-73之任何組合之標的。在此實例中，ESE1發出嘗試之數目限於預定次數。
實例75包括實例71-74之任何組合之標的。在此實例中，ESE1信號傳遞從嵌入式高速串列介面上游埠發出。該方法可進一步包括在發出ESE1嘗試預定次數後，在嵌入式高速串列介面下游埠處進入懸置狀態。
實例76包括實例71-75之任何組合之標的。在此實例中，ESE1信號傳遞從可通訊地耦接至上游嵌入式高速串列介面埠之嵌入式高速串列介面下游埠發出。藉由嵌入式高速串列介面下游埠傳輸ESE1在通電後，在被引導來藉由上游埠進行軟連接，或其任何組合時進行。
實例77包括實例71-76之任何組合之標的。在此實例中，ESE1信號傳遞從嵌入式高速串列介面上游埠發出來進行軟連接。
實例78包括實例71-77之任何組合之標的。在此 實例中，若被引導來進行裝置斷開連接，則ESE1信號傳遞從嵌入式高速串列介面中繼器發出。
實例79包括實例71-78之任何組合之標的。在此 實例中，在偵測到主機斷開連接後，ESE1信號傳遞從下游嵌入式高速串列介面中繼器發出至下游嵌入式高速串列介面埠。
實例80包括實例71-79之任何組合之標的。在此 實例中，該方法進一步包括在嵌入式高速串列介面埠處宣告ESE1接收，並且保持於或轉換至在接收ESE1之前發生的接通狀態。
實例81包括描述顯式控制訊息信號傳遞之系 統。該系統包括嵌入式高速串列介面裝置，其包括邏輯，至少部分地包括硬體邏輯，來監測一對嵌入式高速串列介面資料線之線路狀態，並且發出擴展單端一(ESE1)，其中發出ESE1超過嵌入式高速串列介面資料線上之競爭信號的持續時間。
實例82包括實例81之標的。在此實例中，發出 ESE1來終止通用串列匯流排會話。
實例83包括實例81-82之任何組合之標的。在此 實例中，發出ESE1來終止通用串列匯流排(USB)會話並且解決不可辨識之嵌入式高速串列介面事件。
實例84包括實例81-83之任何組合之標的。在此 實例中，ESE1發出嘗試之數目限於預定次數。
實例85包括實例81-84之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置係上游嵌入式高速串列介面埠。系統進一步包括下游嵌入式高速串列介面埠，其在藉由上游嵌入式高速串列介面埠發出ESE1預定次數後進入懸置狀態。
實例86包括實例81-85之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置係下游嵌入式高速串列介面埠來可通訊地耦接至上游嵌入式高速串列介面埠。藉由嵌入式高速串列介面下游埠ESE1在通電後，在被引導來藉由上游埠進行軟連接，或其任何組合時進行。
實例87包括實例81-86之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置係上游嵌入式高速串列介面埠。ESE1信號傳遞從嵌入式高速串列介面上游埠發出來進行下游嵌入式高速串列介面埠之軟連接。
實例88包括實例81-87之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置係嵌入式高速串列介面中繼器。若被引導來進行從上游嵌入式高速串列介面埠或下游嵌入式高速串列介面埠的裝置斷開連接，則ESE1信號傳遞從嵌入式高速串列介面中繼器發出。
實例89包括實例81-88之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置係下游嵌入式高速串列介面中繼器。在偵測到主機斷開連接後，ESE1信號傳遞從下游嵌入式高速串列介面中繼器發出至下游嵌入式高速串列介面埠。
實例90包括實例81-89之任何組合之標的。在此 實例中，嵌入式高速串列介面裝置邏輯在嵌入式高速串列介面埠處宣告ESE1接收，並且保持於或轉換至在接收ESE1之前發生的接通狀態。
實例91包括電腦可讀媒體。在一些實施例中，電 腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在進行時引起處理裝置執行實例71-80之任何組合之方法。
實例92包括用於顯式控制訊息信號傳遞之設 備。設備包括監測一對嵌入式高速串列介面資料線之線路狀態的構件。該設備亦包括發出擴展單端一(ESE1)的構件，其中發出ESE1超過嵌入式高速串列介面資料線上之競爭信號的持續時間。
實例93併入實例92之標的。在此實例中，發出 ESE1來終止通用串列匯流排會話。
實例94併入實例92-93之任何組合之標的。在此 實例中，發出ESE1來終止通用串列匯流排(USB)會話並且解決不可辨識之嵌入式高速串列介面事件。
實例95描述用於顯式控制訊息信號傳遞之設 備。設備包括進行根據實例71-80之任何組合之方法的構件。
實例96描述用於顯式控制訊息信號傳遞之方 法。該方法包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端控制訊息。該方法亦包括偵測靜噪偵測器處的超過臨界電壓之電壓。該方法進一步包括區分 控制訊息與在嵌入式高速串列介面2接收器處之差動信號相關之偏斜。
實例97併入實例96之標的。在此實例中，區分控 制訊息與差動信號包括偵測是否在嵌入式高速串列介面資料線中之每一個資料線上發生之轉換在相同方向上，或在相反方向上。若轉換在兩個嵌入式高速串列介面資料線上、在相同方向上發生，則該方法包括判定轉換與控制訊息相關。
實例98併入實例96-97之任何組合之標的。在此 實例中，在判定轉換與控制訊息相關後，該方法包括抑制控制訊息在通用串列匯流排(USB)埠上傳達。
實例99併入實例96-98之任何組合之標的。在此 實例中，區分控制訊息與差動信號包括在數位濾波器處將單端一信號偵測器之輸出濾波，並且在模數轉換濾波器處將靜噪偵測器之輸出之未壓製信號濾波。區分控制訊息與差動信號進一步包括若信號通過數位濾波器及模數轉換濾波器，則發出控制訊息，並且產生控制電壓來門控收發器在通用串列匯流排上進送竟爭資訊。
實例100併入實例96-99之任何組合之標的。在此 實例中，數位濾波器及模擬濾波器係嵌入式高速串列介面中繼器之控制電路之組件。
實例101併入實例96-100之任何組合之標的。在 此實例中，差動信號在嵌入式高速串列介面中繼器處藉由不歸零條件來判定。
實例102併入實例96-101之任何組合之標的。在 此實例中，不歸零條件用正電壓指示二進制1，並且用負電壓指示二進制2。
實例103併入實例96-102之任何組合之標的。在 此實例中，偵測靜噪偵測器處的超過臨界電壓之電壓包括偵測嵌入式高速串列介面資料線中之每一個資料線之組合電壓。
實例104併入實例96-103之任何組合之標的。在 此實例中，預定臨界值可調整。
實例105併入實例96-104之任何組合之標的。在 此實例中，偏斜係意欲同時發生的嵌入式高速串列介面資料線中之每一個資料線上的兩個信號之間的時間差的幅度。
實例106描述用於顯式控制訊息信號傳遞之系 統。該系統包括一對嵌入式高速串列介面資料線。該系統包括嵌入式高速串列介面埠，包括邏輯，至少部分地包括硬體邏輯，其在嵌入式高速串列介面資料線中之每一個資料線上發出單端控制訊息。該系統進一步包括嵌入式高速串列介面中繼器包括邏輯，至少部分地包括硬體邏輯，其偵測靜噪偵測器處的超過臨界電壓之電壓，並且區分控制訊息與差動信號相關偏斜。
實例107併入實例106之標的。在此實例中，嵌入 式高速串列介面中繼器邏輯偵測是否在嵌入式高速串列介面資料線中之每一個資料線上發生之轉換在相同方向上， 或在相反方向上。若轉換在兩個嵌入式高速串列介面資料線上、在相同方向上發生，則嵌入式高速串列介面中繼器邏輯判定轉換與控制訊息相關。
實例108併入實例106-107之任何組合之標的。在 此實例中，在判定轉換與控制訊息相關後，嵌入式高速串列介面中繼器邏輯抑制控制訊息在通用串列匯流排(USB)埠上傳達。
實例109併入實例106-108之任何組合之標的。在 此實例中，該系統進一步包括將單端一信號偵測器之輸出濾波的數位濾波器，及將靜噪偵測器之輸出之未壓製信號濾波的模數轉換濾波器。
實例110併入實例106-109之任何組合之標的。在 此實例中，若信號通過數位濾波器及模數轉換濾波器，則嵌入式高速串列介面中繼器邏輯發出控制訊息。嵌入式高速串列介面中繼器邏輯進一步產生控制電壓來門控收發器在通用串列匯流排上進送竟爭資訊。
實例111併入實例106-110之任何組合之標的。在 此實例中，數位濾波器及模擬濾波器係嵌入式高速串列介面中繼器之控制電路之組件。
實例112併入實例106-111之任何組合之標的。在 此實例中，差動信號在嵌入式高速串列介面中繼器處藉由不歸零條件來判定，並且不歸零條件用正電壓指示二進制1，並且用負電壓指示二進制2。
實例113併入實例106-112之任何組合之標的。在 此實例中，嵌入式高速串列介面中繼器邏輯在超過臨界電壓之靜噪偵測器處偵測嵌入式高速串列介面資料線中之每一個資料線之組合電壓。
實例114併入實例106-113之任何組合之標的。在此實例中，預定臨界值可調整。
實例115併入實例106-114之任何組合之標的。在此實例中，偏斜係意欲同時發生的嵌入式高速串列介面資料線中之每一個資料線上的兩個信號之間的時間差的幅度。
實例116描述電腦可讀媒體。在一些情況下，電腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在由處理器執行時引起處理器在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端控制訊息，並且偵測靜噪偵測器處的超過臨界電壓之電壓。代碼在由處理器執行時引起處理器亦區分控制訊息與嵌入式高速串列介面2接收器處之差動信號相關之偏斜。
實例117併入實例116之標的。在此實例中，電腦可讀媒體進一步包括代碼，其在執行時引起處理裝置偵測是否在嵌入式高速串列介面資料線中之每一個資料線上發生之轉換在相同方向上，或在相反方向上。若轉換在兩個嵌入式高速串列介面資料線上、在相同方向上發生，則電腦可讀媒體進一步包括代碼，其在執行時引起處理裝置判定轉換與控制訊息相關。
實例118併入實例116-117之任何組合之標的。在 此實例中，在判定轉換與控制訊息相關後，電腦可讀媒體包括代碼，其在藉由處理裝置執行時引起處理裝置抑制控制訊息在通用串列匯流排(USB)埠上傳達。
實例118併入實例116-117之任何組合之標的。在 此實例中，電腦可讀媒體包括代碼，其在藉由處理裝置執行時引起處理裝置在數位濾波器處將單端一信號偵測器之輸出濾波，並且在模數轉換濾波器處將靜噪偵測器之輸出之未壓製信號濾波，電腦可讀媒體進一步包括代碼，其在藉由處理裝置執行時引起處理裝置在信號通過數位濾波器及模數轉換濾波器時發出控制訊息，並且產生控制電壓來門控收發器在通用串列匯流排上進送竟爭資訊。
實例119併入實例116-118之任何組合之標的。在此實例中，數位濾波器及模擬濾波器係嵌入式高速串列介面中繼器之控制電路之組件。
實例120併入實例116-119之任何組合之標的。在此實例中，數位濾波器及模擬濾波器係嵌入式高速串列介面中繼器之控制電路之組件。
實例121併入實例116-120之任何組合之標的。在此實例中，差動信號在嵌入式高速串列介面中繼器處藉由不歸零條件來判定。
實例122併入實例116-121之任何組合之標的。在此實例中，不歸零條件用正電壓指示二進制1，並且用負電壓指示二進制2。
實例123併入實例116-122之任何組合之標的。在 此實例中，電腦可讀媒體包括代碼，其在藉由處理裝置執行時引起處理裝置偵測嵌入式高速串列介面資料線中之每一個資料線的組合電壓。
實例124併入實例116-123之任何組合之標的。在此實例中，預定臨界值可調整。
實例125併入實例116-124之任何組合之標的。在此實例中，偏斜係意欲同時發生的嵌入式高速串列介面資料線中之每一個資料線上的兩個信號之間的時間差的幅度。
實例126描述電腦可讀媒體。在一些情況下，電腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在由處理器執行時引起處理器執行實例96-105之任何組合之方法。
實例127描述用於顯式控制訊息信號傳遞之設備。設備包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端控制訊息的構件。該設備亦包括偵測靜噪偵測器處的超過臨界電壓之電壓的構件。該設備進一步包括區分控制訊息與在嵌入式高速串列介面2接收器處之差動信號相關之偏斜的構件。
實例128併入實例127之標的。在此實例中，區分控制訊息與差動信號藉由構件來進行，包括偵測是否在嵌入式高速串列介面資料線中之每一個資料線上發生之轉換在相同方向上，或在相反方向上的構件。區分控制訊息與差動信號亦藉由構件來進行，包括若轉換在兩個嵌入式高 速串列介面資料線上、在相同方向上發生，則判定轉換與控制訊息相關的構件。
實例129併入實例127-128之任何組合之標的。在 此實例中，設備進一步包括抑制控制訊息在通用串列匯流排(USB)埠上傳達的構件。
實例130描述用於顯式控制訊息信號傳遞之設 備。在此實例中，設備包括進行根據實例96-105之任何組合之方法的構件。
實例131描述用於顯式控制訊息信號傳遞之方 法。在此實例中，該方法包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)，該SE1指示暫存器存取協定(RAP)訊息在SE1之後發生。方法進一步包括經由嵌入式高速串列介面資料線來傳達指示資料。資料包括電池充電指示、隨身指示或其任何組合。
實例132併入實例131之標的。在此實例中，該方 法進一步包括偵測所連接之裝置，選擇RAP資料在RAP訊息中藉由計算裝置之嵌入式高速串列介面收發器至計算裝置之嵌入式高速串列介面埠經由嵌入式高速串列介面資料線來傳輸。該方法亦包括基於RAP訊息來存取所連接之裝置的暫存器。
實例133併入實例131-132之任何組合之標的。在 此實例中，RAP訊息進一步包括從中繼器至嵌入式高速串列介面片上系統(SOC)的通用串列匯流排(USB)暫存器指示。
實例134併入實例131-133之任何組合之標的。在 此實例中，電池充電指示包括連接至計算裝置之裝置的類型的指示，包括耦接至嵌入式高速串列介面資料線之嵌入式高速串列介面埠。
實例135併入實例131-134之任何組合之標的。在 此實例中，充電類型包括專用充電裝置(DCD)、充電下游埠(CDP)、標準下游埠(SDP)或其任何組合。
實例136併入實例131-135之任何組合之標的。在 此實例中，隨身指示包括計算裝置之作用的指示，包括耦接至嵌入式高速串列介面資料線之嵌入式高速串列介面埠。
實例137併入實例131-136之任何組合之標的。在 此實例中，計算裝置之作用包括主機計算裝置作用或周邊計算裝置作用。
實例138併入實例131-137之任何組合之標的。在 此實例中，計算裝置之作用可基於隨身指示之變化來動態改變。
實例139併入實例131-138之任何組合之標的。在 此實例中，該方法進一步包括在通電後及在通用串列匯流排操作之前啟用電池充電指示偵測。
實例140併入實例131-139之任何組合之標的。在 此實例中，該方法進一步包括在懸置狀態、空閒或其任何組合期間啟用電池充電指示偵測。
實例141描述用於顯式控制訊息信號傳遞之系 統。該系統包括一對嵌入式高速串列介面資料線。系統進一步包括邏輯，至少部分地包括硬體邏輯，其在嵌入式高速串列介面資料線中之每一個資料線上發出單端一(SE1)，SE1指示暫存器存取協定(RAP)訊息在SE1之後發生。邏輯進一步被組配來經由嵌入式高速串列介面資料線來傳達資料。資料指示電池充電指示、隨身指示或其任何組合中的一種或多種。
實例142併入實例141之標的。在此實例中，系統 進一步包括邏輯，至少部分地包括硬體邏輯，其偵測所連接之裝置，選擇RAP資料在RAP訊息中藉由計算裝置之嵌入式高速串列介面收發器至計算裝置之嵌入式高速串列介面埠經由嵌入式高速串列介面資料線來傳輸，並且基於RAP訊息來存取所連接之裝置的暫存器。
實例143併入實例141-142之任何組合之標的。在 此實例中，系統進一步包括嵌入式高速串列介面中繼器，及嵌入式高速串列介面片上系統(SOC)，其中RAP訊息進一步包括從中繼器至嵌入式高速串列介面片上系統(SOC)之通用串列匯流排(USB)暫存器指示。
實例144併入實例141-143之任何組合之標的。在 此實例中，系統進一步包括可通訊地耦接至系統之計算裝置，其中電池充電指示包括經由嵌入式高速串列介面資料線可通訊地耦接至系統之嵌入式高速串列介面埠的裝置的類型之指示。
實例145併入實例141-144之任何組合之標的。在 此實例中，充電類型包括專用充電裝置(DCD)、充電下游埠(CDP)、標準下游埠(SDP)或其任何組合。
實例146併入實例141-145之任何組合之標的。在此實例中，隨身指示包括系統之計算裝置之作用的指示。
實例147併入實例141-146之任何組合之標的。在此實例中，計算裝置之作用包括主機計算裝置作用或周邊計算裝置作用。
實例148併入實例141-147之任何組合之標的。在此實例中，計算裝置之作用可基於隨身指示之變化來動態改變。
實例149併入實例141-148之任何組合之標的。在此實例中，進一步包括邏輯，至少部分地包括硬體邏輯，其在通電後及在通用串列匯流排操作之前啟用電池充電指示偵測。
實例150併入實例141-149之任何組合之標的。在此實例中，進一步包括邏輯，至少部分地包括硬體邏輯，其在懸置狀態、空閒或其任何組合期間啟用電池充電指示偵測。
實例151描述電腦可讀媒體。在一些情況下，電腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在由處理器執行時引起處理器在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)信號，SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。電腦可讀媒體包括代碼，其在由處理器執行時，引 起處理器經由嵌入式高速串列介面資料線來傳達資料。資料指示電池充電指示、隨身指示或其任何組合中的一種或多種。
實例152併入實例151之標的。在此實例中，電腦 可讀媒體進一步包括代碼，其在執行時引起處理裝置偵測所連接之裝置，選擇RAP資料在RAP訊息中藉由計算裝置之嵌入式高速串列介面收發器至計算裝置之嵌入式高速串列介面埠經由嵌入式高速串列介面資料線來傳輸。電腦可讀媒體進一步包括代碼，其在執行時引起處理裝置基於RAP訊息來存取所連接之裝置的暫存器。
實例153併入實例151-152之任何組合之標的。在 此實例中，RAP訊息進一步包括從中繼器至嵌入式高速串列介面片上系統(SOC)的通用串列匯流排(USB)暫存器指示。
實例154併入實例151-153之任何組合之標的。在 此實例中，電池充電指示包括連接至計算裝置之裝置的類型的指示，包括耦接至嵌入式高速串列介面資料線之嵌入式高速串列介面埠。
實例155併入實例151-154之任何組合之標的。在 此實例中，充電類型包括專用充電裝置(DCD)、充電下游埠(CDP)、標準下游埠(SDP)或其任何組合。
實例156併入實例151-155之任何組合之標的。在此實例中，隨身指示包括系統之計算裝置之作用的指示。
實例157併入實例151-156之任何組合之標的。在 此實例中，計算裝置之作用包括主機計算裝置作用或周邊計算裝置作用。
實例158併入實例151-157之任何組合之標的。在 此實例中，計算裝置之作用可基於隨身指示之變化來動態改變。
實例159併入實例151-158之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在執行時，引起處理裝置在通電後及在通用串列匯流排操作之前啟用電池充電指示偵測。
實例160併入實例151-159之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼來引導處理裝置在懸置狀態、空閒或其任何組合期間啟用電池充電指示偵測。
實例161描述電腦可讀媒體。在一些情況下，電 腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在由處理器執行時引起處理器執行如請求項131-140之任何組合之方法。
實例162描述用於顯式控制訊息信號傳遞之設 備。該設備包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)的構件，該SE1指示暫存器存取協定(RAP)訊息在SE1之後發生。該設備包括經由嵌入式高速串列介面資料線傳達資料的構件。資料包括電池充電指示、隨身指示或其任何組合中的一種或多種。
實例163併入實例162之標的。在此實例中，該設 備進一步包括偵測所連接之裝置的構件，選擇RAP資料在RAP訊息中藉由計算裝置之嵌入式高速串列介面收發器至計算裝置之嵌入式高速串列介面埠經由嵌入式高速串列介面資料線來傳輸。該設備亦包括基於RAP訊息來存取所連接之裝置的暫存器的構件。
實例164併入實例162-163之任何組合之標的。在 此實例中，RAP訊息進一步包括從中繼器至嵌入式高速串列介面片上系統(SOC)的通用串列匯流排(USB)暫存器指示。
實例165描述用於顯式控制訊息信號傳遞之設 備。該設備包括進行實例131-140中任一者之方法的構件。
實例166描述用於顯式控制訊息信號傳遞之方 法。該方法包括在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)，並且偵測是否活動窗口存在於正性嵌入式高速串列介面資料線或負性嵌入式高速串列介面資料線上。
實例167併入實例166之標的。在此實例中，該方 法包括在嵌入式高速串列介面資料線中之每一個資料線上發出單端零(SE0)。
實例168併入實例166-167之任何組合之標的。在 此實例中，該方法進一步包括偵測活動窗口出現於正性嵌入式高速串列介面資料線上，並且判定設備狀態無極性倒轉。
實例169併入實例166-168之任何組合之標的。在 此實例中，該方法進一步包括在正性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例170併入實例166-169之任何組合之標的。在 此實例中，該方法進一步包括在嵌入式高速串列介面埠處接收來自正性嵌入式高速串列介面資料線之數位ping命令。在此實例中，該方法亦包括宣告無極性倒轉存在於嵌入式高速串列介面資料線上。
實例171併入實例166-170之任何組合之標的。在 此實例中，該方法進一步包括偵測活動窗口出現於負性嵌入式高速串列介面資料線上。在此實例中，該方法進一步包括判定設備狀態極性倒轉。
實例172併入實例166-171之任何組合之標的。在 此實例中，該方法進一步包括在負性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例173併入實例166-172之任何組合之標的。在 此實例中，該方法進一步包括在嵌入式高速串列介面埠處接收來自負性嵌入式高速串列介面資料線之數位ping命令。該方法亦包括宣告無極性倒轉存在於嵌入式高速串列介面資料線上。
實例174併入實例166-173之任何組合之標的。在 此實例中，極性倒轉藉由歸因於具有嵌入式高速串列介面資料線之計算裝置接收極性不可知的通用串列匯流排插頭。
實例175併入實例166-174之任何組合之標的。在 此實例中，極性倒轉係歸因於計算裝置內的嵌入式高速串列介面資料線之極性倒轉。
實例176描述用於顯式控制訊息信號傳遞之系 統。該系統包括一對嵌入式高速串列介面資料線。該系統亦包括嵌入式高速串列介面埠起始器組件，其具有邏輯，至少部分地包括硬體邏輯，其在一對嵌入式高速串列介面資料線中之每一個資料線上發出單端一(SE1)。該系統進一步包括嵌入式高速串列介面接受器組件，其具有邏輯，至少部分地包括硬體邏輯，其偵測是否活動窗口存在於正性嵌入式高速串列介面資料線或負性嵌入式高速串列介面資料線上。
實例177併入實例176之標的。在此實例中，該系 統進一步包括嵌入式高速串列介面起始器組件之邏輯，至少部分地包括硬體邏輯，其在嵌入式高速串列介面資料線中之每一個資料線上發出單端零(SE0)。
實例178併入實例176-177之任何組合之標的。在 此實例中，嵌入式高速串列介面接受器組件偵測活動窗口出現於正性嵌入式高速串列介面資料線上，並且判定設備狀態無極性倒轉。
實例179併入實例176-178之任何組合之標的。在 此實例中，嵌入式高速串列介面接受器組件在正性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例180併入實例176-179之任何組合之標的。在 此實例中，嵌入式高速串列介面起始器組件在嵌入式高速 串列介面埠處接收來自正性嵌入式高速串列介面資料線之數位ping命令，並且宣告無極性倒轉存在於嵌入式高速串列介面資料線上。
實例181併入實例176-180之任何組合之標的。在 此實例中，嵌入式高速串列介面接受器組件偵測活動窗口出現於負性嵌入式高速串列介面資料線上，並且判定設備狀態無極性倒轉。
實例182併入實例176-181之任何組合之標的。在 此實例中，嵌入式高速串列介面接受器組件在負性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例183併入實例176-182之任何組合之標的。在 此實例中，嵌入式高速串列介面起始器組件在嵌入式高速串列介面埠處接收來自負性嵌入式高速串列介面資料線之數位ping命令，並且宣告極性倒轉存在於嵌入式高速串列介面資料線上。
實例184併入實例176-183之任何組合之標的。在 此實例中，極性倒轉藉由歸因於具有嵌入式高速串列介面資料線之計算裝置接收極性不可知的通用串列匯流排插頭。
實例185併入實例176-184之任何組合之標的。在 此實例中，極性倒轉係歸因於計算裝置內的嵌入式高速串列介面資料線之極性倒轉。
實例186描述電腦可讀媒體。在一些情況下，電 腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包 括代碼，其在由處理器執行時，引起處理器在一對嵌入式高速串列介面資料線中的每一個資料線上發出單端一(SE1)。電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器偵測是否活動窗口存在於正性嵌入式高速串列介面資料線或負性嵌入式高速串列介面資料線上。
實例187併入實例186之標的。在此實例中，電腦 可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器在嵌入式高速串列介面資料線中之每一個資料線上發出單端零(SE0)。
實例188併入實例186-187之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器偵測活動窗口出現於正性嵌入式高速串列介面資料線上，並且判定設備狀態無極性倒轉。
實例189併入實例186-188之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器在正性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例190併入實例186-189之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器在嵌入式高速串列介面埠處接收來自正性嵌入式高速串列介面資料線之數位ping命令，並且宣告無極性倒轉存在於嵌入式高速串列介面資料線上。
實例191併入實例186-190之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器 執行時，引起處理器偵測活動窗口出現於負性嵌入式高速串列介面資料線上，並且判定設備狀態極性倒轉。
實例192併入實例186-191之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器在負性嵌入式高速串列介面資料線上傳輸數位ping命令。
實例193併入實例186-192之任何組合之標的。在 此實例中，電腦可讀媒體進一步包括代碼，其在由處理器執行時，引起處理器在嵌入式高速串列介面埠處接收來自負性嵌入式高速串列介面資料線之數位ping命令，並且宣告極性倒轉存在於嵌入式高速串列介面資料線上。
實例194併入實例186-193之任何組合之標的。在 此實例中，極性倒轉藉由歸因於具有嵌入式高速串列介面資料線之計算裝置接收極性不可知的通用串列匯流排插頭。
實例195併入實例186-194之任何組合之標的。在 此實例中，極性倒轉係歸因於計算裝置內的嵌入式高速串列介面資料線之極性倒轉。
實例196描述電腦可讀媒體。在一些情況下，電 腦可讀媒體可為非暫時性電腦可讀媒體。電腦可讀媒體包括代碼，其在由處理器執行時引起處理器執行實例166-175之任何組合之方法。
實例197描述用於顯式控制訊息信號傳遞之設 備。設備包括在一對嵌入式高速串列介面資料線中的每一 個資料線上發出單端一(SE1)的構件。設備進一步包括偵測是否活動窗口存在於正性嵌入式高速串列介面資料線或負性嵌入式高速串列介面資料線上的構件。
實例198併入實例197之標的。在此實例中，設備 進一步包括在嵌入式高速串列介面資料線中之每一個資料線上發出單端零(SE0)的構件。
實例199併入實例197-198之任何組合之標的。在 此實例中，設備進一步包括偵測活動窗口出現於負性嵌入式高速串列介面資料線上的構件，及判定設備狀態極性倒轉的構件。
實例200描述用於顯式控制訊息信號傳遞之設 備。設備包括進行實例166-175之任何組合之方法的構件。
實例201描述嵌入式高速串列介面埠。嵌入式高 速串列介面埠包括發出單端一(SE1)信號之控制器，該SE1指示暫存器存取協定(RAP)訊息在SE1信號之後發生。嵌入式高速串列介面埠包括基於該RAP訊息來存取該嵌入式高速串列介面組件之該暫存器的收發器。
實例202併入實例201之標的。在此實例中，嵌入 式高速串列介面埠在包括一對嵌入式高速串列介面資料線的資料線上發出SE1。該一對嵌入式高速串列介面資料線包括正性嵌入式高速串列介面資料線(eD+)及負性嵌入式高速串列介面資料線(eD-)。
實例203併入實例201-202之任何組合之標的。在 此實例中，該eD+資料線攜帶該RAP訊息之時鐘信號。該eD- 資料線攜帶該RAP訊息之指令，包括讀取操作、寫入操作、清除操作、其任何組合。
實例204併入實例201-203之任何組合之標的。在 此實例中，嵌入式高速串列介面埠進一步包括RAP起始器，其中SE1信號藉由RAP起始器發出。
實例205併入實例201-204之任何組合之標的。在 此實例中，SE1信號藉由RAP起始器在RAP接受器協定中發出。
實例206併入實例201-205之任何組合之標的。在 此實例中，嵌入式高速串列介面埠係下游埠，包含RAP起始器，其中RAP起始器發出SE1上游。
實例207併入實例201-206之任何組合之標的。在 此實例中，在SE1信號之後，嵌入式高速串列介面埠進送時鐘信號並且進送兩位元命令訊息。
實例208併入實例201-207之任何組合之標的。在 此實例中，RAP資訊與通電、空閒、懸置狀態、連接、斷開連接、重置或其任何組合相關。
實例209併入實例201-208之任何組合之標的。在 此實例中，SE1信號係按該嵌入式高速串列介面協定被帶內發出。
實例210併入實例201-209之任何組合之標的。在 此實例中，RAP訊息包括含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
實例211描述嵌入式高速串列介面埠。嵌入式高 速串列介面埠包括偵測空閒狀態第一預定時段之偵測器。 嵌入式高速串列介面埠包括在該第一預定時段之後的第二預定時段內傳輸控制訊息的發送器。嵌入式高速串列介面埠包括判定進入空閒狀態或重置狀態之控制器。
實例212併入實例211之標的。在此實例中，為了 判定進入空閒狀態或重置狀態，嵌入式高速串列介面埠之控制器去除電壓下拉。在去除該電壓下拉之後，嵌入式高速串列介面埠之控制器將資料傳送速率採樣，並且若在去除電壓下拉之後資料線之狀態已改變，則發出數位ping命令。此外，控制器基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態。
實例213併入實例210-211之任何組合之標的。在此實例中，第一預定時段在約0毫秒與約3毫秒之間。
實例214併入實例210-213之任何組合之標的。在此實例中，第二預定時段在最初偵測到空閒狀態之後約3毫秒與約3.125微秒之間。
實例215併入實例210-214之任何組合之標的。在此實例中，若在去除電壓下拉之後，線路資料線狀態保持不改變，則嵌入式高速串列介面埠之控制器識別資料線狀態為空閒狀態。
實例216併入實例210-215之任何組合之標的。在此實例中，嵌入式高速串列介面埠之發送器起始信號傳遞進入重置狀態或空閒狀態。
實例217併入實例210-216之任何組合之標的。在 此實例中，若未偵測到數位ping命令，則嵌入式高速串列介面埠之控制器宣告進入重置狀態。
實例218併入實例210-217之任何組合之標的。在 此實例中，若偵測到數位ping命令，則嵌入式高速串列介面埠之控制器宣告進入空閒狀態。
實例219併入實例210-218之任何組合之標的。在 此實例中，控制訊息在帶內如而非經由帶外來提供。
實例220併入實例210-219之任何組合之標的。在 此實例中，嵌入式高速串列介面埠之發送器在嵌入式高速介面協定中發出信號。
實例221描述嵌入式高速串列介面裝置。嵌入式 高速串列介面裝置包括監測線路狀態之控制器，及發出擴展單端一(ESE1)之發送器，其中發出ESE1超過競爭信號之持續時間。
實例222併入實例221之標的。在此實例中，發出 ESE1來終止通用串列匯流排會話。
實例223併入實例221-222之任何組合之標的。在 此實例中，發出ESE1來解決不可辨識之嵌入式高速串列介面事件。
實例224併入實例221-223之任何組合之標的。在 此實例中，ESE1發出嘗試之數目限於預定次數。
實例225併入實例221-224之任何組合之標的。在 此實例中，嵌入式高速串列介面裝置係上游嵌入式高速串列介面埠。
實例226併入實例221-225之任何組合之標的。在 此實例中，嵌入式高速串列介面裝置係下游嵌入式高速串列介面埠。藉由嵌入式高速串列介面下游埠傳輸ESE1在通電後，在被引導來進行軟連接，或其任何組合時進行。
實例227併入實例221-226之任何組合之標的。在 此實例中，嵌入式高速串列介面裝置係上游嵌入式高速串列介面埠。ESE1信號傳遞從嵌入式高速串列介面上游埠發出來進行軟連接。
實例228併入實例221-227之任何組合之標的。在 此實例中，嵌入式高速串列介面裝置係嵌入式高速串列介面中繼器。若被引導來進行裝置斷開連接，則ESE1信號傳遞從嵌入式高速串列介面中繼器發出。
實例229併入實例221-228之任何組合之標的。在 此實例中，嵌入式高速串列介面裝置係下游嵌入式高速串列介面中繼器。在偵測到主機斷開連接後，ESE1信號傳遞從下游嵌入式高速串列介面中繼器發出。
實例230併入實例221-229之任何組合之標的。在 此實例中，該控制器在嵌入式高速串列介面埠處宣告ESE1接收，並且保持於或轉換至在接收ESE1之前發生的接通狀態。
實例231描述嵌入式高速串列介面中繼器。嵌入 式高速串列介面中繼器包括偵測靜噪偵測器處的超過臨界電壓之電壓的偵測器，及區分控制訊息與差動信號相關偏斜之控制器。
實例232併入實例231之標的。在此實例中，偵測 器偵測是否轉換在相同方向下，或在相反方向上發生。若轉換在兩個嵌入式高速串列介面資料線上、在相同方向上發生，則控制器判定轉換與控制訊息相關。
實例233併入實例231-232之任何組合之標的。在 此實例中，在判定轉換與控制訊息相關後，該控制器抑制控制訊息在通用串列匯流排(USB)埠上傳達。
實例234併入實例231-233之任何組合之標的。在 此實例中，嵌入式高速串列介面中繼器進一步包括將單端一信號偵測器之輸出濾波的數位濾波器。嵌入式高速串列介面中繼器進一步包括將靜噪偵測器之輸出之未壓製信號濾波的模數轉換濾波器。
實例235併入實例231-234之任何組合之標的。在 此實例中，若信號通過數位濾波器及模數轉換濾波器，則控制器發出控制訊息。控制器進一步被組配來產生控制電壓來門控收發器進送竟爭資訊。
實例236併入實例231-235之任何組合之標的。在 此實例中，數位濾波器及模擬濾波器係嵌入式高速串列介面中繼器之控制電路之組件。
實例237併入實例231-236之任何組合之標的。在 此實例中，差動信號在嵌入式高速串列介面中繼器處藉由不歸零條件來判定，並且其中不歸零條件用正電壓指示二進制1，並且用負電壓指示二進制2。
實例238併入實例231-237之任何組合之標的。在 此實例中，控制器在超過臨界電壓之靜噪偵測器處偵測嵌入式高速串列介面資料線中之每一個資料線之組合電壓。
實例239併入實例231-238之任何組合之標的。在 此實例中，預定臨界值可調整。
實例240併入實例231-239之任何組合之標的。在 此實例中，偏斜係意欲同時發生的兩個信號之間的時間差的幅度。
實例241描述嵌入式高速串列介面片上系統。嵌 入式高速串列介面片上系統包括發出單端一(SE1)之控制器，該SE1指示暫存器存取協定(RAP)訊息在SE1之後發生。嵌入式高速串列介面片上系統包括收發器，其傳達指示電池充電指示、隨身指示或其任何組合中的一種或多種的資料。
實例242併入實例241之標的。在此實例中，控制 器偵測所連接之裝置，選擇RAP資料在RAP訊息中藉由嵌入式高速串列介面收發器來傳輸，並且基於RAP訊息來存取所連接之裝置的暫存器。
實例243併入實例241-242之任何組合之標的。在 此實例中，RAP訊息進一步包含通用串列匯流排(USB)暫存器指示。
實例244併入實例241-243之任何組合之標的。在 此實例中，電池充電指示包括裝置之類型之指示。
實例245併入實例241-244之任何組合之標的。在 此實例中，充電類型包括專用充電裝置(DCD)、充電下游埠 (CDP)、標準下游埠(SDP)或其任何組合。
實例246併入實例241-245之任何組合之標的。在 此實例中，隨身指示包含嵌入式高速串列介面片上系統之作用指示。
實例247併入實例241-246之任何組合之標的。在 此實例中，作用包括主機計算裝置作用及周邊計算裝置作用。
實例248併入實例241-247之任何組合之標的。在 此實例中，計算裝置之作用可基於隨身指示之變化來動態改變。
實例249併入實例241-248之任何組合之標的。在 此實例中，該控制器在通電後及在通用串列匯流排操作之前啟用電池充電指示偵測。
實例250併入實例241-249之任何組合之標的。在 此實例中，該控制器在懸置狀態、空閒或其任何組合期間啟用電池充電指示偵測。
實例251描述嵌入式高速串列介面組件。嵌入式 高速串列介面組件包括單端一(SE1)之接收器、偵測是否活動窗口存在之偵測器。
實例252併入實例251之標的。在此實例中，接收 器進一步被組配來在一對嵌入式高速串列介面資料線中的每一個資料線上接收單端零(SE0)。
實例253併入實例251-252之任何組合之標的。在 此實例中，偵測器被組配來偵測出現的活動窗口具有正性 極性。偵測器進一步被組配來判定設備狀態無極性倒轉。
實例254併入實例251-253之任何組合之標的。在 此實例中，嵌入式高速串列介面組件進一步包括傳輸正性極性數位ping命令之發送器。
實例255併入實例251-254之任何組合之標的。在 此實例中，數位ping命令指示不存在極性倒轉。
實例256併入實例251-255之任何組合之標的。在 此實例中，偵測器被組配來偵測出現的活動窗口具有負性極性。偵測器進一步被組配來判定設備狀態極性倒轉。
實例257併入實例251-256之任何組合之標的。在 此實例中，嵌入式高速串列介面組件進一步包括傳輸負性極性數位ping命令之發送器。
實例258併入實例251-257之任何組合之標的。在 此實例中，數位ping命令指示極性倒轉存在。
實例259併入實例251-258之任何組合之標的。在 此實例中，極性倒轉藉由歸因於具有嵌入式高速串列介面資料線之計算裝置接收極性不可知的通用串列匯流排插頭。
實例260併入實例251-259之任何組合之標的。在 此實例中，極性倒轉係歸因於計算裝置內的嵌入式高速串列介面資料線之極性倒轉。
實例261包括接收暫存器存取協定訊息之設備。 設備包括接收單端一(SE1)信號之接收器，該SE1信號指示RAP訊息在SE1之後發生。接收器亦被組配來接收RAP訊 息。設備進一步包括基於RAP訊息來存取的暫存器。
實例262併入實例261之標的。在此實例中，SE1 從包含一對嵌入式高速串列介面資料線的資料線接收，該對嵌入式高速串列介面資料線包含正性嵌入式高速串列介面資料線(eD+)及負性嵌入式高速串列介面資料線(eD-)。
實例263併入實例261-262之任何組合之標的。在 此實例中，eD+資料線攜帶該RAP訊息之時鐘信號並且eD-資料線攜帶該RAP訊息之指令。該RAP訊息之指令包括讀取操作、寫入操作、清除操作或其任何組合。
實例264併入實例261-263之任何組合之標的。在 此實例中，SE1信號在設備處從RAP起始器接收。
實例265併入實例261-264之任何組合之標的。在 此實例中，SE1信號藉由RAP起始器在RAP接受器協定中發出。
實例266併入實例261-265之任何組合之標的。在 此實例中，設備係嵌入式高速串列介面中繼器。
實例267併入實例261-266之任何組合之標的。在 此實例中，在RAP訊息之後，接收時鐘信號及兩位元命令訊息。
實例268併入實例261-267之任何組合之標的。在 此實例中，RAP訊息與通電、空閒、懸置狀態、連接、斷開連接、重置或其任何組合相關。
實例269併入實例261-268之任何組合之標的。在 此實例中，SE1信號帶內接收至嵌入式高速串列介面協定。
實例270併入實例261-269之任何組合之標的。在 此實例中，RAP訊息包括含有時鐘及在該暫存器處待進行之操作之類型的指示的命令訊息。
實例271描述用於顯式控制訊息信號傳遞之設 備。設備包括偵測器，其用於偵測可通訊地耦接至設備之一對舊式通用串列匯流排(USB)資料線上之空閒狀態第一預定時段。設備包括接收器，其用於在該第一預定時段之後的第二預定時段內接收控制訊息。設備包括判定進入空閒狀態或重置狀態之控制器。
實例272併入實例271之標的。在此實例中，為了 判定進入空閒狀態或重置狀態，該控制器去除設備處之電壓下拉，並且在去除該電壓下拉之後，將一對舊式通用串列匯流排(USB)資料線處之資料傳送速率採樣。控制器進一步被組配來若在去除電壓下拉之後資料線之狀態已改變，則發出數位ping命令，並且基於是否已發出數位ping命令來判定進入空閒狀態或重置狀態。
實例273併入實例271-272之任何組合之標的。在 此實例中，第一預定時段在約0毫秒與約3毫秒之間。
實例274併入實例271-273之任何組合之標的。在 此實例中，第二預定時段在最初偵測到空閒狀態之後約3毫秒與約3.125微秒之間。
實例275併入實例271-274之任何組合之標的。在 此實例中，當在去除電壓下拉之後，線路資料線狀態保持未改變，則指示空閒狀態。
實例276併入實例271-275之任何組合之標的。在此實例中，設備包含嵌入式高速串列介面中繼器。
實例277併入實例271-276之任何組合之標的。在此實例中，若設備未發出數位ping命令，則指示進入重置狀態。
實例278併入實例271-277之任何組合之標的。在此實例中，若偵測到數位ping命令，則指示進入空閒狀態。
實例279併入實例271-278之任何組合之標的。在此實例中，資料線係舊式USB資料線，並且控制訊息經由舊式USB資料線在帶內提供，而非經由帶外信號線。
實例280併入實例271-279之任何組合之標的。在此實例中，該設備包含嵌入式高速串列介面中繼器，其係周邊裝置之周邊嵌入式高速串列介面中繼器。
實例281描述用於顯式控制訊息信號傳遞之設備。設備包括接收單端一(SE1)之接收器，該SE1指示暫存器存取協定(RAP)訊息在SE1之後發生。接收器進一步被組配來接收RAP訊息。該RAP訊息包括資料，其指示電池充電指示、隨身指示或其任何組合中的一種或多種。
實例282併入實例281之標的。在此實例中，在RAP訊息中傳輸之RAP資料基於RAP訊息來存取所連接之裝置的暫存器。
實例283併入實例281-282之任何組合之標的。在此實例中，RAP訊息進一步包含通用串列匯流排(USB)暫存器指示。
實例284併入實例281-283之任何組合之標的。在 此實例中，接收器係周邊裝置之組件，其中電池充電指示包含周邊裝置之充電類型之指示。
實例285併入實例281-284之任何組合之標的。在 此實例中，充電類型包括專用充電裝置(DCD)、標準下游埠(SDP)及充電下游埠(CDP)中的一種或多種。
實例286併入實例281-285之任何組合之標的。在 此實例中，隨身指示包括設備作用之指示。
實例287併入實例281-286之任何組合之標的。在 此實例中，設備之作用包括主機計算裝置作用及/或周邊計算裝置作用。
實例288併入實例281-287之任何組合之標的。在 此實例中，設備之作用可基於隨身指示之變化來動態改變。
實例289併入實例281-288之任何組合之標的。在 此實例中，電池充電指示偵測在通電後及在通用串列匯流排操作之前發生。
實例290併入實例281-289之任何組合之標的。在 此實例中，電池充電指示偵測在懸置狀態、空閒或其任何組合期間啟用。
實例291描述用於顯式控制訊息信號傳遞之設 備。該設備包括嵌入式高速串列介面埠起始器組件，其在一對嵌入式高速串列介面資料線中之每一個資料線上發出單端一(SE1)。設備進一步包括接收器，其接收是否活動窗口存在於正性嵌入式高速串列介面資料線或負性嵌入式高 速串列介面資料線上的指示。
實例292併入實例291之標的。在此實例中，嵌入 式高速串列介面起始器組件在嵌入式高速串列介面資料線中之每一個資料線上發出單端零(SE0)。
實例293併入實例291-292之任何組合之標的。在 此實例中，若活動窗口存在於正性嵌入式高速串列介面資料線上，則設備狀態無極性倒轉。
實例294併入實例291-293之任何組合之標的。在 此實例中，設備在正性嵌入式高速串列介面資料線上接收數位ping命令。
實例295併入實例291-294之任何組合之標的。在 此實例中，該設備在嵌入式高速串列介面埠處接收來自正性嵌入式高速串列介面資料線之數位ping命令，並且宣告無極性倒轉存在於嵌入式高速串列介面資料線上。
實例296併入實例291-295之任何組合之標的。在 此實例中，若活動窗口存在於負性嵌入式高速串列介面資料線上，則設備狀態極性倒轉。
實例297併入實例291-296之任何組合之標的。在 此實例中，設備在負性嵌入式高速串列介面資料線上接收數位ping命令。
實例298併入實例291-297之任何組合之標的。在 此實例中，該設備在嵌入式高速串列介面埠處接收來自負性嵌入式高速串列介面資料線之數位ping命令，並且宣告極性倒轉存在於嵌入式高速串列介面資料線上。
實例299併入實例291-298之任何組合之標的。在 此實例中，極性倒轉藉由歸因於具有嵌入式高速串列介面資料線之計算裝置接收極性不可知的通用串列匯流排插頭。
實例300併入實例291-299之任何組合之標的。在 此實例中，極性倒轉係歸因於計算裝置內的嵌入式高速串列介面資料線之極性倒轉。
一實施例為一實行方案或實例。說明書中對「一 實施例」、「一個實施例」、「一些實施例」、「各種實施例」或「其他實施例」之提及意味相關於該等實施例所描述之特定特徵、結構或特性至少包括在本技術之一些實施例中，但並不一定包括在本技術之所有實施例中。各處出現的「一實施例」、「一個實施例」或「一些實施例」並不一定均指代相同實施例。
本文所描述及例示之組件、特徵、結構、特性等等並非均需包括在一或多個特定實施例中。例如，若本說明書載明「可能」、「或許」、「能夠」或「可」包括一組件、特徵、結構或特性，則並不需要包括該特定組件、功能、結構或特徵。若本說明書或申請專利範圍提及「一(a/an)」要素，則並不意味僅存在一個該要素。若本說明書或申請專利範圍提及「一額外」要素，則並不排除存在一個以上之額外要素。
應注意的是，儘管已參考特定實行方案描述一些實施例，但根據一些實施例，其他實行方案係可能的。另 外，圖式中所例示及/或本文所描述之電路元件或其他特徵的佈置及/或次序並不需要以例示及描述之特定方式佈置。根據一些實施例，諸多其他佈置係可能的。
在圖式中示出之每一系統中，在一些狀況下，該等元件可各自具有相同參考編號或不同參考編號來表明所表示元件可能不同及/或類似。然而，一元件可足夠靈活以具有不同實行方案，且與本文示出及描述之一些系統或全部系統一起工作。圖式中示出之各種元件可為相同的或不同的。何者稱為第一元件以及何者稱為第二元件係任意的。
應理解的是，前述實例中之具體細節可用於一或多個實施例中之任何地方。例如，上述計算裝置的所有任擇特徵可亦相關於本文所述之方法或電腦可讀媒體之任一者來實施。此外，儘管本文已使用流程圖及/或狀態圖來描述實施例，但該等技術並不限於本文之該等圖表或對應描述。例如，流程無需移動經過每一例示之框或狀態或以與本文例示及描述之次序完全相同的次序來移動。
本技術並不限於本文列出之特定詳情。事實上，受益於本揭示案之熟習該項技術者將瞭解的是，可在本技術之範疇內對前文描述及圖式做出諸多其他改變。因此，以下申請專利範圍，包括其任何的修正，界定本技術之範疇。
801、803‧‧‧方塊

Claims (25)

  1. 一種用於顯式控制訊息發送信號之系統，其包含：一對嵌入式高速串列介面資料線；一嵌入式高速串列介面組件之暫存器；以及一嵌入式高速串列介面埠，其用於：在該對嵌入式高速串列介面資料線中的每一者上發出一單端一(SE1)信號，該SE1指示一暫存器存取協定(RAP)訊息跟在該SE1信號之後；並且基於該RAP訊息來存取該嵌入式高速串列介面組件之該暫存器。
  2. 如請求項1之系統，其中該等嵌入式高速串列介面資料線包含一正性嵌入式高速串列介面資料線(eD+)及一負性嵌入式高速串列介面資料線(eD-)。
  3. 如請求項2之系統，其中該eD+資料線用以攜帶用於該RAP訊息之一時鐘信號，並且該eD-資料線用以攜帶該RAP訊息之指令，包含：一讀取操作；一寫入操作；一清除操作；或上述之任何組合。
  4. 如請求項1之系統，該嵌入式高速串列介面埠包含一RAP起始器，其中該SE1信號係用以藉由該RAP起始器發出至該嵌入式高速串列介面組件之一RAP接受器，其 中該RAP起始器係經由該嵌入式高速串列介面資料線通訊地耦接至該嵌入式高速串列介面組件。
  5. 如請求項1之系統，該嵌入式高速串列介面組件包含一嵌入式高速串列介面中繼器，其中該SE1信號係用以藉由一嵌入式高速串列介面埠之一RAP起始器發出至該嵌入式高速串列介面中繼器之一RAP接受器。
  6. 如請求項1之系統，其中該嵌入式高速串列介面埠係包含一RAP起始器之一下游埠，其中該RAP起始器係用以將該SE1發出至包含一上游嵌入式高速串列介面埠的該嵌入式高速串列介面組件之一RAP接受器。
  7. 如請求項1之系統，其中跟在該SE1信號之後，該嵌入式高速串列介面埠係用以在一正性嵌入式高速串列介面資料線上進送一時鐘信號，並且在一負性嵌入式高速串列介面資料線上進送一兩位元命令訊息。
  8. 如請求項1之系統，其中RAP資訊與以下相關：通電；空閒；懸置狀態連接；斷開連接；重置；或其等之任何組合。
  9. 如請求項1之系統，其中該SE1信號係用以在差動嵌入式高速串列介面資料線上按該嵌入式高速串列介面協定 被帶內發出。
  10. 如請求項1之系統，其中該RAP訊息包含一命令訊息，該命令訊息含有一時鐘及在該暫存器處要被進行之操作之類型的一指示。
  11. 一種用於顯式控制訊息發送信號之方法，其包含：在一對嵌入式高速串列介面資料線中的每一者上發出一單端一(SE1)信號，該SE1指示一暫存器存取協定(RAP)訊息跟在該SE1信號之後；並且基於該RAP訊息來存取一嵌入式高速串列介面組件之一暫存器。
  12. 如請求項11之方法，其中該等嵌入式高速串列介面資料線包含一正性嵌入式高速串列介面資料線(eD+)及一負性嵌入式高速串列介面資料線(eD-)。
  13. 如請求項12之方法，其中該eD+資料線攜帶用於該RAP訊息之一時鐘信號，並且該eD-資料線攜帶該RAP訊息之指令，包含：一讀取操作；一寫入操作；一清除操作；或上述之任何組合。
  14. 如請求項11之方法，其中該SE1信號係藉由一RAP起始器發出至該嵌入式高速串列介面組件之一RAP接受器，其中該RAP起始器係經由嵌入式高速串列介面資料線通訊地耦接至該嵌入式高速串列介面組件。
  15. 如請求項11之方法，其中該SE1信號係藉由一嵌入式高速串列介面埠之一RAP起始器發出至包含一嵌入式高速串列介面中繼器的該嵌入式高速串列介面組件之一RAP接受器。
  16. 如請求項11之方法，其中該SE1信號藉由一下游嵌入式高速串列介面埠之RAP起始器發出至包含一上游嵌入式高速串列介面埠的該嵌入式高速串列介面組件之一RAP接受器。
  17. 如請求項11之方法，其中跟在該SE1信號之後，該方法包含：在一正性嵌入式高速串列介面資料線上進送一時鐘信號；並且在一負性嵌入式高速串列介面資料線上進送一兩位元命令訊息。
  18. 如請求項11之方法，其中RAP資訊與以下相關：通電；空閒；懸置狀態連接；斷開連接；重置；或其等之任何組合。
  19. 如請求項11之方法，其中該SE1信號係用以在差動嵌入式高速串列介面資料線上按該嵌入式高速串列介面協 定被帶內發出。
  20. 如請求項11之方法，其中該RAP訊息包含一命令訊息，該命令訊息含有一時鐘及在該暫存器處要被進行之操作之類型的一指示。
  21. 一種非暫時性電腦可讀媒體，其包括代碼，該代碼在執行時引起一處理裝置來：在一對嵌入式高速串列介面資料線中的每一者上發出一單端一(SE1)信號，該SE1指示一暫存器存取協定(RAP)訊息跟在該SE1信號之後；並且基於該RAP訊息來存取一嵌入式高速串列介面組件之一暫存器。
  22. 一種嵌入式高速串列介面埠，其包含：用以發出一單端一(SE1)信號之控制器，該SE1指示一暫存器存取協定(RAP)訊息跟在該SE1信號之後；以及一收發器，該收發器用以基於該RAP訊息來存取該嵌入式高速串列介面組件之該暫存器。
  23. 如請求項22之嵌入式高速串列介面埠，其中該嵌入式高速串列介面埠在包含一對嵌入式高速串列介面資料線上發出該SE1，該對嵌入式高速串列介面資料線包含一正性嵌入式高速串列介面資料線(eD+)及一負性嵌入式高速串列介面資料線(eD-)。
  24. 如請求項23之嵌入式高速串列介面埠，其中該eD+資料線係用以攜帶用於該RAP訊息之一時鐘信號，並且該eD-資料線係用以攜帶該RAP訊息之指令，包含： 一讀取操作；一寫入操作；一清除操作；或上述之任何組合。
  25. 如請求項22之嵌入式高速串列介面埠，其進一步包含一RAP起始器，其中該SE1信號係用以藉由該RAP起始器來發出。
TW104100739A 2014-02-10 2015-01-09 用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體 TWI578166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461937878P 2014-02-10 2014-02-10
US14/457,594 US9606955B2 (en) 2014-02-10 2014-08-12 Embedded universal serial bus solutions

Publications (2)

Publication Number Publication Date
TW201531861A TW201531861A (zh) 2015-08-16
TWI578166B true TWI578166B (zh) 2017-04-11

Family

ID=53775052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100739A TWI578166B (zh) 2014-02-10 2015-01-09 用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體

Country Status (4)

Country Link
US (1) US9606955B2 (zh)
KR (1) KR101646959B1 (zh)
CN (1) CN104834621B (zh)
TW (1) TWI578166B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6192284B2 (ja) * 2012-10-15 2017-09-06 キヤノン株式会社 通信装置及びその制御方法
US9836420B2 (en) * 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US10014957B2 (en) * 2015-03-13 2018-07-03 Texas Instruments Incorporation High speed isolated and optical USB
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US10628373B2 (en) * 2015-12-01 2020-04-21 Marvell International Ltd. Systems and methods for transmitting an access request via a flexible register access bus
MY191604A (en) 2015-12-25 2022-07-01 Intel Corp State detection mechanism
US10019385B2 (en) 2016-06-29 2018-07-10 Intel Corporation Method and apparatus of real-time retimer delay measurement
US10515025B2 (en) * 2016-08-08 2019-12-24 Cirrus Logic, Inc. Communication protocol adapter
US20180173666A1 (en) * 2016-12-16 2018-06-21 Intel Corporation APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT
US10083147B2 (en) 2016-12-30 2018-09-25 Intel Corporation Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2)
US10348298B2 (en) 2017-05-03 2019-07-09 Texas Instruments Incorporated Repeater for an open-drain communication system using a current detector and a control logic circuit
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
US10802566B1 (en) * 2017-07-06 2020-10-13 Synopsys, Inc. Two-part interface PHY for system-on-chip devices
US10657089B2 (en) * 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11386036B2 (en) 2018-08-06 2022-07-12 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11068428B2 (en) * 2018-08-16 2021-07-20 Texas Instruments Incorporated Adjustable embedded universal serial bus 2 low-impedance driving duration
US10762016B2 (en) 2018-08-30 2020-09-01 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11068435B2 (en) 2019-01-28 2021-07-20 Texas Instruments Incorporated Serial bus signal conditioner
US10891242B2 (en) * 2019-02-14 2021-01-12 Texas Instruments Incorporated Embedded USB2 (eUSB2) repeater operation
US11688981B2 (en) 2019-03-06 2023-06-27 Nxp B.V. Redriver to autonomously detect cable orientation
US10691150B1 (en) * 2019-04-26 2020-06-23 Nxp B.V. Fast response high-speed redriver channel power up in CIO mode
US11481015B2 (en) * 2019-06-25 2022-10-25 Nxp B.V. Power consumption management in protocol-based redrivers
US11309892B2 (en) 2020-02-12 2022-04-19 Texas Instruments Incorporated Data bus signal conditioner and level shifter
KR102744882B1 (ko) 2020-04-20 2024-12-20 삼성전자주식회사 커넥터를 포함하는 전자 장치 및 연결 해제 감지 방법
DE102020205278A1 (de) * 2020-04-27 2021-10-28 Robert Bosch Gesellschaft mit beschränkter Haftung Kommunikationssteuereinrichtung und Sende-/Empfangseinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
US11378600B2 (en) * 2020-07-20 2022-07-05 Nxp B.V. Squelch and disconnect detector
US11469919B2 (en) * 2020-09-17 2022-10-11 Analog Devices International Unlimited Company Bidirectional communication circuit and a method for operating a bidirectional communication circuit
TWI765391B (zh) * 2020-10-29 2022-05-21 創惟科技股份有限公司 Usb裝置、usb纜線及其usb中繼器
JP7596131B2 (ja) * 2020-12-04 2024-12-09 キヤノン株式会社 中継装置、制御方法およびプログラム
US20220206983A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Low Power Embedded USB2 (eUSB2) Repeater
KR20220156171A (ko) 2021-05-18 2022-11-25 삼성전자주식회사 모바일 전자 장치의 부트로더 복구 방법 및 이를 수행하는 부트로더 복구 시스템
US11921651B2 (en) 2021-06-07 2024-03-05 AyDeeKay LLC Interface module with low-latency communication of electrical signals between power domains
KR20230045792A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 Usb 인터페이스를 통해 외부 장치와 통신하는 전자 장치 및 그 동작 방법
EP4318252B1 (en) * 2021-09-29 2025-10-01 Samsung Electronics Co., Ltd. Electronic device for communicating with external device via usb interface and operation method thereof
CN114780119B (zh) * 2022-05-07 2023-03-24 深圳星云智联科技有限公司 固件更新方法及相关设备
US12072825B2 (en) * 2022-12-01 2024-08-27 Nxp Usa, Inc. Detector circuit for start signaling in an eUSB repeater
US12210404B2 (en) 2022-12-01 2025-01-28 Nxp Usa, Inc. Lockup detection circuit for an eUSB repeater
US12229071B2 (en) * 2022-12-01 2025-02-18 Nxp Usa, Inc. eUSB repeater for passing repeating mode packets between a differential bus and a single-ended bus
US12438567B2 (en) * 2023-10-23 2025-10-07 Credo Technology Group Limited SerDes method and device having a protocol-agnostic in-band management channel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973591B2 (en) * 2000-10-18 2005-12-06 Stmicroelectronics Limited On-chip emulator communication for debugging
US7281069B2 (en) * 2004-08-31 2007-10-09 Broadcom Corporation Method and system for extending the functionality of an embedded USB transceiver interface to handle threshold shift of a USB 2.0 bus during high-speed chirp
US7320071B1 (en) * 2001-05-22 2008-01-15 National Semiconductor Corporation Secure universal serial bus
TW201041344A (en) * 2009-05-07 2010-11-16 Etron Technology Inc Data transfer method capable of saving memory for storing packet in USB protocol and apparatus thereof
TWI413904B (zh) * 2010-03-03 2013-11-01 Pixart Imaging Inc Universal Serial Bus (USB) controller and its execution method
TWI423037B (zh) * 2009-05-15 2014-01-11 Etron Technology Inc 一種提升於通用串列匯流排協定中傳輸同時型傳輸類型的封包之效率之方法與裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673080B1 (en) 2004-02-12 2010-03-02 Super Talent Electronics, Inc. Differential data transfer for flash memory card
US7587536B2 (en) * 2006-07-28 2009-09-08 Icron Technologies Corporation Method and apparatus for distributing USB hub functions across a network
US8432182B2 (en) * 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
US8793524B2 (en) 2009-05-20 2014-07-29 Chronologic Pty. Ltd. Method and apparatus for synchronising the local time of a plurality of instruments
CN102291741B (zh) * 2011-08-16 2014-02-19 北京星河亮点技术股份有限公司 移动终端跨频段无线资源管理一致性测试系统及其方法
US8982746B2 (en) * 2012-06-30 2015-03-17 Intel Corporation Clock-less half-duplex repeater
US9087158B2 (en) 2012-06-30 2015-07-21 Intel Corporation Explicit control message signaling
US8683091B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
US8683097B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device connect detection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973591B2 (en) * 2000-10-18 2005-12-06 Stmicroelectronics Limited On-chip emulator communication for debugging
US7320071B1 (en) * 2001-05-22 2008-01-15 National Semiconductor Corporation Secure universal serial bus
US7281069B2 (en) * 2004-08-31 2007-10-09 Broadcom Corporation Method and system for extending the functionality of an embedded USB transceiver interface to handle threshold shift of a USB 2.0 bus during high-speed chirp
TW201041344A (en) * 2009-05-07 2010-11-16 Etron Technology Inc Data transfer method capable of saving memory for storing packet in USB protocol and apparatus thereof
TWI423037B (zh) * 2009-05-15 2014-01-11 Etron Technology Inc 一種提升於通用串列匯流排協定中傳輸同時型傳輸類型的封包之效率之方法與裝置
TWI413904B (zh) * 2010-03-03 2013-11-01 Pixart Imaging Inc Universal Serial Bus (USB) controller and its execution method

Also Published As

Publication number Publication date
TW201531861A (zh) 2015-08-16
KR20150094506A (ko) 2015-08-19
CN104834621B (zh) 2018-10-02
US20150227489A1 (en) 2015-08-13
CN104834621A (zh) 2015-08-12
KR101646959B1 (ko) 2016-08-09
US9606955B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
TWI578166B (zh) 用於顯式控制訊息發送信號之系統與方法、嵌入式高速串列介面埠及非暫時性電腦可讀媒體
EP2867780B1 (en) Device disconnect detection
US9767064B2 (en) Low power universal serial bus
US8683097B2 (en) Device connect detection
EP2867782B1 (en) A clock-less half-duplex repeater
KR101823315B1 (ko) 가변 프레임 길이를 갖는 2-와이어 인터페이스 시스템에 대한 임피던스-기반 플로우 제어
CN102841876A (zh) 通用串行端口转换器、连接器系统与信号转换方法
US20130254440A1 (en) Devices and methods for transmitting usb termination signals over extension media
CA2904763A1 (en) Devices and methods for enabling usb communication over extension media
EP2936760B1 (en) Devices and methods for transmitting usb termination signals over extension media

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees