[go: up one dir, main page]

TWI577030B - Thin film transistor array - Google Patents

Thin film transistor array Download PDF

Info

Publication number
TWI577030B
TWI577030B TW102134588A TW102134588A TWI577030B TW I577030 B TWI577030 B TW I577030B TW 102134588 A TW102134588 A TW 102134588A TW 102134588 A TW102134588 A TW 102134588A TW I577030 B TWI577030 B TW I577030B
Authority
TW
Taiwan
Prior art keywords
thin film
semiconductor layer
film transistor
source
electrode
Prior art date
Application number
TW102134588A
Other languages
English (en)
Other versions
TW201421698A (zh
Inventor
Ryohei Matsubara
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201421698A publication Critical patent/TW201421698A/zh
Application granted granted Critical
Publication of TWI577030B publication Critical patent/TWI577030B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體陣列
本發明關於一種使用印刷技術之薄膜電晶體陣列。
藉由資訊技術的顯著發展，目前頻繁地利用筆記型電腦或移動資訊終端等進行資訊的收發。人所共知的事實為，在不久的將來，將迎來可不分場所地進行資訊互換的資訊普及(Ubiquitous)社會。在此種社會中，期望一種更輕量、薄型的資訊終端。
目前半導體材料的主流為矽系材料，通常用使用光刻(微影，Photolithography)的方法作為製造方法。
另一方面，使用印刷技術來製造電子構件的可印刷電子(Printable Electronics)受到關注。藉由使用印刷技術，可列舉以下等優點：相較於光刻，裝置和製造成本降低，又，無需真空或高溫，因此可利用塑膠基板。
此時，作為半導體材料，使用可溶於有機溶劑中之有機半導體或氧化物半導體前驅體等材料較多。藉此，可利用印刷法來形成半導體層。例如在專利文獻1中，利用噴墨技術(ink-jet technology)來形成有機半導體層。又，例如在專利文獻2中，利用柔性版印刷(Flexography)來形成有機半導體層。 又，例如在專利文獻3中，利用凸版平版印刷來形成有機半導體層。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開2005-210086號公報
專利文獻2：日本特開2006-63334號公報
專利文獻3：日本特開2009-224665號公報
然而，當使用噴墨法時，存在以下問題：通常有機半導體對於溶劑的溶解度較低，因此經常於噴嘴附近，由於有機半導體析出而引起噴出不良。又，為了利用噴墨技術來實現微小圖案，在圖案形成部的周圍需要設置隔壁、或需要使用光照射等預先控制基板表面的濕潤性，因此不僅步驟繁雜，而且不適於降低成本。
又，當使用柔性版印刷時，將有機半導體溶液自網紋轉印於柔性版時，柔性版的凸部進入網紋的凹部之情況下與落於堤台的部分之情況下所轉印的液量不同，所成膜的膜的厚度產生不均。膜厚的不均導致薄膜電晶體的特性的不均。
又，當使用凸版平版印刷時，塗佈油墨於具有脫模性的橡皮布整個面，然後移除不需要的部分，藉此獲得所需要的圖案，因此油墨的利用效率較差，而不能有助於降低成本。雖然可再次回收移除的油墨並加以利用，但由於通常凸版平版印刷中使用的橡皮布(blanket)為聚矽氧(silicone)製，殘留聚 矽氧低聚物會混入油墨中，因此需要將油墨再次精製。
鑒於上述情況，本發明為了實現產出量高、對準精度好、具有較高的開關比且元件之間的不均較小的薄膜電晶體陣列，經過努力研究，結果發現一種薄膜電晶體陣列及其製造方法，該薄膜電晶體陣列藉助下述內容而具有上述特性：以能夠以條紋形狀來形成有機半導體層之方式，將薄膜電晶體陣列的配置最佳化，並以條紋形狀且使非通道區域的條紋寬度比通道區域的條紋寬度更窄地形成有機半導體層。
本發明是為解決上述問題而完成，能夠作為以下的形態或適用例而得以實現。
為了解決上述問題，本發明的一態樣之薄膜電晶體陣列，特徵在於：其薄膜電晶體與電容器的組合，於第1方向和與前述第1方向正交之第2方向上，配置複數個並呈矩陣狀，其中，該薄膜電晶體由形成於絕緣基板上之閘極、隔著閘絕緣膜而形成於前述閘極上之源極和汲極、及形成於至少被前述源極和汲極所包圍之前述閘極的區域上之半導體層所構成；該電容器由形成於前述絕緣基板上之電容器電極、及像素電極所構成，該像素電極與隔著前述閘絕緣膜而形成於前述電容器電極上之前述汲極連接；該薄膜電晶體陣列，具有：複數條源配線，其相互連接已配置於前述矩陣的前述第1方向上之複數個前述薄膜電晶體的前述源極彼此；複數條閘配線，其相互連接已配置於前述矩陣的前述第2方向上之複數個前述薄膜電晶體的前述閘極彼此；複數條電容器配線， 其相互連接已配置於前述矩陣的前述第2方向上之複數個前述電容器的前述電容器電極彼此；及，複數條半導體層連接線，其相互連接已配置於前述矩陣的前述第1方向上之複數個前述薄膜電晶體的前述半導體層彼此；並且，前述半導體層連接線的寬度比前述薄膜電晶體的前述半導體層的寬度窄。
根據該構成，由於複數條半導體層連接線條紋狀地配置於縱向上，因此能夠實現較高的產出量與對準精度，並且藉由半導體層連接線的寬度比通道區域的半導體層的寬度窄，可增大像素電極的面積。因此，使用薄膜電晶體陣列作為顯示器驅動用背面板時，由於能夠增大電荷保持容量，因此能夠實現更穩定的驅動。
又，根據該構成，藉由複數條半導體層連接線與源配線的方向相同，可降低利用半導體層連接線連接之相鄰的電晶體間的洩漏電流(Leakage current)。
為了解決上述問題，本發明的另一態樣之薄膜電晶體陣列的特徵在於：前述半導體層和前述半導體層連接線分別由有機半導體形成。
根據該構成，藉由半導體層和半導體層連接線分別由有機半導體形成，可利用印刷法來形成半導體層和半導體層連接線，因此薄膜電晶體陣列的製造製程變得容易，同時能夠實現成本降低。
為了解決上述課題，本發明的另一態樣之薄膜電晶體陣列的特徵在於：前述像素電極不重疊於前述半導體層。
根據該構成，像素電極不接觸半導體層，因此源配線與像素電極之間即便在斷開狀態下，亦不會流通電流，可增大開關比。
為了解決上述課題，本發明的另一態樣之薄膜電晶體陣列，其特徵在於：前述源極具有自前述源配線於前述第2方向上延伸之複數個凸部，前述源極的複數個前述凸部於至少形成有前述半導體層之區域中，形成於比前述汲極更外側處，形成於比前述汲極更外側處之前述凸部的前端部，未被前述半導體層覆蓋。
根據該構成，構成薄膜電晶體的複數個源極，具有位於比汲極更外側處之凸部，而且，由於該凸部的前端部未被半導體層覆蓋，故可使於平行於源配線之方向上鄰接之各像素薄膜電晶體電性獨立，因此可降低開路電流(off-state current)。
為了解決上述課題，本發明的另一態樣之薄膜電晶體陣列的特徵在於：前述源極為形成於前述源配線之凹部，於前述源配線的形成有前述凹部之一側，具有前述源配線與前述半導體層連接線不重疊的區域。
根據該構成，相較於源極作為自源配線凸出之凸部而形成，可縮小薄膜電晶體所佔的面積，並可提高像素的開口率。又，可使於平行於源配線之方向上鄰接之各像素薄膜電晶體電性獨立，因此可降低開路電流。
為了解決上述課題，本發明的另一態樣之薄膜電晶體陣列的特徵在於：前述絕緣基板為可撓性基板。
根據該構成，藉由絕緣基板為可撓性基板，可對薄膜電晶體陣列賦予可撓性、耐衝擊性和輕量性，因此亦可對以薄膜電晶體陣列來驅動之器件(device)賦予該等特性。
如以上說明所述，根據本發明的一態樣，以能夠以條紋形狀形成半導體層之方式，將薄膜電晶體陣列的配置最佳化，藉此，即便利用印刷法來形成半導體層，仍可實現較高的產出量與對準精度，而且藉由非通道區域的條紋寬度比通道區域的條紋寬度窄，薄膜電晶體陣列的配置變得更為容易。
10‧‧‧絕緣基板
11‧‧‧閘絕緣膜
12‧‧‧半導體層連接線
13‧‧‧半導體層
21‧‧‧閘極
22‧‧‧閘配線
23‧‧‧電容器電極
24‧‧‧電容器配線
25‧‧‧像素電極
26‧‧‧汲極
27‧‧‧源極
28‧‧‧源配線
第1圖是表示本發明的第1實施形態的薄膜電晶體陣列的構成之平面圖。
第2圖是表示本發明的第1實施形態的薄膜電晶體陣列的剖面構造之剖面圖。
第3圖是表示本發明的第2實施形態的薄膜電晶體陣列的構成之平面圖。
第4圖是表示本發明的第3實施形態的薄膜電晶體陣列的構成之平面圖。
第5圖是說明本發明的薄膜電晶體的通道區域與非通道區域之平面圖。
第6圖是表示比較例1的薄膜電晶體陣列的構成之平面圖。
第7圖是表示比較例2的薄膜電晶體陣列的構成之平面圖。
第8圖是表示比較例3的薄膜電晶體陣列的構成之平面圖。
以下，根據附圖來說明薄膜電晶體陣列的實施形態。在以下參照的各圖中，對與其他圖同等的部分附加相同符號來進行說明。
(第1實施形態)
首先，參照第1圖來說明第1實施形態的薄膜電晶體陣列的構成。第1圖是表示第1實施形態的薄膜電晶體陣列的構成之平面圖。再者，第1圖的薄膜電晶體陣列，其薄膜電晶體和電容器配置於第1方向(第1圖中為縱向)和第2方向(第1圖中為橫向)上。在本實施形態中，薄膜電晶體陣列配置為3行×3列的矩陣狀。
如第1圖所示，1個薄膜電晶體是由閘極21、源極27、汲極26、及半導體層13所構成。半導體層13形成於閘極21與源極27和汲極26重疊的區域上，且形成於至少被源極27和汲極26所包圍之閘極21的區域上。
又，1個電容器是由電容器電極23與像素電極25所構成。汲極26與像素電極25相互連接，若成對的薄膜電晶體為接通狀態，則電流自汲極26流通至像素電極25，電容器得以充電，而點亮像素。
構成橫向排列之各薄膜電晶體之閘極21，利用閘配線22而相互連接。構成縱向排列之各薄膜電晶體之源極27，利用源配線28而相互連接。構成縱向排列之薄膜電晶體之半 導體層13，利用半導體層連接線12而相互連接。半導體層連接線12以與源配線28同向之方式而形成。橫向排列之電容器的電容器電極23，利用電容器配線24而相互連接。
繼而，參照第2圖說明第1實施形態的薄膜電晶體陣列的剖面構造。第2圖是表示第1實施形態的薄膜電晶體陣列的剖面構造之剖面圖。第2圖是表示沿著第1圖的自a至b的虛線之剖面。
如第2圖所示，閘極21形成於絕緣基板10上，源極27與汲極26隔著閘絕緣膜11形成於閘極21上。源極27連接於源配線28。半導體層13形成於閘極21與源極27和汲極26重疊之區域上，且形成於至少被源極27和汲極26所包圍之閘極21的區域上。半導體層13連接於半導體層連接線12。
電容器電極23形成於絕緣基板10上，像素電極25隔著閘絕緣膜11形成於電容器電極23上。像素電極25與汲極26連接。
在第1實施形態中，半導體層連接線12期望為跨越複數個薄膜電晶體之條紋形狀。藉此，能夠以較高的產出量，且對準精度亦較高地製造薄膜電晶體，而且，可製造電晶體元件間的不均較小、開關比較高的薄膜電晶體。
又，藉由非通道區域的半導體層連接線12的寬度比通道區域的半導體層13的寬度窄，可使像素電極25的面積變大。亦即，當非通道區域的半導體層連接線12的寬度等於或寬於通道區域時，為抑制洩漏電流，像素電極25較佳為不與薄膜電晶體接觸，因此需要使像素電極25變小。然而，當 非通道區域的半導體層連接線12的寬度較窄時，能夠在不與薄膜電晶體接觸的程度下增大像素電極25，因此電容器電極23亦增大，藉此可使電荷保持容量增大，當使用薄膜電晶體陣列來驅動顯示器等時，能夠實現穩定的驅動。
在本實施形態中，期望將可撓性基板用作絕緣基板10。作為通常所使用之材料，可列舉例如：聚對酞酸乙二酯(Polyethylene terephthalate，PET)或聚醯亞胺、聚醚碸(Polyethersulfone，PES)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)、及聚碳酸酯等塑膠材料。石英等玻璃基板或矽晶圓等亦可作為絕緣基板10來使用，但若考慮薄型化、輕量化、及可撓性化，則較佳為塑膠基板。又，若考慮各製造製程中所使用之溫度等，則期望使用PEN或聚醯亞胺等作為絕緣基板10。
在本實施形態中，作為電極材料所使用之材料，並無特別限制，通常所使用之材料中有：金、鉑、鎳、及銦錫氧化物等金屬、或者氧化物的薄膜；或使聚(二氧乙基噻吩)/聚苯乙烯磺酸酯(poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate)，PEDOT/PSS)或聚苯胺等導電性高分子，金、銀、或鎳等金屬膠體粒子分散而成之溶液；或，使用銀等金屬粒子作為導電材料之厚膜漿料。又，作為電極的形成方法，並無特別限制，亦可為蒸鍍或濺鍍等乾式成膜法。然而，若考慮可撓性化、降低成本等，期望為利用網版印刷、反轉平版印刷、凸版印刷、及噴墨技術等濕式成膜法來形成。
在本實施形態中，作為閘絕緣膜11所使用之材料，並無特別限制，通常所使用之材料中有：聚乙烯基苯酚、聚甲基丙烯酸甲酯、聚醯亞胺、聚乙烯醇、及環氧樹脂等高分子溶液；使氧化鋁或矽膠等粒子分散而成之溶液等。又，亦可使用PET、PEN、或PES等的薄膜作為閘絕緣膜11。
在本實施形態中，作為半導體層13或半導體層連接線12所使用之材料，並無特別限制，在通常所使用之材料中，亦可使用下述材料：如聚噻吩、聚烯丙胺、茀噻吩共聚物和該等的衍生物之高分子系有機半導體材料；及，如稠五苯、稠四苯、銅酞青、苝和該等的衍生物之低分子系有機半導體材料。然而，若考慮降低成本、可撓性化、及大面積化，期望使用能夠適用印刷法之有機半導體材料。又，亦可使用奈米碳管或富勒烯等碳化合物、或半導體奈米粒子分散液等作為半導體材料。
作為形成半導體層13或半導體層連接線12之印刷方法，可使用凹版印刷、平版印刷、網版印刷、及噴墨技術等公知的方法。通常，上述的有機半導體材料對於溶劑之溶解度較低，因此期望使用適合低黏度溶液的印刷之凸版印刷、反轉平版印刷、噴墨技術、及分配器(dispenser)。尤其是凸版印刷，由於印刷時間較短且油墨使用量較少而最佳，且適合條紋形狀的印刷。藉由使半導體層連接線12為條紋形狀，網紋的凹凸所導致之膜厚不均的分佈在條紋形狀內得以平均化，半導體層13或半導體層連接線12的膜厚成為固定，可平均化薄膜電晶體(Thin Film Transistor，TFT)特性。
再者，於本實施形態的薄膜電晶體陣列中，亦可根據需要形成密封層、層間絕緣膜、上部像素電極、氣體阻障層、及平坦化膜等。
又，在薄膜電晶體陣列中，源極/汲極的名稱是為了方便起見，亦可反過來讀。於本實施形態中，將連接於源配線28之電極稱為源極27，連接於像素電極25之電極稱為汲極26。
(第2實施形態)
繼而，參照第3圖說明第2實施形態的薄膜電晶體陣列的構成。第3圖是表示第2實施形態的薄膜電晶體陣列的構成之平面圖。再者，第3圖的薄膜電晶體陣列，其薄膜電晶體和電容器配置於第1方向(第3圖中為縱向)和第2方向(第3圖中為橫向)上。在本實施形態中，薄膜電晶體陣列被配置為3行×3列的矩陣狀。
如第3圖所示，1個薄膜電晶體由閘極21、源極27、汲極26、及半導體層13所構成。半導體層13形成於閘極21與源極27及汲極26重疊之區域上，且形成於至少被源極27和汲極26所包圍之閘極21的區域上。
又，1個電容器由電容器電極23和像素電極25所構成。汲極26與像素電極25相互連接，若成對的薄膜電晶體為接通狀態，則電流自汲極26流通至像素電極25，電容器得以充電，而點亮像素。
構成橫向排列之各薄膜電晶體之閘極21，利用閘配線22而相互連接。構成縱向排列之各薄膜電晶體之源極27，利用源配線28而相互連接。構成縱向排列之薄膜電晶體之半 導體層13，利用半導體層連接線12而相互連接。半導體層連接線12以與源配線28同向之方式而形成。橫向排列之電容器的電容器電極23，利用電容器配線24而相互連接。
在第2實施形態中，半導體層連接線12期望為跨越複數個薄膜電晶體之條紋形狀。藉此，能夠以較高的產出量，且對準精度亦較高地製造薄膜電晶體，而且，可製造電晶體元件間的不均較小、開關比較高的薄膜電晶體。
又，藉由非通道區域的半導體層連接線12的寬度比通道區域的半導體層13的寬度窄，可使像素電極25的面積變大。亦即，當非通道區域的半導體層連接線12的寬度等於或寬於通道區域時，為抑制洩漏電流，像素電極25較佳為不與薄膜電晶體接觸，因此需要使像素電極25變小。然而，當非通道區域的半導體層連接線12的寬度較窄時，能夠在不與薄膜電晶體接觸的程度下增大像素電極25，因此電容器電極23亦增大，藉此可使電荷保持容量增大，當使用薄膜電晶體陣列來驅動顯示器等時，能夠實現穩定的驅動。
進一步，在第2實施形態中，期望如第3圖所述，使源極27為具有複數個凸部之梳齒狀，並將該源極27的複數個凸部配置於薄膜電晶體的區域的最外側，進一步，以配置於該薄膜電晶體的區域的最外側之源極27的複數個凸部的前端部，不被半導體層13所覆蓋之方式，來配置半導體層13。藉此，能夠抑制鄰接之薄膜電晶體間的源極27與汲極26之間產生洩漏電流。
更詳細地說明，當某一薄膜電晶體的源極27與鄰接 於該薄膜電晶體之薄膜電晶體的汲極26，隔著半導體層13等而電性連接時，由於源極27與汲極26的電位不同而產生電流。與此相對，在第3圖的構成中，鄰接之電晶體間的源極27與汲極26之間，配置有源極27的凸部，該源極27的凸部配置於薄膜電晶體的最外側，因此能夠使洩漏電流不易流通。
又，在第3圖的構成中，由於配置於薄膜電晶體的最外側之源極27的凸部未被半導體層13覆蓋，因此薄膜電晶體的汲極26僅與相同薄膜電晶體內的源極27，隔著半導體層13而電性連接，因此將變得不易產生洩漏電流。
在第2實施形態中，絕緣基板10、各種電極材料、閘絕緣膜11、半導體層13、及半導體層連接線12可使用與第1實施形態相同的材料，其形成方法亦可適用第1實施形態中列舉之形成方法。
(第3實施形態)
繼而，參照第4圖說明第3實施形態的薄膜電晶體陣列的構成。第4圖是表示第3實施形態的薄膜電晶體陣列的構成之平面圖。再者，第4圖的薄膜電晶體陣列，其薄膜電晶體和電容器配置於第1方向(第4圖中為縱向)和第2方向(第4圖中為橫向)上。在本實施形態中，薄膜電晶體陣列被配置為3行×3列的矩陣狀。
如第4圖所示，1個薄膜電晶體由閘極21、源極27、汲極26、及半導體層13所構成。半導體層13形成於閘極21與源極27及汲極26重疊之區域上，且形成於至少被源極27 和汲極26所包圍之閘極21的區域上。
又，1個電容器由電容器電極23和像素電極25所構成。汲極26與像素電極25相互連接，若成對的薄膜電晶體為接通狀態，則電流自汲極26流通至像素電極25，電容器得以充電，而點亮像素。
構成橫向排列之各薄膜電晶體之閘極21，利用閘配線22而相互連接。構成縱向排列之各薄膜電晶體之源極27，利用源配線28而相互連接。構成縱向排列之薄膜電晶體的半導體層13，利用半導體層連接線12而相互連接。半導體層連接線12以與源配線28同向之方式而形成。橫向排列之電容器的電容器電極23，利用電容器配線24而相互連接。
在第3實施形態中，半導體層連接線12期望為跨越複數個薄膜電晶體之條紋形狀。藉此，能夠以較高的產出量，且對準精度亦較高地製造薄膜電晶體，而且，可製造電晶體元件間的不均較小、開關比較高的薄膜電晶體。
又，藉由非通道區域的半導體層連接線12的寬度比通道區域的半導體層13的寬度窄，可使像素電極25的面積變大。亦即，當非通道區域的半導體層連接線12的寬度等於或寬於通道區域時，為抑制洩漏電流，像素電極25較佳為不與薄膜電晶體接觸，因此需要將像素電極25變小。然而，當非通道區域的半導體層連接線12的寬度較窄時，能夠在不與薄膜電晶體接觸的程度下增大像素電極25，因此電容器電極23亦增大，藉此可使電荷保持容量增大，當使用薄膜電晶體陣列來驅動顯示器等時，能夠實現穩定的驅動。
進一步，在第3實施形態中，如第4圖所示，源極27作為於源配線28上所形成之缺口(凹部)而形成。藉此，相較於源極27作為自源配線28凸出之凸部而形成，可縮小薄膜電晶體所佔的面積，並可增大像素的開口率。
又，在第3實施形態中，如第4圖所示，於源配線28的形成有缺口之一側(亦即，存在形成有源極27之通道區域的一側)，具有半導體層連接線12與源配線28不重疊之區域。藉此，能夠抑制鄰接之薄膜電晶體間的源極27與汲極26之間產生洩漏電流。
更詳細地說明，當某一薄膜電晶體的源極27與鄰接於該薄膜電晶體之薄膜電晶體的汲極26，隔著半導體層13等而電性連接，鄰接之薄膜電晶體彼此進行不同的驅動時，由於源極27與汲極26的電位不同而產生電流。與此相對，在第4圖的構成中，鄰接之電晶體之間的源極27與汲極26之間存在源配線28，因此能夠使洩漏電流不易流通。
在第3實施形態中，絕緣基板10、各種電極材料、閘絕緣膜11、半導體層13、及半導體層連接線12可使用與第1實施形態相同的材料，其形成方法亦可適用第1實施形態中列舉的形成方法。
[實施例1]
以下，根據附圖來說明薄膜電晶體陣列的實施例。
首先，說明實施例1。在本實施例中，表示如第1圖或第2圖所示的底閘極(bottom gate)/底接觸(bottom contact)型薄膜電晶體陣列的製造方法。使用聚萘二甲酸乙二酯(PEN)薄膜 (帝人杜邦薄膜公司(Teijin DuPont Films Japan Ltd.)製造)作為絕緣基板10。使用使銀奈米粒子分散之油墨(哈利瑪化成集團股份有限公司(Harima Chemicals Group,Inc.)製造)，並利用噴墨技術來獲得閘極21、閘配線22、電容器電極23、及電容器配線24。作為閘絕緣膜11，利用模具塗佈機塗佈聚醯亞胺(日本三菱瓦斯化學股份有限公司(MITSUBISHI GAS CHEMICAL COMPANY,INC.)製造之NEOPULIM)，以180℃乾燥1小時來形成閘絕緣膜11。
繼而，使用使銀奈米粒子分散之油墨(哈利瑪化成股份有限公司製造)，並利用噴墨技術來形成源極27、汲極26、源配線28、及像素電極25。使用6,13-雙(三異丙基矽烷基乙炔基)稠五苯(TIPS-稠五苯)(西格瑪奧德里奇公司(Sigma-Aldrich Co.LLC.)製造)作為半導體材料。使用使四氫萘(關東化學股份有限公司(KANTO CHEMICAL CO.,INC.)製造)按2重量%溶解之物質作為油墨。又，作為凸版，使用感光性樹脂凸版，並使用150線的網紋輥，利用凸版印刷，來印刷非通道區域的條紋寬度比通道區域的條紋寬度窄之條紋形狀的半導體，以100℃乾燥60分鐘來形成半導體層13和半導體層連接線12。
根據以上所述之本實施例1，可獲得以下的效果。
在本實施例1中，可製作電晶體特性的不均較小的薄膜電晶體陣列。
<比較例1>
第6圖是表示比較例1的薄膜電晶體陣列的構成之平面 圖。
第6圖所示之比較例1的薄膜電晶體陣列，相對於實施例1的薄膜電晶體陣列，非通道區域的半導體層連接線12的寬度與通道區域的半導體層13的寬度相等。其結果為，相較於實施例1，半導體層連接線12接觸像素電極25，因此源極27與像素電極25之間即便於斷開狀態下，電流仍然流通，開關比變小，從而無法獲得良好的電晶體特性。
<比較例2>
第7圖是表示比較例2的薄膜電晶體陣列的構成之平面圖。
第7圖所示之比較例2的薄膜電晶體陣列，相對於實施例1的薄膜電晶體陣列，使像素電極25變小，以避免半導體層連接線12接觸像素電極25。其結果為，洩漏電流變小，開關比變大，但由於像素電極25變小，因此電荷保持容量縮小。
<比較例3>
第8圖是表示比較例3的薄膜電晶體陣列的構成之平面圖。
第8圖所示之比較例3的薄膜電晶體陣列，相對於實施例1的薄膜電晶體陣列，去除了半導體層連接線12。其結果為，開關比和電荷保持容量未發生變化，但電晶體特性的不均較大。
12‧‧‧半導體層連接線
13‧‧‧半導體層
21‧‧‧閘極
22‧‧‧閘配線
23‧‧‧電容器電極
24‧‧‧電容器配線
25‧‧‧像素電極
26‧‧‧汲極
27‧‧‧源極
28‧‧‧源配線

Claims (5)

  1. 一種薄膜電晶體陣列，特徵在於：其薄膜電晶體與電容器的組合，於第1方向和與前述第1方向正交之第2方向上，配置複數個並呈矩陣狀，其中，該薄膜電晶體由形成於絕緣基板上之閘極、隔著閘絕緣膜而形成於前述閘極上之源極和汲極、及形成於至少被前述源極和前述汲極所包圍之前述閘極的區域上之半導體層所構成；該電容器由形成於前述絕緣基板上之電容器電極、及像素電極所構成，該像素電極與隔著前述閘絕緣膜而形成於前述電容器電極上之前述汲極連接；該薄膜電晶體陣列，具有：複數條源配線，其相互連接已配置於前述矩陣的前述第1方向上之複數個前述薄膜電晶體的前述源極彼此；複數條閘配線，其相互連接已配置於前述矩陣的前述第2方向上之複數個前述薄膜電晶體的前述閘極彼此；複數條電容器配線，其相互連接已配置於前述矩陣的前述第2方向上之複數個前述電容器的前述電容器電極彼此；及，複數條半導體層連接線，其相互連接已配置於前述矩陣的前述第1方向上之複數個前述薄膜電晶體的前述半導體層彼此；並且，前述半導體層連接線的寬度比前述薄膜電晶體的前述半導體層的寬度窄； 前述半導體層和前述半導體層連接線分別由有機半導體形成。
  2. 如請求項1所述之薄膜電晶體陣列，其中，前述像素電極不重疊於前述半導體層。
  3. 如請求項1所述之薄膜電晶體陣列，其中，前述源極具有自前述源配線於前述第2方向上延伸之複數個凸部，前述源極的複數個前述凸部，於至少形成有前述半導體層之區域中，形成於比前述汲極更外側處，形成於比前述汲極更外側處之前述凸部的前端部，未被前述半導體層覆蓋。
  4. 如請求項1所述之薄膜電晶體陣列，其中，前述源極為形成於前述源配線之凹部，於前述源配線的形成有前述凹部之一側，具有前述源配線與前述半導體層連接線不重疊的區域。
  5. 如請求項1所述之薄膜電晶體陣列，其中，前述絕緣基板為可撓性基板。
TW102134588A 2012-10-31 2013-09-25 Thin film transistor array TWI577030B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240440A JP6070073B2 (ja) 2012-10-31 2012-10-31 薄膜トランジスタアレイ

Publications (2)

Publication Number Publication Date
TW201421698A TW201421698A (zh) 2014-06-01
TWI577030B true TWI577030B (zh) 2017-04-01

Family

ID=50626787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134588A TWI577030B (zh) 2012-10-31 2013-09-25 Thin film transistor array

Country Status (5)

Country Link
US (1) US10374025B2 (zh)
JP (1) JP6070073B2 (zh)
CN (1) CN104718567B (zh)
TW (1) TWI577030B (zh)
WO (1) WO2014068829A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067591A1 (ja) * 2014-10-28 2016-05-06 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN113937091A (zh) * 2018-02-28 2022-01-14 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
WO2020045297A1 (ja) * 2018-08-30 2020-03-05 凸版印刷株式会社 薄膜トランジスタアレイ
TWI754997B (zh) * 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
CN112394586B (zh) * 2019-08-19 2023-10-17 和鑫光电股份有限公司 像素结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023528A1 (en) * 2000-03-06 2005-02-03 Semiconductor Energy Semiconductor device and method for fabricating the same
US20070138471A1 (en) * 2005-12-14 2007-06-21 Lim Kyoung N Liquid crystal display device and method for fabricating the same
US20080197348A1 (en) * 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same
TW201120087A (en) * 2009-08-13 2011-06-16 Sumitomo Chemical Co High molecular compound and method for producing same
US20120262642A1 (en) * 2009-09-28 2012-10-18 Toppan Printing Co., Ltd. Active Matrix Substrate, Manufacturing Method Thereof, and Image Display Device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
JP4138357B2 (ja) * 2002-04-11 2008-08-27 三菱電機株式会社 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
JP2004119342A (ja) * 2002-09-30 2004-04-15 Pioneer Electronic Corp 有機ｅｌ積層型有機スイッチング素子及び有機ｅｌディスプレイ
KR100489282B1 (ko) * 2003-06-17 2005-05-17 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2006063334A (ja) 2004-07-30 2006-03-09 Sumitomo Chemical Co Ltd 高分子化合物、高分子薄膜およびそれを用いた高分子薄膜素子
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP2007183629A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示基板及びその製造方法
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP5081461B2 (ja) * 2007-02-02 2012-11-28 パナソニック液晶ディスプレイ株式会社 表示装置の製造方法
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP4589373B2 (ja) * 2007-10-29 2010-12-01 株式会社リコー 有機トランジスタ、有機トランジスタアレイ及び表示装置
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP4760844B2 (ja) 2008-03-18 2011-08-31 Ｄｉｃ株式会社 電子部品の製造方法および該方法で製造された電子部品
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20150010776A (ko) * 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP2012018970A (ja) * 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US8963147B2 (en) * 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
TWI453516B (zh) * 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023528A1 (en) * 2000-03-06 2005-02-03 Semiconductor Energy Semiconductor device and method for fabricating the same
US20070138471A1 (en) * 2005-12-14 2007-06-21 Lim Kyoung N Liquid crystal display device and method for fabricating the same
US20080197348A1 (en) * 2007-02-21 2008-08-21 Toppan Printing Co., Ltd. Thin Film Transistor Array, Method for Manufacturing the Same, and Active Matrix Type Display Using the Same
TW201120087A (en) * 2009-08-13 2011-06-16 Sumitomo Chemical Co High molecular compound and method for producing same
US20120262642A1 (en) * 2009-09-28 2012-10-18 Toppan Printing Co., Ltd. Active Matrix Substrate, Manufacturing Method Thereof, and Image Display Device

Also Published As

Publication number Publication date
US10374025B2 (en) 2019-08-06
CN104718567B (zh) 2018-01-30
US20150236083A1 (en) 2015-08-20
CN104718567A (zh) 2015-06-17
TW201421698A (zh) 2014-06-01
JP2014089407A (ja) 2014-05-15
WO2014068829A1 (ja) 2014-05-08
JP6070073B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
TWI646669B (zh) Thin film transistor array and manufacturing method thereof
TWI577030B (zh) Thin film transistor array
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2015065390A (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees