[go: up one dir, main page]

TWI573111B - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TWI573111B
TWI573111B TW104130437A TW104130437A TWI573111B TW I573111 B TWI573111 B TW I573111B TW 104130437 A TW104130437 A TW 104130437A TW 104130437 A TW104130437 A TW 104130437A TW I573111 B TWI573111 B TW I573111B
Authority
TW
Taiwan
Prior art keywords
transistor
signal line
signal
terminal
semiconductor device
Prior art date
Application number
TW104130437A
Other languages
English (en)
Other versions
TW201546789A (zh
Inventor
宍戶英明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201546789A publication Critical patent/TW201546789A/zh
Application granted granted Critical
Publication of TWI573111B publication Critical patent/TWI573111B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置及電子裝置
本發明係有關半導體裝置。本發明特別是有關藉由主動矩陣驅動，顯示影像之半導體裝置。本發明又有關包含半導體裝置之電子裝置。
須知，本說明書中之半導體裝置係指藉由使用半導體特徵操作之所有裝置。
藉由主動矩陣驅動顯示影像之半導體裝置(後文亦稱此裝置為主動矩陣顯示裝置)業已廣為大家所用。半導體裝置包含：像素部，於其中顯示影像；以及驅動器電路，控制於像素部中影像之顯示。具體而言，於半導體裝置中，輸入成矩陣配置於像素部中之複數個像素之影像信號藉驅動器電路控制，從而顯示影像。須知，驅動器電路及設於像素部中之複數個像素各具有電晶體。
從此種半導體裝置之製造成本減少、尺寸及重量的減少的立足點看來，較佳係各像素中所含電晶體及驅動器電路中所含電晶體或驅動器電路之一部分形成於相同基板 上。須知，此等電晶體所需特徵互異。例如，各像素中所含電晶體須形成於玻璃基板上方(藉由低溫製程形成)，且驅動器電路中所含電晶體須高頻率驅動。因此，以可藉由諸如電漿CVD之低溫製程形成之電晶體作為各像素中所含電晶體較佳，且以具有高場效遷移率之電晶體作為驅動器電路中所含電晶體較佳。
通常，包含非晶矽之電晶體作為各像素中所含電晶體較佳，且包含單晶矽或多晶矽之電晶體作為驅動器電路中所含電晶體較佳。然而，包含非晶矽之電晶體很難以高頻率驅動，且包含單晶矽或多晶矽之電晶體很難藉由低溫製程形成。
有鑑於以上問題，業已發展出稱為多階段驅動(後文亦稱為資料分割驅動)之技術。資料分割係自外面輸入之影像信號分成複數個影像信號，且複數個影像信號同時輸入至複數個像素之技術。因此，可減少驅動器電路之操作頻率。例如，當影像信號分成四個時，驅動器電路之操作頻率可減少為信號分割前之操作頻率之1/4。
然而，於進行資料分割驅動情況下，驅動器電路具有複雜的構造；例如，供應影像信號至像素部之佈線(後文亦稱此等佈線為資料信號線)之數目增加。因此，供應影像信號至像素之佈線(後文亦稱此等佈線為源極信號線)可能在佈線電阻及寄生電容上變化。於此情況下，輸入至像素之影像信號會一半導體裝置間佈線電阻及寄生電容之不同而異，因此，可能在所顯示影像中形成條紋圖案。
於專例文獻1中揭示抑制條紋圖案形成之技術。具體而言，於專例文獻1中揭示藉由平抑複數個源極信號線中之佈線電阻及寄生電容抑制條紋圖案形成之技術。
[參考案]
[專例文獻1]日本公開專利申請案第H9-325347號。
如以上說明，於主動矩陣顯示裝置中，自外部輸入之影像信號透過資料信號線輸入至像素部。一般而言，開關設在一資料信號線與複數條源極信號線之每一者間，並藉諸開關，控制資料信號線與源極信號線間之電氣連接。換言之，複數個開關接連導通，俾複數條源極信號線一一電氣連接至資料信號線。因此，所欲影像信號自資料信號線供至各源極信號線。
在進行資料分割驅動之顯示裝置中，影像信號亦以類似方式自資料信號線供至各源極信號線。具體而言，於影像信號分成四個情況下，設有四條資料信號線，且開關設在資料信號線之每一者與複數條源極信號線之每一者間。開關分成各包含四個開關之群組。亦即，各包含四個開關之群組接連導通，俾各群組之四條源極信號線可電氣連接至四條資料信號線。結果，開關之操作頻率減為信號分割前之操作頻率之1/4，且所欲影像信號自資料信號線供至各源極信號線。
然而，在進行資料分割驅動之顯示裝置中，所顯示影像可能在群組之交界出現條紋圖案。更具體而言，於開關分成四個群組情況下，所顯示影像在第4k(k為自然數)位置之源極信號線與第(4k+1)位置之源極信號線間之交界有條紋圖案。
有鑑於以上問題，本發明實施例之目的在於抑制半導體裝置中信號之變化。須知，藉由抑制此變化，可例如抑制在顯示影像於半導體裝置上時形成條紋圖案。
以上問題之一可藉由抑制因電容耦合而發生之信號變化，予以解決。
亦即，本發明實施例係一種半導體裝置，包括：第1至第n開關(n為2或更大的自然數)，於第一期間導通，並於第二期間斷開；第(n+1)至第m開關(m為n+2或更大的自然數)，於第一期間斷開，並於第二期間導通；第1至第n信號線；以及第(n+1)至第m信號線。於該第一期間，透過第1開關，將信號供至該第1信號線，且第1信號線在第二期間內處於浮接狀態。於第一期間，透過第n開關，將信號供至第n信號線，且第n信號線在第二期間內處於浮接狀態。於第一期間，第(n+1)信號線處於浮接狀態，且於第二期間，透過第(n+1)開關，將信號供至第(n+1)信號線。於第一期間，第m信號線處於浮接狀態，且於第二期間，透過第m開關，將信號供至第m信號線。第1至第m信號線平行或大致平行。第n信號線與第(n+1)信號線間之距離大於第(n-1)信號線與第n信號 線間之距離，並大於第(n+1)信號線與第(n+2)信號線間之距離。
在屬於本發明實施例之半導體裝置中，於不同期間進入浮接狀態之二相鄰信號線間之距離大於在相同期間進入浮接狀態之二相鄰信號線間之距離。因此，可抑制信號線因電容耦合而發生之電位變化。例如，在信號線係主動矩陣顯示裝置中之源極信號線情況下，可抑制所顯示影像中條紋圖案之形成。
11至18‧‧‧信號線
21至28‧‧‧開關
31、32、33、34‧‧‧佈線
41至48‧‧‧電晶體
50‧‧‧基板
51、54、55‧‧‧導電層
52‧‧‧絕緣層
53‧‧‧半導體層
61至68‧‧‧電晶體
70‧‧‧基板
71‧‧‧絕緣層
72‧‧‧半導體層
73‧‧‧絕緣層
74‧‧‧導電層
75‧‧‧絕緣層
76‧‧‧導電層
77‧‧‧導電層
101‧‧‧像素部
102‧‧‧源極信號線驅動器電路
103‧‧‧閘極信號線驅動器電路
104‧‧‧源極信號線
105‧‧‧閘極信號線
106A和106B‧‧‧撓性印刷電路
107‧‧‧像素
111‧‧‧移位暫存器電路
112‧‧‧採樣電路
121至124‧‧‧資料信號線
131至139‧‧‧電晶體
141至149‧‧‧源極信號線
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
410‧‧‧電晶體
411‧‧‧閘極電極層
413‧‧‧通道形成區
414a‧‧‧源極區
414b‧‧‧汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層
430、431‧‧‧氧化物半導體膜
2201‧‧‧主體
2202‧‧‧外殼
2203‧‧‧顯示部
2204‧‧‧鍵盤
2211‧‧‧主體
2212‧‧‧手寫筆
2213‧‧‧顯示部
2214‧‧‧操作按鈕
2215‧‧‧外部介面
2220‧‧‧電子書讀閱器
2221和2223‧‧‧外殼
2225‧‧‧顯示部
2227‧‧‧顯示部
2231‧‧‧電源按鈕
2233‧‧‧操作鍵
2235‧‧‧揚聲器
2237‧‧‧鉸鏈
2240和2241‧‧‧外殼
2242‧‧‧顯示面板
2243‧‧‧揚聲器
2244‧‧‧麥克風
2245‧‧‧操作鍵
2246‧‧‧指針裝置
2247‧‧‧照相機鏡頭
2248‧‧‧外部接線終端
2249‧‧‧太陽能電池
2250‧‧‧外部內存插槽
2261‧‧‧主體
2263‧‧‧接目鏡
2264‧‧‧操作開關
2265‧‧‧顯示部(B)
2266‧‧‧電池
2267‧‧‧顯示部(A)
2270‧‧‧電視機
2271‧‧‧外殼
2273‧‧‧顯示部
2275‧‧‧立架
2277‧‧‧顯示部
2279‧‧‧操作鍵
2280‧‧‧遙控器
第1A至1C圖顯示實施例1中之半導體裝置。
第2A及2B圖顯示實施例1中之半導體裝置。
第3A及3B圖顯示實施例1中之半導體裝置。
第4A至4C圖顯示實施例1中之半導體裝置。
第5A及5B圖顯示實施例1中之半導體裝置。
第6A及6B圖顯示實施例1中之半導體裝置。
第7圖顯示實施例1中之半導體裝置。
第8A及8B圖顯示實施例2中之半導體裝置。
第9A及9B圖顯示實施例2中之半導體裝置。
第10圖顯示實施例2中之半導體裝置。
第11圖顯示實施例2中之半導體裝置。
第12圖顯示實施例2中之半導體裝置。
第13A至13D圖顯示實施例3中之半導體裝置。
第14A至14F圖顯示實施例4中之半導體裝置。
實施本發明之最佳模式
後文將參考附圖詳細說明本發明實施例。須知，本發明不限於以下說明，且熟於本技藝人士容易瞭解，在不悖離本發明精神及範疇下，可作種種變化及變更。因此，本發明不得限於以下實施例之說明。
須知，有時候為簡化，誇大圖式等中所示各構造之層或區域之尺寸、厚度。因此，本發明實施例不限於此等比例。又，於本實施例中，使用諸如「第一」、「第二」及「第三」之序號，以避免組件間之混淆，且這些用詞不會在數字上限制這些組件。
(實施例1)
於本實施例中，參考第1A至1C圖、第2A及2B圖、第3A及3B圖、第4A至4C圖、第5A及SB圖、第6A及6B圖以及第7圖說明屬於本發明實施例之半導體裝置。
第1A圖顯示本實施例之半導體裝置所包含之複數條信號線11至18以及控制對複數條信號線11至18之信號輸入之複數個開關21至28之位置。須知，開關21控制輸入信號(In1)對信號線11之供應。同樣地，開關22至28控制輸入信號(In2至In8)對信號線12至18之供應。此外，複數導通信號線11至18配置成相互平行或大致平行。又，信號線14與信號線15(G1)間之距離大於信號線13與信號線14 (G0)間之距離，並大於信號線15與信號線16(G2)間 之距離。須知，於本實施例之半導體裝置中，信號僅透過開關21至28供至信號線11至18。因此，在此開關21至28處於斷開狀態下，信號線11至18處於浮接狀態(亦稱為高阻抗狀態)。
第1B圖顯示第1A圖中半導體裝置所包含開關21至28之操作。如於第1B圖中所示，在t1期間，開關21至24處於導通狀態，且開關25至28處於斷開狀態。在t2期間，開關21至24處於斷開狀態，且開關25至28處於導通狀態。
於第1A及1B圖所示半導體裝置中，在不同期間進入浮接狀態之二相鄰信號線間之距離(信號線14與信號線15(G1)間之距離)大於在相同期間進入浮接狀態之二相鄰信號線間之距離(信號線13與信號線14(G0)間之距離以及信號線15與信號線16(G2)間之距離)。因此，可抑制信號線14或信號線15因電容耦合而發生之電位變化，具體而言，可抑制在t1期間因輸入信號(In4)輸入至信號線14而發生之信號線15之電位變化，以及在t2期間因輸入信號(In5)輸入至信號線15而發生之信號線14之電位變化，並可抑制在t2期間因輸入信號(In5)輸入至信號線15而發生之信號線14之電位變化。
須知，可藉由使用相同佈線，透過在不同期間導通之開關進行對複數條信號線之信號供應。例如，如第1C圖所示，可藉由使用佈線31，進行對信號線11及15之信號供應。這可說明成對之信號線12及16、信號線13及17以及信 號線14及18。可藉由使用佈線32，進行對信號線12及16之信號供應。可藉由使用佈線33，進行對信號線13及17之信號供應。可藉由使用佈線34，進行對信號線14及18之信號供應。亦即，供至信號線11之信號係於T1期間輸入之輸入信號(In9)，而供至信號線15之信號係於t2期間輸入之輸入信號(In9)。同樣地，供至信號線12之信號係於T1期間輸入之輸入信號(In10)，而供至信號線16之信號係於t2期間輸入之輸入信號(In10)；供至信號線13之信號係於T1期間輸入之輸入信號(In11)，而供至信號線17之信號係於t2期間輸入之輸入信號(In11)；供至信號線14之信號係於T1期間輸入之輸入信號(In12)，而供至信號線18之信號係於t2期間輸入之輸入信號(In12)。
又，可使用電晶體作為開關21至28。第2A圖顯示一圖表，其中第1A圖之半導體裝置所含開關21至28以電晶體替代。於第2A圖所示半導體裝置中，電晶體41至44之閘極終端藉控制信號(C1)控制，且電晶體45至48之閘極終端借控制信號(C2)控制。須知，在此，電晶體41至48係n-通道電晶體。第2B圖顯示控制信號(C1)及控制信號(C2)之電位變化。控制信號(C1)係在t1期間電位處於高位準且在t2期間處於低位準之信號。控制信號(C2)係在t1期間電位處於低位準且在t2期間處於高位準之信號。 因此，電晶體41至44可在t1期間處於導通狀態，並在t2期間處於斷開狀態，且電晶體45至48可在t1期間處於斷開狀態，並在t2期間處於導通狀態。
第3A圖係顯示第2A圖所示半導體裝置之一部分之具體構造之俯視圖。第3B圖係沿線A-B所取橫剖視圖。第3B圖所示電晶體45包含位於基板50上方之導電層51、基板50上方之絕緣層52、絕緣層52上方之導電層51、半導體層53以及絕緣層52和半導體層53上方之導電層54和導電層55。須知，於第3B圖中，導電層51用來作為電晶體45之閘極終端，絕緣層52用來作為電晶體45之閘極絕緣層，導電層54用來作為電晶體45之源極終端和汲極終端之一，且導電層55用來作為晶體45之源極終端和汲極終端之另一者。第3A圖所示電晶體43、44和46之每一者之構造與電晶體45之構造相同或大致相同。
須知，基板50之例子包含半導體基板(例如單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、頂面設有絕緣層之導電基板、諸如塑膠基板之撓性基板、接合膜、含纖維材料之紙及基底膜。玻璃基板例包含鋇硼矽玻璃基板、鋁硼矽玻璃基板及鹼石灰玻璃基板。撓性基板例包含撓性合成樹脂，像是聚對苯二甲酸乙二酯(PET)，聚萘二酸乙二醇酯(PEN)以及聚醚碸(PES)以及丙烯酸所代表之塑膠。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素、含此等元素之任一者之合金或含此等元素之任一者之氮化物作為導電層51、54及55。亦可使用此等材料之堆疊構造。
可使用諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁或氧化之絕緣體作為絕緣層52。亦可使用以此等材料形成之堆疊構造。須知，氧氮化矽係指含氧較含氮多，且分別以55原子%至65原子%，1原子%至20原子%，25原子%至35原子%，及0.1原子%至10原子%之既定濃度範圍含氧、氮、矽及氫之物質，其中，原子之總百分比為100原子%。又，氮氧化矽係指含氮較含氧多，且分別以15原子%至30原子%，20原子%至35原子%，25原子%至35原子%，及15原子%至25原子%之既定濃度範圍含氧、氮、矽及氫之物質，其中，原子之總百分比為100原子%。
半導體層53可使用以下半導體材料之任一者，例如：含屬於周期表之族14之元素，像是矽(Si)或鍺(Ge)，作為其主要成份之材料；諸如矽鍺(SiGe)或鎵砷(GaAs)之化合物；諸如氧化鋅(ZnO)或含銦(In)和鎵(Ga)之氧化鋅之氧化物；或可使用呈現半導體特徵之有機化合物。亦可使用以此等半導體材料形成之層之堆疊構造。
第3A圖所示半導體裝置中所含電晶體43至46之通道長度方向垂直於或大致垂直於信號線13至16。此外，離電晶體45較遠之電晶體44之源極終端和汲極終端之一電氣連接至信號線14，且離電晶體44較遠之電晶體45之源極終端和汲極終端之一電氣連接至信號線15。換言之，在電晶體44之源極終端和汲極終端之一較電晶體44之源極終端和汲極終端之另一者更接近電晶體45，以及在電晶體45之源極終 端和汲極終端之一較電晶體45之源極終端和汲極終端之另一者更接近電晶體44情況下，晶體44之源極終端和汲極終端之另一者電氣連接至信號線14，且晶體45之源極終端和汲極終端之另一者電氣連接至信號線15。須知，如於第3A圖中所示，電晶體43至46及信號線13至16之源極終端和汲極終端使用相同導電層形成。因此，在以上說明中，電晶體44及45之每一者之源極終端和汲極終端之另一者可表示為信號線14及15之每一者的一部分。
藉由第3A圖中之設計，信號線14與信號線15(G1)間之距離可作成較信號線13與信號線14(G0)和信號線15與信號線16(G2)間之距離大。因此，可抑制信號線14或信號線15因電容耦合而發生之電位變化。
又，第3A圖所示之構造可藉由只在定間隔或大致定間隔隔開之複數個電晶體中選擇電氣連接至信號線之終端來實現。換言之，第3A圖所示之構造係信號線間之距離可透過簡單設計調整之構造。因此，於目的係使在不同期間進入浮接狀態之二相鄰信號線間之距離大於在相同期間進入浮接狀態之二相鄰信號線間之距離情況下，該目的可容易藉第3A圖所示之構造達成。因此，第3A圖所示之構造較佳。
上述半導體裝置係實施例之一例子，且於本實施例中亦包含具有異於以上說明之要點之半導體裝置。
例如，雖然上述半導體裝置具有如上所述在各包含四條信號線之群組中信號之輸入受到控制之構造(參見第1A 圖)，各群組中信號線之數目不限於四條。各群組中信號線之數目可為任何數目，只要其為二或更大之自然數即可。
又，雖然如以上說明，上述半導體裝置具有於上述複數個開關中，在t1期間導通之開關之數目與在t2期間導通之開關之數目相同之構造(包含具有相同數目之開關之群組之構造)(參見第1B圖)，群組中開關之數目可彼此相異。
而且，雖然上述半導體裝置具有在使用相同佈線供應信號至複數條信號線情況下，藉由如上述使用相同佈線(參見第1C圖)，供應信號至於其群組中具有相同位置之信號線，藉由使用相同佈線供應信號之信號線卻可於其群組中具有不同位置。具體而言，信號可藉第4A和4B圖所示構造供至複數條信號線。又，每條佈線可如第4C圖所示延長。因此，可抑低佈線中之佈線電阻和寄生電容。
而且，在以上說明中顯示一個例子，其中，在上述半導體裝置(參見第2A圖)中使用n-通道電晶體作為第1A圖中之開關21至28。然而，如第5A圖所示，可使用p-通道電晶體作為第1A圖中的開關21至28。須知，在使用p-通道電晶體作為開關情況下，如第5B圖所示，控制信號(C1)須在t1期間處於低位準，在t2期間處於高位準，控制信號(C2)須在t1期間處於高位準，在t2期間處於低位準。
此外，在以上說明中說明一例子，於其中使用具有底 部閘極構造之電晶體作為上述半導體裝置中的電晶體(參見第3A和3B圖)。然而，電晶體之構造不限於底部閘極構造。例如，可使用具有頂部閘極構造之電晶體、在半導體層上方及下方包含閘極終端之電晶體等作為電晶體。第6A和6B圖說明了一例子，其中使用具有頂部閘極構造之電晶體於本實施例之半導體裝置。須知，第6A圖係顯示第2A圖所示半導體裝置之一部分之具體構造的俯視圖，且第6B圖係沿第6A圖中C-D線所取橫剖視圖。第6B圖所示電晶體45包括：絕緣層71，位於基板70上方；半導體層72，位於絕緣層71上方；絕緣層73，位於半導體層72上方；導電層74，位於絕緣層73上方；絕緣層75，位於絕緣層73和導電層74上方；以及導電層76和導電層77，透過設於絕緣層73和絕緣層75中之接觸孔，與半導體層接觸。須知，於第6B圖所示電晶體45中，導電層74用來作為閘極終端，絕緣層73用來作為閘極絕緣層，導電層76用來作為源極終端和汲極終端之一，導電層77用來作為源極終端和汲極終端之另一者。第6A圖所示電晶體43、44和46之每一者的構造相同於或大致相同於第6B圖所示電晶體45之構造。
須知，可使用相同於或大致相同於第3B圖所示基板50之材料於基板70。因此，提及以上說明。又，可使用相同於或大致相同於第3B圖所示絕緣層52之材料於絕緣層第71、73和75；可使用相同於或大致相同於第3B圖所示半導體層53之材料於半導體層72；並可使用相同於或大致相同於第3B圖所示導電層51、54和55之材料於導電層第74、76 和77。因此，提及以上說明。又，亦可使用諸如聚酰亞胺、聚酰胺、聚乙烯酚、苯並環丁烯、丙烯或環氧樹脂之有機材料；如聚矽氧烷樹脂之矽氧烷材料；噁唑樹脂等於絕緣層75。須知，矽氧烷材料對應於包含Si-O-Si鍵之材料。矽氧烷包括由矽(Si)和氧(O)鍵形成之骨架。也可使用有機基(例如，烷基或芳香烴)或氟基作為取代基。有機基可包含氟基。
又，於上述半導體裝置中，在相同期間處於浮接狀態之信號線之配置不受限制。亦即，在電氣連接至在相同期間進入浮接狀態之複數條信號線之電晶體中，可適當選擇電氣連接至信號線之每一者之各電晶體中源極終端和汲極終端之一。例如，可將在相同期間進入浮接狀態之複數條信號線分成各包含二信號線之群組，且該二信號線可電氣連接至相鄰電晶體之相鄰終端(參見第7圖)。須知，較佳係第7圖所示構造用於使用相同佈線供應信號至複數條信號線之半導體裝置(參見第1C圖)。
以下詳細說明原因。在此，假設電晶體43之源極終端和汲極終端之一係電氣連接至信號線13之終端，且假設電晶體43之源極終端和汲極終端之另一者係電氣連接至佈線33之終端。於此情況下，不管信號是否供至信號線13，電晶體43之源極終端和汲極終端之另一者之電位變化。此時，第7圖所示構造中電晶體43之源極終端和汲極終端之另一者與信號線14間之距離大於第3A圖所示之構造。因此，藉第7圖所示構造，可較第3A圖所示之構造更抑制信 號線14因電容耦合而發生之電位變化。因此，第7圖所示之構造較佳。
須知，此實施例或此實施例之一部分可與其他實施例或其他實施例之一部分自由組合。
(實施例2)
於此實施例中，說明本發明實施例之半導體裝置。具體而言，參考第8A及8B圖、第9A及9B圖、第10圖、第11圖及第12圖說明進行資料分割驅動之主動矩陣顯示裝置之例子。
第8A圖顯示主動矩陣顯示裝置之一構造例。第8A圖所示顯示裝置包括像素部101、源極信號線驅動器電路102、閘極信號線驅動器電路103、平行或大致平行配置之複數條源極信號線104以及平行或大致平行配置之複數條閘極信號線105。像素部101包含複數個像素107。須知，複數個像素107成矩陣配置。複數條源極信號線104之每一者電氣連接至任一行成矩陣配置之複數個像素中的像素，且複數條源極信號線105之每一者電氣連接至任一列成矩陣配置之複數個像素中的像素。須知，信號(影像信號，時脈信號，啟動信號等)透過撓性印刷電路106A和106B從外部輸入至源極信號線驅動器電路102和閘極信號線驅動器電路103。
第8B圖顯示第8A圖所示源極信號線驅動器電路102之一構造例。第8B圖所示源極信號線驅動器電路102包含移 位暫存器電路111和採樣電路112。時脈信號(CK)、啟動信號(SP)等被輸入到移位暫存器電路111。影像信號(資料)、從移位暫存器電路111輸出的複數個信號等被輸入到採樣電路112。須知，採樣電路112將影像信號(資料)輸出至配置在像素部101複數條源極信號線。
第9A圖顯示第8B圖所示採樣電路112之構造例。第9A圖所示採樣電路112包含資料信號線121至124及電晶體131至139。
從外部輸入信號作為影像信號(資料)之信號分成四個影像信號，使每四個影像信號之每一者的頻率降至影像信號(資料)之1/4。從而，獲得影像信號(資料1到資料4)。資料信號線121至124之每一者供應影像信號S(資料1到資料4)之一。
電晶體131至134之閘極終端電氣連接至用以輸出輸出信號(SRout1)之終端，該輸出信號(SRout1)係自移位暫存器電路111輸出之複數個信號之一。電晶體135至138之閘極終端電氣連接至電晶體139之終端電氣連接至用以輸出輸出信號(SRout2)之終端，該輸出信號(SRout2)係自移位暫存器電路111輸出之複數個信號之一。電晶體139之閘極終端電氣連接至用以輸出輸出信號(SRout3)之終端，該輸出信號(SRout3)係自移位暫存器電路111輸出之複數個信號之一。
電晶體131、135和139之每一者之源極終端和汲極終端之一電氣連接至該資料信號線121。電晶體132和136之 每一者之源極終端和汲極終端之一電氣連接至該資料信號線122。電晶體133和137之每一者之源極終端和汲極終端之一電氣連接至該資料信號線123。電晶體134和138之每一者之源極終端和汲極終端之一電氣連接至該資料信號線124。
電晶體131至139之每一者源極終端和汲極終端之另一者電氣連接至像素部101中平行或大致平行配置之源極信號線141至149之任一者。
須知，源極信號線144和源極信號線145(g4)間的距離以及源極信號線148和源極信號線149(g8)間的距離較其他相鄰源極信號線(即g1、g2、g3、g5、g6或g7)間的距離大。
第9B圖顯示輸入到第9A圖所示採樣電路112之信號之具體例子。
具體而言，信號(SRout1)係在t1期間處於高位準，且在t2期間和t3期間處於低位準之信號；信號(SRout2)係在t2期間處於高位準，且在t1期間和t3期間處於低位準之信號；且信號(SRout3)係在t3期間處於高位準，且在t1期間和t2期間處於低位準之信號。須知，期間t1至t3具有相同的長度。
影像信號(資料)是在藉由將t1至t3期間之每一者分成1/4所獲得每一期間(t11至t14期間、t21到t24期間和t31至t34期間)於電位上改變之信號。又，影像信號(資料1)是在t1期間保持影像信號(資料)在t11期間所保持電 位之信號；其在t2期間保持影像信號(資料)在t21期間所保持電位之信號；且其在t3期間保持影像信號(資料)在t31期間所保持電位之信號。其他影像信號S(資料2至資料4)亦然。影像信號(資料2)是在t1期間保持影像信號(資料)在t12期間所保持電位之信號；其在t2期間保持影像信號(資料)在t22期間所保持電位之信號；且其在t3期間保持影像信號(資料)在t32期間所保持電位之信號。 影像信號(資料3)是在t1期間保持影像信號(資料)在t13期間所保持電位之信號；其在t2期間保持影像信號(資料)在t23期間所保持電位之信號；且其在t3期間保持影像信號(資料)在t33期間所保持電位之信號。影像信號(資料4)是在t1期間保持影像信號(資料)在t14期間所保持電位之信號；其在t2期間保持影像信號(資料)在t24期間所保持電位之信號；且其在t3期間保持影像信號(資料)在t34期間所保持電位之信號。
本實施例之半導體裝置藉上述構造進行資料分割驅動。更具體而言，影像信號(資料)分為四個影像信號(資料1到資料4)，且影像信號(資料1到資料4)在每一個特定時期(t1期間、t2期間和t3期間)被同時供至配置在像素部101之四條源極信號線。因此，採樣電路112(電晶體131至139)的操作頻率可以減少到連續供應影像信號(資料)至源極信好線之每一者之採樣電路之操作頻率的1/4。
又，在本實施例之半導體裝置中，於不同期間進入浮 接狀態之兩源極信號線(g4或g8)間之距離較於相同期間進入浮接狀態之二相鄰源極信號線(g1、g2、g3、g5、g6或g7)間的距離大。因此，可抑制半導體裝置144、半導體裝置145、半導體裝置148或半導體裝置149因電容耦合而發生之電位變化。具體而言，可以抑制源極信號線145在t1期間，因影像信號(資料4)輸入至源極信號線144而發生之電位變化，源極信號線144在t2期間，因影像信號(資料1)輸入至源極信號線145而發生之電位變化，源極信號線149在t2期間，因影像信號(資料4)輸入至源極信號線148而發生之電位變化，以及源極信號線148在t3期間，因影像信號(資料1)輸入至源極信號線149而發生之電位變化。因此，可抑制顯示於本實施例之半導體裝置上之影像之條紋圖案之形成。
第10圖係顯示第9A圖所示半導體裝置之一部分之具體構造之俯視圖。須知，第10圖所示電晶體係倒交錯電晶體(參見第3A和3B圖)。
第10圖所示半導體裝置之電晶體133至139配置成電晶體133至139的通道長度方向垂直或大致垂直於半導體裝置143至149。
此外，離電晶體135較遠之電晶體134之源極終端和汲極終端之一電氣連接至源極信號線144，而離電晶體134較遠之電晶體135之源極終端和汲極終端之一電氣連接至源極信號線145。換言之，在電晶體134之源極終端和汲極終端之一較電晶體134之源極終端和汲極終端之另一者更接 近電晶體135以及電晶體135之源極終端和汲極終端之一較電晶體135之源極終端和汲極終端之另一者更接近電晶體134情況下，電晶體134之源極終端和汲極終端之另一者電氣連接至源極信號線144，而電晶體135之源極終端和汲極終端之另一者則電氣連接至源極信號線145。
同樣地，離電晶體139較遠之電晶體138之源極終端和汲極終端之一電氣連接至源極信號線148，而離電晶體138較遠之電晶體139之源極終端和汲極終端之一電氣連接至源極信號線149。換言之，在電晶體138之源極終端和汲極終端之一較電晶體138之源極終端和汲極終端之另一者更接近電晶體139以及電晶體139之源極終端和汲極終端之一較電晶體139之源極終端和汲極終端之另一者更接近電晶體138情況下，電晶體138之源極終端和汲極終端之另一者電氣連接至源極信號線148，而電晶體139之源極終端和汲極終端之另一者則電氣連接至源極信號線149。
須知，如第10圖所示，使用相同導電層形成電晶體133至139之源極終端和汲極終端以及信號線143至149。因此，在以上說明中，電晶體134、135、138和139之每一者可表示為源極信號線144、145、148和149之每一者之一部分。
藉第10圖所示設計，源極信號線144與源極信號線145(g4)間的距離與源極信號線148和源極信號線149(g8)可作成較其他相鄰源極信號線(即g1、g2、g3、g5、g6或g7)間的距離大。因此，可抑制源極信號線144、半導體 裝置145、源極信號線148或源極信號線149因電容耦合而發生的電位變化。
又，第10圖所示構造可藉由只選擇定間隔或大致定間隔隔開之複數個電晶體中電氣連接至源極信號線之終端來實現。換言之，第10圖所示構造係源極信號線間之距離可透過簡單設計調整之構造。因此，於目的在於使不同期間進入浮接狀態之二相鄰源極信號線間的距離較在相同期間進入浮接狀態之二相鄰源極信號線間的距離更大情況下，可容易藉第10圖所示構造達成。因此，第10圖所示構造。
上述半導體裝置係實施例之例子，在本實施例中亦包含具有異於以上說明之要點之半導體裝置。
例如，雖然上述半導體裝置包括配置在一條帶陣列(參見第10圖)之複數個像素107，複數個像素107可配置在一個三角形陣列(參見第11圖)。
又，在上述半導體裝置中，不限於在相同期間進入浮接狀態之源極信號線之配置。亦即，可在電氣連接至相同期間進入浮接狀態之複數條源極信號線之電晶體中，適當選擇氣連接至源極信號線之每一者之各電晶體之源極終端和汲極終端之一。例如，可將在相同期間進入浮接狀態之複數條源極信號線分成各包含二源極信號線之群組，且二源極信號線可電氣連接至相鄰電晶體之相鄰終端(參見第12圖)。須知，用於使用相同佈線構造將信號供至複數條源極信號線之半導體裝置以第12圖所示構造較佳。
以下說明其原因。在此，假設電晶體133之源極終端 和汲極終端之一為電氣連接至源極信號線143之終端，並假設電晶體133之源極終端和汲極終端之另一者為電氣連接至資料信號線123之終端。於此情況下，無論信號是否供至源極信號線143，電晶體133之源極終端和汲極終端之另一者之電位均改變。此時，第12圖所示構造中電晶體133之源極終端和汲極終端之另一者與源極信號線144間之距離較第10及11圖各圖所示構造者大。因此，藉第12圖所示構造，可較第10及11圖各圖所示構造，更能抑制源極信號線144因電容耦合而發生之電位變化。因此，第12圖所示構造較佳。
須知，本實施例或本實施例之一部分可與其他實施例或其他實施例之一部分自由組合。
(實施例3)
在本實施例中將說明實施例1或實施例2所述半導體裝置中所含電晶體之例子。具體而言，參考第13A至13D圖說明使用氧化物半導體形成通道形成區之電晶體之構造例和製造電晶體之方法。
第13A至13D圖顯示用以製造實施例1之電晶體之特定構造和製程例。須知，第13D圖所示電晶體410具有稱為通道蝕刻型之底部閘極構造，且其亦稱為倒交錯電晶體。雖然第13D圖顯示單閘電晶體，卻可依需要形成包括複數個通道形成區之多閘電晶體。
以下參考第13A至13D圖說明製造電晶體410於基板400 上方之方法。
首先，導電膜形成於具有絕緣表面之基板400上，接著，透過第一光微刻步驟形成閘極電極層411。須知，用於本步驟之光阻掩模可藉由噴墨方法形成。藉由噴墨方法形成光阻掩模噴墨方法無需光罩；因此，可減低製造成本。
須知，於本實施例中，「膜」一詞意指形成於基板的整個表面上方，並在後續光微刻步驟等加工成所欲形狀者，以及在加工前形成者。「層」字意指藉由光微刻步驟等，將「膜」加工成所欲形狀者，或形成於基板的整個表面上方者。
雖然對可用來作為絕緣表面之基板400之基板沒有特別限制，基板卻須具有至少對稍後待進行之熱處理足夠之熱阻。例如，可使用以鋇硼矽玻璃、鋁硼矽玻璃等形成之玻璃基板。在使用玻璃基板，且稍後待進行之熱處理之溫度很高情況下，較佳係使用應力點高於或等於730℃之玻璃基板。
又，用來作為基底層之絕緣層可設在基板400與閘極電極層411間。基底層具有防止雜質元素自基板400擴散之功能，並可使用氮化矽膜、矽閘極絕緣層化物膜、閘極絕緣層化物膜及氧氮化矽膜，以單層構造或層疊構造形成。
閘極電極層411可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮、或鈧之金屬材料或含此等材料之任一者作為 其主成份之合金材料，以單層構造或層疊構造形成。
例如，作為閘極電極層411之雙層構造，以下較佳：鉬層堆疊於鋁層上方之構造、鉬層堆疊於銅層上方之構造、氮化鈦層或氮化鉭層堆疊於銅層上方之構造或氮化鈦層與鉬層堆疊之構造。作為三層構造，較佳係鎢層或氮化鎢層、鋁與矽之合金層或鋁、鈦與氮化鈦層或鈦層之合金層之三層構造。
接著，閘極絕緣層402形成於閘極電極層411上方。
閘極絕緣層402可藉由電漿CVD方法、濺鍍方法等，使用矽閘極絕緣層化物層、氮化矽層、氧氮氮化矽層、氮化矽閘極絕緣層化物層及鋁閘極絕緣層化物層之一或更多者，以單層構造或層疊構造形成。例如，氧氮化矽層可藉由電漿CVD方法，使用含矽甲烷(SiH4)、氧及氮之沉積氣體形成，而且，可使用諸如氧化鉿(HfOx)或氧化鉭(TaOx)之高k材料作為閘極絕緣層。將閘極絕緣層402形成55nm至500nm之厚度；在以層疊構造形成閘極絕緣層402情況下，例如，堆疊具有50nm至200nm之厚度之第一閘極絕緣層及具有5nm至300nm之厚度之第二閘極絕緣層。
在此，藉由電漿CVD方法，形成氧化氮矽層為100nm或更薄之厚度，作為閘極絕緣層402。
此外，可藉高密度電漿設備形成氧化氮矽層，作為閘極絕緣層402。在此，高密度電漿設備係指可實現高於或等於1×1011cm3之電漿密度之設備。例如，藉由施加3kW 到6kW的微波功率來產生電漿，以形成絕緣層。
矽烷氣體(SiH4)，氮氧化物(N2O)以及稀有氣體被引入室內作為源氣體以產生壓力為10帕至30帕之高密度電漿，且絕緣層形成在具有絕緣表面之如玻璃基板之基板。此後，停止矽烷(SiH4)之供應，並可藉由引入氮氧化物(N2O)和稀有氣體而不暴露在空氣中，在絕緣層之表面上進行電漿處理。至少在形成絕緣層之後進行透過引入氮氧化物(N2O)和稀有氣體體而在絕緣層之表面上進行執行之電漿處理。透過以上製程形成之絕緣層有一個小的厚度，且對應於即使例如厚度小於100nm，仍可確保其可靠性之絕緣層。
在形成閘極絕緣層402中，被導入室內之矽烷(SiH4)至氮氧化物(N2O)之流動比率在1：10到1：200的範圍內。此外，可使用引入室內之稀有氣體氦、氬、氪、氙等。特別是，較佳係使用低廉的氬氣。
此外，由於使用高密度電漿設備形成之絕緣層可以有一定的厚度，因此，絕緣層具有良好的梯級覆蓋。又，就使用高密度電漿裝置形成之絕緣層而言，可以精密控制薄膜之厚度。
透過上述製程形成之絕緣層迥異於絕緣層形成了使用習知平行板電漿CVD設備形成的絕緣膜。在相互比較使用相同蝕刻劑之蝕刻率情況下，透過以上述製程形成之絕緣膜之蝕刻率低於使用習知平行板電漿CVD設備形成的絕緣膜之蝕刻率達10%以上或20%以上。因此，可以說，使用 高密度電漿設備形成之絕緣層係是緻密膜。
在稍後步驟形成為本質(i型)或大致本質型之閘極絕緣層氧化物半導體(高純度閘極絕緣層氧化物半導體)對介面狀態及介面充電高度敏感；因此，氧化物半導體與閘極絕緣層間的介面很重要。因此，與高純度閘極絕緣層氧化物半導體接觸之閘極絕緣層需要高品質。因此，較佳係採用使用微波(2.45GHz)的高密度電漿CVD設備，此乃因為其可形成具有高耐電之密集和高品質的絕緣膜。當高純度氧化物半導體和高品質的閘極絕緣層相互緊密接觸時，可減少界面狀態密度，獲得有利介面特徵。重要的是，藉氧化物半導體、有利的介面以及對作為閘極絕緣層極有利之良好膜品質，閘極絕緣層具有較低的界面態密度。
然後，氧化物半導體膜430在閘極絕緣層402上方形成為2nm到200nm之厚度。須知，在藉由濺鍍方法形成氧化物半導體膜430前，附著在閘極絕緣層402之表面上之粉狀物質(也稱為粒子或粉塵)最好藉由引入氬氣引入和產生電漿之逆濺射移除。逆濺射係指不施加電壓於靶材側，於氬氛圍中，使用RF電源來將電壓施加於基板側而修改表面之方法。須知，可替代氬氛圍，使用氮氛圍、氦氛圍、氧氛圍等。
使用In-Ga-Zn-O-系氧化物半導體膜、In-Sn-O-系氧化物半導體膜、In-Sn-Zn-O-系氧化物半導體膜、In-Al-Zn-O-系氧化物半導體膜、Sn-Ga-Zn-O-系氧化物半導體膜、 Al-Ga-Zn-O-系氧化物半導體膜、Sn-Al-Zn-O-系氧化物半導體膜、In-Ga-O-系氧化物半導體膜、In-Zn-O-系氧化物半導體膜、Sn-Zn-O-系閘極氧化物半導體膜、Al-Zn-O-系氧化物半導體膜、In-O-系氧化物半導體膜、Sn-O-系氧化物半導體膜、Zn-O-系氧化物半導體膜，作為氧化物半導體膜430。於本實施例中，藉由濺鍍方法，使用In-Ga-Zn-O-系金屬閘極絕緣層化物靶材，形成氧化物半導體膜430。第13A圖顯示此階段之橫剖視圖。替代地，氧化物半導體膜430可藉由濺鍍方法，稀有氣體(通常為氬)氛圍、氧氛圍或含稀有氣體(通常為氬)與氧之混合氛圍中形成。須知，當使用濺鍍方法時，較佳係使用包含2或更大重量%或10或更小重量%之SiO2之靶材進行沉積，其包含抑制氧化物半導體膜430中之結晶之SiOx(X>0)，以抑制當進行用於稍後執行之脫水或脫氫之熱處理時發生之結晶。
在此，使用含In、GA和Zn(In2O3：Ga2O3：ZnO=1：1：1[莫耳]，In：GA：Zn=1：1：0.5[原子])之金屬氧化物靶材，進行膜沉積。沉積條件設定如下：基板和靶材之間的距離為100毫米，壓力為0.2Pa時，直流(DC)功率為0.5kW，且氛圍係氬和氧之混合氛圍(氬：氧=30sccm：20sccm且氧流率為40%)。須知，脈衝直流電(DC)電源較佳，因為可減少沉積時產生的粉末物質，並可使膜厚均一。在In-Ga-Zn-O-系膜形成厚度為2nm至200nm。在此實施例中，藉由濺鍍方法，使用In-Ga-Zn- O-系金屬氧化物靶材，形成In-Ga-Zn-O-系膜，作為氧化物半導體膜。亦可使用具有In：GA：Zn=1：1：1[原子]之成分比例之靶材或In：GA：Zn=1：1：2[原子]之成分比例之靶材，作為含In、Ga和Zn之金屬氧化物靶材。
濺鍍方法例包括使用高頻電源用作濺射電源之RF濺鍍方法、直流濺射方法和以偏波方式施加偏壓之脈波直流濺鍍方法。RF濺鍍方法主要是用在形成絕緣膜情況下，且直流濺鍍方法主要用在形成金屬膜情況下。
此外，亦有一種多源濺射設備，其中可設置複數個不同材料之靶材。藉多源濺射設備，可於相同室內堆疊形成不同材料之膜，或可於相同室內同時藉由放電形成複數種材料之膜。
此外，有：濺射設備，其在室內設有磁系統，並用於磁控濺射；以及濺射設備，用於ECR濺射，其中使用微波而不使用輝光放電產生電漿。
而且，作為利用濺鍍方法之沉積方法，亦有：反應濺鍍方法，其中在沉積期間，靶材物質與和濺鍍氣體相互化學反應以形成薄的複合膜；以及偏壓濺鍍，其中亦在沉積期間，施加電壓於基板。
接著，氧化物半導體膜430透過第二光微刻步驟，壓入島形氧化物半導體層。須知，用於該步驟之光阻掩模可藉由噴墨方法形成。光阻掩模藉由噴墨方法形成無需光罩；因此，製造成本可減少。
其次，進行氧化物半導體層之脫水或脫氫。用於脫水 或脫氫之第一熱處理高於或等於400℃以及低於或等於750℃，較佳高於或等於400℃，低於基板之應變點。在此，基板被引入屬於熱處理設備之電爐，在氮氛圍中，於450℃下對氧化物半導體層進行熱處理1小時，且，氧化物半導體層不暴露於空氣，以避免水和氫進入氧化物半導體層；從而，獲得氧化物半導體層431(參見第13B圖)。
須知，熱處理設備不限於電爐，並可包含用來藉由熱導或熱輻射，自如電阻加熱元件之加熱元件，對待處理對象加熱之裝置。例如，可使用諸如GRTA(燃氣快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備是藉自諸如鹵燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈之燈發出之光輻射對待處理對象加熱之設備。GRTA設備是使用高溫氣體熱處理之設備。使用諸如氮，不與待熱處理對象發生反應的的惰性氣體，或諸如氬之稀有氣體。
例如，可進行GRTA，作為第一熱處理，藉由GRTA，將基板移入加熱至溫度高達650℃至700℃之惰性氣體，加熱幾分鐘，並移出加熱到很高溫度的惰性氣體。藉由GRTA，可短時間實現高溫熱處理。
須知，在第一熱處理中，較佳係於氮氛圍或諸如氦、氖或氬之稀有氣體氛圍不含水、氫等。較佳係導入熱處理設備之氮或含氦、氖或氬之稀有氣體之純度設定為6N(99.9999%)或更高，較佳7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳是0.1ppm或更低)。
於氧化物半導體層上進行之第一熱處理可在未加工成島形氧化物半導體膜430上進行。於此情況下，在第一熱處理後，自熱處理設備抽出基板，而後，進行第二光微刻步驟。
用於氧化物半導體層之熱處理可在以下任一時刻進行；於氧化物半導體層形成後；於源極層和汲極層形成於氧化物半導體層上方後；以及在保護絕緣膜形成於源極層和汲極層上方後。
又，在形成開口部於閘極絕緣層402情況下，可於氧化物半導體膜430接受脫水或脫氫處理之前或之後進行形成開口部之步驟。
須知，氧化物半導體膜430之蝕刻不限於濕蝕，亦可使用乾蝕。
較佳地使用含諸如氯氣(Cl2)之氯系氣體、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))之氣體，作為用於乾蝕之蝕刻氣體。
替代地，可使用含氟氣體(諸如四氟化碳(CF4)，六氟化硫(SF6)，三氟化氮(NF3)，或三氟甲烷(CHF3)之氟系氣體)；溴化氫銨(HBr)；氧(O2)；添加諸如氦(He)或氬(Ar)之稀有氣體之任何這些氣體等。
可使用平行板RIE(反應離子蝕刻)方法或ICP(電感耦合電漿)蝕刻方法作為蝕刻方法。為了將膜蝕刻成所欲形狀，適當調整蝕刻條件(施加於線圈狀電極之電量，量 電力施加於基板側上之電極之電量，基板側上之電極之溫度等)。
可使用磷酸、醋酸及硝酸等之混合溶液，作為用於濕蝕之蝕刻劑。此外，亦可使用ITO07N(KANTO化學公司製造)。
藉由清洗，將濕蝕後之蝕刻劑連同蝕刻材料一起去除。可純化包含蝕刻劑和蝕除之材料，重複使用此材料。當自蝕刻後之廢液收集氧化物半導體層所含諸如銦之材料並重複使用時，可有效利用資源，並可降低成本。
依材料而定適當調整蝕刻條件(如蝕刻劑、蝕刻時間和溫度)俾可將材料蝕刻成所欲形狀。
其次，在閘極絕緣層402和氧化物半導體層431上方形成金屬導電膜。金屬導電膜藉由濺鍍方法或真空蒸發方法形成。可提供選自鋁(AL)、鉻(Cr)、銅(Cu)、鉭(TA)、鈦(Ti)、鉬(Mo)和鎢(W)之元素、含此等元素之任一者作為成份之合金、含此等元素組合之任一者之合金等，作為金屬導電膜之材料。替代地，也可使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)和釔(Y)之一或更多材料選。又，金屬導電膜可具有單層構造或兩個或兩個以上層之層疊構造。例如，可提供以下構造：包含矽之鋁膜之單層構造；銅膜或含銅為主要成分之膜的單層構造；雙層構造，其中鈦膜堆疊於鋁膜上方；雙層構造，其中銅膜堆疊於氮化鉭膜或氮化銅膜；以及三層構造，其中，鋁膜堆疊於鈦膜上方，另一鈦膜堆疊於鋁膜 上方。替代地，可使用一膜，合金膜或含有鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)和鈧(Sc)之一個或多個元素之氮化物膜。
如果是進行熱處理後形成的金屬導電膜，較佳系金屬導電膜具有足以耐熱處理之熱阻。
進行第三光微刻步驟。形成光阻掩模於金屬導電膜上方，並選擇性進行蝕刻，以形成源極層415a和汲極電極層415b。接著，移除光阻掩模(參見第13C圖)。
須知，適當調整材料及蝕刻條件，俾不藉由金屬導電膜之蝕刻，移除氧化物半導體層431。
在此，使用鈦膜作為金屬導電膜，使用In-Ga-Zn-O系閘極絕緣層化物於氧化物半導體層431，並使用氨與過氧化氫混合物(氨、水和過氧化氫溶液之混合物)。
須知，在第三光微刻步驟中，只蝕刻氧化物半導體層431之一部分，藉此，有時候形成具有凹槽(凹陷部分)之氧化物半導體層。替代地，可藉由噴墨方法形成於此步驟所用之光阻掩模。藉由噴墨方法形成光阻掩模無需光罩，因此，製造成本可以降低。
為了減少用在光微刻步驟的光罩數及減少光微刻步驟數，可藉由使用屬於曝光掩模之多色調掩模，進行蝕刻步驟，傳輸光以具有複數個強度。由於使用多色調掩模形成之光阻掩模有複數個厚度，又可藉由進行灰化改變形狀，因此，光阻掩模可用於複數個蝕刻步驟，以提供不同圖 案。因此，可藉一多色調掩模形成對應至少兩種或更多不同圖案之光阻掩模。因此，可減少曝光掩模數，亦可減少對應光微刻步驟數，藉此，可實現製程之簡化。
其次，使用諸如氮氧化物(N2O)，氮(N2)或氬(Ar)之氣體，進行電漿處理。藉由這種電漿處理，去除吸收於氧化物半導體層之露出表面之水等。可使用氧和氬的混合氣體，進行電漿處理。
於電漿處理後，不暴露在空氣中，形成用來作為保護保護絕緣膜以及和氧化物半導體層之一部分接觸之氧化物絕緣層416。
具有至少1nm以上厚度之氧化物絕緣層416可藉由濺鍍方法等適當形成，該方法係使諸如水和氫之雜質不混入氧化物絕緣層416之方法。當氧化物絕緣層416含氫時，使氫進入氧化物半導體層，藉此，使氧化物半導體層431之反向通道有低電阻(有n型傳導性)，形成寄生通道。因此，重要的是採用不用氫之方法，以形成盡可能少含氫之氧化物絕緣層416。
在此，藉由濺鍍方法，沉積200nm厚的氧化矽膜，作為氧化物絕緣層416。沉積之基板溫度可高於或等於室溫，以及低於或等於300℃，在此實施例中為100℃。氧化矽膜利用濺鍍方法之形成可在稀有氣體(通常為氬)氛圍、氧氛圍或稀有氣體(通常為氬)和氧之氛圍中進行。可使用氧化矽靶材或矽靶材作為靶材。例如，可藉由濺鍍方法，在包含氧和氮之氛圍中，使用矽靶材形成氧化矽 膜。
其次，較佳在惰性氣體或氧氣氛圍(較佳在200℃至400℃，尤佳在250℃至350℃下)中進行第二熱處理。例如，在氛圍中，250℃下進行第二熱處理1小時。透過第二熱處理，氧化物半導體層(通道形成區)被加熱而與氧化物絕緣層416。因此，氧被供至氧化物半導體層之一部分(通道形成的區)。
透過以上製程，氧化物半導體層接受用於脫水或脫氫之熱處理，然後，選擇地使部分氧化物半導體層(通道形成區)之一部分成氧過剩狀態。結果，與閘極電極層411重疊之通道形成區413變成i型，且以自對準方式形成與源極電極層415a重疊之源極區414a以及與汲極電極層415b重疊之汲極區414b。從而，形成電晶體410。
在85℃下以2×106V/厘米閘極偏壓溫度應力測試12小時中，如果雜質添加到氧化物半導體，雜質與氧化物半導體之主要成分間之鍵即因高電場(B：偏壓)和高溫(T：溫度)而斷裂，且所產生之懸空鍵導致臨限電壓(Vth)之漂移。另一方面，藉由盡可能去除氧化物半導體中的雜質，尤其是氫或水，並使用高密度電漿CVD設備，可獲得如以上說明，具有高耐電壓以及良好的絕緣膜和氧化物半導體間之介面特徵之密集和高品質的絕緣膜；從而，可獲得即使在BT測試中仍穩定之電晶體。
又，可在空氣中，於100℃至200℃下，進行熱處理可1小時至30小時。在此，於150℃下進行熱處理10小時。這 種熱處理可在固定加熱溫度下進行。替代地，可反覆進行複數下面的加熱溫度改變：加熱溫度從室溫上升到100至200℃，然後下降到室溫。又，可在減壓下形成氧化物絕緣膜前，進行此熱處理。在減壓下，可縮短熱處理時間。藉由熱處理，使氫從氧化物絕緣膜進入氧化物絕緣膜。
藉由在部分氧化物半導體層形成與汲極層415b重疊的汲極區414b，可改善電晶體的可靠性。具體而言，藉由形成汲極區414b，可獲得從汲極層415b至通道形成區413，電導率不同的構造。
又，在氧化物半導體層之厚度為15nm或更小情況下，氧化物半導體層之源極區或汲極區形成在整個厚度方向。在氧化物半導體層之厚度為30nm至50nm情況下，於氧化物半導體層之一部分，亦即於氧化物半導體層中與源極電極層或汲極電極層接觸之區域及其附近中，電阻降低，且形成源極區和汲極區，而氧化物半導體層中接近閘極絕緣層之區域可形成為i型。
保護性絕緣層可形成於氧化物絕緣層416上方。例如，藉由RF濺鍍方法形成氮化矽膜。由於射頻濺鍍方法具有較高的生產力，因此，最好用來作為保護絕緣層之膜形成方法。使用不包含如水分、氫離子和OH-之雜質並阻止它們從外部進入之之無機絕緣膜，作為保護絕緣層。使用氮化矽膜、氮化鋁膜，氮氧化矽膜、氧氮化鋁膜等。在本實施例中，使用氮化矽膜形成保護絕緣層403，作為保護絕緣層(參見第13D圖)。
本實施例中所述電晶體係可形成於玻璃基板(可以藉一低溫製程)上方之電晶體。又，本實施例中所述電晶體之場效遷移率高於使用非晶矽形成通道形成區域之電晶體。因此，本實施例中所述電晶體作為主動矩陣顯示裝置之每個像素中的電晶體較佳。
同時，使用氧化物半導體形成通道形成區之電晶體的場效遷移率低於使用單晶矽形成通道形成區之電晶體。因此，在以單晶矽形成通道形成區之電晶體被用來作為驅動器電路所含電晶體之主動矩陣顯示裝置中，很難以使用氧化物半導體形成通道形成區之電晶體來替代驅動器電路所含電晶體。
然而，藉由資料分割驅動，驅動器電路之操作頻率可如實施例2等所述減少。因此，可以擴大電晶體的應用範圍；例如，本實施例中所述電晶體可以用來作為驅動器電路所含電晶體。因此，可減少主動矩陣顯示裝置之製造成本，可減少顯示裝置之尺寸和重量。
具體而言，本實施例之電晶體可用來作為採樣電路中所含電晶體，以及實施例2所述主動矩陣顯示裝置之每一個像素中所含電晶體。此外，本實施例中之電晶體可用來作為閘極信號線驅動器電路或該電路之一部分中所含電晶體，和/或異於採樣電路之源極信號線驅動器電路(例如，移位寄存器電路)或該電路之一部分中所含電晶體。當然，較佳是擴大本實施例的電晶體的應用範圍，因為範圍的擴大促進製造成本的降低，以及顯示裝置之尺寸和重 量的減少。
須知，本實施例的內容或其一部分可與其他實施例的內容或其一部分或例子的內容或其一部分自由組合。
(實施例4)
在本實施例中，參考第14A至14F圖說明上面安裝有實施例1或實施例2中之半導體裝置之電子裝置例。
第14A圖顯示一膝上型電腦，其包括主體2201、外殼2202、顯示部2203、鍵盤2204等。
第14B圖顯示個人數位助理(PDA)，其包括具有顯示部2213之主體2211、外部介面2215、操作按鈕2214等。包含有作為附件之手寫筆2212。
第14C圖顯示作為電子紙例子之電子書讀閱器2220。電子書讀閱器2220包括兩個外殼：外殼2221和2223。外殼2221和2223藉鉸鏈2237相互約束，電子書讀閱器2220可沿鉸鏈2237啟閉。藉此構造，電子圖書閱讀器2220可用來作為紙書。
顯示部2225裝入外殼2221，且顯示部2227裝入外殼2223。該顯示部2225和顯示部2227可顯示一個或不同的影像。在顯示部顯示彼此不同的影像情況下，例如，右顯示部(第14C圖中之顯示部2225)可顯示本文，左側顯示部(第14C圖中之顯示部2227)可顯示影像。
又，在第14C圖中，外殼2221設有操作部等。例如，外殼2221設有電源按鈕2231、操作鍵2233、揚聲器2235 等。藉操作鍵2233，可翻頁面。須知，亦可設置鍵盤、指針裝置於外殼上，於外殼上設有顯示部。而且，外部接線終端(耳機終端、USB終端，可以連接至如AC配接器和USB電纜之各種電纜等)、記錄媒體插入部等可設在外殼之背面或側面。又，電子書讀閱器2220可具有電子辭典的功能。
電子書讀閱器2220可配置成無線發送和接收資料。透過無線通信，可從電子書伺服器購買和下載所需書籍資料等。
須知，電子紙可應用於各種領域的設備，只要其顯示資訊即可。除了電子書讀閱器外，電子紙可例如用於海報、如火車之車輛中的廣告、如信用卡之各種卡的顯示。
第14D圖顯示一行動電話。行動電話包括兩個外殼：外殼2240和2241。外殼2241設有顯示面板2242、揚聲器2243、麥克風2244、指針裝置2246、照相機鏡頭2247、外部接線終端2248等。外殼2240設有將行動電話充電之太陽能電池2249、外部內存插槽2250等等。天線裝入外殼2241中。
顯示面板2242具有觸摸面板功能。顯示成影像之複數個操作鍵2245以虛線顯示於第14D圖中。須知，行動電話包括一個升壓電路，用以將輸出自太陽能電池2249的電壓增加至每個電路所需電壓。而且，除了以上構造外，行動電話可以包括非接觸式IC晶片、小記錄裝置等。
顯示面板2242之顯示方向適當地按照應用模式改變。 又，相機鏡頭2247設在相同表面上作為顯示面板2242，並因此可用來作為視頻電話。揚聲器2243和麥克風2244可用於視頻電話呼叫，記錄和播放聲音等，以及語音通話。此外，外殼2240和2241在如第14D圖展開狀態下滑動，使其一折疊於另一上方；因此，行動電話之大小可減小，這使得行動電話適於攜帶。
外部接線端子2248可以連接到AC配接器或各種電纜，如USB電纜，使得可進行行動電話之充電和資料通信。此外，可藉由將記錄媒體插入外部存儲插槽2250，保存及移動較大量的資料。此外，可提供以上功能、紅外線通信功能、電視接收功能等。
第14E圖顯示數位相機，其包含主體2261、顯示部(A)2267、接目鏡2263、操作開關2264、顯示部(B)2265、電池2266等。
第14F圖顯示電視機2270，其包含裝入外殼2271中之顯示部2273。該顯示部2273可顯示影像。在此，2271的外殼由一立架2275支撐。
電視機2270可藉外殼2271之操作開關或個別遙控器2280操作。頻道和音量可藉遙控器2280之操作鍵2279控制，俾可控制顯示在顯示部2273之影像。此外，遙控器2280可具有顯示部2277，其顯示自遙控器2280傳出的資訊。
須知，電視機2270以設有接收器、解調器等較佳。一般的電視廣播可藉接收器接收。此外，當電視機經由解調 器有線或無線連接到通信網絡時，可進行單向(從發送機至一接收機)或雙向(發送機和接收機之間或接收機之間)之資料通信。本申請案係於2010年1月15日向日本特許廳提出申請之日本專利申請案第2010-006419號，藉由參考併提於此。
11至18‧‧‧信號線
21至28‧‧‧開關
31、32、33、34‧‧‧佈線

Claims (8)

  1. 一種半導體裝置，包括：第1至第n開關(n為2或更大的自然數)之第1組，配置成於第一期間導通，並於第二期間及第三期間斷開；第(n+1)至第2n開關之第2組，配置成於該第二期間導通，並於該第一期間及該第三期間斷開；第(2n+1)至第3n開關之第3組，配置成於該第三期間導通，並於該第一期間及該第二期間斷開；第1至第n信號線之第4組；第(n+1)至第2n信號線之第5組；以及第(2n+1)至第3n信號線之第6組，其中，透過相同配線將信號供至該等第1至第n信號線之其中一者、至該等第(n+1)至第2n信號線之其中一者及至該等第(2n+1)至第3n信號線之其中一者，其中，該等第1至第3n信號線為平行或大致平行，其中，該第n信號線與該第(n+1)信號線間之距離大於第(n-1)信號線與該第n信號線間之距離，並大於該第(n+1)信號線與第(n+2)信號線間之距離，並且其中，該第2n信號線與該第(2n+1)信號線間之距離大於第(2n-1)信號線與該第2n信號線間之距離，並大於該第(2n+1)信號線與第(2n+2)信號線間之距離。
  2. 如申請專利範圍第1項之半導體裝置，其中，該等第1至第3n開關係第1至第3n電晶體。
  3. 如申請專利範圍第2項之半導體裝置，其中，該等第1至第3n電晶體隔開等間隔或大致等間隔，且該等第1至第3n電晶體之通道長度方向垂直或大致垂直於該等第1至第3n信號線，其中，該第n電晶體之源極端子和汲極端子其中之一較該第n電晶體之該源極端子和該汲極端子之另一者更接近該第(n+1)電晶體，其中，該第(n+1)電晶體之源極端子和汲極端子其中之一較該第(n+1)電晶體之該源極端子和該汲極端子之另一者更接近該第n電晶體，其中，該第n電晶體之該源極端子和該汲極端子之另一者電連接至該第n信號線，並且其中，該第(n+1)電晶體之該源極端子和該汲極端子之另一者電連接至該第(n+1)信號線。
  4. 如申請專利範圍第3項之半導體裝置，其中，該第2n電晶體之源極端子和汲極端子其中之一較該第2n電晶體之該源極端子和該汲極端子之另一者更接近該第(2n+1)電晶體，其中，該第(2n+1)電晶體之源極端子和汲極端子其中之一較該第(2n+1)電晶體之該源極端子和該汲極端子之另一者更接近該第2n電晶體，其中，該第2n電晶體之該源極端子和該汲極端子之另一者電連接至該第2n信號線，並且其中，該第(2n+1)電晶體之該源極端子和該汲極端 子之另一者電連接至該第(2n+1)信號線。
  5. 如申請專利範圍第2項之半導體裝置，其中，該等第1至第3n電晶體之通道形成區包括氧化物半導體。
  6. 如申請專利範圍第2項之半導體裝置，其中，包含移位暫存器電路，其控制該等第1至第3n電晶體之切換。
  7. 如申請專利範圍第2項之半導體裝置，其中，包含移位暫存器電路，其控制該等第1至第3n電晶體之切換，並且其中，該移位暫存器電路包含電晶體，該電晶體之通道形成區包括氧化物半導體。
  8. 如申請專利範圍第1項之半導體裝置，其中，電子裝置包括該半導體裝置。
TW104130437A 2010-01-15 2011-01-05 半導體裝置及電子裝置 TWI573111B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006419 2010-01-15

Publications (2)

Publication Number Publication Date
TW201546789A TW201546789A (zh) 2015-12-16
TWI573111B true TWI573111B (zh) 2017-03-01

Family

ID=44277193

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100100330A TWI511109B (zh) 2010-01-15 2011-01-05 半導體裝置及電子裝置
TW104130437A TWI573111B (zh) 2010-01-15 2011-01-05 半導體裝置及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100100330A TWI511109B (zh) 2010-01-15 2011-01-05 半導體裝置及電子裝置

Country Status (6)

Country Link
US (2) US8796785B2 (zh)
JP (1) JP2011164591A (zh)
KR (1) KR101748763B1 (zh)
CN (1) CN102696064B (zh)
TW (2) TWI511109B (zh)
WO (1) WO2011086837A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6223126B2 (ja) * 2013-10-30 2017-11-01 キヤノン株式会社 発光素子の駆動回路、露光ヘッド及び画像形成装置
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
WO2016152492A1 (ja) 2015-03-26 2016-09-29 富士フイルム株式会社 マトリクス装置およびマトリクス装置の製造方法
TWI750448B (zh) * 2019-01-28 2021-12-21 友達光電股份有限公司 觸控顯示裝置
JP2022127330A (ja) * 2021-02-19 2022-08-31 キオクシア株式会社 半導体集積回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006997A1 (en) * 2001-07-06 2003-01-09 Yoshinori Ogawa Image display device
TW200518023A (en) * 2003-08-28 2005-06-01 Seiko Epson Corp Electrooptical device and electronic device
US20050219178A1 (en) * 2001-09-27 2005-10-06 Samsung Electronics Co., Ltd. Liquid crystal display
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476885B2 (ja) 1992-12-24 2003-12-10 株式会社東芝 表示装置
JP3050738B2 (ja) 1993-12-17 2000-06-12 シャープ株式会社 表示装置の駆動回路
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3727416B2 (ja) * 1996-05-31 2005-12-14 株式会社半導体エネルギー研究所 表示装置
KR100338007B1 (ko) * 1997-09-30 2002-10-11 삼성전자 주식회사 액정 표시 장치 및 그의 구동 방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3456693B2 (ja) * 1998-11-12 2003-10-14 シャープ株式会社 データ信号線駆動回路および画像表示装置
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7327168B2 (en) * 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3841074B2 (ja) * 2003-08-28 2006-11-01 セイコーエプソン株式会社 電気光学装置及び電子機器
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453481B1 (en) * 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7671833B2 (en) * 2004-11-22 2010-03-02 Samsung Electronics Co., Ltd. Touch sensible display device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
FR2890759B1 (fr) * 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7310402B2 (en) 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) * 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
TWI341507B (en) * 2006-12-29 2011-05-01 Chimei Innolux Corp Shift register and liquid crystal display device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
DE102007040712B4 (de) * 2007-08-23 2014-09-04 Seereal Technologies S.A. Elektronisches Anzeigegerät und Vorrichtung zur Ansteuerung von Pixeln eines Displays
US8349662B2 (en) * 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101484291B1 (ko) * 2008-06-17 2015-01-20 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006997A1 (en) * 2001-07-06 2003-01-09 Yoshinori Ogawa Image display device
US20050219178A1 (en) * 2001-09-27 2005-10-06 Samsung Electronics Co., Ltd. Liquid crystal display
TW200518023A (en) * 2003-08-28 2005-06-01 Seiko Epson Corp Electrooptical device and electronic device
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Also Published As

Publication number Publication date
TW201145244A (en) 2011-12-16
CN102696064B (zh) 2015-11-25
CN102696064A (zh) 2012-09-26
KR20120127451A (ko) 2012-11-21
US20110175670A1 (en) 2011-07-21
US8796785B2 (en) 2014-08-05
TWI511109B (zh) 2015-12-01
TW201546789A (zh) 2015-12-16
WO2011086837A1 (en) 2011-07-21
KR101748763B1 (ko) 2017-06-20
US20140339553A1 (en) 2014-11-20
JP2011164591A (ja) 2011-08-25
US9484365B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
JP5564452B2 (ja) 液晶表示装置
TW201631781A (zh) 顯示裝置、半導體裝置、電子設備及其驅動方法
TWI573111B (zh) 半導體裝置及電子裝置
JP5960779B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees