[go: up one dir, main page]

TWI572145B - 類比數位轉換系統及轉換方法 - Google Patents

類比數位轉換系統及轉換方法 Download PDF

Info

Publication number
TWI572145B
TWI572145B TW105106403A TW105106403A TWI572145B TW I572145 B TWI572145 B TW I572145B TW 105106403 A TW105106403 A TW 105106403A TW 105106403 A TW105106403 A TW 105106403A TW I572145 B TWI572145 B TW I572145B
Authority
TW
Taiwan
Prior art keywords
analog
digital conversion
sampling
auxiliary
quantized
Prior art date
Application number
TW105106403A
Other languages
English (en)
Other versions
TW201733273A (zh
Inventor
林晉宇
魏衍昕
李泰成
Original Assignee
國立臺灣大學
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣大學, 聯發科技股份有限公司 filed Critical 國立臺灣大學
Priority to TW105106403A priority Critical patent/TWI572145B/zh
Priority to US15/223,484 priority patent/US9685970B1/en
Application granted granted Critical
Publication of TWI572145B publication Critical patent/TWI572145B/zh
Publication of TW201733273A publication Critical patent/TW201733273A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

類比數位轉換系統及轉換方法
本發明係為一種類比數位轉換系統及轉換方法，特別是一種結合數位時間偏移更正技術與類比取樣技術，以達到超過1十億赫茲取樣率與較寬的訊號頻寬之類比數位轉換系統及轉換方法。
近來的無線通訊架構，諸如無線千兆聯盟(Wireless Gigabit Alliance, WiGig)以及第五代移動通信系統(5th generation mobile networks , 5G)，當為了保持傑出的功率效率，以延長電池壽命，所需要的類比數位轉換器之頻寬係超過1十億赫茲(GigaHertz,GHz)，有效位元數(Effective Number Of Bits, ENOB)範圍在6至8位元(bit)。
因此，許多時序交錯(time-interleaved)連續逼近暫存器類比數位轉換器(Successive approximation Analog-to-digital converter, SAR ADC)被使用於一分散式取樣技術(distributed sampling scheme)，並留下仍需要以校準方式解決的時間偏移(timing-skew)問題。
根據目前文獻，目前僅有少數用於時序交錯連續逼近暫存器類比數位轉換器的時間偏移校準演算法，以類比領域或數位領域的方式更正時間錯誤。
中華民國專利公開第201406070號，揭露一種多通道類比數位轉換器(ADC)中通道不平衡的補償。所述多通道ADC充分補償源自各種損傷的存在於各種信號內的損傷,例如相位偏移、振幅偏移和/或DC偏移，使得它們各自的數位輸出樣本準確地表示它們各自的類比輸入。通常，各種多通道ADC確定各種統計關係，例如這些各種信號和各種已知校準信號間各種相關性，從而量化可存在於各種信號內的相位偏移、振幅偏移和/或DC偏移。各種多通道ADC調整各種信號，從而基於這些各種統計關係，充分補償相位偏移、振幅偏移和/或DC偏移，使得它們各自的數位輸出樣本準確地表示它們各自的類比輸入。
其中，類比領域更正方法的缺點包括回饋誘發的穩定性危害以及控制延遲線(controlled delay line)引導的抖動(jitter)。數位領域更正方法的優勢在於製程微縮(technology scaling)，但複雜的斜率提取濾波器(slope-extraction filter)限制了訊號頻寬。
因此，如何設計出一結合數位時間偏移更正技術與類比取樣技術，以達到超過1十億赫茲取樣率與較寬的訊號頻寬之類比數位轉換系統及轉換方法，即成為相關設備廠商以及研發人員所共同期待的目標。
本發明人有鑑於習知技術之類比時間偏移更正技術具有回饋誘發的穩定性危害以及控制延遲線(controlled delay line)引導的抖動問題，數位時間偏移更正技術之訊號頻寬被複雜的斜率提取濾波器限制住之缺失，乃積極著手進行開發，以期可以改進上述既有之缺點，經過不斷地試驗及努力，終於開發出本發明。
本發明之第一目的，係提供一種結合數位時間偏移更正技術與類比取樣技術，以達到超過1十億赫茲取樣率與較寬的訊號頻寬之類比數位轉換系統。
本發明之第二目的，係提供一種結合數位時間偏移更正技術與類比取樣技術，以達到超過1十億赫茲取樣率與較寬的訊號頻寬之類比數位轉換方法。
為了達成上述之目的，本發明之類比數位轉換系統係包括至少一第一主類比數位轉換單元、至少一第二主類比數位轉換單元、至少一輔助類比數位轉換單元以及一校準單元。
該等第一主類比數位轉換單元係各自設置於一第一通道，該第一通道係具有一取樣週期T，該等第一主類比數位轉換單元係各自接收一第一取樣值，該等第一取樣值係各自具有一第一取樣時脈，該等第一取樣時脈係對應該取樣週期T，該第一主類比數位轉換單元係將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中N係為自然數。
該等第二主類比數位轉換單元係各自設置於一第二通道，該第二通道係具有與該第一通道相同之該取樣週期T，該等第二主類比數位轉換單元係各自接收一第二取樣值y 9(nT-t s)，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈以及一偏移時間t s，該第二取樣時脈係對應該取樣週期T，該等第二主類比數位轉換單元係各自將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，n係為整數。
該等輔助類比數位轉換單元係各自設置於該第一通道或該第二通道旁之一輔助通道，並各自接收一對應類比訊號以及一對應延遲類比訊號，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)，該等輔助類比數位轉換單元係量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)-y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)。
該校準單元係與該等第一主類比數位轉換單元、該等第二主類比數位轉換單元以及該等輔助類比數位轉換單元連接，並接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
為了達成上述之目的，本發明之類比數位轉換方法係包括步驟： 步驟A：提供至少一第一主類比數位轉換單元、至少一第二主類比數位轉換單元、至少一輔助類比數位轉換單元以及一校準單元，其中，該等第二主類比數位轉換單元係各自設置於一第二通道，該第二通道係具有一取樣週期T； 步驟B：該等第一主類比數位轉換單元各自接收一第一取樣值，並將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中，該等第一取樣值係各自具有一第一取樣時脈，該等第一取樣時脈係對應該取樣週期T； 步驟C：該等第二主類比數位轉換單元係各自接收一第二取樣值y 9(nT-t s)，並將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，其中，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈以及一偏移時間t s，該第二取樣時脈係對應該取樣週期T； 步驟D：該等輔助類比數位轉換單元係各自接收一對應類比訊號以及一對應延遲類比訊號，然後量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)- y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)，其中，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)；以及 步驟E：該校準單元係接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
藉由上述之結構及方法，本發明以輔助類比數位轉換單元，以類比的方式延遲一已知之時間差ΔT，量化該對應類比訊號與該對應延遲類比訊號之差值，有較小的訊號擺輻(signal swing)，且最高可達到2.6十億赫茲取樣率與相較於先前技術較寬的訊號頻寬。
為使熟悉該項技藝人士瞭解本發明之目的，兹配合圖式將本發明之較佳實施例詳細說明如下。
請參考圖1至圖3所示，本發明之類比數位轉換系統(1)係包括至少一第一主類比數位轉換單元(10)、至少一第二主類比數位轉換單元(11)、至少一輔助類比數位轉換單元(12)以及一校準單元(13)。
該等第一主類比數位轉換單元(10)係各自設置於一第一通道y 1，該第一通道y 1係具有一取樣週期T，該等第一主類比數位轉換單元(10)係各自接收一第一取樣值，該等第一取樣值係各自具有一第一取樣時脈CLK S1，該等第一取樣時脈CLK S1係對應該取樣週期T，該第一主類比數位轉換單元(10)係將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中N係為自然數。
該等第二主類比數位轉換單元(11)係各自設置於一第二通道y 9，該第二通道y 9係具有與該第一通道y 1相同之該取樣週期T，該等第二主類比數位轉換單元(11)係各自接收一第二取樣值y 9(nT-t s)，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈CLK S9以及一偏移時間t s，該第二取樣時脈CLK S9係對應該取樣週期T，該等第二主類比數位轉換單元(11)係各自將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，n係為整數，該偏移時間t s係由於取樣電路的非理想特性而產生。
該等輔助類比數位轉換單元(12)係各自設置於該第一通道y 1或該第二通道y 9旁之一輔助通道y a1，該輔助通道y a1係具有與該第一通道y 1相同之該取樣週期T，該等輔助類比數位轉換單元(12)係各自接收一對應類比訊號以及一對應延遲類比訊號，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)，該等輔助類比數位轉換單元(12)係量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)- y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)。
該對應類比訊號具有一對應該第一取樣時脈CLK S1以及該第二取樣時脈CLK S9之對應取樣時脈CLK SA1，該等對應延遲類比訊號具有一從該第一取樣時脈CLK S1以及該第二取樣時脈CLK S9之取樣邊緣(sampling edge)延遲該時間差ΔT之對應延遲取樣時脈CLK SA1D。該對應取樣時脈CLK SA1以及該對應延遲取樣時脈CLK SA1D係對應該該取樣週期T。
該校準單元(13)係與該等第一主類比數位轉換單元(10)、該等第二主類比數位轉換單元(11)以及該等輔助類比數位轉換單元(12)連接，並接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道y 9的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
其中該關係式係從一自相關函數推導而得到，該自相關函數係為R[-(T/2-ts)]-R(T/2+ts)=Σ N[Y m,1(N)Y m,9(N)-Y m,1(N+1)Y m,9(N)]=K×(-t s)，其中，R(t)為自相關函數，K係為取決於訊號統計資料之比例因子，且K×(-t s)以及K×(-t s+ΔT)等時間偏移資訊可從數位化混頻操作(mixing operation)而得到。
由於nT、nT-t s以及nT-t s+ΔT三個取樣點與該取樣週期T較比較下，在時間上很接近，因此nT、nT-t s以及nT-t s+ΔT三個取樣點可在適當地選擇該時間差ΔT下，近似於被一直線連接，以將訊號頻率提升至奈奎斯特取樣率(Nyquist rate)。
因此，該自相關函數推導而推導為Y 9(N)=Y m,9(N)+Y a,9(N)[0-K(-t s)]/[K(-t s+ΔT)-K(-t s)]，其中比例因子K可分別從分子以及分母相消，而進一步推導出該關係式Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
再者，與使用類比變數延遲線(analog variable-delay)相較之下，該關係式係完全在數位領域實現，可節省硬體複雜度。
在本發明之一較佳實施例中，該校準單元(13)在產生該第二通道y 9之無偏斜量化序列Y 9(N)之前，係先將該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)以及該等輔助量化序列Y a,9(N)之偏移以及增益不匹配以數位方式進行校準。
請參考圖1、圖4以及圖5所示，在本發明之另一較佳實施例中，該等第一主類比數位轉換單元(10)、該等第二主類比數位轉換單元(11)以及該等輔助類比數位轉換單元(12)之數量係各自為8個，且該等第一主類比數位轉換單元(10)以及該等第二主類比數位轉換單元(11)係各自操作於一取樣頻率f s之十六分之一，該等輔助類比數位轉換單元(12)係各自操作於該取樣頻率f s之八分之一，該取樣頻率f s係為該取樣週期T之倒數。
該等第一主類比數位轉換單元(10)係各自設置於一第一通道y 1~y 8，該等第一主類比數位轉換單元(10)係依序在圖1以及圖4被標記為ADC m,1~ ADC m,8，該等第一取樣值係各自具有一第一取樣時脈CLK S1~CLK S8，該第一主類比數位轉換單元(10)係將該第一取樣值轉換至一第一具偏斜量化序列Y m,1(N)~Y m ,8(N)。
該等第二主類比數位轉換單元(11)係各自設置於一第二通道y 9~y 16，該等第二主類比數位轉換單元(11)係依序在圖1以及圖4被標記為ADC m,9~ ADC m,16，該等第二主類比數位轉換單元(11)係各自接收一第二取樣值y 9(nT-t s)~ y 16(nT-t s)，該等第二取樣值y 9(nT-t s)~y 16(nT-t s)係各自具有一第二取樣時脈CLK S1~ CLK S16，該等第二主類比數位轉換單元(11)係各自將該第二取樣值y 9(nT-t s) ~y 16(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)~Y m,16(N)。
該等輔助類比數位轉換單元(12)係各自設置於該輔助通道y a1~y a8，該等輔助類比數位轉換單元(12)係依序在圖1以及圖4被標記為ADC a,1~ ADC a,8 ，該對應類比訊號具有複數對應該等第一取樣時脈CLK S1~CLK S8以及該等第二取樣時脈CLK S9~CLK S16之對應取樣時脈CLK SA1~CLK SA8，該等對應延遲類比訊號具有複數從該等第一取樣時脈CLK S1~CLK S8以及該等第二取樣時脈CLK S9~CLK S16之取樣邊緣(sampling edge)延遲該時間差ΔT之對應延遲取樣時脈CLK SA1D~CLK SA8D。
該等第一主類比數位轉換單元(10)、該等第二主類比數位轉換單元(11)以及該等輔助類比數位轉換單元(12)係接收一輸入電壓V in。
在本發明一實施例中，本發明係將該等第一通道y 1~y 8中的該第一通道y 1作為參考值，估計與更正該等第二通道y 9~y 16中的該第二通道y 9的偏斜量，在該第二通道y 9的偏斜量被校準後，該第一通道y 1以及該第二通道y 9可作為參考值，以校準其它第一通道y 2~y 8以及其它第二通道y 10~y 16之偏斜量。
根據系統模擬結果，在每次校準循環，需要16384取樣點以達到10位元線性度。在所有的輸出都被更正之前，處理程序將繼續，且被校準的通道內的數字係以指數方式增加。16通道之時序交錯類比數位轉換器要達到無偏斜，共需要4次校準循環。
在本發明之又一較佳實施例中，該等第一取樣值、該等第二取樣值y 9(nT-t s)、該等對應類比訊號以及該等對應延遲類比訊號係為類比形式的連續訊號。
在本發明之另一較佳實施例中，該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)以及該等第二通道y 9的無偏斜量化序列Y 9(N)係為數位形式的離散訊號。
請參考圖1、圖2、圖3以及圖6所示，本發明之類比數位轉換方法(2)係包括步驟： 步驟200：提供至少一第一主類比數位轉換單元(10)、至少一第二主類比數位轉換單元(11)、至少一輔助類比數位轉換單元(12)以及一校準單元(13)，其中，該等第二主類比數位轉換單元(11)係各自設置於一第二通道y 9，該第二通道y 9係具有一取樣週期T； 步驟201：該等第一主類比數位轉換單元(10)各自接收一第一取樣值，並將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中，該等第一取樣值係各自具有一第一取樣時脈CLK S1，該等第一取樣時脈CLK S1係對應該取樣週期T； 步驟202：該等第二主類比數位轉換單元(11)係各自接收一第二取樣值y 9(nT-t s)，並將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，其中，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈CLK S9以及一偏移時間t s，該第二取樣時脈CLK S9係對應該取樣週期T； 步驟203：該等輔助類比數位轉換單元(12)係各自接收一對應類比訊號以及一對應延遲類比訊號，然後量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)- y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)，其中，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)；以及 步驟204：該校準單元(13)係接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道y 9的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
請參考圖1、圖2、圖3以及圖7所示，在本發明之一較佳實施例中，本發明之類比數位轉換方法(2a)在步驟204之前，更包括一步驟205：該校準單元(13)將該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)以及該等輔助量化序列Y a,9(N)之偏移以及增益不匹配以數位方式進行校準。
請參考圖2、圖3、圖4以及圖7所示，在本發明之又一較佳實施例中，該等第一主類比數位轉換單元(10)、該等第二主類比數位轉換單元(11)以及該等輔助類比數位轉換單元(12)之數量係各自為8個，且該等第一主類比數位轉換單元(10)以及該等第二主類比數位轉換單元(11)係各自操作於一取樣頻率f s之十六分之一，該等輔助類比數位轉換單元(12)係各自操作於該取樣頻率f s之八分之一，該取樣頻率f s係為該取樣週期T之倒數。
在本發明之另一較佳實施例中，該等第一取樣值、該等第二取樣值y 9(nT-t s)、該等對應類比訊號以及該等對應延遲類比訊號係為類比形式的連續訊號。
在本發明之再一較佳實施例中，該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)以及該等第二通道y 9的無偏斜量化序列Y 9(N)係為數位形式的離散訊號。
相較於使用2個相同的主類比數位轉換單元在各自的通道以數位方式提取出一信號差值，本發明以輔助類比數位轉換單元，以類比的方式延遲一已知之時間差ΔT，量化該對應類比訊號與該對應延遲類比訊號之差值，有較小的訊號擺輻(signal swing)，其原因在於本發明之時間差ΔT係相對小於時序交錯連續逼近暫存器類比數位轉換器之取樣週期。
透過上述之結構及方法，本發明最高可達到2.6十億赫茲取樣率與相較於先前技術較寬的訊號頻寬。再者，其結構型態並非所屬技術領域中之人士所能輕易思及而達成者，實具有新穎性以及進步性無疑。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上所述著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
(1)‧‧‧類比數位轉換系統
(10)‧‧‧第一主類比數位轉換單元
(11)‧‧‧第二主類比數位轉換單元
(12)‧‧‧輔助類比數位轉換單元
(13)‧‧‧校準單元
(2、2a)‧‧‧類比數位轉換方法
200~205‧‧‧步驟
T‧‧‧取樣週期
y1~y8‧‧‧第一通道
CLKS1~CLKS8‧‧‧第一取樣時脈
Ym,1(N)~Ym ,8(N)‧‧‧第一具偏斜量化序列
y9~y16‧‧‧第二通道
N‧‧‧自然數
CLKS9~CLKS16‧‧‧第二取樣時脈
ts‧‧‧偏移時間
fs‧‧‧取樣頻率
ΔT‧‧‧時間差
y9(nT-ts)~y16(nT-ts)‧‧‧第二取樣值
Ym,9(N)~Ym,16(N)‧‧‧第二具偏斜量化序列
Ya,9(N)‧‧‧輔助量化序列
Y9(N)‧‧‧該第二通道的無偏斜量化序列
n‧‧‧整數
CLKSA1~CLKSA8‧‧‧對應取樣時脈
CLKSA1D~CLKSA8D‧‧‧對應延遲取樣時脈
R(t)‧‧‧自相關函數
K‧‧‧比例因子
ya1~ya8‧‧‧輔助通道
Vin‧‧‧輸入電壓
圖1係本發明之類比數位轉換系統之系統架構圖； 圖2係本發明之類比數位轉換系統之取樣時脈示意圖； 圖3係本發明之量化該等對應類比訊號與該等對應延遲類比訊號之差值的示意圖； 圖4係本發明之類比數位轉換系統另一實施例之系統架構圖； 圖5係本發明之類比數位轉換系統之量化序列示意圖； 圖6係本發明之類比數位轉換方法之方法流程圖；以及 圖7係本發明之類比數位轉換方法另一實施例之方法流程圖。
(1)‧‧‧類比數位轉換系統
(10)‧‧‧第一主類比數位轉換單元
(11)‧‧‧第二主類比數位轉換單元
(12)‧‧‧輔助類比數位轉換單元
(13)‧‧‧校準單元
y1‧‧‧第一通道
CLKS1‧‧‧第一取樣時脈
y9‧‧‧第二通道
CLKS9‧‧‧第二取樣時脈
ya1‧‧‧輔助通道
CLKSA1‧‧‧對應取樣時脈
CLKSA1D‧‧‧對應延遲取樣時脈
Vin‧‧‧輸入電壓

Claims (10)

  1. 一種類比數位轉換系統，係包括：         至少一第一主類比數位轉換單元，係各自設置於一第一通道，該第一通道係具有一取樣週期T，該等第一主類比數位轉換單元係各自接收一第一取樣值，該等第一取樣值係各自具有一第一取樣時脈，該等第一取樣時脈係對應該取樣週期T，該第一主類比數位轉換單元係將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中N係為自然數； 至少一第二主類比數位轉換單元，係各自設置於一第二通道，該第二通道係具有與該第一通道相同之該取樣週期T，該等第二主類比數位轉換單元係各自接收一第二取樣值y 9(nT-t s)，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈以及一偏移時間t s，該第二取樣時脈係對應該取樣週期T，該等第二主類比數位轉換單元係各自將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，n係為整數； 至少一輔助類比數位轉換單元，係各自設置於該第一通道或該第二通道旁之一輔助通道，並各自接收一對應類比訊號以及一對應延遲類比訊號，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)，該等輔助類比數位轉換單元係量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)- y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)；以及 一校準單元，係與該等第一主類比數位轉換單元、該等第二主類比數位轉換單元以及該等輔助類比數位轉換單元連接，並接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
  2. 如申請專利範圍第1項所述之類比數位轉換系統，其中該校準單元在產生該第二通道之無偏斜量化序列Y 9(N)之前，係先將該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)以及該等輔助量化序列Y a,9(N)之偏移以及增益不匹配以數位方式進行校準。
  3. 如申請專利範圍第1項或第2項所述之類比數位轉換系統，其中該等第一主類比數位轉換單元、該等第二主類比數位轉換單元以及該等輔助類比數位轉換單元之數量係各自為8個，且該等第一主類比數位轉換單元以及該等第二主類比數位轉換單元係各自操作於一取樣頻率之十六分之一，該等輔助類比數位轉換單元係各自操作於該取樣頻率之八分之一，該取樣頻率係為該取樣週期T之倒數。
  4. 如申請專利範圍第1項或第2項所述之類比數位轉換系統，其中該等第一取樣值、該等第二取樣值、該等對應類比訊號以及該等對應延遲類比訊號係為類比形式的連續訊號。
  5. 如申請專利範圍第1項或第2項所述之類比數位轉換系統，其中該等第一無偏斜量化序列、該等第二具偏斜量化序列、該等輔助量化序列以及該等第二通道的無偏斜量化序列係為數位形式的離散訊號。
  6. 一種類比數位轉換系統之轉換方法，係包括步驟：         步驟A：提供至少一第一主類比數位轉換單元、至少一第二主類比數位轉換單元、至少一輔助類比數位轉換單元以及一校準單元，其中，該等第二主類比數位轉換單元係各自設置於一第二通道，該第二通道係具有一取樣週期T；         步驟B：該等第一主類比數位轉換單元各自接收一第一取樣值，並將該第一取樣值轉換至一第一無偏斜量化序列Y m,1(N)，其中，該等第一取樣值係各自具有一第一取樣時脈，該等第一取樣時脈係對應該取樣週期T；         步驟C：該等第二主類比數位轉換單元係各自接收一第二取樣值y 9(nT-t s)，並將該第二取樣值y 9(nT-t s)轉換至一第二具偏斜量化序列Y m,9(N)，其中，該等第二取樣值y 9(nT-t s)係各自具有一第二取樣時脈以及一偏移時間t s，該第二取樣時脈係對應該取樣週期T；         步驟D：該等輔助類比數位轉換單元係各自接收一對應類比訊號以及一對應延遲類比訊號，然後量化該等對應類比訊號與該等對應延遲類比訊號之差值y 9(nT-t s+ΔT)- y 9(nT-t s)，並產生一輔助量化序列Y a,9(N)，其中，該等對應類比訊號係對應該等第二取樣值y 9(nT-t s)，該等對應延遲類比訊號係由該第二取樣值之nT-t s延遲一已知之時間差ΔT而得到y 9(nT-t s+ΔT)；以及         步驟E：該校準單元係接收該取樣週期T、該等第一無偏斜量化序列Y m,1(N)、該等偏移時間t s、該等第二具偏斜量化序列Y m,9(N)、該等輔助量化序列Y a,9(N)，並以一關係式產生經過時間偏斜校準之該第二通道的無偏斜量化序列Y 9(N)，該關係式係為Y 9(N)=Y m,9(N)+Y a,9(N)[0-(-t s)]/[(-t s+ΔT)-(-t s)]。
  7. 如申請專利範圍第6項所述之類比數位轉換系統之操作方法，在步驟E之前，更包括一步驟D1：該校準單元將該等第一無偏斜量化序列Y m,1(N)、該等第二具偏斜量化序列Y m,9(N)以及該等輔助量化序列Y a,9(N)之偏移以及增益不匹配以數位方式進行校準。
  8. 如申請專利範圍第6項或第7項所述之類比數位轉換系統之操作方法，其中該等第一主類比數位轉換單元、該等第二主類比數位轉換單元以及該等輔助類比數位轉換單元之數量係各自為8個，且該等第一主類比數位轉換單元以及該等第二主類比數位轉換單元係各自操作於一取樣頻率之十六分之一，該等輔助類比數位轉換單元係各自操作於該取樣頻率之八分之一，該取樣頻率係為該取樣週期T之倒數。
  9. 如申請專利範圍第6項或第7項所述之類比數位轉換系統之操作方法，其中該等第一取樣值、該等第二取樣值、該等對應類比訊號以及該等對應延遲類比訊號係為類比形式的連續訊號。
  10. 如申請專利範圍第6項或第7項所述之類比數位轉換系統之操作方法，其中該等第一無偏斜量化序列、該等第二具偏斜量化序列、該等輔助量化序列以及該等第二通道的無偏斜量化序列係為數位形式的離散訊號。
TW105106403A 2016-03-02 2016-03-02 類比數位轉換系統及轉換方法 TWI572145B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105106403A TWI572145B (zh) 2016-03-02 2016-03-02 類比數位轉換系統及轉換方法
US15/223,484 US9685970B1 (en) 2016-03-02 2016-07-29 Analog-to-digital converting system and converting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105106403A TWI572145B (zh) 2016-03-02 2016-03-02 類比數位轉換系統及轉換方法

Publications (2)

Publication Number Publication Date
TWI572145B true TWI572145B (zh) 2017-02-21
TW201733273A TW201733273A (zh) 2017-09-16

Family

ID=58608333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106403A TWI572145B (zh) 2016-03-02 2016-03-02 類比數位轉換系統及轉換方法

Country Status (2)

Country Link
US (1) US9685970B1 (zh)
TW (1) TWI572145B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704773B (zh) * 2020-02-17 2020-09-11 創意電子股份有限公司 類比數位轉換器裝置以及時脈偏斜校正方法
CN113271100A (zh) * 2020-02-17 2021-08-17 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693799B (zh) * 2019-01-23 2020-05-11 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
CN113162622B (zh) * 2020-01-22 2023-07-18 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
JP2022146460A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体回路、受信装置及びメモリシステム
KR102845458B1 (ko) 2021-04-14 2025-08-11 삼성전자주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 수신기
CN115001494B (zh) * 2022-05-31 2024-06-11 江苏信息职业技术学院 一种交织采样的后台自适应自校准方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953950B2 (en) * 2009-07-24 2015-02-10 Technion Research And Development Foundation Ltd. Ultra-high-speed photonic-enabled ADC based on multi-phase interferometry
US9030341B2 (en) 2012-06-27 2015-05-12 Broadcom Corporation Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704773B (zh) * 2020-02-17 2020-09-11 創意電子股份有限公司 類比數位轉換器裝置以及時脈偏斜校正方法
US11070221B1 (en) 2020-02-17 2021-07-20 Global Unichip Corporation Analog to digital converter device and method for calibrating clock skew
CN113271100A (zh) * 2020-02-17 2021-08-17 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
CN113271100B (zh) * 2020-02-17 2023-10-24 创意电子股份有限公司 模拟数字转换器装置以及时脉偏斜校正方法
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品

Also Published As

Publication number Publication date
TW201733273A (zh) 2017-09-16
US9685970B1 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
TWI572145B (zh) 類比數位轉換系統及轉換方法
US7515084B1 (en) Analog to digital converter using asynchronous pulse technology
US9325340B2 (en) Efficient analog to digital converter
US7629905B2 (en) Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
CN102739252B (zh) 用于时间交织模数转换器的后台校准的系统和方法
US20180267482A1 (en) Time-to-digital converter
US9325341B2 (en) Excess loop delay compensation (ELC) for an analog to digital converter (ADC)
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
US20140184434A1 (en) Analog/digital converter
CN105591651A (zh) 逐次逼近寄存器型模数转换器及其相关方法
KR20150027582A (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
US9438266B1 (en) Calibrated-output analog-to-digital converter apparatus and methods
CN108809310B (zh) 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
CN107070450A (zh) 基于电荷域信号处理的多通道dac相位误差校准电路
CN109889199A (zh) 一种带斩波稳定的σδ型和sar型混合型adc
EP3509220A1 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US9276604B2 (en) Feed forward double-sampling modulator
CN104584438A (zh) 具有速率控制的异步模数转换器
CN103688469B (zh) 使用非均匀量化执行数据转换的方法及装置
TW202145720A (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
CN110995268A (zh) 多阶逐次逼近型n bit模数转换器
CN104604140A (zh) 异步模数转换器
US20140340248A1 (en) Resolution-boosted sigma delta analog-to-digital converter
CN104113337A (zh) 一种流水线模数转换器