TWI572073B - 電阻式隨機存取記憶體及其製造方法 - Google Patents
電阻式隨機存取記憶體及其製造方法 Download PDFInfo
- Publication number
- TWI572073B TWI572073B TW103132631A TW103132631A TWI572073B TW I572073 B TWI572073 B TW I572073B TW 103132631 A TW103132631 A TW 103132631A TW 103132631 A TW103132631 A TW 103132631A TW I572073 B TWI572073 B TW I572073B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- random access
- layer
- resistive random
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 230000015654 memory Effects 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 46
- 239000004020 conductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 7
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 3
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 3
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 3
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005429 filling process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本發明是有關於一種記憶體及其製造方法，且特別是有關於一種電阻式隨機存取記憶體及其製造方法。
由於，非揮發性記憶體具有資料在斷電後也不會消失的優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。目前，業界積極發展的一種非揮發性記憶體元件是電阻式隨機存取記憶體(resistive random access memory，RRAM)，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，因此在未來將可成為個人電腦和電子設備所廣泛採用的非揮發性記憶體元件之一。
為了提升記憶體的密度，目前業界提出一種高密度的垂直排列的三維電阻式隨機存取記憶體(resistive random access memory，RRAM)。然而，目前的三維電阻式隨機存取記憶體通常
需要進行深蝕刻製程與深填孔製程，因此無法直接與先進邏輯製程進行整合。
本發明提供一種電阻式隨機存取記憶體及其製造方法，其可直接與先進邏輯製程進行整合。
本發明提出一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。介電層設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括第一電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻結構設置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方的記憶胞的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼此隔離。內連線結構設置於介電層中且將記憶胞的第一電極進行連接。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，可變電阻結構包括可變電阻層。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，可變電阻層的材料例如是金屬氧化物。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，金屬氧化物例如是氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、氧化鋁、氧化釩、氧化鎢、氧化鋅或氧化鈷。
依照本發明的一實施例所述，在上述之電阻式隨機存取
記憶體中，可變電阻結構更包括絕緣層。絕緣層與可變電阻層堆疊設置。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，絕緣層的材料例如是氧化物。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，第一電極可為內連線結構的一部分。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體中，更包括電晶體。電晶體設置於基底上，且電晶體的端子與內連線結構進行連接。
本發明提出一種電阻式隨機存取記憶體的製造方法，包括下列步驟。在基底上形成介電層。在介電層中形成多個記憶胞，記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括第一電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻結構設置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方的記憶胞的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼此隔離。在介電層中形成內連線結構，內連線結構將記憶胞的第一電極進行連接。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，介電層的形成方法例如是化學氣相沉積法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，第一電極的形成方法例如是金屬鑲嵌法。
依照本發明的一實施例所述，在上述之電阻式隨機存取
記憶體的製造方法中，各個可變電阻結構與各個第二電極的形成方法包括下列步驟。在介電層中形成開口。在開口中形成共形的可變電阻材料層。形成填滿開口的導體材料層。移除開口以外的導體材料層與可變電阻材料層。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，開口的形成方法例如是對介電層進行圖案化製程。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，可變電阻材料層的形成方法例如是化學氣相沉積法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，導體材料層的形成方法例如是電鍍法或物理氣相沉積法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，開口以外的導體材料層與可變電阻材料層的移除方法例如是化學機械研磨法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，各個可變電阻結構的形成方法更包括於形成可變電阻材料層之前或之後，在開口中形成共形的絕緣材料層。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，絕緣材料層的形成方法例如是化學氣相沉積法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，內連線結構的形成方法例如是金屬鑲嵌法。
依照本發明的一實施例所述，在上述之電阻式隨機存取記憶體的製造方法中，更包括於形成介電層之前，在基底上形成電晶體，且電晶體的端子與內連線結構進行連接。
基於上述，在本發明所提出的電阻式隨機存取記憶體及其製造方法中，在垂直相鄰的兩個記憶胞中，位於上方的記憶胞的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼此隔離，且內連線結構將記憶胞的第一電極進行連接。由於電阻式隨機存取記憶體具有上述結構，因此在電阻式隨機存取記憶體的製造過程中不需進行深蝕刻製程與深填孔製程深，因此可直接與先進邏輯製程進行整合。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧電阻式隨機存取記憶體
100‧‧‧基底
102‧‧‧電晶體
104‧‧‧閘極
106‧‧‧閘介電層
108、110‧‧‧摻雜區
112‧‧‧間隙壁
114‧‧‧摻雜延伸區
116、124、132、138、160、166、182‧‧‧介電層
118、120、122、126、128、130、134、162‧‧‧導體層
136、164‧‧‧第一電極
140‧‧‧開口
142‧‧‧絕緣材料層
144‧‧‧可變電阻材料層
146‧‧‧導體材料層
148、168‧‧‧位元線
150、170‧‧‧第二電極
152、172‧‧‧可變電阻層
154、174‧‧‧絕緣層
156、176‧‧‧可變電阻結構
158、178‧‧‧記憶胞
180‧‧‧內連線結構
184‧‧‧源極線
186‧‧‧插塞
圖1所繪示為本發明的一實施例的電阻式隨機存取記憶體的立體圖。
圖2所繪示為沿圖1A中的I-I’剖面線的電晶體的剖面圖。
圖3A至圖3D所繪示為沿圖1中的II-II’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。
圖1所繪示為本發明的一實施例的電阻式隨機存取記憶體的立體圖。在圖1中，為了清楚地進行說明，僅繪示出位於垂直相鄰的兩個記憶胞之間的介電層，且僅繪示出位於第一電極與第二電極之間的可變電阻結構。圖2所繪示為沿圖1A中的I-I’剖面線的電晶體的剖面圖。圖3A至圖3D所繪示為沿圖1中的II-II’剖面線的電阻式隨機存取記憶體的製造流程剖面圖。
首先，請同時參照圖1、圖2與圖3A，可選擇性地在基底100上形成電晶體102。電晶體102例如是金氧半場效電晶體(MOSFET)或雙極接面電晶體(BJT)。
在此實施例中，電晶體102是以金氧半場效電晶體為例進行說明，但本發明並不以此為限。電晶體102包括閘極104、閘介電層106、摻雜區108、110、間隙壁112及摻雜延伸區114。閘介電層106位於閘極104與基底100之間。摻雜區108、110分別位於閘極104兩側的基底100中。在此實施例中，摻雜區108、110可作為電晶體102的端子。舉例來說，摻雜區108可作為源極使用，且摻雜區110可作為汲極使用。間隙壁112位於閘極104兩側的基底100上。摻雜延伸區114位於間隙壁112下方的基底100中，且可作為輕摻雜汲極(LDD)使用。電晶體102中各構件的材料與製造方法為本領域技術人員所周知，故於此不再贅述。
接著，在基底100上形成介電層116。介電層116的材料
例如是氧化矽。介電層116的形成方法例如是化學氣相沉積法。
然後，在介電層116中形成導體層118、120、122，導體層118、120、122分別連接至閘極104與摻雜區108、110。導體層118、120、122的材料例如是鎢、銅或鋁。導體層118、120、122的形成方法可藉由蝕刻製程與沉積製程而形成或採用金屬鑲嵌法而形成。
接下來，在介電層116上形成介電層124。介電層124的材料與形成方法可參照上述關於介電層116的說明。
之後，在介電層124中形成導體層126、128、130，導體層126、128、130分別連接於導體層118、120、122。其中，導體層126可作為字元線使用，且導體層128可作為源極線使用。導體層126、128、130的材料例如是銅、鎢或鋁。導體層126、128、130的形成方法例如是金屬鑲嵌法，如單重金屬鑲嵌法。
再者，在介電層124上形成介電層132。介電層124的材料與形成方法可參照上述關於介電層116的說明。
隨後，在介電層132中形成導體層134與第一電極136，導體層134與第一電極136分別連接於導體層130。導體層134與第一電極136的材料與形成方法可參照上述關於導體層118、120、122的說明。
繼之，請同時參照圖1與圖3B，在介電層132上形成介電層138。介電層138的材料與形成方法可參照上述關於介電層116的說明。
接著，在介電層138中形成開口140。開口140的形成方法例如是對介電層138進行圖案化製程。
然後，可選擇性地在開口140中形成共形的絕緣材料層142。絕緣材料層142的材料例如是氧化物，如氧化矽等。絕緣材料層142的形成方法例如是化學氣相沉積法。
接下來，在絕緣材料層142上形成共形的可變電阻材料層144。可變電阻材料層144的材料例如是金屬氧化物，如氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、氧化鋁、氧化釩、氧化鎢、氧化鋅或氧化鈷。可變電阻材料層144的形成方法例如是化學氣相沉積法。在此實施例中，是以於形成可變電阻材料層144之前先形成絕緣材料層142為例進行說明。在另一實施例中，亦可於形成可變電阻材料層144之後再形成絕緣材料層142。
之後，形成填滿開口140的導體材料層146。導體材料層146的材料例如是銅、鎢或鋁。導體材料層146的形成方法例如是電鍍法或物理氣相沉積法。
再者，請同時參照圖1與圖3C，移除開口140以外的導體材料層146、可變電阻材料層144與絕緣材料層142，而分別形成第二電極150(位元線148的一部分)、可變電阻層152與絕緣層154。開口140以外的導體材料層146、可變電阻材料層144與絕緣材料層142的移除方法例如是化學機械研磨法。其中，圖3C中的第二電極150例如是圖1中的位元線148位於第一電極136上方的部分。可變電阻層152與絕緣層154可形成可變電阻結構
156。當可變電阻結構156中具有絕緣層154時，可使得可變電阻結構156具有二極體的效果，而能夠有效地阻擋漏電流(sneak current)，進而防止誤動作產生。第一電極136、可變電阻結構156與第二電極150可形成記憶胞158。
隨後，在介電層138上形成介電層160。介電層160的材料與形成方法可參照上述關於介電層116的說明。
繼之，在介電層160與介電層138中形成導體層162。導體層162的材料例如是銅、鎢或鋁。導體層162的形成方法例如是金屬鑲嵌法。舉例來說，可採用雙重金屬鑲嵌法而形成或採用多次單重金屬鑲嵌法而形成。導體層162中位於第二電極150上方的部分可作為第一電極164使用。
接著，請同時參照圖1與圖3D，在介電層160上形成介電層166。介電層166的材料與形成方法可參照上述關於介電層116的說明。
然後，在介電層166中形成第二電極170(位元線168的一部分)、可變電阻層172與絕緣層174。其中，圖3D中的第二電極170例如是圖1中的位元線168位於第一電極164上方的部分。可變電阻層172與絕緣層174可形成可變電阻結構176。第一電極164、可變電阻結構176與第二電極170可形成記憶胞178。可變電阻結構176與第二電極170的材料、形成方法及功效可參照上述關於可變電阻結構156與第二電極150的說明。
在垂直相鄰的兩個記憶胞158、178中，位於上方的記憶
胞178的第一電極164與位於下方的記憶胞158的第二電極150設置於相鄰的可變電阻結構176、156之間且彼此隔離。第一電極164與第二電極150可藉由介電層160進行隔離。
此外，導體層122、130、134、162與第一電極136可形成內連線結構180。內連線結構180可將記憶胞158、178的第一電極136、164進行連接。另外，由於電晶體102的摻雜區110與內連線結構180進行連接，藉此可將第一電極136、164電性連接至摻雜區110。
藉由上述製造方法已完成單一電晶體驅動N個電阻式記憶胞(1 Transistor driving n Resistive memory cells，1T-NR)的電阻式隨機存取記憶體10的基本架構。接下來，可重複進行形成記憶胞178的步驟，而在記憶胞178上方堆疊形成其他記憶胞與內連線構件，且更可在基底100上形成多組1T-NR的電阻式隨機存取記憶體10。如此一來，可形成高密集的電阻式隨機存取記憶體陣列。此外，當電阻式隨機存取記憶體陣列具有多組1T-NR的電阻式隨機存取記憶體10時，可將多組1T-NR的電阻式隨機存取記憶體10之間的距離縮到最近，以減少繞線距離，進而將寄生電容值降到最低。
以下，藉由圖1與圖3D來說明本實施例的電阻式隨機存取記憶體10的結構。
請同時參照圖1與圖3D，電阻式隨機存取記憶體10包括基底100、介電層182、多個記憶胞(如，記憶胞158、178)及內
連線結構180。電阻式隨機存取記憶體更可包括電晶體102。電晶體102設置於基底100上，且電晶體102的摻雜區110(端子)與內連線結構180進行連接。在此實施例中，雖然電晶體102是以平面式的電晶體為例進行說明，但本發明並不以此為限。在其他實施例中，電晶體102亦可採用垂直式的電晶體，以更進一步地減少電晶體102所佔用的晶圓面積，進而提升空間利用率。
介電層182設置於基底100上。在此實施例中，介電層182例如是至少由介電層116、124、132、138、160、166所形成，但本發明並不以此為限。
記憶胞158、178垂直相鄰地設置於介電層182中。記憶胞158包括第一電極136、第二電極150與可變電阻結構156。可變電阻結構156包括可變電阻層152，且更可選擇性地包括與可變電阻層152堆疊設置的絕緣層154。記憶胞178包括第一電極164、第二電極170與可變電阻結構176。可變電阻結構176包括可變電阻層172，且更可選擇性地包括與可變電阻層172堆疊設置的絕緣層174。此外，第一電極136、164可為內連線結構180的一部分。
在垂直相鄰的兩個記憶胞158、178中，位於上方的記憶胞178的第一電極164與位於下方的記憶胞158的第二電極150設置於相鄰的可變電阻結構176、156之間且彼此隔離。
內連線結構180設置於介電層182中且將記憶胞158、178的第一電極136、164進行連接。
此外，電阻式隨機存取記憶體10更可選擇性地包括源極
線184。源極線184的材料例如是銅、鎢或鋁。源極線184的形成方法例如是金屬鑲嵌法。源極線184可藉由插塞186電性連接至導體層128。
此外，電阻式隨機存取記憶體10中各構件的材料、設置方式、形成方法與功效已於上述圖3A至圖3D的製造方法中進行詳盡地說明，故於此不再贅述。
基於上述實施例可知，由於電阻式隨機存取記憶體10具有上述結構，因此在電阻式隨機存取記憶體10的製造過程中不需進行深蝕刻製程與深填孔製程深，因此可直接與先進邏輯製程進行整合。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧電阻式隨機存取記憶體
100‧‧‧基底
110‧‧‧摻雜區
116、124、132、138、160、166、182‧‧‧介電層
122、130、134、162‧‧‧導體層
136、164‧‧‧第一電極
150、170‧‧‧第二電極
152、172‧‧‧可變電阻層
154、174‧‧‧絕緣層
156、176‧‧‧可變電阻結構
158、178‧‧‧記憶胞
180‧‧‧內連線結構
Claims (16)
- 一種電阻式隨機存取記憶體，包括：一基底；一介電層，設置於該基底上；多個記憶胞，垂直相鄰地設置於該介電層中，且各該記憶胞包括：一第一電極；一第二電極，設置於該第一電極上；以及一可變電阻結構，設置於該第一電極與該第二電極之間，其中在垂直相鄰的兩個記憶胞中，位於上方的該記憶胞的該第一電極與位於下方的該記憶胞的該第二電極設置於相鄰的該些可變電阻結構之間且彼此隔離，以及位於上方的該記憶胞的該第一電極與位於下方的該記憶胞的該第二電極之間不設置有導體層；以及一內連線結構，設置於該介電層中且將該些記憶胞的該些第一電極進行連接，其中該可變電阻結構包括一可變電阻層，該可變電阻層的材料包括一金屬氧化物，以及該可變電阻結構更包括一絕緣層，與該可變電阻層堆疊設置。
- 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該金屬氧化物包括氧化鉿、氧化鎂、氧化鎳、氧化鈮、氧化鈦、 氧化鋁、氧化釩、氧化鎢、氧化鋅或氧化鈷。
- 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該絕緣層的材料包括氧化物。
- 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該些第一電極為該內連線結構的一部分。
- 如申請專利範圍第1項所述的電阻式隨機存取記憶體，更包括一電晶體，設置於該基底上，且該電晶體的一端子與該內連線結構進行連接。
- 一種電阻式隨機存取記憶體的製造方法，包括：在一基底上形成一介電層；在該介電層中形成多個記憶胞，該些記憶胞垂直相鄰地設置於該介電層中，且各該記憶胞包括：一第一電極；一第二電極，設置於該第一電極上；以及一可變電阻結構，設置於該第一電極與該第二電極之間，其中在垂直相鄰的兩個記憶胞中，位於上方的該記憶胞的該第一電極與位於下方的該記憶胞的該第二電極設置於相鄰的該些可變電阻結構之間且彼此隔離；以及在該介電層中形成一內連線結構，該內連線結構將該些記憶胞的該些第一電極進行連接，其中各該可變電阻結構與各該第二電極的形成方法包括： 在該介電層中形成一開口；在該開口中形成共形的一可變電阻材料層；形成填滿該開口的一導體材料層；以及移除該開口以外的該導體材料層與該可變電阻材料層。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該介電層的形成方法包括化學氣相沉積法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該些第一電極的形成方法包括金屬鑲嵌法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該開口的形成方法包括對該介電層進行圖案化製程。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該可變電阻材料層的形成方法包括化學氣相沉積法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該導體材料層的形成方法包括電鍍法或物理氣相沉積法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該開口以外的該導體材料層與該可變電阻材料層的移除方法包括化學機械研磨法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中各該可變電阻結構的形成方法更包括於形成該可變電阻材料層之前或之後，在該開口中形成共形的一絕緣材料層。
- 如申請專利範圍第13項所述的電阻式隨機存取記憶體的製造方法，其中該絕緣材料層的形成方法包括化學氣相沉積法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，其中該內連線結構的形成方法包括金屬鑲嵌法。
- 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法，更包括於形成該介電層之前，在該基底上形成一電晶體，且該電晶體的一端子與該內連線結構進行連接。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103132631A TWI572073B (zh) | 2014-09-22 | 2014-09-22 | 電阻式隨機存取記憶體及其製造方法 |
| CN201410519579.2A CN105529398B (zh) | 2014-09-22 | 2014-09-30 | 电阻式随机存取存储器及其制造方法 |
| US14/562,778 US9318703B2 (en) | 2014-09-22 | 2014-12-08 | Resistive random access memory and method for manufacturing the same |
| US15/064,610 US9478741B2 (en) | 2014-09-22 | 2016-03-09 | Resistive random access memory and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103132631A TWI572073B (zh) | 2014-09-22 | 2014-09-22 | 電阻式隨機存取記憶體及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201613151A TW201613151A (en) | 2016-04-01 |
| TWI572073B true TWI572073B (zh) | 2017-02-21 |
Family
ID=55526562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103132631A TWI572073B (zh) | 2014-09-22 | 2014-09-22 | 電阻式隨機存取記憶體及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9318703B2 (zh) |
| CN (1) | CN105529398B (zh) |
| TW (1) | TWI572073B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI572073B (zh) * | 2014-09-22 | 2017-02-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| US10184189B2 (en) | 2016-07-18 | 2019-01-22 | ECSI Fibrotools, Inc. | Apparatus and method of contact electroplating of isolated structures |
| WO2018022027A1 (en) * | 2016-07-26 | 2018-02-01 | Intel Corporation | Array interconnects for rram devices and methods of fabrication |
| US10879311B2 (en) | 2019-02-08 | 2020-12-29 | International Business Machines Corporation | Vertical transport Fin field effect transistors combined with resistive memory structures |
| CN112635661B (zh) * | 2019-10-09 | 2023-08-01 | 联华电子股份有限公司 | 多位可变电阻式存储器单元及其形成方法 |
| US11164907B2 (en) | 2020-03-11 | 2021-11-02 | International Business Machines Corporation | Resistive random access memory integrated with stacked vertical transistors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200305166A (en) * | 2002-04-09 | 2003-10-16 | Hewlett Packard Co | Multiple logical bits per memory cell in a memory device |
| TW200514094A (en) * | 2002-05-16 | 2005-04-16 | Micron Technology Inc | Stacked 1t-nmemory cell structure |
| TW200739881A (en) * | 2005-12-12 | 2007-10-16 | Hitachi Global Storage Tech Nl | Unipolar resistance random access memory(RRAM) device and vertically stacked architecture |
| TW200941640A (en) * | 2008-01-16 | 2009-10-01 | Micron Technology Inc | 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same |
| US20100259960A1 (en) * | 2009-04-08 | 2010-10-14 | George Samachisa | Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531371B2 (en) | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| US6795334B2 (en) * | 2001-12-21 | 2004-09-21 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| US6870755B2 (en) | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
| US7067865B2 (en) | 2003-06-06 | 2006-06-27 | Macronix International Co., Ltd. | High density chalcogenide memory cells |
| KR100576369B1 (ko) | 2004-11-23 | 2006-05-03 | 삼성전자주식회사 | 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법 |
| KR20110032252A (ko) | 2009-09-22 | 2011-03-30 | 삼성전자주식회사 | 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자 |
| US9013911B2 (en) | 2011-06-23 | 2015-04-21 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
| US8617952B2 (en) | 2010-09-28 | 2013-12-31 | Seagate Technology Llc | Vertical transistor with hardening implatation |
| US9276041B2 (en) | 2012-03-19 | 2016-03-01 | Globalfoundries Singapore Pte Ltd | Three dimensional RRAM device, and methods of making same |
| US8674332B2 (en) | 2012-04-12 | 2014-03-18 | Globalfoundries Singapore Pte Ltd | RRAM device with an embedded selector structure and methods of making same |
| US9349953B2 (en) * | 2013-03-15 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| TWI572073B (zh) * | 2014-09-22 | 2017-02-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
-
2014
- 2014-09-22 TW TW103132631A patent/TWI572073B/zh active
- 2014-09-30 CN CN201410519579.2A patent/CN105529398B/zh active Active
- 2014-12-08 US US14/562,778 patent/US9318703B2/en active Active
-
2016
- 2016-03-09 US US15/064,610 patent/US9478741B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200305166A (en) * | 2002-04-09 | 2003-10-16 | Hewlett Packard Co | Multiple logical bits per memory cell in a memory device |
| TW200514094A (en) * | 2002-05-16 | 2005-04-16 | Micron Technology Inc | Stacked 1t-nmemory cell structure |
| TW200739881A (en) * | 2005-12-12 | 2007-10-16 | Hitachi Global Storage Tech Nl | Unipolar resistance random access memory(RRAM) device and vertically stacked architecture |
| TW200941640A (en) * | 2008-01-16 | 2009-10-01 | Micron Technology Inc | 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same |
| US20100259960A1 (en) * | 2009-04-08 | 2010-10-14 | George Samachisa | Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160087205A1 (en) | 2016-03-24 |
| US9478741B2 (en) | 2016-10-25 |
| CN105529398A (zh) | 2016-04-27 |
| US20160190444A1 (en) | 2016-06-30 |
| CN105529398B (zh) | 2018-11-02 |
| TW201613151A (en) | 2016-04-01 |
| US9318703B2 (en) | 2016-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137862B (zh) | 存储器装置及其制造方法 | |
| CN104900804B (zh) | 具有导电蚀刻停止层的rram单元结构 | |
| TWI572073B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| KR102212808B1 (ko) | 감소된 라인 부하를 위한 메모리 레이아웃 | |
| CN108538845A (zh) | 包括应力消除区域的半导体存储器件 | |
| TWI555246B (zh) | 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法 | |
| US20150295011A1 (en) | Compact Three-Dimensional Memory | |
| TWI559585B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| US8779405B2 (en) | Field focusing features in a ReRAM cell | |
| US9812641B2 (en) | Non-volatile memory device and methods for fabricating the same | |
| JP2009283681A (ja) | 不揮発性記憶装置及びその製造方法 | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| TWI559586B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| TWI603512B (zh) | 電阻式隨機存取記憶體結構 | |
| TWI572074B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| TWI580086B (zh) | 記憶體裝置及其製造方法 | |
| CN117835699A (zh) | 电阻式存储器装置以及其制作方法 | |
| TW201712834A (zh) | 具形成於位元線下共用導體之具可程式組抗元件記憶體裝置 | |
| TW202236279A (zh) | 半導體記憶體元件及其製作方法 | |
| CN103633096B (zh) | 改善位线电容的半导体结构 | |
| TW202537376A (zh) | 半導體裝置 | |
| TWI539587B (zh) | 電阻式記憶元件及其操作方法 | |
| CN104425498A (zh) | 存储装置及其制造方法 | |
| CN104659204A (zh) | 电阻式存储元件及其操作方法 |