TWI571682B

TWI571682B - 顯示裝置

Info

Publication number: TWI571682B
Application number: TW103137140A
Authority: TW
Inventors: 陳宏昆; 張鴻光; 高毓謙; 宋立偉; 李芳錦; 周協利
Original assignee: 群創光電股份有限公司
Priority date: 2014-03-14
Filing date: 2014-10-28
Publication date: 2017-02-21
Also published as: TW201535028A

Description

顯示裝置

本發明係有關於顯示裝置，且特別係有關於一種具有間隔牆之顯示裝置。

隨著數位科技的發展，顯示裝置已被廣泛地應用在日常生活的各個層面中，例如其已廣泛應用於電視、筆記本、電腦、行動電話、智慧型手機等現代化資訊設備，且不斷朝著輕、薄、短小及時尚化方向發展。

顯示裝置一般包括顯示畫素區和非顯示區，且設於非顯示區之框膠必須與顯示畫素區間隔一定的距離，以防框膠接觸顯示畫素區之液晶材料造成顯示裝置之缺陷。然而，上述距離限制了顯示裝置之非顯示區之窄化，使顯示裝置無法更進一步輕、薄、短小。

因此，業界亟須一種可更進一步窄化非顯示區之顯示裝置。

本發明提供一種顯示裝置，包括：第一基板，包括顯示畫素區；第二基板，與第一基板相對設置；框膠(sealant)，設於第一基板與第二基板之間，且位於顯示畫素區外側；及間隔牆(photo spacer wall)，設於第一基板與第二基板之間且位於顯示畫素區及框膠之間，其中間隔牆之第一側係靠近顯示畫素區，間隔牆之第二側係靠近框膠，且第一側之高度大於第二側之高度。

為讓本發明之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧顯示裝置

101‧‧‧第一基板

102‧‧‧基板

103‧‧‧第二基板

104‧‧‧顯示畫素區

105‧‧‧非顯示區

106‧‧‧驅動單元

107‧‧‧閘極驅動電路

108‧‧‧走線區

108a‧‧‧第一線路區

108b‧‧‧第二線路區

109‧‧‧測試墊

110‧‧‧線路/訊號線組

110A‧‧‧線路

110B‧‧‧線路

110C‧‧‧第一區塊線路

110D‧‧‧第二區塊線路

111‧‧‧閘極訊號輸出接點

112‧‧‧第一導線

113A‧‧‧區域

113B‧‧‧區域

114‧‧‧第二導線

115‧‧‧外部接腳連接區

116‧‧‧第一導電圈

118‧‧‧第二導電圈

120‧‧‧框膠

122‧‧‧外圍邊界

124‧‧‧預定切割道

126‧‧‧第一透明基板

128‧‧‧遮光層

130‧‧‧彩色濾光層

130A‧‧‧彩色濾光層

130B‧‧‧彩色濾光層

130C‧‧‧彩色濾光層

130D‧‧‧第一彩色濾光層

130E‧‧‧第二彩色濾光層

132‧‧‧平坦層

134‧‧‧第二透明基板

136‧‧‧絕緣層

138‧‧‧液晶材料

140‧‧‧間隔牆

142‧‧‧主間隔物

144‧‧‧轉角區

146‧‧‧長條區

148‧‧‧第一配向層

150‧‧‧第二配向層

202‧‧‧第一導電區塊

204‧‧‧第二導電區塊

205‧‧‧第一貫孔

206‧‧‧介電層

206A‧‧‧介電層

206B‧‧‧介電層

207‧‧‧第二貫孔

208‧‧‧保護層

209‧‧‧第三貫孔

210‧‧‧導電層

210‧‧‧第四貫孔

211‧‧‧連接層

212‧‧‧平坦層

213‧‧‧第五貫孔

300‧‧‧第一區

300A‧‧‧區塊

300B‧‧‧區塊

300Aa‧‧‧子區塊

300Ab‧‧‧子區塊

302‧‧‧第二區

302A‧‧‧區塊

302B‧‧‧區塊

304‧‧‧主間隙

306‧‧‧第一間隙

308‧‧‧區塊內間隙

310‧‧‧線路內間隙

312‧‧‧第二間隙

V1‧‧‧導孔

V2‧‧‧導孔

V3‧‧‧導孔

M‧‧‧導電層

M1‧‧‧第一導電層

M2‧‧‧第二導電層

Da‧‧‧距離

Dc‧‧‧距離

D1‧‧‧距離

D2‧‧‧距離

D3‧‧‧距離

D4‧‧‧距離

D5‧‧‧距離

D6‧‧‧距離

D7‧‧‧距離

D8‧‧‧距離

W‧‧‧寬度

W1‧‧‧第一導線之線寬

W2‧‧‧第二導線之線寬

W3‧‧‧第一導線及第二導線重疊的寬度

W4‧‧‧寬度

W5‧‧‧寬度

W6‧‧‧寬度

W7‧‧‧寬度

W8‧‧‧寬度

W9‧‧‧寬度

X‧‧‧第一軸

Y‧‧‧第二軸

G1‧‧‧第一間隙

G2‧‧‧第二間隙

S1‧‧‧第一側

S2‧‧‧第二側

S3‧‧‧交界

H1‧‧‧高度

H2‧‧‧高度

H3‧‧‧高度

H4‧‧‧高度

H5‧‧‧高度

H6‧‧‧距離

H7‧‧‧距離

H8‧‧‧高度

H9‧‧‧距離

H10‧‧‧距離

T1‧‧‧厚度

T2‧‧‧厚度

T3‧‧‧厚度

T4‧‧‧厚度

L‧‧‧長度

L1‧‧‧第一導電區塊之長度

L2‧‧‧第二導電區塊之長度

3-3‧‧‧線段

A-A’‧‧‧切線

B-B’‧‧‧切線

C-C’‧‧‧切線

1B-1B‧‧‧線段

第1A圖係本發明實施例之上視圖。

第1B圖係沿著第1A圖之線段1B-1B所繪製之剖面圖。

第2圖係本發明另一實施例之上視圖。

第3圖係本發明另一實施例之剖面圖。

第4圖係本發明另一實施例之剖面圖。

第5圖係本發明另一實施例之剖面圖。

第6A圖係本發明實施例之顯示裝置之上視圖。

第6B圖係第6A圖之顯示裝置之部分放大圖。

第7圖係本發明實施例之測試墊之上視圖。

第8A-8B圖係第7圖之測試墊沿著線段3-3之剖面圖。

第9圖係本發明另一實施例之測試墊之上視圖。

第10圖係本發明另一實施例之測試墊之上視圖。

第11圖係本發明另一實施例之測試墊之上視圖。

第12圖係本發明另一實施例之測試墊之上視圖。

第13圖係本發明一實施例所述之顯示裝置的上視圖。

第14A圖係顯示第13圖所述之顯示裝置沿切線A-A’的剖面結構示意圖。

第14B及14C圖係本發明其他實施例所述之顯示裝置沿切線A-A’的剖面結構示意圖。

第15圖係本發明另一實施例所述之顯示裝置的上視圖。

第16A圖係顯示第15圖所述之顯示裝置沿切線B-B’的剖面結構示意圖。

第16B及16C圖係本發明其他實施例所述之顯示裝置其沿切線B-B’的剖面結構示意圖。

第17圖係本發明又一實施例所述之顯示裝置的上視圖。

第18圖係顯示第17圖所述之顯示裝置沿切線C-C’的剖面結構示意圖。

第19及20圖係本發明其他實施例所述之顯示裝置母板的上視圖。

以下針對本發明之顯示裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本發明。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

必需了解的是，為特別描述或圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板上，或指其它層或基板之間夾設其它層。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。

本發明實施例係利用一設於顯示畫素區及框膠之間的間隔牆(photo spacer wall)以防止框膠接觸顯示畫素區之液晶材料，使框膠與顯示畫素區之間的距離可更進一步的縮短以窄化顯示裝置之非顯示區。

首先，參見第1A圖及第1B圖。第1A圖係本發明實施例之上視圖，而第1B圖係沿著第1A圖之線段1B-1B所繪製之剖面圖。如第1A圖所示，顯示裝置100包括第一基板101以及與此第一基板101相對設置第二基板103。此外，如第1A圖及第1B圖所示，此顯示裝置100包括顯示畫素區104及相鄰顯示畫素區之非顯示區105。易言之，上述第一基板101以及第二基板103皆可分為顯示畫素區104及相鄰顯示畫素區之非顯示區105。此外，此非顯示區105包括一外部接腳壓合區(Out Lead Bonding，OLB)115，如第1A圖所示。

上述顯示裝置100可為液晶顯示器，例如為薄膜電晶體液晶顯示器。或者，此液晶顯示器可為扭轉向列(Twisted Nematic,TN)型液晶顯示器、超扭轉向列(Super Twisted Nematic,STN)型液晶顯示器、雙層超扭轉向列(Double layer Super Twisted Nematic,DSTN)型液晶顯示器、垂直配向(Vertical Alignment,VA)型液晶顯示器、水平電場效應(In-Plane Switching,IPS)型液晶顯示器、膽固醇(Cholesteric)型液晶顯示器、藍相(Blue Phase)型液晶顯示器或其它任何適合之液晶顯示器。

參見第1B圖，上述第一基板101包括一第一透明基板 126、設於此第一透明基板126上之遮光層128、以及設於此遮光層128之彩色濾光層130。此外，第一基板101可更包括覆蓋此彩色濾光層130以及部分遮光層128之平坦層132。

上述第一透明基板126例如可為玻璃基板、陶瓷基板、塑膠基板或其它任何適合之透明基板。而上述遮光層128係用以遮蔽非顯示區105以及顯示畫素區104中的畫素以外之元件。此外，遮光層128之材料可為黑色光阻、黑色印刷油墨、黑色樹脂或其它任何適合之遮光材料與顏色。而上述彩色濾光層130可包括設於顯示畫素區104之彩色濾光層130A、130B及130C以及設於非顯示區105之彩色濾光層130D。且此彩色濾光層130A、130B及130C可各自獨立地為紅色彩色濾光層、綠色彩色濾光層、藍色彩色濾光層、或其它任何適合之彩色濾光層。此外，上述平坦層132之材料可為有機矽氧化合物、光阻，或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構。

繼續參見第1B圖，上述第二基板103包括一第二透明基板134，其材料可同上述第一透明基板126之材料，且第一透明基板126與第二透明基板134之材料可以相同或不同。此外，此第二透明基板134之中或之上設有用以控制畫素之電晶體(未繪示)，例如設有薄膜電晶體。第二基板103可更包括覆蓋第二透明基板134以及上述電晶體之絕緣層136。此絕緣層136係用以將第二基板103與設於第一基板101及第二基板103之間的元件電性絕緣。此絕緣層136之材料可為氧化矽、氮化矽、氮氧化矽、上述之組合、或其它任何適合之材料。

繼續參見第1A圖及第1B圖，顯示裝置100更包括設於第一基板101與第二基板103之間的框膠120(sealant)以及液晶材料138。此框膠120係用以密封住第一基板101與第二基板103之間的液晶材料138。此框膠120可為絕緣之透明樹脂或其它任何適合之框膠材料，而此液晶材料138可為向列型液晶(nematic)、層列型液晶(smectic)、膽固醇液晶(cholesteric)、藍相液晶(Blue phase)或其它任何適合之液晶材料。

如第1A圖及第1B圖所示，此框膠120係位於顯示畫素區104外側，易言之，此框膠120係位於非顯示區105中。在一些實施例中，框膠120可圍繞顯示畫素區104。此外，框膠120之寬度W4為約200μm至900μm，例如為約500μm至800μm。應注意的是，若框膠120之寬度W4太大，例如大於約900μm，則顯示裝置100之非顯示區105會過寬，無法使顯示裝置100更為輕、薄、短小。然而，若框膠120之寬度W4太小，例如小於約200μm，則部分框膠120有可能會破裂而無法有效密封住液晶材料138。

繼續參見第1A圖及第1B圖，顯示裝置100更包括設於第一基板101與第二基板103之間的間隔牆140(photo spacer wall)，且此間隔牆140係位於顯示畫素區104及框膠120之間，以進一步防止框膠120接觸顯示畫素區104之液晶材料138。此外，間隔牆140具有靠近顯示畫素區104之第一側S1以及靠近框膠120之第二側S2，且此第一側S1之高度H1大於第二側S2之高度H2。例如，在圖示中，間隔牆140的高度由S1側(靠近顯示區104側)的H1逐漸往S2側(靠近框膠120側)降低至H2。應注意的是，雖然在第1A圖及第1B圖所示之實施例中，間隔牆140係位於第一基板101之平坦層132上，然而，在其它實施例中，間隔牆140亦可位於第二基板103上，此部分將於後文詳細說明。此外，雖然在第1A圖所示之實施例中，間隔牆140係完全環繞顯示畫素區104。然而，技藝人士應可知間隔牆140不僅一圈亦可為多圈，或是僅部分環繞顯示畫素區104，因此，本發明之保護範圍並不侷限於第1A圖所示之實施例。

此外，間隔牆140之材料可包括光阻，例如正光阻或負光阻。間隔牆140可藉由微影或微影蝕刻製程形成。在一實施例中，上述微影製程包括光阻圖案化，此光阻圖案化更包括光阻塗佈、軟烤、光罩對準、曝光圖案、後曝烤(post-exposure baking)、光阻顯影及硬烤等製程步驟。而上述蝕刻步驟可包括反應離子蝕刻(reactive ion etch，RIE)、電漿蝕刻或其它合適的蝕刻步驟。

繼續參見第1B圖，間隔牆140(或後續設於間隔牆140 之頂面上的第一配向層148)並未直接接觸第二基板103，故間隔牆140(或後續設於間隔牆140之頂面上的第一配向層148)與第二基板103間具有一第一間隙G1，且此第一間隙G1之高度H5可為約0.1μm至1.5μm，例如為約0.3μm至0.8μm。第一間隙G1之高度H5係定義為第二配向層150至間隔牆140之頂面(或後續設於間隔牆140之頂面上的第一配向層148)的最大距離H6及最小距離H7之平均值(亦即H5=(H6+H7)/2)。此外，框膠120可直接接觸間隔牆140，且部分框膠120更可自第二側S2向第一側S1延伸之一距離D8，此距離D8可為間隔牆140之寬度W5的約20%-90%，例如約40%-70%。應注意的是，若距離D8過大，例如大於約間隔牆140之寬度W5的90%，則會使框膠120接觸污染顯示畫素區104之液晶材料138而造成缺陷之機率增加，使製程良率下降。此外，若第一間隙G1之高度H5過大，例如大於約1.5μm，則間隔牆140無法有效防止框膠120經由第一間隙G1延伸進入顯示畫素區104，且間隔牆140與後續之主間隔物142之高度差會過大或使框膠120接觸而污染顯示畫素區104內之液晶材料138，會使顯示裝置100產生框形顯像不均(frame mura)等顯像不均之問題。然而，若第一間隙G1之高度H5過小，例如小於約0.1μm，則間隔牆140之頂面會過於靠近第二基板103，使延伸進入第一間隙G1之框膠120可能會將第二基板103推離第一基板101，會使顯示裝置100產生間隙顯像不均(gap mura)等顯像之問題，造成製程良率下降。

由於上述間隔牆140可防止框膠120接觸顯示畫素區 104之液晶材料138，故框膠120與顯示畫素區104之間的距離可更進一步的縮短以窄化顯示裝置100之非顯示區105，使顯示裝置100更為輕、薄、短小。此外，由於框膠120之第一側S1之高度H1大於第二側S2之高度H2，故即使框膠120如前文所述延伸進入間隔牆140與第二基板103之間的第一間隙G1，較高的第二側S2之高度H2亦可防止框膠120經由第一間隙G1延伸進入顯示畫素區104，故可進一步防止框膠120接觸顯示畫素區104之液晶材料138造成顯示裝置100之缺陷。如第1B圖所示，在不考慮框膠120延伸入第一間隙G1的情況下，上述框膠120與顯示畫素區104之間的距離係為間隔牆140之寬度W5、後續位於間隔牆140之兩側S1、S2之第一配向層148的厚度T1及間隔牆140之第一側S1至顯示畫素區104之距離D7加總所得之總距離(亦即W5+2xT1+D7)。

上述間隔牆140之第一側S1的高度H1與第二側S2的高度H2的差值可為約0.01μm至0.3μm，例如為約0.05μm至0.1μm。應注意的是，若第一側S1與第二側S2之差值太大，例如大於約0.3μm，則表示第二側S2的高度H2會過低，會使間隔牆140無法有效防止框膠120接觸顯示畫素區104之液晶材料138。然而，若第一側S1與第二側S2之差值太小，例如小於約0.01μm，則間隔牆140無法有效利用第一側S1與第二側S2之高度差來防止框膠120經由第一間隙G1延伸進入顯示畫素區104。

繼續參見第1B圖，間隔牆140之寬度W5為約10μm至200μm，例如為約60μm至110μm。應注意的是，若間隔牆140之寬度W5太寬，例如寬於約200μm，則顯示裝置100之非顯示區105會過寬，無法使顯示裝置100更為輕、薄、短小。然而，若間隔牆140之寬度W5太窄，例如窄於約10μm，則間隔牆140無法有效防止框膠120接觸顯示畫素區104之液晶材料138。

此外，間隔牆140之第一側S1至顯示畫素區104之距離D7為20μm至200μm，例如為約50μm至100μm。應注意的是，若此距離D7過寬，例如寬於約200μm，則顯示裝置100之非顯示區105會過寬，無法使顯示裝置100更為輕、薄、短小。然而，若此距離D7過短，例如小於約20μm，則會使框膠120接觸顯示畫素區104之液晶材料138而造成缺陷之機率增加，使製程良率下降。

此外，間隔牆140之高度H3可藉由改變間隔牆140之第一側S1至顯示畫素區104之距離D7來調整。詳細而言，若距離D7越小，則間隔牆140之流平效應(reflow effect)越小，可允許間隔牆140有較高之高度。反之，若距離D7越大，則間隔牆140之流平效應越大，可允許間隔牆140有較低之高度。因此，可藉由調整距離D7來使主間隔物142與間隔牆140之高度差(亦即H4-H3)介於後文所述之較佳的範圍中(亦即約0.1μm至1.5μm)。

繼續參見第1B圖，顯示裝置100更包括位於第一基板 101與第二基板103之間的主間隔物142(main photo spacer)，且此主間隔物142係設於顯示畫素區104內。主間隔物142可與間隔牆140在同一道微影或微影蝕刻製程定義而成，然而，主間隔物142亦可藉由另一道微影或微影蝕刻製程形成。

此外，此主間隔物142之高度H4高於間隔牆140之高度H3。在上述中，間隔牆140之高度H3係定義為間隔牆140之第一側S1的高度H1與第二側S2的高度H2之平均值(亦即H3=(H1+H2)/2)。在一些實施例中，主間隔物142之高度H4高於間隔牆140之高度H3約0.1μm至1.5μm，例如為約0.3μm至0.8μm。應注意的是，若主間隔物142與間隔牆140之高度差過大，例如大於約1.5μm，則顯示裝置100會產生框形顯像不均(frame mura)等顯像不均之問題。然而，若主間隔物142與間隔牆140之高度差過小，例如小於約0.1μm，則間隔牆140之頂面會過於靠近第二基板103，使延伸進入第一間隙G1之框膠120可能會將第二基板103推離第一基板101，會使顯示裝置100產生間隙顯像不均(gap mura)等顯像之問題，造成製程良率下降。

接著回到第1A圖，間隔牆140包括轉角區144以及長條區146，且轉角區144之寬度W6與長條區146之寬度W7不同。例如，在第1A圖所示之實施例中，轉角區144之寬度W6大於長條區146之寬度W7。

然而，轉角區之寬度亦可小於長條區之寬度。例如，第2圖繪示本發明之另一實施例，與前述第1A-4圖所示之實施例的差異主要在於轉角區144之寬度W6小於長條區146之寬度W7。此外，此技術領域中具有通常知識者可知轉角區之寬度亦可等於長條區之寬度，故本發明之保護範圍並不侷限於第1A、1B及2圖所示之實施例。應注意的是，後文中與前文相同或相似的元件或膜層將以相同或相似之標號表示，其材料、製造方法與功能皆與前文所述相同或相似，故此部分在後文中將不再贅述。

接著回到第1B圖，顯示裝置100可更包括設於平坦層132上且覆蓋間隔牆140及主間隔物142之第一配向層148，以及設於絕緣層136上之第二配向層150。此第一配向層148及第二配向層150係為用來誘導液晶分子定向排列的薄層，其材料可為聚亞醯胺(polyimide)或其它任何適合之配向層材料。此外，設於主間隔物142之頂面上的第一配向層148可直接接觸第二配向層150。此第一配向層148之厚度可為約300埃至1000埃，例如為約400埃至700埃，且此第一配向層148位於平坦層132上之厚度T1大於或等於第一配向層148位於間隔牆140上之厚度T2。

繼續參見第1B圖，如前文所述，第一基板101之彩色濾光層130可包括設於非顯示區105之第一彩色濾光層130D，且此第一彩色濾光層130D係對應於間隔牆140下方設置。此外，如第1B圖所示，第一彩色濾光層130D之寬度W8大於間隔牆140之寬度W5。然而，應注意的是，第一彩色濾光層之寬度亦可小於間隔牆之寬度。例如，在第3圖所示之另一實施例中，第一彩色濾光層130D之寬度W8小於間隔牆140之寬度W5。此外，此技術領域中具有通常知識者可知第一彩色濾光層之寬度亦可等於間隔牆之寬度，故本發明之保護範圍並不侷限於第1A、1B、2及3圖所示之實施例。

間隔牆140之高度H3可藉由改變對應其下方設置之第一彩色濾光層130D之寬度W8來調整。詳細而言，若第一彩色濾光層130D之寬度W8越小，則間隔牆140之流平效應(reflow effect)越大，可允許間隔牆140有較低之高度。反之，若第一彩色濾光層130D之寬度W8越大，則間隔牆140之流平效應越小，可允許間隔牆140有較高之高度。因此，可藉由調整第一彩色濾光層130D之寬度W8來使主間隔物142與間隔牆140之高度差(亦即 H4-H3)介於前述較佳的範圍中(亦即約0.1μm至1.5μm)。

此外，參見第4圖，該圖係本發明另一實施例之剖面圖。與前述第1A-3圖所示之實施例的差異主要在於第一基板101之彩色濾光層130更包括對應於間隔牆140下方第二彩色濾光層130E，第二彩色濾光層130E與第一彩色濾光層130D相異，且第一彩色濾光層130D與第二彩色濾光層130E之交界S3對應於間隔牆140下方。然而，應注意的是，第一彩色濾光層130D與第二彩色濾光層130E之交界S3亦可對應於間隔牆140之第一側S1或此第一側S1以外之區域，本發明之保護範圍並不侷限於第4圖所示之實施例。此外，與第一彩色濾光層130D相似，間隔牆140之高度H3可藉由改變對應其下方設置之第二彩色濾光層130E之寬度W9來調整。

第5圖繪示本發明之另一實施例，與前述第1A-4圖所示之實施例的差異主要在於間隔牆140係位於第二基板103之絕緣層136上，而非如前述第1A-4圖所示之實施例位於第一基板101之平坦層132上。此外，如第5圖所示，顯示裝置100可更包括設於絕緣層136上且覆蓋間隔牆140之第二配向層150，此第二配向層150之材料同前述第一配向層148之材料，且設於主間隔物142之頂面上的第二配向層150可直接接觸第一配向層148。此外，此第二配向層150位於絕緣層136上之厚度T3大於或等於第二配向層150位於間隔牆140上之厚度T4。

此外，間隔牆140(或設於間隔牆140之頂面上的第二配向層150)並未直接接觸第一基板101，故間隔牆140與第一基板101間具有第二間隙G2，且此第二間隙G2之高度H8為 0.1μm至1.5μm，例如為約0.3μm至0.8μm。第二間隙G2之高度H8係定義為第一配向層148至間隔牆140之頂面(或設於間隔牆140之頂面上的第二配向層150)的最大距離H9及最小距離H10之平均值(亦即H8=(H9+H10)/2)。應注意的是，若第二間隙G2之高度H8過大，例如大於約1.5μm，則間隔牆140無法有效防止框膠120經由第二間隙G2延伸進入顯示畫素區104，且間隔牆140與主間隔物142之高度差會過大，會使顯示裝置100產框形顯像不均(frame mura)等顯像不均之問題。然而，若第二間隙G2之高度H8過小，例如小於約0.1μm，則間隔牆140之頂面會過於靠近第一基板101，使延伸進入第二間隙G2之框膠120可能會將第一基板101推離第二基板103，會使顯示裝置100產生間隙顯像不均(gap mura)等顯像之問題，造成製程良率下降。

綜上所述，由於本發明之間隔牆可防止框膠接觸顯示畫素區之液晶材料，故框膠與顯示畫素區之間的距離可更進一步的縮短以窄化顯示裝置之非顯示區，使顯示裝置更為輕、薄、短小。此外，由於間隔牆靠近顯示區的一側高度相對較高，故即使框膠延伸進入間隔牆仍無法進入顯示畫素區，故可進一步防止框膠接觸液晶材料造成顯示裝置之缺陷。

此外，本發明實施例係利用改變顯示裝置中線路之配置，以縮小此線路於積體電路中所佔據的面積。此外，本發明實施例亦使用一圖案化測試墊以提昇此顯示裝置之製程可靠度及製程良率。

首先，發明人已知之一種顯示裝置包括閘極驅動電路、驅動單元、測試墊及線路。此驅動單元包括閘極訊號輸出接點(Output Bump)，且此閘極訊號輸出接點藉由線路電性連接至閘極驅動電路，並藉由另一線路電性連接至測試墊。由此可知，上述兩線路分別佔據了驅動單元中之兩區域(對應第6B圖之區域113A與區域113B)。而當面板解析度提高造成晶片(例如驅動單元)所需的訊號輸出接點增加時，會壓縮到面板上原本用以形成線路的面積，亦引發線路經過晶片下方時，晶片下方可容納線路空間不足的問題。

因此，為了縮小線路所佔據的面積，本發明提出另一種顯示裝置中線路的配置方式。參見第6A圖，該圖係本發明實施例之顯示裝置之上視圖。如第6A圖所示，顯示裝置100包括顯示區104以及相鄰此顯示區104之非顯示區105，其中顯示區104係指顯示裝置100中設有包括電晶體之畫素顯示的區域，而此電晶體例如可為薄膜電晶體。因此，顯示區104亦可稱為顯示畫素區104。而非顯示區105即為顯示裝置中除顯示區104外之其它區域。在此實施例中，非顯示區105係包圍顯示區104，且其中包括位於顯示區104兩側之閘極驅動電路(Gate Driver on Panel，GOP)107、與位於外部接腳連接區(Out Lead Bonding，OLB)115中的驅動單元106以及測試墊109。此外，非顯示區105中更包括線路110，且部分線路110係設於上述外部接腳連接區115中。於其他實施例中，閘極驅動電路107可僅位於顯示區104之單側。

此顯示裝置100可為液晶顯示器，例如為薄膜電晶體液晶顯示器。此驅動單元106可用以提供源極訊號至顯示區104之畫素(未繪示)，或提供閘極訊號至閘極驅動電路107。而閘極驅動電路107係用以提供掃描脈衝訊號至顯示區104之畫素，並配合上述源極訊號一同控制設於顯示區104內之各個畫素(未繪示)進而令顯示裝置100顯示畫面。此閘極驅動電路107例如可為面板上閘極驅動電路(Gate on Panel，GOP)或其他任何適合之閘極驅動電路。

此外，此驅動單元106係經由測試墊109電性連接至閘極驅動電路107。此測試墊109可藉由任何適合之方式電性連接至閘極驅動電路107及驅動單元106，例如，在一實施例中，如第6A圖所示，測試墊109可藉由線路110電性連接至閘極驅動電路107及驅動單元106。

本發明藉由將驅動單元106經由測試墊109電性連接至閘極驅動電路107，可縮小線路110於驅動單元106中所佔據的面積。詳細而言，參見第6B圖，該圖係第6A圖之顯示裝置之部分放大圖。如該圖所示，驅動單元106之閘極訊號輸出接點Output Bump)111藉由線路110B電性連接至測試墊109，接著，此測試墊109再藉由另一線路110A電性連接至閘極驅動電路107。相較於前述之發明人已知的一種顯示裝置，於已知之顯示裝置中，線路110A與110B係分別自113A與113B輸出，因此於驅動單元106下方，須同時提供113A與113B的面積，但於本發明之線路110僅佔據驅動單元106中區域113B之面積，而未佔據區域113A，隨著面板解析度越高，驅動單元106的輸出線路數量越來越多的情況下，區域113A可提供其他輸出線路使用，故可解決晶片(例如驅動單元)中線路空間不足的問題。

再者，為了提昇第6A圖所示之顯示裝置100的製程可靠度及製程良率，本發明之顯示裝置100的測試墊109可為一圖案化測試墊。詳細而言，在測試顯示裝置100性能之測試步驟中，必須以探針接觸測試墊109，探針會於接觸測試墊109時於測試墊109之導電層該層上留下孔洞，而此導電層上的孔洞容易隨著時間推移受到水氧等因素而腐蝕擴大，造成驅動單元106與閘極驅動電路107之間的線路異常或斷路，進而降低顯示裝置100的可靠度及製程良率。為解決上述技術問題，本發明實施例之測試墊可圖案化成數個導電層彼此分離的功能性區塊，而該些功能性區塊再藉由其他連接層電性連接。

參見第7圖及第8A圖，其中第7圖係本發明實施例之測試墊109之上視圖，而第8A圖係第7圖之測試墊109沿著線段3-3之剖面圖。如以上兩圖所示，測試墊109包括設於基板102上之導電層M，且此導電層M包括第一區300及第二區302。此第一區300之導電層係用以傳遞兩線路110之間的訊號，而此第二區302之導電層係用以在測試步驟中與探針進行觸碰。此第一區300之導電層係直接接觸線路110，而第二區302之導電層與第一區300之導電層係分離設置，亦即僅觀察導電層M該層時，第一區300與第二區302並無連接或接觸，例如，第一區300之導電層與第二區302之導電層係可藉由一主間隙304分隔。此外，第二區302之導電層亦與線路110分離。易言之，僅觀察導電層M該層中，第二區302之導電層不直接接觸第一區300之導電層以及線路110。第一區300及第二區302係經由接觸孔，由其他連接層電性連接。

本發明藉由將會與探針進行觸碰的第二區302之導電層與用以傳遞訊號的第一區300之導電層及線路110分離，可將測試步驟後之腐蝕現象僅侷限於第二區302之導電層，而不會腐蝕至第一區300之導電層及線路110。因此，即使於測試步驟後發生腐蝕之現象，本發明之圖案化測試墊109仍可良好地藉由第一區300之導電層及線路110傳遞訊號，因此，圖案化測試墊109可提昇此顯示裝置100的可靠度及製程良率。

此外，導電層M之第一區300對第二區302之面積的比值範圍為2至1000，例如為4至10。若此第一區300對第二區302之面積比值太大，例如大於1000，則用以與探針進行觸碰的第二區302之導電層的面積太小，會使得測試步驟不易進行。然而，若此第一區300對第二區302之面積比值太小，例如小於2，則用以傳遞訊號之第一區300之導電層之面積太小，會使電阻上升。此外，此測試墊109之尺寸為100μm至1000μm，例如為500μm至800μm。此測試墊109之尺寸可為測試墊109之長度L或寬度W。

參見第8A圖，導電層M係設於基板102上。此導電層 M可為一金屬層，且其材料可為單層或多層之銅、鋁、鎢、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料。於其他實施例中，導電層M可為一非金屬材料，只要使用之材料具有導電性，且受到腐蝕後會有腐蝕擴散的情況之材料即可。例如，在第8A圖所示之實施例中，導電層M為雙層之導電層，其包括第一導電層M1以及第二導電層M2。在一實施例中，第一導電層M1與第二導電層M2之材料相同。然而，在其它實施例中，第一導電層M1與第二導電層M2之材料可以不同。此兩導電層M1、M2之間設有介電層(ILD)206A。此第一導電層M1及第二導電層M2具有相同的圖案，且相對應的圖案之間係藉由設於介電層206A中的導孔V1電性連接。上述介電層206A之材料可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、其它任何適合之介電材料、或上述之組合。上述經由導孔V1電性連接第一導電層M1及第二導電層M2之材料可為第一導電層M1或第二導電層M2本身或其組合，或是其材料可包括銅、鋁、鎢、摻雜多晶矽、其它任何適合之導電材料、或上述之組合。

此外，在一實施例中，如第8A圖所示，第一區300之導電層與第二區302之導電層可藉由連接層211電性連接，因連接層211相對於導電層抗腐蝕能力較高，因此不接觸之第一區300與第二區302藉由連接層211電性連接，也同時保護導電層不受水氧的影響而腐蝕。此連接層211的材料可為透明導電材料，例如為銦錫氧化物(ITO)氧化錫(TO)、氧化銦鋅(IZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、氧化銻錫(ATO)、氧化銻鋅(AZO)、上述之組合或其它抗腐蝕能力較高的適合之透明導電氧化物材料。連接層211可藉由設於介電層206B中的導孔V2電性連接至第一導電層M1或第二導電層M2，並藉此將第一區300之導電層與第二區302之導電層電性連接。

此外，導電層M亦可為單層之導電層。例如，如第8B 圖所示，基板102上僅形成有單層之導電層M，且第一區300之導電層與第二區302之導電層亦可藉由連接層211經由導孔電性連接。例如，連接層211可藉由設於介電層206中的導孔V3電性連接至導電層M，以將第一區300之導電層與第二區302之導電層電性連接。

再參照第7圖，在第7圖所示之實施例中，主間隙304 可環繞第二區302之導電層。主間隙304之寬度可為10μm至100μm，例如為20μm至40μm。此外，主間隙304之寬度與測試墊109之寬度W的比值為0.01至0.25，例如為0.025至0.1。若此主間隙304之寬度太寬，例如其寬於100μm，或其與測試墊109之寬度W比值大於0.25，則主間隙304會佔據過多測試墊109之面積，使導電層M之面積減少，造成電阻增加。然而，若此主間隙304之寬度太窄，例如其窄於10μm，或其與測試墊109之寬度W比值小於0.01，則此主間隙304無法有效防止第一區300之導電層不被腐蝕。例如，當主間隙304之寬度太窄時，若探針因偏移而觸碰至主間隙304，仍可能造成第一區300之導電層的暴露，使第一區300之導電層被腐蝕。

此外，第一區300之導電層亦環繞第二區302之導電層，且第一區300之導電層更可藉由一或多條第一間隙306分隔成彼此分離之多個區塊，亦即此多個區塊之間不直接接觸，例如第7圖所示之區塊300A、300B。彼此分離之多個區塊300A、300B可更進一步提昇此顯示裝置100的製程可靠度及製程良率。詳細而言，在測試步驟中，探針可能會因為偏移而觸碰到第一區300之導電層，故第一區300之導電層亦可能因此於測試步驟後發生腐蝕現象。此時彼此分離之區塊300A、300B可將此腐蝕現象侷限於被探針觸碰到之區塊內，而訊號仍可藉由第一區300之導電層中未被腐蝕之其它區塊傳遞。例如，若探針觸碰至區塊300A，由於區塊300A、300B彼此分離，故腐蝕現象被侷限於區塊300A內，而訊號仍可藉由未被腐蝕之區塊300B傳遞。因此，將第一區300之導電層藉由一或多條第一間隙306分隔成彼此分離之多個區塊可更進一步提昇此顯示裝置100的可靠度及製程良率。

上述第一間隙306之寬度可為3μm至50μm，例如為 10μm至20μm。或者，第一間隙306之寬度與測試墊109之寬度W的比值為0.0033至0.1，例如為0.01至0.02。若此第一間隙306之寬度太寬，例如其寬於50μm，或其與測試墊109之寬度W比值大於0.1，則第一間隙306會佔據過多測試墊109之面積，使導電層M之面積減少，造成電阻增加。然而，若此第一間隙306之寬度太窄，例如其窄於3μm，或其與測試墊109之寬度W比值小於0.0033，則此第一間隙306無法有效分隔區塊300A與區塊300B。

再者，第一區300之彼此分離的多個區塊300A、300B 內可更包括一或多條區塊內間隙308而將區塊300A、300B分隔成多個子區塊。上述多個子區塊彼此大抵分離，僅藉由一小部分彼此連接。例如區塊300A可藉由多條區塊內間隙308分隔成多個子區塊300Aa、300Ab，此子區塊300Aa、300Ab之間彼此大抵分離，僅藉由圖式中左上及左下之一小部分彼此物理連接。上述彼此分離的多個子區塊300Aa、300Ab亦可進一步提昇此顯示裝置100的製程可靠度及製程良率。例如，當探針因偏移而觸碰到子區塊300Ab時，由於子區塊300Aa、300Ab僅藉由一小部分連接，故腐蝕現象易被侷限於子區塊300Ab內，即使子區塊300Ab因腐蝕而破壞，訊號仍可藉由未被腐蝕之區塊300Aa傳遞。因此，將多個區塊300A、300B藉由區塊內間隙308分隔成多個子區塊(例如子區塊300Aa、300Ab)可更進一步提昇此顯示裝置100的可靠度及製程良率。

上述區塊內間隙308之寬度可為3μm至50μm，例如為 10μm至20μm。或者，區塊內間隙308之寬度與測試墊109之寬度W的比值為0.0033至0.1，例如為0.01至0.02。若此區塊內間隙308之寬度太寬，例如其寬於50μm，或其與測試墊109之寬度W比值大於0.1，則區塊內間隙308會佔據過多測試墊109之面積，使導電層M之面積減少，造成電阻增加。然而，若此區塊內間隙308之寬度太窄，例如其窄於3μm，或其與測試墊109之寬度W比值小於0.0033，則子區塊300Aa、300Ab過於接近，內間隙308無法有效分隔腐蝕之影響。

繼續參見第7圖，線路110之材料可為單層或多層之銅、鋁、鎢、金、鉻、鎳、鉑、鈦、銥、銠、上述之合金、上述之組合或其它導電性佳的金屬材料，且線路110亦可具有一或多條線路內間隙310。在一實施例中，至少一線路內間隙310與至少一第一間隙306連接。此線路內間隙310亦可進一步提昇此顯示裝置100的製程可靠度及製程良率。詳細而言，若腐蝕現象由第一區300之區塊300A延伸至第一區塊線路110C，則線路內間隙310可將此腐蝕現象侷限於此第一區塊線路110C，使第二區塊線路110D不會被腐蝕。因此，由於線路110不會被完全腐蝕，故可提昇此顯示裝置100的製程可靠度及製程良率。於其他實施例中，連接層211亦可覆蓋於線路110上。

上述線路內間隙310之寬度可為3μm至50μm，例如為 10μm至20μm。或者，線路內間隙310之寬度與線路110之寬度的比值為0.02至0.5，例如為0.05至0.2。若此線路內間隙310之寬度太寬，例如其寬於50μm，或其與線路110之寬度比值大於0.5，表示內間隙310過大會增加線路110斷線之風險。然而，若此線路內間隙310之寬度太窄，例如其窄於3μm，或其與線路110之寬度比值小於0.02，則此線路內間隙310無法有效分隔線路內間隙310兩側之第一區塊線路110C與第二區塊線路110D間相互受到腐蝕之影響。此外，線路內間隙310之長度與測試墊109之長度L比值為0.03至3。線路內間隙310之長度最短可為3μm，或者，線路內間隙310之長度與測試墊109之長度L的比值最小可為0.03。而線路內間隙310之長度最長可等於線路110於外部接腳連接區115內的長度。若線路內間隙310太短，例如其長度短於3μm，或其長度與測試墊109之長度L的比值小於0.03，則此線路內間隙310無法有效分隔第一區塊線路110C與第二區塊線路110D。然而，線路內間隙310之長度不可長於外部接腳連接區115中的線路110的長度。

應注意的是，除上述第7圖所示之實施例以外，本發明之測試墊亦可有其它圖案，如第9-12圖之實施例所示。本發明之範圍並不以第7圖所示之實施例為限。

參見第9圖，該圖為本發明另一實施例之測試墊之上視圖。第9圖所示之實施例與前述第7圖之實施例之差別在於第二區302之導電層亦藉由一或多條第二間隙312分隔成彼此分離之多個區塊302A、302B。易言之，此多個區塊302A、302B之間不直接接觸。此外，在此實施例中，第一區300之導電層不具有區塊內間隙。

上述彼此分離的多個區塊302A、302B亦可進一步提昇此顯示裝置100的製程可靠度及製程良率。例如，當探針僅觸碰區塊302A時，腐蝕現象被侷限於區塊302A，而未被腐蝕之區塊302B亦可經導孔藉由連接層傳遞訊號，故可提昇此顯示裝置100 的可靠度及製程良率，並降低電阻。

上述第二間隙312之寬度可為10μm至100μm，例如為 30μm至50μm。或者，第二間隙312之寬度與測試墊109之寬度W的比值為0.01至0.25，例如為0.05至0.1。若此第二間隙312之寬度太寬，例如其寬於100μm，或其與測試墊109之寬度W比值大於0.25，則第二間隙312會佔據過多測試墊109之面積，使導電層M之面積減少，造成電阻增加。然而，若此第二間隙312之寬度太窄，例如其窄於10μm，或其與測試墊109之寬度W比值小於0.01，則此第二間隙312無法有效分隔區塊302A與區塊302B。

參見第10圖，該圖為本發明又一實施例之測試墊之上視圖。在第10圖所示之實施例中，第二區302之導電層亦藉由第二間隙312分隔成彼此分離之多個區塊302A、302B。而此實施例與前述第9圖實施例之差別在於此實施例之第二間隙312係對準第一間隙306以及線路內間隙310。

參見第11圖，該圖為本發明另一實施例之測試墊之上視圖。第11圖所示之實施例與前述第10圖實施例之差別在於第二區302之導電層係藉由三條第二間隙312分隔成彼此分離之四個區塊302A、302B、302C與302D。此外，線路110具有兩條線路內間隙310，且第一區300之導電層不具有第一間隙。

參見第12圖，該圖為本發明另一實施例之測試墊之上視圖。第12圖所示之實施例與前述第7圖及第9-11圖實施例之差別在於第一區300之導電層並未環繞第二區302之導電層，而是設於第二區302之導電層之一側。且第二區302之導電層係藉由六條第二間隙312分隔成彼此分離之七個區塊302A、302B、302C、 302D、302E、302F與302G。於其他實施例中，第二間隙312之形狀不限於直線，亦不限於上述實施例之劃分方式，只要可以將第二區302之導電層分隔成彼此分離之數個區塊即可。

綜上所述，藉由將驅動單元經由測試墊電性連接至閘極驅動電路，可縮小線路於驅動單元中所佔據的面積，解決當面板解析度提高時所造成的驅動單元中線路空間不足的問題。此外，藉由使用圖案化測試墊，可將測試步驟後之腐蝕僅侷限於圖案化測試墊之部分區域內，以提昇此顯示裝置的製程可靠度及製程良率。

此外，本發明實施例另提供一種顯示裝置，提高走線區內導線的集積度，以降低走線區於顯示裝置中所佔據的面積，因此可在不增加顯示裝置尺寸的前提下，提昇顯示裝置的解析度。

此外，根據本發明實施例，本發明所述顯示裝置可更包含一第一導電圈位於顯示區外側，其由複數之導電區塊構成，可避免在顯示裝置製作過程中，靜電累積而使顯示裝置受損。

再者，根據本發明實施例，本發明所述顯示裝置可更包含一第二導電圈位於顯示區外側，其中一框膠設置於該第二導電圈上且位於顯示裝置之外圍邊界內，可確保第二導電圈之抗靜電放電能力。

首先，請參照第13圖，係為本發明一實施例所述之顯示裝置100之上視圖。該顯示裝置100包含一顯示區104及一驅動單元106配置於一基板102之上。該顯示裝置100可為液晶顯示器(例如為薄膜電晶體液晶顯示器)、或是有機電激發光裝置(例如為主動式全彩有機電激發光裝置)。該顯示區104具有複數個畫素(未繪示)，而該驅動單元106係藉由複數個訊號線組(signal line pairs)110連接至該顯示區104，提供訊號至顯示區110的複數個畫素以產生影像。其中，該顯示區104及該驅動單元106之間係以一走線區108(fanout area)相隔，而該複數個訊號線組110係配置於該走線區108(fanout area)內。其中，每一訊號線組110包含一第一導線112與一第二導線114，且該第一導線112與該第二導線114係彼此電性絕緣，並用於傳遞不同之訊號。舉例來說，位於該顯示區104內之每一畫素可由多個次畫素(例如：紅色次畫素、藍色次畫素、及綠色次畫素；或是紅色次畫素、藍色次畫素、綠色次畫素、及白色次畫素)所構成，而該複數個訊號線組110之第一導線112與第二導線114則係用於傳遞由驅動單元106所產生的訊號至不同的次畫素中。此外，在該走線區108內，每一訊號線組110的該第一導線112與該第二導線114至少部份重疊。

仍請參照第13圖，該走線區108(fanout area)可進一步被定義為由一第一線路區108a、一第二線路區108b、及一第三線路區108c所構成，其中該第一線路區108a與該顯示區104相鄰、該第三線路區108c與該驅動單元106相鄰、以及該第二線路區108b位於該第一線路區108a與第三線路區108c之間。

根據本發明一實施例，在該第一線路區108a內任兩相鄰之該第一導線112及該第二導線114係以一距離(即兩者間最短的水平距離)Da相隔，而該第三線路區108c內任兩相鄰之該第一導線112及該第二導線114係以一距離(即兩者間最短的水平距離)Dc相隔。其中，該距離Da可介於約3μm至40μm之間、該距離 Dc可介於約3μm至18μm之間、且該距離Da大於該距離Dc。

請參照第14A圖，係顯示第13圖所述之顯示裝置沿切線A-A’的剖面結構示意圖。由第14A圖可得知，在該第二線路區108b內，該些訊號線組110至少其中之一之該第一導線112可與該第二導線114重疊，以降低該第一導線112與該第二導線114投影於一水平面上之面積，增加走線區108的集積度。

仍請參照第14A圖，該第一導線112可配置於該基板 102之上。一介電層116配置於該基板102之上，並覆蓋該第一導線112。該第二導線114配置於該介電層116之上，且該訊號線組110之該第一導線112係與該第二導線114重疊。一保護層(passivation layer)118配置於該介電層116之上，並覆蓋該第二導線114。其中，該基板102可為石英、玻璃、矽、金屬、塑膠、或陶瓷材料；該第一導線112及該第二導線114之材質可為單層或多層的金屬導電材料(例如：鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、或其合金)、金屬化合物導電材料(例如：包含鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、鎂(Mg)、或上述組合之化合物)、或其組合，且該第一導線112及該第二導線114之材質可為相同或不同；該介電層116之材質可為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或上述材質之組合；以及，該保護層118之材質可為有機之絕緣材料(光感性樹脂)或無機之絕緣材料(氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或上述材質之組合)，可用來隔絕第一導線112及該第二導線114與空氣或水氣的接觸。此外，根據本發明實施例，該第一導線112及該第二導線114具有傾斜的側壁，請參照第14A圖，其中該側壁與一水平面的夾角係介於約15度至90度之間，且該第一導線其側壁的傾斜幅度及該第二導線其側壁的傾斜幅度係相同或不同。

根據本發明實施例，該第一導線112之線寬W1可介於約2μm至10μm之間、該第二導線114之線寬W2可介於約2μm至10μm之間、且該第一導線112之線寬W1與該第二導線114之線寬W2可為相同(如第14A圖所示)或是不同(如第14B圖所示)。換言之，該第一導線112之線寬W1與該第二導線114之線寬W2的比值可介於1至5之間。舉例來說，請參照第14B圖，該第一導線112之線寬W1可大於該第二導線114之線寬W2。此外，請參照第2A至14B圖，第一導線112及該第二導線114可完全重疊(即該第一導線112對於水平面之投影與該第二導線112對於水平面之投影完全重疊)。

根據本發明實施例，在該第二線路區108b內任兩相鄰的該第一導線112相隔一距離(即在該第二線路區108b內兩相鄰第一導線間最短的水平距離)D1，且在該第二線路區108b內任兩相鄰的該第二導線114相隔一距離(即在該第二線路區108b內兩相鄰第二導線間最短的水平距離)D2，其中該距離D1可介於約2μm至30μm之間，而該距離D2可介於約2μm至30μm之間。

根據本發明實施例，在該第二線路區108b內，該第一導線112之線寬W1與該距離D1的總和(W1+D1)係等於該第二導線114之線寬W2與距離D2的總和(W2+D2)。此外，該距離D1與該距離D1及該第一導線112之線寬W1的總和(W1+D1)之比值(D1/(W1+D1))可介於0.1至0.66之間。當該比值(D1/(W1+D1)大於或等於0.1時，有利於後續形成於該第二線路區108b之上的一框膠(未繪示)於一固合製程(由基板102施一能量)中完全固合；而當該比值(D1/(W1+D1)小於或等於0.66時，有利於該第二線路區108b內導線集積度的提高。

另一方面，該第一導線112及該第二導線114重疊部份的寬度W3(該第一導線112對於水平面之投影與該第二導線112對於水平面之投影的最小重疊寬度)與該第一導線112之線寬W1的比值可介於0.3至1之間。換言之，在該第二線路區108b內，訊號線組110之該第一導線112與該第二導線114可部份重疊(即該第一導線112對於水平面之投影與該第二導線112對於水平面之投影僅部份重疊)，如第14C圖所示，此時該第一導線112之線寬W1、該第二導線114之線寬W2、及該第一導線112及該第二導線114重疊部份的寬度W3符合以下公式：(W1+W2-W3)/W1≧1

請參照第15圖，係為本發明另一實施例所述之顯示裝置100之上視圖。該顯示裝置100，除了包含該顯示區104、該驅動單元106、及該走線區108外，可更包含一第一導電圈(conductive loop)116，配置於基板102上且位於該顯示區104外側。如第15圖所示，該第一導電圈116可配置於該基板102上，並環繞該顯示區104，並與該驅動單元106連接。該驅動單元106可提供一電壓至該第一導電圈116，以使該第一導電圈116具有一參考電位。值得注意的是，該第一導電圈116於該走線區108會與該些訊號線組110重疊，重疊部分可以由該第一導電圈116或該些訊號線組110以其他導電層轉層來避免短路，在此不多加詳述。

根據本發明實施例，至少部份該第一導電圈116係由複數個第一導電區塊202及複數個第二導電區塊204所構成，且該些第一導電區塊202與該些第二導電區塊204係電性連接，請參照第16A圖，係顯示第15圖所述之顯示裝置100之沿第一導電圈116切線B-B’的剖面結構示意圖。根據本發明實施例，由複數個第一導電區塊202及複數個第二導電區塊204所構成的該第一導電圈116，係配置於該顯示區104與一第一軸X垂直的兩側(即與一第二軸Y平行的兩側)，值得注意的是，本實施例由於平行第一軸X的兩側配置多條資料線(未繪示)，若將該第一導電圈116由複數個第一導電區塊202及複數個第二導電區塊204構成較為不易，但並不以此為限。

由第16A圖可得知，該複數個第一導電區塊202可配置於該基板102上。一介電層206可配置於該基板102上，並覆蓋該些第一導電區塊202。該些第二導電區塊204可配置於該介電層206上。一保護層(passivation layer)208可配置於該介電層206上，並覆蓋該些第二導電區塊204。此外，複數之第一貫孔205貫穿該介電層206及該保護層208，露出該第一導電區塊202。複數之第二貫孔207貫穿該保護層208，露出該第二導電區塊204。一導電層210，配置於該保護層208之上，並填入該第一貫孔205及該第二貫孔207，以使該些數之第一導電區塊202及該些之第二導電區塊204藉由該導電層210達成電性連結。

根據本發明實施例，該第一導電區塊202及第二導電區塊204之材質可為單層或多層的金屬導電材料(例如：鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、或其合金)、金屬化合物導電材料(例如：包含鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、鎂(Mg)、或上述組合之化合物)、或其組合，且該第一導電區塊202及第二導電區塊204之材質可為相同或不同。根據本發明實施例，該第一導電區塊202與該第一導線112可在相同製程步驟中以相同材料形成；及/或，該第二導電區塊204與該第二導線114可在相同製程步驟中以相同材料形成。該介電層206之材質可為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或上述材質之組合，且該介電層206與該介電層116可在相同製程步驟中以相同材料形成。該保護層208之材質可為有機之絕緣材料(光感性樹脂)或無機之絕緣材料(氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或上述材質之組合)，且該保護層208與該保護層118可在相同製程步驟中以相同材料形成。此外，該導電層210可為一單層或多層之透明導電層，其材質可例如為氧化銦錫(ITO、indium tin oxide)、氧化銦鋯(IZO、indium zinc oxide)、氧化鋁鋯(AZO、aluminum zinc oxide)、氧化鋯(ZnO、zinc oxide)、二氧化錫(SnO₂)、三氧化二銦(In₂O₃)、或上述之組合。

仍請參照第16A圖，為避免在顯示裝置製作過程中，由於靜電累積而使顯示裝置100受損，該第一導電區塊202之長度L1可介於約10μm至10000μm之間，以及該第二導電區塊204之長度L2可介於約10μm至10000μm之間。此外，任兩相鄰第一導電區塊202係以一距離D3彼此分隔、任兩相鄰第二導電區塊204係以一距離D4彼此分隔、且任兩相鄰的第一導電區塊202及第二導電區塊204係以一距離D5相隔。其中，該距離D3係介於16μm至100μm 之間、該距離D4係介於16μm至100μm之間、以及該距離D5係介於3μm至40μm之間。

根據本發明另一實施例，任兩相鄰的第一導電區塊 202可直接藉由該第二導電區塊204達成電性連接。請參照第16B圖，該複數個第一導電區塊202配置於該基板102上。該介電層206配置於該基板102上，並覆蓋該些第一導電區塊202。複數之第三貫孔209貫穿該介電層206，露出該第一導電區塊202。該些第二導電區塊204配置於該介電層206上，並填入該第三貫孔209中，以使任兩相鄰的第一導電區塊202及第二導電區塊204係部份重疊，因此不需額外形成該導電層210。

根據本發明其他實施例，請參照第16C圖，一平坦層 212可進一步形成於該保護層208之上。複數之第四貫孔211貫穿該介電層206、該保護層208、及該平坦層212，露出該第一導電區塊202。複數之第五貫孔213貫穿該保護層208及該平坦層212，露出該第二導電區塊204。該導電層210形成於該平坦層212之上，並填入該第四貫孔211及該第五貫孔213，以使該些第一導電區塊202及該些第二導電區塊204藉由該導電層210達成電性連結。其中，該平坦層212係為一具有絕緣性質的膜層，可例如為介電材料、或光感性樹脂。

請參照第17圖，係為本發明其他實施例所述之顯示裝置100之上視圖。該顯示裝置100，除了包含該顯示區104、該驅動單元106、該走線區108、及該第一導電圈116外，更包含一第二導電圈(conductive loop)118，配置於基板102上且位於該顯示區104及該第一導電圈116外側。如第17圖所示，該第一導電圈116 可配置於該基板102上，環繞該顯示區104，並與該驅動單元106連接。該第二導電圈118可作為一靜電放電(Electrostatic Discharge、ESD)防護單元，使靜電突波無法直接損害位於顯示區104內的畫素。此外，一框膠120配置於該基板102之上，並覆蓋部份該第二導電圈118。其中，該框膠120投影至該基板102之區域係定義為封裝區(未繪示)，而在該封裝區內的第二導電圈118係被該框膠120所覆蓋。

該第二導電圈118之材質可為單層或多層的金屬導電材料(例如：鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、或其合金)、金屬化合物導電材料(例如：包含鋁(Al)、銅(Cu)、鉬(Mo)、鈦(Ti)、鉑(Pt)、銥(Ir)、鎳(Ni)、鉻(Cr)、銀(Ag)、金(Au)、鎢(W)、鎂(Mg)、或上述組合之化合物)、或其組合。根據本發明一實施例，在形成該第一導電區塊202及第二導電區塊204時，可同時形成該第二導電圈118。此外，該框膠可為一樹脂。

仍請參照第17圖，該顯示裝置100具有一外圍邊界 122。在該封裝區中，該框膠120與該外圍邊界122之間沒有距離(距離係為0)。請參照第18圖，係顯示第17圖所述之顯示裝置100沿切線C-C’的剖面結構示意圖。由第18圖可知，該第二導電圈118與該外圍邊界122相隔一距離D6，且該框膠120設置於該第二導電圈118上且位於該外圍邊界122內(該第二導電圈118與該外圍邊界122之間的空間係被該框膠12填滿)。值得注意的是，該距離D6係介於50-300μm，以防止第二導電圈118因水或空氣而發生腐蝕現象，降低其靜電放電(Electrostatic Discharge、ESD)防護能力。

為確保該第二導電圈118不會在形成框膠120時因製程誤差使得該第二導電圈118裸露於框膠120之外。第19圖係一顯示裝置母板201的示意圖，該顯示裝置母板201經一切割製程後形成第17圖所示之顯示裝置。如第19圖所示，在形成該框膠120於基板102上時，需將該框膠120覆蓋於一預定切割道124上。因此，在沿該預定切割道124進行一切割製程時(例如為單一或多重刀片之切割程序或雷射切割程序)，可確保所得之顯示裝置100(如第17圖所示)其外圍邊界與該框膠120之間沒有距離(距離係為0)。如此一來，該第二導電圈118框膠與該外圍邊界122相隔該距離D6。如第19圖所示，該框膠120可塗佈至與該外圍邊界122接觸。

此外，根據本發明一實施例，在形成該框膠120於基板102上時，即使該框膠120未塗佈至與該外圍邊界122接觸但所形成的框膠120仍覆蓋於該預定切割道124上(請參照第20圖)，當沿該預定切割道124進行切割製程時，仍可得到第17圖所示之顯示裝置100。

綜上所述，本發明藉由走線區內導線的集積度，降低走線區於顯示裝置中所佔據的面積，因此可在不增加顯示裝置尺寸的前提下，提昇顯示裝置的解析度。此外，本發明所述顯示裝置可更包含一第一導電圈位於顯示區外側，其由複數之導電區塊構成，可避免在顯示裝置製作過程中，靜電累積而使顯示裝置受損。再者，本發明所述顯示裝置可更包含一第二導電圈位於顯示區外側，其中一框膠設置於該第二導電圈上且位於顯示裝置之外圍邊界內，可確保第二導電圈之抗靜電放電能力。

雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。