[go: up one dir, main page]

TWI571055B - 可降低電磁干擾與電源擾動之切換式驅動器 - Google Patents

可降低電磁干擾與電源擾動之切換式驅動器 Download PDF

Info

Publication number
TWI571055B
TWI571055B TW104133683A TW104133683A TWI571055B TW I571055 B TWI571055 B TW I571055B TW 104133683 A TW104133683 A TW 104133683A TW 104133683 A TW104133683 A TW 104133683A TW I571055 B TWI571055 B TW I571055B
Authority
TW
Taiwan
Prior art keywords
bridge
switch
upper bridge
voltage
signal
Prior art date
Application number
TW104133683A
Other languages
English (en)
Other versions
TW201714406A (zh
Inventor
張銘泓
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW104133683A priority Critical patent/TWI571055B/zh
Priority to US14/991,621 priority patent/US9793806B2/en
Application granted granted Critical
Publication of TWI571055B publication Critical patent/TWI571055B/zh
Publication of TW201714406A publication Critical patent/TW201714406A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)

Description

可降低電磁干擾與電源擾動之切換式驅動器
本發明提供一種切換式驅動器，特別是指一種可降低電磁干擾與電源擾動之切換式驅動器。
切換式驅動器因其高效率的優勢，目前普遍應用於高瓦數的D類音頻功率放大器(class-D audio power amplifier)，以提供大電流至負載。由於D類音頻功率放大器利用切換式驅動器來進行訊號調變，因而容易在切換式驅動器的輸出端產生電源擾動與電磁干擾(Electromagnetic Interference,EMI)的問題。
請同時參考圖1，圖1是習知切換式驅動器的示意圖。如圖1所示，切換式驅動器10用於一D類音頻放大器，其包含有一非重疊訊號產生器12、一上橋驅動電路14、一下橋驅動電路16、一上橋開關MH、一下橋開關ML。非重疊訊號產生器12係根據一脈寬控制訊號Sp產生第一非重疊訊號S1與第二非重疊訊號S2，以避免上橋開關MH與下橋開關ML同時導通。而一般來說，脈寬控制訊號Sp係由脈衝寬度調變器產生，以調整第一非重疊訊號S1與第二非重疊訊號S2之工作週期(Duty Cycle)。
上橋驅動電路14根據第一非重疊訊號S1產生一第一切換訊號Sup，以據此控制上橋開關MH之導通與截止。下橋驅動電路16則根據第二非重疊訊號S2產生一第二切換訊號Sdn，以據此控 制下橋開關ML之導通與截止。而上橋開關MH與下橋開關ML之間具有一輸出端OUT，且輸出端OUT根據一電源電壓VDD輸出一輸出訊號So至一負載19。
一般來說，為了防止上橋開關MH與下橋開關ML同時開啟而造成電源端至地端的低阻抗漏電，在上橋開關MH與下橋開關ML開啟前，非重疊訊號產生器12通常會控制上橋開關MH與下橋開關ML同時截止(turn-off)一段時間，稱為空載時間(dead-time)，使得輸出端OUT進入一高阻抗狀態。假設負載19為一電感性負載(例如揚聲器)，在空載時間，輸出端OUT會受到負載電流影響而拉升輸出訊號So(即負載電流流入輸出端OUT)或是拉降輸出訊號So(即負載電流流出輸出端OUT)，且負載電流越大，輸出端OUT之輸出訊號So的斜率越大，因而造成EMI干擾。
而即使上橋開關MH與下橋開關ML在空載時間為截止狀態，但負載電流會導通上橋開關MH或下橋開關ML的寄生二極體，使得輸出端OUT高於電源端電源或是低於地端電源，進而造成電源擾動。
舉例來說，請同時參考圖2，當脈寬控制訊號Sp由低準位轉換至高準位時，切換式驅動器10會進入一段空載時間DT1。在空載時間DT1中，第一非重疊訊號S1維持低準位，且第二非重疊訊號S2會由高準位轉為低準位。此時，上橋開關MH之閘極電壓Vgsu維持低於導通電壓的一低電壓以持續截止上橋開關MH。而下橋開關ML之閘極電壓Vgsd則由一高電壓下降至低於導通電壓以截止下橋開關ML。使得上橋開關MH與下橋開關ML在空載時間DT1皆為截止。此時，若負載電流流入輸出端OUT，負載電流將使得輸出端OUT之輸出訊號So快速上升(如圖2之區間SR1)而導通上橋開關MH的寄生二極體，以產生一充電路徑。由於輸出訊號So快速切換至高準位，造成輸出端OUT有很高的電壓轉換速率(Slew Rate)而產生EMI干擾，並在輸出端OUT產生高頻振 盪(即電源擾動，如圖2之區間OH1)，直到上橋開關MH完全開啟才結束。
而類似地，當脈寬控制訊號Sp由高準位轉換至低準位時，切換式驅動器10會進入一段空載時間DT2。在空載時間DT2中，上橋開關MH與下橋開關ML皆為截止。此時，若負載電流流出輸出端OUT，負載電流將使得輸出端OUT之輸出訊號So快速下降(如圖2之區間SR2)而導通下橋開關ML的寄生二極體，以產生一放電路徑。使得輸出端OUT有很高的電壓轉換速率(Slew Rate)而產生EMI干擾，並在輸出端OUT產生高頻振盪(如圖2之區間OH2)，直到下橋開關MH完全開啟才結束。
因此，如何降低切換式驅動器10操作在空載時間時所產生之電磁干擾與電源擾動，將是未來所面臨之一大課題。
本發明實施例提供一種可降低電磁干擾與電源擾動之切換式驅動器，透過一輸出端耦接一負載。切換式驅動器包括一非重疊訊號產生器、一上橋開關、一上橋輔助開關、一下橋開關、一下橋輔助開關、一上橋驅動電路與一下橋驅動電路。非重疊訊號產生器根據一脈寬控制訊號產生一下橋訊號與一上橋訊號。上橋開關耦接於一電源端與該輸出端之間，且具有一上橋控制端。上橋輔助開關並聯上橋開關，且具有一上橋輔助控制端。下橋開關耦接於輸出端與一地端之間，且具有一下橋控制端。下橋輔助開關並聯下橋開關，且具有一下橋輔助控制端。上橋驅動電路耦接於非重疊訊號產生器、電源端、上橋控制端與上橋輔助控制端之間。下橋驅動電路耦接於非重疊訊號產生器、輸出端、下橋控制端與下橋輔助控制端之間。當脈寬控制訊號為低準位時，上橋驅動電路根據上橋訊號截止上橋開關與上橋輔助開關，且下橋驅動電路根據下橋訊號導通下橋開關與下橋輔助開關。當脈寬控制訊號由 低準位轉為高準位時，上橋驅動電路根據上橋訊號截止上橋開關與上橋輔助開關持續一空載時間(dead-time)，並於空載時間後同時導通上橋開關與上橋輔助開關。以及下橋驅動電路根據下橋訊號降低下橋控制端之電壓至小於一導通電壓以截止下橋開關，下橋驅動電路偵測輸出端之電壓的一上升斜率，且根據下橋訊號與上升斜率降低下橋輔助控制端之電壓以截止下橋輔助開關，且上升斜率越高，截止下橋輔助開關的速度越慢。
綜合以上所述，本發明實施例提供一種切換式驅動器，其可利用上橋開關、上橋輔助開關、下橋開關與下橋輔助開關之導通與截止來降低其操作在空載時間時所產生之電磁干擾與電源擾動。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
10‧‧‧切換式驅動器
12‧‧‧非重疊訊號產生器
14‧‧‧上橋驅動電路
16‧‧‧下橋驅動電路
19‧‧‧負載
100‧‧‧切換式驅動器
120‧‧‧非重疊訊號產生器
140‧‧‧上橋驅動電路
142‧‧‧第二低阻抗元件
144‧‧‧第二高阻抗元件
160‧‧‧下橋驅動電路
162‧‧‧第一低阻抗元件
164‧‧‧第一高阻抗元件
190‧‧‧負載
a1‧‧‧上橋控制端
a2‧‧‧上橋輔助控制端
b1‧‧‧下橋控制端
INT‧‧‧脈寬控制訊號
LG1‧‧‧電壓
LG2‧‧‧電壓
MH‧‧‧上橋開關
ML‧‧‧下橋開關
MH1‧‧‧上橋開關
MH2‧‧‧上橋輔助開關
ML1‧‧‧下橋開關
ML2‧‧‧下橋輔助開關
N1‧‧‧第一N型電晶體
N2‧‧‧第二N型電晶體
N3‧‧‧第一保護開關
N1’‧‧‧第三N型電晶體
N2’‧‧‧第四N型電晶體
N3’‧‧‧第二保護開關
OUT‧‧‧輸出端
P1‧‧‧第一P型電晶體
b2‧‧‧下橋輔助控制端
C1‧‧‧第一電容
C1’‧‧‧第二電容
DT1‧‧‧空載時間
DT2‧‧‧空載時間
DT3‧‧‧空載時間
DT4‧‧‧空載時間
HG1‧‧‧電壓
HG2‧‧‧電壓
S1‧‧‧第一非重疊訊號
S2‧‧‧第二非重疊訊號
SD‧‧‧關閉訊號
Sdn‧‧‧第二切換訊號
So‧‧‧輸出訊號
Sp‧‧‧脈寬控制訊號
SR2‧‧‧區間
OH2‧‧‧區間
Vgsd‧‧‧閘極電壓
VIN2‧‧‧上橋高電壓端
14‧‧‧N型電晶體
22‧‧‧N型電晶體
Cin‧‧‧電容
SW1‧‧‧第一短路開關
SW2‧‧‧第一輔助截止開關
P1’‧‧‧第三P型電晶體
SW1’‧‧‧第二短路開關
SW2’‧‧‧第二輔助截止開關
PH‧‧‧上橋訊號
PL‧‧‧下橋訊號
R1‧‧‧第一電阻
R1’‧‧‧第二電阻
Sup‧‧‧第一切換訊號
VDD‧‧‧電源電壓
VH‧‧‧電源端
VL‧‧‧地端
Vth‧‧‧導通電壓
SR1‧‧‧區間
OH1‧‧‧區間
Vgsu‧‧‧閘極電壓
VIN1‧‧‧下橋高電壓端
12‧‧‧P型電晶體
16‧‧‧反閘
24‧‧‧反閘
圖1是習知切換式驅動器的示意圖。
圖2是圖1之切換式驅動器之相關訊號的波形圖。
圖3是本發明一實施例之切換式驅動器的示意圖。
圖4是圖3之切換式驅動器之相關訊號的波形圖。
圖5是本發明另一實施例之切換式驅動器的示意圖。
圖6是本發明一實施例之切換式驅動器的示意圖。
圖7是圖6之切換式驅動器之相關訊號的波形圖。
在下文中，將藉由圖式說明本發明之各種例示實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中 相同參考數字可用以表示類似的元件。
本發明實施例提供一種可降低電磁干擾與電源擾動之切換式驅動器，其透過一輸出端連結一負載。當切換式驅動器欲增加輸出端的電壓時，下橋驅動電路快速截止下橋開關，且偵測輸出端之電壓的上升斜率來控制下橋輔助開關的截止速度，上升斜率越高截止速度越慢。以及當切換式驅動器欲減少輸出端的電壓時，上橋驅動電路快速截止上橋開關，且偵測輸出端之電壓的下降斜率來控制上橋輔助開關的截止速度，下降斜率越高截止速度越慢。據此，本發明實施例之切換式驅動器可以降低操作在空載時間時所產生之電磁干擾與電源擾動。以下將進一步介紹本發明揭露之升降壓轉換器及其控制電路。
首先，請參考圖3，其顯示本發明一實施例之切換式驅動器的示意圖。如圖3所示，切換式驅動器100透過一輸出端OUT耦接一負載190。在本實施例中，負載190為一電感性負載(例如揚聲器)，且應用在高瓦數的D類音頻功率放大器，以提供大電流至負載190。切換式驅動器100包括一非重疊訊號產生器120、一上橋開關MH1、一上橋輔助開關MH2、一下橋開關ML1、一下橋輔助開關ML2、一上橋驅動電路與140一下橋驅動電路160。
非重疊訊號產生器120係根據脈寬控制訊號INT產生一上橋訊號PH與一下橋訊號PL。在本實施例中，脈寬控制訊號INT係由脈衝寬度調變器(Pulse Width Modulator)產生，以調整上橋訊號PH與下橋訊號PL之工作週期(Duty Cycle)，進而控制上橋開關MH1、上橋輔助開關MH2、下橋開關ML1與下橋輔助開關ML2之導通與截止。而所屬技術領域具通常知識者應知脈衝寬度調變器之運作，故在此不再贅述。
上橋開關MH1耦接於一電源端VH與輸出端OUT之間，且具有一上橋控制端a1。上橋輔助開關MH2並聯上橋開關MH1(即上橋輔助開關MH2耦接於電源端VH與輸出端OUT之間)，且具 有一上橋輔助控制端a2。下橋開關ML1耦接於輸出端OUT與一地端VL之間，且具有一下橋控制端b1。下橋輔助開關ML2並聯下橋開關ML1(即下橋輔助開關ML2耦接於輸出端OUT與地端VL之間)，且具有一下橋輔助控制端b2。在本實施例中，電源端VH接收一高電壓，且地端VL接收一低電壓。而地端VL亦可電連接至地，以接收一接地電壓，本發明對此不作限制。
上橋驅動電路140係耦接在非重疊訊號產生器120、電源端VH、上橋控制端a1與上橋輔助控制端a2之間，並分別以上橋高電壓端VIN2之電壓與輸出端OUT之電壓作為高電壓參考與低電壓參考，以根據上橋訊號PH調整上橋控制端a1之電壓HG1與上橋輔助控制端a2之電壓HG2。上橋開關MH1將根據上橋控制端a1之電壓HG1進行導通與截止，而上橋輔助開關MH2將根據上橋輔助控制端a2之電壓HG2進行導通與截止。
下橋驅動電路160係耦接於非重疊訊號產生器120、輸出端OUT、下橋控制端b1與下橋輔助控制端b2之間，並分別以下橋高電壓端VIN1之電壓與地端VL之電壓作為高電壓參考與低電壓參考，以根據下橋訊號PL調整下橋控制端b1之電壓LG1與下橋輔助控制端b2之電壓LG2。下橋開關ML1將根據下橋控制端b1之電壓LG1進行導通與截止，而下橋輔助開關ML2將根據下橋輔助控制端b2之電壓LG2進行導通與截止。
更進一步來說，下橋驅動電路160包括一第一電容C1、一第一低阻抗元件162、一第一高阻抗元件164與一第一短路開關SW1。第一電容C1耦接於輸出端OUT與下橋輔助控制端b2之間。 第一低阻抗元件162耦接於下橋高電壓端VIN1、下橋控制端b1與地端VL之間，且根據下橋訊號PL控制下橋控制端b1連結下橋高電壓端VIN1或地端VL，以據此控制下橋開關ML1之導通與截止。意即，當第一低阻抗元件162將下橋控制端b1連結下橋高電壓端VIN1時，下橋控制端b1之電壓LG1將上升；反之，當第 一低阻抗元件162將下橋控制端b1連結地端VL時，下橋控制端b1之電壓LG1將下降。
在本實施例中，第一低阻抗元件162具有一第一P型電晶體P1與一第一N型電晶體N1。第一P型電晶體P1耦接於下橋高電壓端VIN1與下橋控制端b1之間。第一N型電晶體N1耦接於下橋控制端b1與地端VL之間。因此，當下橋訊號PL為高準位時，第一P型電晶體P1截止且第一N型電晶體N1導通以連結下橋控制端b1與地端VL，進而拉降下橋控制端b1之電壓LG1。而當下橋訊號PL為低準位時，第一N型電晶體N1截止且第一P型電晶體P1導通以連結下橋控制端b1與下橋高電壓端VIN1，進而拉升下橋控制端b1之電壓LG1。而第一低阻抗元件162亦可由其他電路結構組成，本發明對此不作限制。
第一高阻抗元件164耦接下橋輔助控制端b2與地端VL之間，且根據下橋訊號PL控制下橋輔助控制端b2連結地端VL，以據此控制下橋輔助開關ML2之導通與截止。意即，當第一高阻抗元件164將下橋輔助控制端b2連結地端VL時，下橋輔助控制端b2之電壓LG2將下降。
在本實施例中，第一高阻抗元件164具有一第一電阻R1與一第二N型電晶體N2。第一電阻R1之一端耦接下橋輔助控制端b2，第一電阻R1之另一端耦接第二N型電晶體N2之一端，且第二N型電晶體N2之另一端耦接地端VL。因此，當下橋訊號PL為高準位時，第二N型電晶體N2導通以連結下橋輔助控制端b2與地端VL，進而拉降下橋輔助控制端b2之電壓LG2。而當下橋訊號PL為低準位時，第二N型電晶體N2則截止以斷開下橋輔助控制端b2與地端VL。
在其他實施例中，第一高阻抗元件164亦可僅有第二N型電晶體N2(即移除第一電阻R1)。此時，第二N型電晶體N2之阻抗將設定為大於第一N型電晶體N1之阻抗。因此，當下橋訊號PL 為高準位時，第二N型電晶體N2導通以連結下橋輔助控制端b2與地端VL，進而拉降下橋輔助控制端b2之電壓LG2。而當下橋訊號PL為低準位時，第二N型電晶體N2則截止以斷開下橋輔助控制端b2與地端VL。而第一高阻抗元件164亦可由其他電路結構組成，本發明對此不作限制。
值得注意的是，第二N型電晶體N2之阻抗設定為大於第一N型電晶體N1之阻抗。因此，當下橋訊號PL由低準位轉為高準位時，第一N型電晶體N1與第二N型電晶體N2導通，使得下橋控制端b1之電壓LG1快速下降至低於導通電壓而完全截止下橋開關ML1，且藉由第一電容C1來偵測輸出端OUT之電壓的上升斜率來控制下橋輔助開關ML2的截止速度，上升斜率越高截止速度越慢。據此，下橋訊號PL由低準位轉為高準位時，下橋開關ML1與下橋輔助開關ML2將以不同的速度截止。
第一短路開關SW1耦接於下橋控制端b1與下橋輔助控制端b2之間，且根據下橋訊號PL調整下橋控制端b1之電壓LG1與下橋輔助控制端b2之電壓LG2。當下橋訊號PL為高準位時，第一短路開關SW1截止，使得下橋開關ML1與下橋輔助開關ML2以不同的速度截止；反之，當下橋訊號PL為低準位時，第一短路開關SW1導通，使得下橋開關ML1與下橋輔助開關ML2以相同速度導通。在本實施例中，第一短路開關SW1為由P型電晶體12、N型電晶體14與反閘16組成。P型電晶體12之一端電連接下橋控制端b1，且其另一端電連接下橋輔助控制端b2。P型電晶體之一控制端電連接非重疊訊號產生器120。N型電晶體14之一端電連接下橋控制端b1，且其另一端電連接下橋輔助控制端b2。N型電晶體14之一控制端經由一反閘16電連接非重疊訊號產生器120。因此，當下橋訊號PL為高準位時，P型電晶體12與N型電晶體14截止，使得下橋開關ML1與下橋輔助開關ML2以不同的速度截止；反之，當下橋訊號PL為低準位時，P型電晶體12與N 型電晶體14導通，使得下橋開關ML1與下橋輔助開關ML2以相同速度導通。而第一短路開關SW1亦可由其他電子元件組成，本發明對此不作限制。以下將說明當脈寬控制訊號為低準位，以及由低準位轉為高準位時，下橋驅動電路160控制下橋開關ML1與下橋輔助開關ML2之導通與截止的情形。請同時參考圖4，圖4是圖3之切換式驅動器之相關訊號的波形圖。如圖4所示，當脈寬控制訊號INT為低準位時，非重疊訊號產生器120據此產生高準位的上橋訊號PH與低準位的下橋訊號PL。上橋驅動電路140根據上橋訊號PH截止上橋開關MH1與上橋輔助開關MH2。而下橋驅動電路160將根據下橋訊號PL導通下橋開關ML1與下橋輔助開關ML2。更進一步來說，第一P型電晶體P1與第一短路開關SW1根據低準位的下橋訊號PL導通，以拉升下橋控制端b1之電壓LG1與下橋輔助控制端b2之電壓LG2進而導通下橋開關ML1與下橋輔助開關ML2。此時，輸出端OUT之電壓將降低至地端VL的低電壓(例如為0V)。
而當脈寬控制訊號INT由低準位轉為高準位時，非重疊訊號產生器120持續產生高準位的上橋訊號PH並改以產生高準位的下橋訊號PL。上橋驅動電路140根據上橋訊號PH截止上橋開關MH1與上橋輔助開關MH2持續一空載時間(dead-time)DT3，並於空載時間DT3後同時導通上橋開關MH1與上橋輔助開關MH2。而下橋驅動電路160將根據下橋訊號PL快速地降低下橋控制端b1之電壓至小於一導通電壓以截止下橋開關ML1，且藉由第一電容C1來偵測輸出端OUT之電壓的上升斜率來控制下橋輔助開關ML2的截止速度。上升斜率越高截止速度越慢，意即下橋輔助控制端b2之電壓LG2下降而逐漸截止下橋輔助開關ML2的速度，會與輸出端OUT之電壓的上升斜率有關。
更進一步來說，當脈寬控制訊號INT由低準位轉為高準位時，第一低阻抗元件162之第一N型電晶體N1與第一高阻抗元 件164之第二N型電晶體N2根據高準位的下橋訊號PL導通。此時，地端VL與下橋控制端b1連結以快速降低下橋控制端b1之電壓LG1至一低電壓。地端VL與下橋輔助控制端b2連結以根據第一電容C1之電流逐漸降低下橋輔助控制端b2之電壓LG2。
值得注意的是，在空載時間DT3，下橋控制端b1之電壓LG1快速下降至低電壓以截止下橋開關ML1。此時下橋等效阻抗大幅上升，已不足以提供流入輸出端OUT的負載電流，因此輸出端OUT會被負載電流充電而快速上升；而輸出端OUT之電壓的上升斜率會被第一電容C1偵測並影響下橋輔助控制端b2之電壓LG2的下降速度。此時，尚未完全截止的下橋輔助開關ML2提供了部分電流放電路徑，以及一電阻性負載來消耗輸出端OUT寄生電容電感網路振盪能量(energy in the parasitic LC network)。據此，輸出端OUT之電壓將以相對緩慢速度上升至電源端VH之高電壓(即輸出端OUT之電壓不會因高的電壓轉換速率而產生EMI干擾)，且可降低輸出端OUT之高頻震盪。
此外，第一短路開關SW1係於下橋訊號PL由高準位轉為低準位時導通(參考圖7)。意即，當脈寬控制訊號INT由高準位轉為低準位時，第一短路開關SW1持續空載時間DT4截止後導通(未繪於圖式中)，以同時拉升下橋控制端b1之電壓LG1與下橋輔助控制端b2之電壓LG2，進而同時導通下橋開關ML1與下橋輔助開關ML2。據此，第一短路開關SW1將可確保下橋開關ML1與下橋輔助開關ML2同時導通。意即，脈寬控制訊號INT由高準位轉為低準位並持續一空載時間後，下橋開關ML1與下橋輔助開關ML2同時導通。
在本發明其他實施例中，下橋驅動電路160可更包括一第一輔助截止開關SW2。第一輔助截止開關SW2耦接於下橋輔助控制端b2與地端VL之間。請同時參考圖5，當脈寬控制訊號INT由低準位轉為高準位且於空載時間DT3後。第一輔助截止開關SW2 將根據低準位的上橋訊號PH導通以降低下橋輔助控制端b2之電壓LG2至地端VL之低電壓而截止下橋輔助開關ML2。在本實施例中，第一輔助截止開關SW2為由N型電晶體22與反閘24組成。 N型電晶體22之一端電連接下橋輔助控制端b2，且其另一端電連接地端VL。N型電晶體22之一控制端則經由反閘24電連接非重疊訊號產生器120。因此，當脈寬控制訊號INT由低準位轉為高準位且於空載時間DT3後，N型電晶體22將根據低準位的上橋訊號PH導通以截止下橋輔助開關ML2。而第一輔助截止開關SW2亦可由其他電子元件組成，本發明對此不作限制。
據此，第一輔助截止開關SW2可以避免當上橋驅動開關140導通上橋開關MH1與上橋輔助開關MH2時(即在空載時間DT3後)，下橋輔助開關ML2仍處於導通狀態而造成一些擊穿電流(breakdown current)產生。
另外，在本發明的其他實施例中，下橋驅動電路160更包括一第一保護開關N3。第一保護開關N3耦接於下橋控制端b1與下橋輔助控制端b2之間，以根據一關閉訊號SD同時截止下橋開關ML1與下橋輔助開關ML2。在本實施例中，關閉訊號SD來自於例如系統之關機訊號、過電流訊號、過電壓訊號或過溫保護訊號等異常狀況。因此，當異常狀況發生時，關閉訊號SD轉為高準位。 非重疊訊號產生器將根據高準位的關閉訊號SD產生高準位的上橋訊號PH與下橋訊號PL以截止下橋開關ML1與下橋輔助開關ML2。此時，第一保護開關N3根據高準位的關閉訊號SD導通，使得下橋控制端b1之電壓LG1與下橋輔助控制端b2之電壓LG2，透過低阻抗路徑的第一N型電晶體N1以相同且快速的方式下降至截止電壓以下，進而可在切換式驅動器100發生異常狀況時立即關閉下橋開關ML1與下橋輔助開關ML2。
除此之外，如圖6所示，上橋驅動電路140可包括一第二電容C1’、一第二低阻抗元件142、一第二高阻抗元件144與一第二 短路開關SW1’。第二電容C1’耦接於電源端VH與上橋輔助控制端a2之間。第二低阻抗元件142耦接於上橋高電壓端VIN2、上橋控制端a1與作為低電壓參考的輸出端OUT之間，且根據上橋訊號PH控制上橋控制端a1連結電源端VH2或地端OUT。在本實施例中，上橋高電壓端VIN2為透過一電容Cin電連接至輸出端OUT，以將電容Cin之電壓作為高電壓參考。
意即，當第二低阻抗元件142將上橋控制端a1連結作為高電壓參考的上橋高電壓端VIN2時，上橋控制端a1之電壓HG1將上升；反之，當第二低阻抗元件142將上橋控制端a1連結作為低電壓參考的輸出端OUT時，上橋控制端a1之電壓HG1將下降。在本實施例中，第二低阻抗元件142具有一第三P型電晶體P1’與一第三N型電晶體N1’。第三P型電晶體P1’耦接於上橋高電壓端VIN2與上橋控制端a1之間。第三N型電晶體N1’耦接於上橋控制端a2與輸出端OUT之間。
更進一步來說，在本實施例中，上橋開關MH1及上橋輔助開關MH2是N型電晶體，其源極(source)電連接在輸出端OUT。若截止上橋開關MH1及上橋輔助開關MH2，控制端a1與上橋開關MH1之源極的跨壓與控制端a2與上橋輔助開關MH2之源極的跨壓將降為0。此時，上橋驅動電路140是以輸出端OUT作為其地端；而若上橋驅動電路140開啟上橋開關MH1及上橋輔助開關MH2，輸出端OUT的電壓最高會上升至電源端VH的電壓。因此，上橋高電壓端VIN2必需提供高於電源端VH的電壓至上橋驅動電路140。一般習知者會利用電容Cin跨接於輸出端OUT及高電壓端VH2之間，使得輸出端OUT的電壓變動時，高電壓端VH2亦隨之變化，藉此來固定高電壓端VH2與輸出端OUT之間的跨壓。
第二高阻抗元件144耦接上橋輔助控制端a2與輸出端OUT之間，且根據上橋訊號PH控制上橋輔助控制端a2連結輸出端OUT，以據此控制上橋輔助開關MH2之導通與截止。意即，當第 二高阻抗元件144將上橋輔助控制端a2連結輸出端OUT時，上橋輔助控制端a2之電壓HG2將下降。在本實施例中，第二高阻抗元件144具有一第二電阻R1’與一第四N型電晶體N2’。第二電阻R1’之一端耦接上橋輔助控制端a2，第二電阻R1’之另一端耦接第四N型電晶體N2’之一端，且第四N型電晶體N2’之另一端耦接輸出端OUT。而在其他實施例中，第二高阻抗元件144亦可僅有第四N型電晶體N2’(即移除第二電阻R1’)。此時，第四N型電晶體N2’之阻抗將設定為大於第三N型電晶體N1’之阻抗。
值得注意的是，第四N型電晶體N2’之阻抗設定為大於第三N型電晶體N1’之阻抗。因此，當上橋訊號PH由低準位轉為高準位(即脈寬控制訊號INT由高準位轉為低準位)時，第三N型電晶體N1’與第四N型電晶體N2’導通，使得上橋控制端a1之電壓HG1快速下降至低於導通電壓而完全截止上橋開關MH1，且藉由第二電容C1’來偵測輸出端OUT之電壓的下降斜率來控制上橋輔助開關MH2的截止速度。下降斜率越高截止速度越慢。據此，上橋訊號PH由低準位轉為高準位時，上橋開關MH1與上橋輔助開關MH2將以不同的速度截止。更進一步來說，偵測輸出端OUT之電壓的下降斜率方式，是透過上橋輔助開關MH2的源極電壓(即輸出端OUT)下降時，上橋輔助控制端a2的電壓HG2因第二電容C1’的緣故而變化速度較慢，使得上橋輔助開關MH2的導通程度與輸出端OUT之電壓的下降斜率相關。
第二短路開關SW1’耦接於上橋控制端a1與上橋輔助控制端a2之間，且根據上橋訊號PH調整上橋開關MH1控制端a1之電壓與上橋輔助開關MH2控制端a2之電壓。當上橋訊號PH為高準位時，第二短路開關SW1’截止，使得上橋開關MH1與上橋輔助開關MH2以不同的速度截止；反之，當上橋訊號PH為低準位時，第二短路開關SW1’導通，使得上橋開關ML1與下橋輔助開關ML2以相同速度導通。
而有關第二電容C1’、第二低阻抗元件142、第二高阻抗元件144與第二短路開關SW1’之間的連結關係大致上與第一電容C1、第一低阻抗元件162、第一高阻抗元件164與第一短路開關P2之間的連結關係相同。所屬技術領域具通常知識者應可據此推知第二電容C1’、第二低阻抗元件142、第二高阻抗元件144與第二短路開關P2’之間的作動方式，故在此不再贅述。
以下將說明當脈寬控制訊號為高準位，以及由高準位轉為低準位時，上橋驅動電路140控制上橋開關MH1與上橋輔助開關MH2之導通與截止的情形。請同時參考圖7，其顯示圖6之切換式驅動器之相關訊號的波形圖。因此，如圖7所示，當脈寬控制訊號INT為高準位時，非重疊訊號產生器120據此產生低準位的上橋訊號PH與高準位的下橋訊號PL。下橋驅動電路160根據下橋訊號PL截止下橋開關ML1與下橋輔助開關ML2。而上橋驅動電路140將根據上橋訊號PH導通上橋開關MH1與上橋輔助開關MH2。更進一步來說，第三P型電晶體P1’與第二短路開關SW1’根據低準位的上橋訊號PH導通，以拉升上橋控制端a1之電壓HG1與下橋輔助控制端a2之電壓HG2進而導通上橋開關MH1與上橋輔助開關MH2。此時，輸出端OUT之電壓將上升至電源端VH的高電壓。
而當脈寬控制訊號INT由高準位轉為低準位時，非重疊訊號產生器120持續產生高準位的下橋訊號PL並改以產生高準位的上橋訊號PH。下橋驅動電路160根據下橋訊號PL截止下橋開關ML1與下橋輔助開關ML2持續一空載時間DT4，並於空載時間DT4後同時導通下橋開關ML1與下橋輔助開關ML2。而上橋驅動電路140將根據上橋訊號PH快速地降低上橋控制端a1之電壓HG1至小於導通電壓Vth以截止上橋開關MH1，且藉由第二電容C1’來偵測輸出端OUT之電壓的下降斜率來控制上橋輔助開關MH2的截止速度。下降斜率越高截止速度越慢。也就是上橋輔助控制端 a2之電壓HG2下降而逐漸截止上橋輔助開關MH2的速度，會與輸出端OUT之電壓的下降斜率有關。
更進一步來說，當脈寬控制訊號INT由高準位轉為低準位時，第二低阻抗元件142之第三N型電晶體N1’與第二高阻抗元件144之第四N型電晶體N2’根據高準位的上橋訊號PH導通。此時，輸出端OUT與上橋控制端a1連結以快速降低上橋控制端a1之電壓HG1至低於上橋開關MH1之導通電壓Vth。輸出端OUT與上橋輔助控制端a2連結以根據第二電容C1’之電流逐漸降低上橋輔助控制端a2之電壓HG2。
值得注意的是，在空載時間DT4，上橋控制端a1之電壓HG1快速下降至低於上橋開關MH1之導通電壓Vth以截止上橋開關MH1，此時上橋等效阻抗大幅上升，已不足以提供流出輸出端OUT的負載電流，因此輸出端OUT會被負載電流放電而快速下降；而輸出端OUT之電壓的下降斜率會被第二電容C1’偵測並影響上橋輔助控制端a2之電壓HG2的下降速度。此時，尚未完全截止的上橋輔助開關MH2提供了部分電流放電路徑，以及一電阻性負載來消耗輸出端OUT寄生電容電感網路振盪能量。據此，輸出端OUT之電壓將以相對緩慢速度下降至地端VL之低電壓(即輸出端OUT之電壓不會因高的電壓轉換速率而產生EMI干擾)，且可降低輸出端OUT之高頻震盪。
此外，第二短路開關SW1’係於上橋訊號PH由高準位轉為低準位時導通(請參考圖4)。意即，當脈寬控制訊號INT由低準位轉為高準位時，第二短路開關SW1’持續空載時間DT3截止後導通(未繪於圖式中)，以同時拉升上橋控制端a1之電壓HG1與上橋輔助控制端a2之電壓HG2，進而同時導通上橋開關MH1與上橋輔助開關MH2。據此，第二短路開關SW1’將可確保欲導通上橋開關MH1與上橋輔助開關MH2時(即，脈寬控制訊號INT由低準位轉為高準位並持續一空載時間後)可以同時導通。
在本發明其他實施例中，上橋驅動電路140可更包括一第二輔助截止開關SW2’。第二輔助截止開關SW2’耦接於上橋輔助控制端a2與輸出端OUT之間。在本實施例中，第二輔助截止開關SW2’為由N型電晶體與反閘組成。而第二輔助截止開關SW2’之內部結構大致上與第一輔助截止開關SW2相同，且亦可由其他電子元件組成，故在此不再贅述。請同時參考圖7，當脈寬控制訊號INT由高準位轉為低準位且於空載時間DT4後。第二輔助截止開關SW2’將根據低準位的下橋訊號PL導通以降低上橋輔助控制端a2之電壓HG2低於上橋輔助開關MH2之導通電壓Vth而截止上橋輔助開關MH2。據此，第二輔助截止開關SW2’可以避免當下橋驅動開關160導通下橋開關ML1與下橋輔助開關ML2時(即在空載時間DT4後)，上橋輔助開關MH2仍處於導通狀態而造成一些擊穿電流(breakdown current)產生。
另外，在本發明的其他實施例中，上橋驅動電路140更包括一第二保護開關N3’。第二保護開關N3’耦接於上橋控制端a1與上橋輔助控制端a2之間，以根據關閉訊號SD同時截止上橋開關MH1與上橋輔助開關MH2。在本實施例中，關閉訊號SD來自於例如系統之關機訊號、過電流訊號、過電壓訊號或過溫保護訊號等異常狀況。因此，當異常狀況發生時，關閉訊號SD轉為高準位。非重疊訊號產生器120將根據高準位的關閉訊號SD產生高準位的上橋訊號PH與下橋訊號PL以截止上橋開關MH1與上橋輔助開關MH2。此時，第二保護開關N3’根據高準位的關閉訊號SD導通，以降低上橋控制端a1之電壓HG1與上橋輔助控制端a2之電壓HG2而截止上橋開關MH1與上橋輔助開關MH2，透過低阻抗路徑的第三N型電晶體N1’以相同且快速的方式下降至截止電壓以下，進而可在切換式驅動器100發生異常狀況時立即關閉上橋開關MH1與上橋輔助開關MH2。
綜上所述，本發明實施例提供一種可降低電磁干擾與電源擾 動之切換式驅動器。當切換式驅動器欲增加輸出端的電壓時，下橋驅動電路快速截止下橋開關，且偵測輸出端之電壓的上升斜率來控制下橋輔助開關的截止速度；以及當切換式驅動器欲減少輸出端的電壓時，上橋驅動電路快速截止上橋開關，且偵測輸出端之電壓的下降斜率來控制上橋輔助開關的截止速度。據此，本發明實施例之切換式驅動器可以降低操作在空載時間時所產生之電磁干擾與電源擾動。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。
100‧‧‧切換式驅動器
120‧‧‧非重疊訊號產生器
140‧‧‧上橋驅動電路
160‧‧‧下橋驅動電路
162‧‧‧第一低阻抗元件
164‧‧‧第一高阻抗元件
190‧‧‧負載
a1‧‧‧上橋控制端
a2‧‧‧上橋輔助控制端
b1‧‧‧下橋控制端
b2‧‧‧下橋輔助控制端
C1‧‧‧第一電容
HG1‧‧‧電壓
INT‧‧‧脈寬控制訊號
HG2‧‧‧電壓
LG1‧‧‧電壓
VIN2‧‧‧上橋高電壓端
14‧‧‧N型電晶體
LG2‧‧‧電壓
MH1‧‧‧上橋開關
MH2‧‧‧上橋輔助開關
ML1‧‧‧下橋開關
ML2‧‧‧下橋輔助開關
N1‧‧‧第一N型電晶體
N2‧‧‧第二N型電晶體
OUT‧‧‧輸出端
P1‧‧‧第一P型電晶體
SW1‧‧‧第一短路開關
PH‧‧‧上橋訊號
PL‧‧‧下橋訊號
R1‧‧‧第一電阻
VH‧‧‧電源端
VL‧‧‧地端
VIN1‧‧‧下橋高電壓端
12‧‧‧P型電晶體
16‧‧‧反閘

Claims (14)

  1. 一種可降低電磁干擾與電源擾動之切換式驅動器，透過一輸出端耦接一負載，且該切換式驅動器包括：一非重疊訊號產生器，根據一脈寬控制訊號產生一上橋訊號與一下橋訊號；一上橋開關，耦接於一電源端與該輸出端之間，且具有一上橋控制端；一上橋輔助開關，並聯該上橋開關，且具有一上橋輔助控制端；一下橋開關，耦接於該輸出端與一地端之間，且具有一下橋控制端；一下橋輔助開關，並聯該下橋開關，且具有一下橋輔助控制端；一上橋驅動電路，耦接於該非重疊訊號產生器、該電源端、該上橋控制端與該上橋輔助控制端之間；以及一下橋驅動電路，耦接於該非重疊訊號產生器、該輸出端、該下橋控制端與該下橋輔助控制端之間；其中，當該脈寬控制訊號為低準位時，該上橋驅動電路根據該上橋訊號截止該上橋開關與該上橋輔助開關，且該下橋驅動電路根據該下橋訊號導通該下橋開關與該下橋輔助開關；其中，當該脈寬控制訊號由低準位轉為高準位時，該上橋驅動電路根據該上橋訊號截止該上橋開關與該上橋輔助開關持續一空載時間(dead-time)，並於該空載時間後同時導通該上橋開關與該上橋輔助開關，以及該下橋驅動電路根據該下橋訊號降低該下橋控制端之電壓至小於一導通電壓以截止該下橋開關，且偵測該輸出端之電壓的一上升斜率來控制該下橋輔助開關的截止速度，該上升斜率越高該下橋輔助開關的截止速度越慢。
  2. 如請求項第1項之切換式驅動器，其中，該下橋驅動電路包括：一第一電容，耦接於該輸出端與該下橋輔助控制端之間； 一第一低阻抗元件，耦接於一下橋高電壓端、該下橋控制端與該地端之間，且根據該下橋訊號控制該下橋控制端連結該下橋高電壓端或該地端；一第一高阻抗元件，耦接該下橋輔助控制端與該地端之間，且根據該下橋訊號控制該下橋輔助控制端連結該地端；以及一第一短路開關，耦接於該下橋控制端與該下橋輔助控制端之間，且根據該下橋訊號調整該下橋控制端之電壓與該下橋輔助控制端之電壓；其中，當該脈寬控制訊號由低準位轉為高準位時，該第一低阻抗元件連結該地端與該下橋控制端以降低該下橋控制端之電壓至一低電壓，且該第一高阻抗元件連結該地端與該下橋輔助控制端以根據該第一電容偵測到的該輸出端之電壓的該上升斜率，降低該下橋輔助控制端之電壓；其中，當該脈寬控制訊號由高準位轉為低準位時，該第一短路開關持續截止該空載時間後導通以同時拉升該下橋控制端之電壓與該下橋輔助控制端之電壓。
  3. 如請求項第2項之切換式驅動器，其中，該第一低阻抗元件具有一第一P型電晶體與一第一N型電晶體，該第一P型電晶體耦接於該下橋高電壓端與該下橋控制端之間，且該第一N型電晶體耦接於該下橋控制端與該地端之間，當該下橋訊號為高凖位時，該第一P型電晶體截止且該第一N型電晶體導通以連結該下橋控制端與該地端，以及當該下橋訊號為低準位時，該第一N型電晶體截止且該第一P型電晶體導通以連結該下橋控制端與該下橋高電壓端。
  4. 如請求項第3項之切換式驅動器，其中，該第一高阻抗元件為一第二N型電晶體，且該第二N型電晶體之阻抗大於該第一N型 電晶體之阻抗，其中當該下橋訊號為高準位時，該第二N型電晶體導通以連結該下橋輔助控制端與該地端，且當該下橋訊號為低準位時，該第二N型電晶體截止以斷開該下橋輔助控制端與該地端。
  5. 如請求項第2項之切換式驅動器，其中，該第一高阻抗元件具有一第一電阻與一第二N型電晶體，該第一電阻之一端耦接該下橋輔助控制端，該第一電阻之另一端耦接該第二N型電晶體之一端，且該第二N型電晶體之另一端耦接該地端，其中當該下橋訊號為高準位時，該第二N型電晶體導通以連結該下橋輔助控制端與該地端，且當該下橋訊號為低準位時，該第二N型電晶體截止以斷開該下橋輔助控制端與該地端。
  6. 如請求項第2項之切換式驅動器，其中，該下橋驅動電路更包括一第一截止開關，該第一截止開關耦接於該下橋輔助控制端與該地端之間，且當該脈寬控制訊號由低準位轉為高準位且於該空載時間後，該第一截止開關根據該上橋訊號導通以降低該下橋輔助控制端之電壓至小於該導通電壓而截止該下橋輔助開關。
  7. 如請求項第2項之切換式驅動器，其中，該下橋驅動電路更包括一第一保護開關，該第一保護開關耦接於該下橋控制端與該下橋輔助控制端之間，且該第一保護開關根據一關閉訊號導通，以同時降低該下橋控制端之電壓與該下橋輔助控制端之電壓而截止該下橋開關與該下橋輔助開關。
  8. 如請求項第1項之切換式驅動器，其中，當該脈寬控制訊號為高準位時，該下橋驅動電路根據該下橋訊號截止該下橋開關與該下橋輔助開關，且該上橋驅動電路根據該上橋訊號導通該上橋開 關與該上橋輔助開關；當該脈寬控制訊號由高準位轉為低準位時，該下橋驅動電路根據該下橋訊號截止該下橋開關與該下橋輔助開關持續該空載時間，並於該空載時間後同時導通該下橋開關與該下橋輔助開關，以及該上橋驅動電路根據該上橋訊號降低該上橋控制端之電壓至小於該導通電壓以截止該上橋開關，且偵測該輸出端之電壓的一下降斜率來控制該上橋輔助開關的截止速度，該下降斜率越高該上橋輔助開關的截止速度越慢。
  9. 如請求項第8項之切換式驅動器，其中，該上橋驅動電路包括：一第二電容，耦接於該電源端與該上橋輔助控制端之間；一第二低阻抗元件，耦接於一上橋高電壓端、該上橋控制端與該輸出端之間，且根據該上橋訊號控制該上橋控制端連結該上橋高電壓端或該輸出端；一第二高阻抗元件，耦接該上橋輔助控制端與該輸出端之間，且根據該上橋訊號控制該上橋輔助控制端連結該輸出端；以及一第二短路開關，耦接於該上橋控制端與該上橋輔助控制端之間，且根據該上橋訊號調整該上橋控制端之電壓與該上橋輔助控制端之電壓；其中，當該脈寬控制訊號由高準位轉為低準位時，該第二低阻抗元件連結該輸出端與該上橋控制端以降低該上橋控制端之電壓至一低電壓，且該第二高阻抗元件連結該輸出端與該上橋輔助控制端以根據該第二電容偵測到的該輸出端之電壓的該下降斜率，降低該上橋輔助控制端之電壓；其中，當該脈寬控制訊號由低準位轉為高準位時，該第二短路開關持續截止該空載時間後導通，以同時拉升該上橋控制端之電壓與該上橋輔助控制端之電壓。
  10. 如請求項第9項之切換式驅動器，其中，該第二低阻抗元件具有一第三P型電晶體與一第三N型電晶體，該第三P型電晶體耦接於該上橋高電壓端與該上橋控制端之間，且該第三N型電晶體耦接於該上橋控制端與該輸出端之間，當該上橋訊號為高準位時，該第三P型電晶體截止且該第三N型電晶體導通以連結該上橋控制端與該輸出端，以及當該上橋訊號為低準位時，該第三N型電晶體截止且該第三P型電晶體導通以連結該上橋控制端與該上橋高電壓端。
  11. 如請求項第10項之切換式驅動器，其中，該第二高阻抗元件為一第四N型電晶體，且該第四N型電晶體之阻抗大於該第三N型電晶體之阻抗，其中當該上橋訊號為高準位時，該第四N型電晶體導通以連結該上橋輔助控制端與該輸出端，且當該上橋訊號為低準位時，該第四N型電晶體截止以斷開該上橋輔助控制端與該輸出端。
  12. 如請求項9項之切換式驅動器，其中，該第二高阻抗元件具有一第二電阻與一第四N型電晶體，該第二電阻之一端耦接該上橋輔助控制端，該第二電阻之另一端耦接該第四N型電晶體之一端，且該第四N型電晶體之另一端耦接該輸出端，其中當該上橋訊號為高準位時，該第四N型電晶體導通以連結該上橋輔助控制端與該輸出端，且當該上橋訊號為低準位時，該第四N型電晶體截止以斷開該上橋輔助控制端與該輸出端。
  13. 如請求項第9項之切換式驅動器，其中，該上橋驅動電路更包括一第二截止開關，該第二截止開關耦接於該上橋輔助控制端與該輸出端之間，且當該脈寬控制訊號由高準位轉為低準位且於 該空載時間後，該第二截止開關根據該下橋訊號導通以降低該上橋輔助控制端之電壓至小於該導通電壓而截止該上橋輔助開關。
  14. 如請求項第9項之切換式驅動器，其中，該上橋驅動電路更包括一第二保護開關，該第二保護開關耦接於該上橋控制端與該上橋輔助控制端之間，且該第二保護開關根據一關閉訊號導通，以同時降低該上橋控制端之電壓與該上橋輔助控制端之電壓而截止該上橋開關與該上橋輔助開關。
TW104133683A 2015-10-14 2015-10-14 可降低電磁干擾與電源擾動之切換式驅動器 TWI571055B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104133683A TWI571055B (zh) 2015-10-14 2015-10-14 可降低電磁干擾與電源擾動之切換式驅動器
US14/991,621 US9793806B2 (en) 2015-10-14 2016-01-08 Switching driver capable of reducing EMI effect and power ripple

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104133683A TWI571055B (zh) 2015-10-14 2015-10-14 可降低電磁干擾與電源擾動之切換式驅動器

Publications (2)

Publication Number Publication Date
TWI571055B true TWI571055B (zh) 2017-02-11
TW201714406A TW201714406A (zh) 2017-04-16

Family

ID=58524486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133683A TWI571055B (zh) 2015-10-14 2015-10-14 可降低電磁干擾與電源擾動之切換式驅動器

Country Status (2)

Country Link
US (1) US9793806B2 (zh)
TW (1) TWI571055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114977801A (zh) * 2021-02-20 2022-08-30 茂达电子股份有限公司 具有不同安全工作区域的开关组件的电源转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425000B2 (en) * 2017-08-21 2019-09-24 Texas Instruments Incorporated Increasing efficiency of a switched mode power converter
CN112994447B (zh) * 2019-12-13 2022-03-04 立锜科技股份有限公司 低延迟时间的电源转换电路及其中的驱动电路
US10944330B1 (en) * 2019-12-19 2021-03-09 Cypress Semiconductor Corporation Self-biased gate driver architecture
CN113157045B (zh) * 2020-01-22 2023-10-24 台湾积体电路制造股份有限公司 电压调节器电路和方法
US11677323B2 (en) 2020-12-28 2023-06-13 Texas Instruments Incorporated Progressive power converter drive
US12132393B2 (en) 2022-06-27 2024-10-29 Texas Instruments Incorporated Adapting split-transistor switching power supply based on condition
US20250080098A1 (en) * 2023-09-06 2025-03-06 Texas Instruments Incorporated On-resistance enhancement for power converter
CN117691990B (zh) * 2023-12-29 2024-10-22 广州慧智微电子股份有限公司 电平转换电路
EP4675903A1 (en) * 2024-07-01 2026-01-07 STMicroelectronics International N.V. A current controlled buck regulator circuit and corresponding control method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877647A (en) * 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control
US6066958A (en) * 1998-06-03 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
US6177819B1 (en) * 1999-04-01 2001-01-23 Xilinx, Inc. Integrated circuit driver with adjustable trip point
US8410818B1 (en) * 2012-02-14 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. High speed communication interface with an adaptive swing driver to reduce power consumption
US20150180475A1 (en) * 2012-07-06 2015-06-25 Freescale Semiconductor, Inc. Input/output driver circuit, integrated circuit and method therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE381141T1 (de) * 2001-02-01 2007-12-15 Power One Inc Isolierte treiberschaltungsanordnung zur verwendung in leistungsschaltreglern
WO2008137935A1 (en) * 2007-05-07 2008-11-13 Harman International Industries, Incorporated Automatic zero voltage switching mode controller
TWI394363B (zh) * 2009-09-30 2013-04-21 Anpec Electronics Corp 可降低電磁干擾之輸出驅動電路
EP2555397A1 (en) * 2010-04-01 2013-02-06 Hitachi Automotive Systems, Ltd. Power converter device
JP5799899B2 (ja) * 2012-06-27 2015-10-28 株式会社デンソー 電力変換装置
US9086705B2 (en) * 2012-07-19 2015-07-21 Infineon Technologies Austria Ag Charge recovery in power converter driver stages
JP5937503B2 (ja) * 2012-12-26 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US9312852B2 (en) * 2013-03-09 2016-04-12 Microchip Technology Incorporated Inductive load driver slew rate controller
JP2016171676A (ja) * 2015-03-12 2016-09-23 株式会社東芝 電源回路とその制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877647A (en) * 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control
US6066958A (en) * 1998-06-03 2000-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
US6177819B1 (en) * 1999-04-01 2001-01-23 Xilinx, Inc. Integrated circuit driver with adjustable trip point
US8410818B1 (en) * 2012-02-14 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. High speed communication interface with an adaptive swing driver to reduce power consumption
US20150180475A1 (en) * 2012-07-06 2015-06-25 Freescale Semiconductor, Inc. Input/output driver circuit, integrated circuit and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114977801A (zh) * 2021-02-20 2022-08-30 茂达电子股份有限公司 具有不同安全工作区域的开关组件的电源转换器

Also Published As

Publication number Publication date
TW201714406A (zh) 2017-04-16
US9793806B2 (en) 2017-10-17
US20170110962A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI571055B (zh) 可降低電磁干擾與電源擾動之切換式驅動器
TWI677779B (zh) 功率轉換電子電路及功率轉換電子組件
JP4528321B2 (ja) スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
US20120062190A1 (en) Dc-dc converters
CN104135237B (zh) 栅极驱动电路
US9590574B1 (en) Pulse-width modulated (PWM) audio power amplifier with output transition slope control
JP2016092907A (ja) 半導体装置
JP2011109843A (ja) レベルシフト回路及びスイッチング電源装置
CN105449997A (zh) 一种功率变换器的功率开关管隔离栅驱动电路
CN107835002A (zh) 固态脉冲调制器中的保护电路、振荡补偿电路和供电电路
JP2010220196A (ja) スイッチング出力回路およびスイッチング電源
JP5991939B2 (ja) 半導体デバイス駆動回路および半導体デバイス駆動装置
CN109217858B (zh) 晶体管装置的过电压保护
JP5533313B2 (ja) レベルシフト回路及びスイッチング電源装置
CN110224688A (zh) 一种氮化镓功率器件驱动系统
JP2018098849A (ja) パワーモジュール
JP5471862B2 (ja) レベルシフト回路及びスイッチング電源装置
JP2017539158A (ja) 固体スイッチ・リレー
TW202007063A (zh) 電源轉換裝置及其控制方法
EP3955464B1 (en) Drive circuit of power semiconductor element
JP2016539617A (ja) フライバック型スイッチング電源回路及びそれを用いたバックライト駆動装置
KR102865335B1 (ko) 스위칭 증폭기에서 출력 드라이버의 동적 제어
CN113689814B (zh) 驱动电路
TWI692927B (zh) 電力電路以及驅動電路
JP4319336B2 (ja) Ｍｏｓスイッチング回路