TWI570931B

TWI570931B - 高壓半導體裝置及其製造方法

Info

Publication number: TWI570931B
Application number: TW103132924A
Authority: TW
Inventors: 羅宗仁; 劉興潮; 陳巨峰; 周葦俊
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2014-09-24
Filing date: 2014-09-24
Publication date: 2017-02-11
Also published as: TW201613100A

Description

高壓半導體裝置及其製造方法

本發明係有關於半導體裝置及其製造方法，且特別係有關於一種高壓半導體裝置及其製造方法。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如垂直式擴散金氧半導體(vertically diffused metal oxide semiconductor，VDMOS)電晶體及水平擴散金氧半導體(LDMOS)電晶體，主要用於18V以上的元件應用領域。高壓裝置技術的優點在於符合成本效益，且易相容於其它製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

高壓半導體裝置是利用閘極電壓來產生通道，並控制流經源極與汲極之間的電流。在傳統的高壓半導體裝置中，為了防止源極與汲極之間的擊穿效應(punch-through effect)，必須延長電晶體的通道長度。然而，如此一來會增加裝置的尺寸而使晶片面積增加且會使電晶體的導通電阻(on-resistance，R_on)上升。再者，由於電洞的遷移率低於電子的遷移率，因此P型高壓半導體裝置的導通電阻會高於N型高壓半導體裝置的導通電阻而不利於P型高壓半導體裝置效能的提升。

因此，有必要尋求一種新的高壓半導體裝置結構以解決上述的問題。

本發明提供一種高壓半導體裝置，包括：基板；磊晶層，設於基板上且具有第一導電型；閘極結構，設於磊晶層上；源極區及汲極區，分別設於閘極結構兩側之磊晶層內；堆疊結構，設於閘極結構及汲極區之間，其中堆疊結構包括：阻擋層；絕緣層，設於阻擋層上；導電層，設於絕緣層上，且電性連接源極區或閘極結構。

本發明更提供一種高壓半導體裝置之製造方法，包括：提供基板；形成磊晶層於基板上，且磊晶層具有第一導電型；形成閘極結構於磊晶層上；形成源極區及汲極區，源極區及汲極區分別設於閘極結構兩側之磊晶層內；形成堆疊結構於閘極結構及汲極區之間，其中堆疊結構包括：阻擋層；絕緣層，設於阻擋層上；導電層，設於絕緣層上，且電性連接源極區或閘極結構。

為讓本發明之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧基板

102‧‧‧磊晶層

104‧‧‧高壓井區

106‧‧‧溝槽隔離物

108‧‧‧絕緣凸塊

108a‧‧‧絕緣凸塊

108b‧‧‧絕緣凸塊

110‧‧‧第一導電型摻雜區

112‧‧‧閘極結構

112a‧‧‧閘極介電層

112b‧‧‧閘極電極

114‧‧‧絕緣側壁層

116‧‧‧源極區

116a‧‧‧第二導電型源極區

116b‧‧‧第一導電型源極區

118‧‧‧汲極區

118P‧‧‧汲極預定區

120‧‧‧堆疊結構

120a‧‧‧阻擋層

120b‧‧‧絕緣層

120c‧‧‧導電層

122‧‧‧金屬矽化物層

124‧‧‧層間介電層

126‧‧‧內連線結構

200‧‧‧高壓半導體裝置

CH‧‧‧通道

第1-8圖係本發明實施例之高壓半導體裝置在其製造方法中各階段的剖面圖；第9圖係本發明另一實施例之高壓半導體裝置之剖面圖；第10圖係本發明另一實施例之高壓半導體裝置之剖面圖；及第11圖係本發明另一實施例之高壓半導體裝置之剖面圖。

以下針對本發明之高壓半導體裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本發明。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一絕緣凸塊位於一第二材料層上或之上時，包括絕緣凸塊與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，絕緣凸塊與第二材料層之間可能不直接接觸。

必需了解的是，為特別描述或圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板上，或指其它層或基板之間夾設其它層。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。

本發明實施例係利用一堆疊結構以降低通道中的電場密度，進而降低高壓半導體裝置之導通電阻。

參見第1圖，首先提供基板100。基板100可為半導體基板，例如矽基板。此外，上述半導體基板亦可為元素半導體，包括鍺(germanium)；化合物半導體，包括碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；合金半導體，包括矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)或上述材料之組合。此外，基板100也可以是絕緣層上覆半導體(semiconductor on insulator)。在一實施例中，此基板100可為未摻雜之基板。然而，在其它實施例中，基板100亦可為輕摻雜之基板，例如輕摻雜之P型或N型基板。

接著，形成磊晶層102於基板100上。磊晶層102可包括矽、鍺、矽與鍺、III-V族化合物或上述之組合。此磊晶層102可藉由磊晶成長(epitaxial growth)製程形成，例如金屬有機物化學氣相沉積法(MOCVD)、金屬有機物化學氣相磊晶法(MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced CVD)、遙控電漿化學氣相沉積法(RP-CVD)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)、氯化物氣相磊晶法(Cl-VPE)或類似的方法形成。

此磊晶層102具有第一導電型。例如，當此第一導電型為P型時，磊晶層102為P型磊晶層，其可藉由在沈積磊晶層102時，於反應氣體中加入硼烷(BH₃)或三溴化硼(BBr₃)進行原位(in-situ)摻雜，或者，亦可先沈積未摻雜之磊晶層102後，再以硼離子或銦離子進行離子佈植。

接著，參見第2圖，在形成後續之閘極結構前，可選擇性(optionally)形成高壓井區104於磊晶層102內。此高壓井區104具有第二導電型，且第一導電型與第二導電型相異。此高壓井區104可藉由離子佈植步驟形成。例如，當此第二導電型為N型時，可於預定形成高壓井區104之區域佈植磷離子或砷離子以形成高壓井區104。

接著，可利用淺溝槽隔離製程(STI)形成溝槽隔離物106於磊晶層102中，以在基板100隔離出主動區。然而，亦可以其它任何適合之方式隔離出主動區，例如亦可以傳統的區域氧化法(LOCOS)形成場氧化層以在基板100隔離出主動區。

參見第3圖，於形成後續之閘極結構前，可選擇性(optionally)形成多個絕緣凸塊108(例如絕緣凸塊108a及108b)於磊晶層102上，且此絕緣凸塊108係設於後續之閘極結構及汲極區(亦即第3圖中汲極預定區118P之區域)之間，以更進一步降低其下之磊晶層102中的通道的電場密度以及裝置之導通電阻，此部分將於後文詳細說明。

此外，圖中靠左側之基板為汲極預定區118P，越靠近汲極預定區118P之絕緣凸塊108的高度可以越高。例如，如第3圖所示，較靠近汲極預定區118P之絕緣凸塊108b的高度高於較遠離汲極預定區118P之絕緣凸塊108a的高度。此絕緣凸塊之高度變化可更進一步降低其下之磊晶層102中的通道的電場密度以及裝置之導通電阻。

絕緣凸塊108可為使用化學氣相沉積(CVD)法形成之氧化矽、氮化矽、氮氧化矽、其它任何適合之絕緣材料、或上述之組合。此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition，PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition，ALD)或其它常用的方法。

應注意的是，雖然第3圖僅繪示兩個絕緣凸塊108a及108b，然而此技藝人士可瞭解本案之高壓半導體裝置亦可包括更多絕緣凸塊，或者可僅形成一個絕緣凸塊。或者，亦可不形成絕緣凸塊，此部分將於後文詳細說明。第3圖所示之實施例僅為說明之用，本發明之範圍並不以此為限。

接著，參見第4圖，於磊晶層102上形成閘極結構112，並於高壓井區104內形成第一導電型摻雜區110。此閘極結構112包括閘極介電層112a以及設於此閘極介電層112a之上的閘極電極112b。此外，此第一導電型摻雜區110係在後續之源極區之前形成。

在一實施例中，可先依序毯覆性沈積一介電材料層(用以形成閘極介電層112a，未繪示)及位於其上之導電材料層(用以形成閘極電極112b，未繪示)於基板100上，再將此介電材料層及導電材料層經微影與蝕刻製程露出預定形成第一導電型摻雜區110之高壓井區104(或磊晶層102)，接著進行離子佈植步驟以形成此第一導電型摻雜區110。之後，再藉由另一微影與蝕刻製程將介電材料層及導電材料層分別圖案化以形成閘極介電層112a及閘極電極112b。

上述介電材料層之材料(亦即閘極介電層112a之材料)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。此介電材料層可藉由前述化學氣相沉積法(CVD)或旋轉塗佈法形成。

前述導電材料層之材料(亦即閘極電極112b之材料)可為非晶矽、複晶矽、一或多種金屬、金屬氮化物、導電金屬氧化物、或上述之組合。上述金屬可包括但不限於鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑 (platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限於氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包括但不限於釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。此導電材料層之材料可藉由前述之化學氣相沉積法(CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成，例如，在一實施例中，可用低壓化學氣相沈積法(LPCVD)在525~650℃之間沈積而製得非晶矽導電材料層或複晶矽導電材料層，其厚度範圍可為約1000Å至約10000Å。

接著，參見第5圖，在閘極結構112的側壁形成絕緣側壁層114。在一些實施例中，可以LPCVD或PECVD在350~850℃下沈積一層厚度約200~2000Å的絕緣層，例如氧化矽或氮化矽；又，若是製作複合式(composite)側壁層，則可沈積一層以上的絕緣層。沈積完畢後，使用SF₆、CF₄、CHF₃、或C₂F₆當作蝕刻源，以反應性離子蝕刻程序進行非等向性的蝕刻，便可在閘極結構的側壁形成絕緣側壁層114。

繼續參見第5圖，於絕緣側壁層114之後，形成源極區116及汲極區118，且此源極區116及汲極區118分別設於閘極結構112兩側之磊晶層102內。詳細而言，此源極區116係設於第一導電型摻雜區110內，而汲極區118係設於高壓井區104內未形成有第一導電型摻雜區110之區域。此源極區116及汲極區118可藉由離子佈植步驟形成，且源極區116可包括第二導電型源極區116a以及第一導電型源極區116b。

接著，參見第6-7圖，形成堆疊結構120於閘極結構112及汲極區118之間，且此堆疊結構120包括依序堆疊之阻擋層120a、絕緣層120b以及導電層120c。此導電層120c可經由後續之內連線結構電性連接至源極區116或閘極結構112，使此堆疊結構120可降低其下之磊晶層102中的通道CH的電場密度，進而降低高壓半導體裝置之導通電阻(on-resistance，R_on)。

在此堆疊結構120中，絕緣層120b係設於阻擋層120a上，而此導電層120c係設於絕緣層120b上。在一實施例中，首先參見第6圖，可先形成阻擋層120a於閘極結構112及汲極區118之間的磊晶層102上，且此阻擋層120a順應性覆蓋部分絕緣凸塊108b以及部分閘極結構112，且完全覆蓋絕緣凸塊108a。阻擋層120a係用以覆蓋閘極結構112不欲形成金屬矽化物之部分，以使該部分不會於後續之金屬矽化製程中接觸金屬而形成金屬矽化物。阻擋層120a之材料可為使用化學氣相沉積(CVD)法形成之氧化矽、氮化矽、氮氧化矽、其它任何適合之絕緣材料、或上述之組合。

接著，可選擇性(optionally)進行一金屬矽化製程，以於源極區116、汲極區118及閘極結構112露出之表面形成金屬矽化物層122。此金屬矽化物層122可更進一步降低裝置之導通電阻。金屬矽化物層122之材料可包括但不限於矽化鎳(nickel silicide)、矽化鈷(cobalt silicide)、矽化鎢(tungsten silicide)、矽化鈦(titanium silicide)、矽化鉭(tantalum silicide)、矽化鉑(platinum silicide)以及矽化鉺(erbium silicide)。

接著，參見第7圖，形成絕緣層120b於阻擋層120a上，此絕緣層120b係用以將導電層120c與阻擋層120a以及其下之磊晶層102電性絕緣。此絕緣層120b之材料包括氧化物、氮化物、氮氧化物、低介電常數材料、其它任何適合之絕緣材料、或上述之組合，且可藉由上述化學氣相沉積步驟形成。

接著形成導電層120c於絕緣層120b上以完成堆疊結構120。此導電層120c之材料包括金屬、金屬氧化物、金屬氮化物、金屬合金、金屬矽化物、其它任何適合之導電材料、或上述之組合。此外，此堆疊結構120係順應性覆蓋部分閘極結構112。由前文可知，此導電層120c使堆疊結構120可降低其下之磊晶層102中的通道CH的電場密度及高壓半導體裝置之導通電阻。

此外，由於絕緣凸塊108a及108b可增加並改變堆疊結構120中導電層120c與磊晶層102中通道CH的距離，使導電層120c對此通道CH中之電場的作用力產生變化，故可更進一步降低其下之磊晶層102中的通道CH的電場密度以及裝置之導通電阻。再者，當越靠近汲極區118之絕緣凸塊108的高度越高時，由於導電層120c對通道CH中之電場的作用力持續產生變化，故可更進一步降低磊晶層102中的通道CH的電場密度以及裝置之導通電阻的效果更加明顯。

應注意的是，雖然第7圖僅繪示堆疊結構120部分覆蓋絕緣凸塊108b且完全覆蓋絕緣凸塊108a，然而此技藝人士可瞭解當本案之高壓半導體裝置包括更多絕緣凸塊108時，堆疊結構120係部分覆蓋最靠近汲極區118之絕緣凸塊108且完全覆蓋其餘之絕緣凸塊108。第7圖所示之實施例僅為說明之用，本發明之範圍並不以此為限。

接著，參見第8圖，形成層間介電層(ILD)124。層間介電層124可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、高密度之電漿(high density plasma，HDP)沉積或其它任何適合之介電材料、或上述之組合。層間介電層(ILD)124可藉由前述之化學氣相沉積法(CVD)或旋轉塗佈法以及圖案化步驟形成。

接著，於此層間介電層124中形成內連線結構126以形成高壓半導體裝置200。此內連線結構126的材料可包括銅、鋁、鎢、摻雜多晶矽、其它任何適合之導電材料、或上述之組合。在第8圖所示之實施例中，導電層120c可藉由內連線結構126電性連接源極區116，且導電層120c與閘極結構112電性絕緣。然而，在其它實施例中，導電層120c亦可藉由內連線結構126電性連接閘極結構112，且導電層120c與源極區116電性絕緣，此部分將於後文詳細說明。

參見第8圖，本發明之高壓半導體裝置200包括基板100及磊晶層102，設於基板100上且具有第一導電型。於磊晶層102上設有閘極結構112，且源極區116及汲極區118分別設於閘極結構112兩側之磊晶層102內。堆疊結構120，設於閘極結構112及汲極區118之間，且此堆疊結構120包括設於最下方之阻擋層120a、設於阻擋層120a上之絕緣層120b，以及設於絕緣層120b上之導電層120c，且導電層120c電性連接源極區116或閘極結構112。

此外，本發明之高壓半導體裝置200可更包括設於磊晶層102內之高壓井區104，且高壓井區104具有第二導電型，此第一導電型與第二導電型相異。高壓半導體裝置200更包括設於高壓井區104內之第一導電型摻雜區110，且此源極區116係設於此第一導電型摻雜區110內，而汲極區118係設於上述高壓井區104內。此外，高壓半導體裝置200可更包括設於閘極結構112及汲極區118之間的多個絕緣凸塊108，且越靠近汲極區118之絕緣凸塊108的高度越高。

應注意的是，雖然以上僅揭示具有兩個絕緣凸塊之實施例，然而本技術領域中具有通常知識者可知亦可僅形成一個絕緣凸塊，或者不形成絕緣凸塊，分別如第9圖及第10圖之兩個實施例所示。

參見第9圖，該圖為本發明另一實施例之高壓半導體裝置200之剖面圖。如該圖所示，高壓半導體裝置200亦可僅包括一個絕緣凸塊108於閘極結構112及汲極區118之間，且堆疊結構120可順應性覆蓋部分絕緣凸塊108。然而，此技術領域中具有通常知識者可知堆疊結構120亦可完全覆蓋此絕緣凸塊108。

參見第10圖，該圖為本發明又一實施例之高壓半導體裝置200之剖面圖。如該圖所示，高壓半導體裝置200可不包括絕緣凸塊。

此外，雖然以上僅揭示導電層電性連接源極區，且與閘極結構電性絕緣。然而本技術領域中具有通常知識者可知導電層亦可電性連接閘極結構，而與源極區電性絕緣。如第 11圖之實施例所示。

參見第11圖，該圖為本發明另一實施例之高壓半導體裝置200之剖面圖。如該圖所示，導電層120c可藉由內連線結構126電性連接閘極結構112，且導電層120c與源極區116電性絕緣。

此外，應注意的是，雖然在以上之實施例中，皆以第一導電型為P型，第二導電型為N型說明，然而，此技術領域中具有通常知識者當可理解第一導電型亦可為N型，而此時第二導電型則為P型。

綜上所述，本發明藉由包括導電層之堆疊結構，可降低磊晶層中通道的電場密度，進而降低高壓半導體裝置之導通電阻(on-resistance，R_on)。此外，設於閘極結構及汲極區之間絕緣凸塊可更進一步降低此導通電阻。

雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。