TWI570925B - 半導體裝置以及半導體裝置的製造方法 - Google Patents
半導體裝置以及半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI570925B TWI570925B TW101147852A TW101147852A TWI570925B TW I570925 B TWI570925 B TW I570925B TW 101147852 A TW101147852 A TW 101147852A TW 101147852 A TW101147852 A TW 101147852A TW I570925 B TWI570925 B TW I570925B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- oxide semiconductor
- oxide
- insulating film
- electrode layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本發明關於一種半導體裝置及半導體裝置的製造方法。
另外,本說明書中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置,因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜,矽類半導體材料是眾所周知的。作為其他材料,氧化物半導體受到關注。
例如,已公開了在基板上使用由包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物(In-Ga-Zn-O類非晶氧化物)構成的半導體層的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2011-181801號公報
另外,對於具有使用氧化物半導體的電晶體的半導體裝置來說,能否實現高可靠性是決定其能否邁入商品化的重要因素。
尤其是,半導體裝置的電特性變動或降低是導致可靠
性降低的主要原因。
鑒於上述問題,本發明的目的之一是提供一種具有使用氧化物半導體的電晶體的可靠性高的半導體裝置。
一種包括具有氧化物半導體膜的底閘極結構電晶體的半導體裝置,包括:自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜,並且該氧化物半導體膜的電導率為1×103S/cm以下,較佳為1×102S/cm以下,更佳為1×101S/cm以下。
最好降低氧化物半導體膜中的以氧缺陷為代表的膜中的缺陷。這是由於以下緣故:以氧缺陷為代表的缺陷成為氧化物半導體膜中的載流子供應源,而可能導致氧化物半導體膜的電導率發生變動。因此,減少了上述缺陷的氧化物半導體膜的具有穩定的電導率,並具有對於可見光或紫外光等的照射在電性上更穩定的結構。
可以利用電子自旋共振法(ESR:electron spin resonance)測量以自旋密度表示的氧化物半導體膜中的獨立電子的量,由此可以推測氧缺陷的量。
設置在源極電極層及汲極電極層上的與氧化物半導體膜接觸的絕緣膜可以使用含有氮的氧化物絕緣膜。
作為含有氮的氧化物絕緣膜可以使用含有氮的氧化矽膜、含有氮的氧化鋁膜等。氧化物絕緣膜中的氮濃度為
0.01原子%以上即可,較佳為0.1原子%以上且50原子%以下,更佳為0.5原子%以上且15原子%以下。有時含有上述濃度的氮的氧化矽膜也被稱為氧氮化矽膜。藉由使氧化物絕緣膜中含有適量的氮,可以使膜中含有比化學計量組成更多的氧。
氧氮化矽膜可以藉由利用成膜氣體的成膜方法來形成。例如,可以利用化學氣相沉積(CVD:Chemical Vapor Deposition)法形成。
本說明書所公開的發明的結構的一個方式是一種半導體裝置,該半導體裝置包括:具有絕緣表面的基板上的閘極電極層;依次層疊在閘極電極層上的閘極絕緣膜、氧化物半導體膜、源極電極層及汲極電極層;以及源極電極層及汲極電極層上的接觸於氧化物半導體膜的含有氮的氧化物絕緣膜,其中氧化物半導體膜的自旋密度為1×1018spins/cm3以下。
本說明書所公開的發明的結構的另一個方式是一種半導體裝置的製造方法,包括如下步驟:形成閘極電極層;在閘極電極層上形成閘極絕緣膜;在閘極絕緣膜上的與閘極電極層重疊的區域上形成氧化物半導體膜;形成與氧化物半導體膜電連接的源極電極層及汲極電極層;在氧化物半導體膜、源極電極層及汲極電極層上接觸於氧化物半導體膜形成含有氮的氧化物絕緣膜,氧化物半導體膜的自旋密度為1×1018spins/cm3以下。
本發明的一個方式關於一種半導體裝置,該半導體裝
置包括電晶體或包含電晶體的電路。例如,一種包括通道形成區由氧化物半導體形成的電晶體或包含電晶體形成的電路的半導體裝置。例如,本發明的一個方式關於:LSI;CPU;安裝在電源電路中的功率裝置;包括記憶體、閘流體、轉換器、影像感測器等的半導體積體電路;以液晶顯示面板為代表的電光學裝置;具有發光元件的發光顯示裝置;以及作為部件安裝有上述電路或裝置的電子裝置。
本發明的一個方式提供一種具有使用氧化物半導體的電晶體的可靠性高的半導體裝置。
下面,參照圖式詳細地說明本說明書所公開的發明的實施方式。但是,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且,本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外,為了方便起見附加了第一、第二等序數詞,其並不表示製程順序或疊層順序。此外,本說明書中的序數不表示特定發明的事項的固有名稱。
在本實施方式中,使用圖1A和1B說明半導體裝置
及半導體裝置的製造方法的一個方式。在本實施方式中,作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
電晶體既可以採用形成一個通道形成區的單閘結構,也可以採用形成兩個通道形成區的雙閘(double-gate)結構,還可以採用形成三個通道形成區的三閘結構。或者,也可以是具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘(dual-gate)型。
圖1A和1B所示的電晶體440是底閘極結構的一種的稱為反交錯型電晶體的電晶體的一個例子。圖1A是平面圖,沿著圖1A中的鏈式線V-Z截斷的剖面相當於圖1B。
如電晶體440的通道長度方向的剖面圖的圖1B所示那樣,包括電晶體440的半導體裝置包括基板400上的閘極電極層401以及閘極電極層401上的閘極絕緣膜402、氧化物半導體膜403、源極電極層405a及汲極電極層405b。此外,設置有覆蓋電晶體440的絕緣膜407。
本說明書中公開的電晶體440包括自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜403。另外,該氧化物半導體膜403的電導率為1×103S/cm以下,較佳為1×102S/cm以下,更佳為1×101S/cm以下。
本實施方式中的氧化物半導體膜403的自旋密度小,膜中的缺陷少,且電導率低。因此,藉由採用該氧化物半
導體膜403可以提供一種常截止型的具有良好的電特性的電晶體440。
作為用於氧化物半導體膜403的氧化物半導體,至少包含銦(In)。尤其是,最好包含In和鋅(Zn)。此外,作為用來減小使用該氧化物半導體膜的電晶體的電特性的不均勻的穩定劑(stabilizer),除上述元素以外最好還具有鎵(Ga)。此外,作為穩定劑最好具有錫(Sn)。另外,作為穩定劑最好具有鉿(Hf)。此外,作為穩定劑最好具有鋁(Al)。此外,作為穩定劑最好具有鋯(Zr)。
另外,作為其他穩定劑,也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如,作為氧化物半導體,可以使用:氧化銦、氧化錫、氧化鋅;二元金屬氧化物的In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物;三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化
物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物;以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
此外,在此,例如,In-Ga-Zn類氧化物是指作為主要成分具有In、Ga、Zn的氧化物,對In、Ga、Zn的比率沒有限制。此外,也可以包含In、Ga、Zn以外的金屬元素。
另外,作為氧化物半導體,也可以使用以InMO3(ZnO)m(m>0,且m不是整數)表示的材料。注意,M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外,作為氧化物半導體,也可以使用以In2SnO5(ZnO)n(n>0,且n是整數)表示的材料。
例如,可以使用其原子數比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Zn=2:2:1(=2/5:2/5:1/5)或In:Ga:Zn=3:1:2(=1/2:1/6:1/3)的In-Ga-Zn類氧化物或近於該組成的氧化物。或者,較佳為使用其原子數比為In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的In-Sn-Zn類氧化物或近於該組成的氧化物。
但是,包含銦的氧化物半導體不侷限於此,可以根據所需要的半導體特性(遷移率、閾值、不均勻性等)而使用適當的組成的氧化物半導體。另外,較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子
數比、原子間距離、密度等,以得到所需要的半導體特性。
例如,使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是,當使用In-Ga-Zn類氧化物時也可以藉由降低塊內缺陷密度提高遷移率。
另外,例如In、Ga、Zn的原子數比為In:Ga:Zn=a:b:c(a+b+c=1)的氧化物的組成在原子數比為In:Ga:Zn=A:B:C(A+B+C=1)的氧化物的組成的附近是指a、b、c滿足如下算式:(a-A)2+(b-B)2+(c-C)2 r2。r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體膜403處於單晶、多晶(也稱為polycrystal)或非晶等狀態。
氧化物半導體膜最好是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:C軸配向結晶氧化物半導體)膜。
CAAC-OS膜是相對於c軸單晶化的薄膜,並且a-b面為馬賽克狀,晶界不清楚。CAAC-OS膜不是完全的單晶,也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外,在很多情況下,該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外,在使用透射電子顯微鏡(TEM:Transmission Electron Microscope)觀察時的影像中,包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外,利用TEM在CAAC-OS膜中觀察不到晶界
(grain boundary)。因此,在CAAC-OS膜中,起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致,在從垂直於ab面的方向看時具有三角形或六角形的原子排列,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外,不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中,在只記載“垂直”時,也包括85°以上且95°以下的範圍。另外,在只記載“平行”時,也包括-5°以上且5°以下的範圍。
另外,在CAAC-OS膜中,結晶部的分佈也可以不均勻。例如,在CAAC-OS膜的形成過程中,當從氧化物半導體膜的表面一側使其晶化時,與被形成面附近相比,有時在表面附近結晶部所占的比例高。另外,藉由對CAAC-OS膜添加雜質,有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致,所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外,結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行熱處理等的晶化處理來形成結晶
部。
使用CAAC-OS膜的電晶體因照射可見光或紫外光而產生的電特性變動小。因此,該電晶體的可靠性高。
另外,也可以用氮取代構成氧化物半導體膜的氧的一部分。
另外,如CAAC-OS那樣具有結晶部的氧化物半導體可以進一步降低塊體內缺陷,藉由提高表面的平坦性,可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性,最好在平坦的表面上形成氧化物半導體,明確地說,較佳的是,在平均面粗糙度(Ra)為1nm以下,更佳為0.3nm以下,進一步較佳的是為0.1nm以下的表面上形成氧化物半導體。
另外,Ra是將JIS B0601:2001(ISO4287:1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面,可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”,以如下公式定義。
在此,指定面是指作為粗糙度測量的對象的表面,並且是由座標((x1,y1,f(x1,y1))、(x1,y2,f(x1,y2))、(x2,y1,f(x2,y1))、(x2,y2,f(x2,y2))的四個點表示的四角形的區域。當將指定面投影到xy平面時,由S0表示投影的長方形的面積,並且
由Z0表示基準面的高度(指定面的平均高度)。可以利用原子力顯微鏡(AFM:Atomic Force Microscope)測量Ra。
但是,因為電晶體440具有底閘極結構,所以基板400、閘極電極層401以及閘極絕緣膜402在氧化物半導體膜的下方。因此,為了得到上述平坦的表面,可以在形成閘極電極層401以及閘極絕緣膜402之後對其進行CMP處理等平坦化處理。
將氧化物半導體膜403的厚度設定為1nm以上且30nm以下(最好為5nm以上且10nm以下),並可以適當地使用濺射法、MBE(Molecular Beam Epitaxy:分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition:原子層沉積)法等。另外,還可以使用在以大致垂直於濺射用靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成氧化物半導體膜403。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射用靶材,且利用濺射法形成。當離子碰撞到該濺射用靶材時,有時包含在濺射用靶材中的結晶區從a-b面劈開,即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時,藉由該平板狀的濺射粒子保持結晶狀態到達基板,可以形成CAAC-OS膜。
另外,為了形成CAAC-OS膜,最好應用如下條件。
藉由降低成膜時的雜質的混入,可以抑制因雜質導致
的結晶狀態的損壞。例如,降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外,降低成膜氣體中的雜質濃度即可。明確而言,使用露點為-80℃以下,最好為-100℃以下的成膜氣體。
另外,藉由增高成膜時的基板加熱溫度,在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言,在將基板加熱溫度設定為100℃以上且740℃以下,最好為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度,當平板狀的濺射粒子到達基板時,在基板上發生遷移,濺射粒子的平坦的面附著到基板。
另外,較佳的是,藉由增高成膜氣體中的氧比例並對功率進行最優化,減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上,最好為100vol.%。
以下,作為濺射用靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合,進行加壓處理,然後在1000℃以上且1500℃以下的溫度下進行加速熱處理,由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外,X、Y及Z為任意正數。在此,InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外,粉末的種類及其混合的莫耳數比率可以根據所製造的濺射用靶材適當地改變。
另外,最好氧化物半導體膜403為幾乎不含有銅、
鋁、氯等的雜質的被高度純化的氧化物半導體膜。作為電晶體的製程,最好適當地選擇不會使上述雜質混入或附著到氧化物半導體膜表面的工程,當氧化物半導體膜表面附著有上述雜質時,最好將其暴露於草酸或稀氫氟酸等中或者藉由對其進行電漿處理(N2O電漿處理等)去除氧化物半導體膜表面的雜質。具體地,使氧化物半導體膜的銅濃度為1×1018atoms/cm3以下,最好為1×1017atoms/cm3以下。另外,使氧化物半導體膜的鋁濃度為1×1018atoms/cm3以下。另外,使氧化物半導體膜的氯濃度為2×1018atoms/cm3以下。
圖2A至2C示出具有電晶體440的半導體裝置的製造方法的一個例子。
對可用作具有絕緣表面的基板400的基板沒有特別的限制,但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如,可以使用如硼矽酸鋇玻璃基板或硼矽酸鋁玻璃基板等的用於電子工業的各種玻璃基板。另外,作為基板,最好使用熱膨脹係數為25×10-7/℃以上且50×10-7/℃以下(最好為30×10-7/℃以上且40×10-7/℃以下)且應變點為650℃以上且750℃以下(最好為700℃以上且740℃以下)的基板。
當使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)
等大型玻璃基板時,有時由於半導體裝置的製程中的加熱處理等發生基板縮小而使微細的加工變得困難。由此,當將上述大型玻璃基板用作基板時,最好使用縮小少的基板。例如,作為基板可以使用以450℃,最好以500℃的溫度進行1小時的加熱處理之後的縮小量為20ppm以下,較佳為10ppm以下,更佳為5ppm以下的大型玻璃基板。
或者,作為基板400可以使用陶瓷基板、石英基板、藍寶石基板等。此外,還可以應用由矽或碳化矽等構成的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。並且,也可以採用在上述基板上設置有半導體元件的基板。
另外,作為基板400也可以使用撓性基板來製造半導體裝置。在製造具有撓性的半導體裝置時,既可以在撓性基板上直接形成包含氧化物半導體膜403的電晶體440,也可以在其他製造基板上形成包含氧化物半導體膜403的電晶體440,然後從製造基板將其剝離並轉置到撓性基板上。注意,為了從製造基板剝離電晶體並轉置到撓性基板上,最好在製造基板與包含氧化物半導體膜的電晶體440之間設置剝離層。
也可以在基板400上作為基底膜設置絕緣膜。絕緣膜可以藉由電漿CVD法或濺射法等並使用如下材料形成:氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化物絕緣材料;氮化矽、氮氧化矽、氮化鋁、氮氧化
鋁等氮化絕緣材料;或它們的混合材料。
也可以對基板400(或者基板400及基底膜)進行熱處理。例如,藉由使用高溫的氣體進行熱處理的GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置,以650℃進行一分鐘至五分鐘的熱處理,即可。此外,作為GRTA中的高溫氣體,使用氬等稀有氣體或氮那樣的藉由熱處理不與被處理物起反應的惰性氣體。此外,也可以藉由使用電爐,以500℃進行三十分鐘至一小時的熱處理。
接著,在基板400上形成導電膜,對該導電劑膜進行蝕刻來形成閘極電極層401。另外,導電膜的蝕刻可以使用乾蝕刻和濕蝕刻中的一者或兩者。
閘極電極層401可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹及鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。此外,作為閘極電極層401可以使用以摻雜了磷等雜質元素的多晶矽膜為代表的半導體膜、矽化鎳等矽化膜。閘極電極層401既可以採用單層結構或疊層結構。
另外,閘極電極層401的材料也可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。此外,也可以採用上述導電材料與上述金屬材料的疊層結構。
此外,作為閘極電極層401,可以使用包含氮的金屬氧化物膜,明確地說,包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。當這些膜具有5eV(電子伏特)以上,最好具有5.5eV(電子伏特)以上的功函數且將它們用作閘極電極層時,可以使電晶體的電特性的臨界電壓成為正值,而可以實現所謂的常截止型(normally off)的切換元件。
在本實施方式中,利用濺射法形成100nm厚的鎢膜。
此外,也可以在形成閘極電極層401之後,對基板400及閘極電極層401進行熱處理。例如,藉由GRTA裝置,以650℃進行一分鐘至五分鐘的熱處理,即可。此外,也可以藉由使用電爐,以500℃進行三十分鐘至一小時的熱處理。
接著,在閘極電極層401上形成閘極絕緣膜402(參照圖2A)。
另外,為了提高閘極絕緣膜402的覆蓋性,可以對閘極電極層401的表面進行平坦化處理。尤其是當作為閘極絕緣膜402使用厚度較薄的絕緣膜時,最好閘極電極層401表面具有良好的平坦性。
閘極絕緣膜402的厚度為1nm以上且300nm以下,可以採用濺射法或使用成膜氣體的CVD法來形成。作為
CVD法,可以採用LPCVD(Low Pressure CVD)法、電漿CVD法等,另外還可以採用塗敷法等其他的方法。
閘極絕緣膜402可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜形成。
此外,藉由作為閘極絕緣膜402的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0,y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料,可以降低閘極漏電流。而且,閘極絕緣膜402可以具有單層結構或疊層結構。
在本實施方式中,作為閘極絕緣膜402利用電漿CVD法形成100nm厚的氧氮化矽膜。
也可以對閘極絕緣膜402進行利用熱處理的脫水化或脫氫化處理。即使作為閘極絕緣膜402的成膜氣體使用含有氫的氣體,由於會對閘極絕緣膜402進行脫氫化處理,所以閘極絕緣膜402中的氫可以被去除。因此,較佳為使用電漿CVD法。電漿CVD法在成膜時不易使膜中塵屑等附著或混入膜中,並且相對來說沈積速度快,因此,可以實現厚膜化,在生產率上有優勢。
將熱處理的溫度設定為300℃以上且700℃以下或小於基板的應變點。最好熱處理的溫度高於閘極絕緣膜402的成膜溫度,這樣脫水化或脫氫化的效果高。例如,對熱處理裝置的一種的電爐引入基板,且在真空下以450℃對
閘極絕緣膜402進行1小時的熱處理。
注意,熱處理裝置不侷限於電爐,也可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal;氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為高溫氣體,使用如氬等的稀有氣體或如氮那樣的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如,作為熱處理可以進行GRTA,其中在加熱為650℃至700℃的高溫的惰性氣體中放進基板,在進行加熱幾分鐘之後,從惰性氣體中取出基板。
在減壓(真空)下、氮氣氛圍下或稀有氣體氛圍下進行熱處理,即可。此外,上述氮、稀有氣體等的氛圍最好不包含水、氫等。另外,最好將引入到熱處理裝置中的氮或稀有氣體的純度設定為6N(99.9999%)以上,最好設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,最好設定為0.1ppm以下)。
藉由加熱處理可以進行閘極絕緣膜402的脫水化或脫氫化,且可以形成引起電晶體的特性變動的氫或水等雜質被去除的閘極絕緣膜402。
在進行脫水化或脫氫化處理的熱處理中,最好使閘極絕緣膜402的表面露出,而不使閘極絕緣膜402的表面處於阻礙氫或水等的釋放的狀態(例如,設置不使氫或水等穿過(阻擋氫或水等)的膜等)。
此外,也可以進行多次的用於脫水化或脫氫化的熱處理或兼作其他熱處理。
也可以對進行了脫水化或脫氫化的閘極絕緣膜402進行氧摻雜處理。藉由對閘極絕緣膜402進行氧摻雜處理,將氧供給到閘極絕緣膜402中,可以使閘極絕緣膜402中或者閘極絕緣膜402中及該介面附近包含氧。
最好閘極絕緣膜402的膜中(塊體中)存在至少超過化學計量比的量的氧。
另外,在本說明書中,上述“氧摻雜”是指將氧(至少包括氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子中的任一個)添加到塊體中。此外,為了明確表示不僅對薄膜表面添加氧,而且對薄膜內部添加氧,使用該術語“塊體”。另外,“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
在本說明書中,可以藉由離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿処理等摻雜氧(氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子)。此外,離子植入法也可以採用氣體簇離子束。氧的摻雜処理既可以對整個面進行一次,又可以使用線狀的離子束等移動(掃描)而進行。
例如,被摻雜的氧(氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子)可以使用包含氧的氣體利用電漿產生裝置供應或利用臭氧產生裝置供應。更具體地,例如可以使用用來對半導體裝置進行蝕刻處理的裝置或用來對光阻掩模進行灰化的裝置等產生氧,來對閘極絕緣膜402進行處理。
氧摻雜處理可以使用包含氧的氣體。作為包含氧的氣體,可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。此外,氧摻雜處理也可以使用稀有氣體。
在氧的摻雜處理中,例如當藉由離子植入法進行氧離子的注入時,將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2,即可。
另外,可以藉由氧摻雜處理提高閘極絕緣膜402表面的平坦性。
接著,在閘極絕緣膜402上形成膜狀的氧化物半導體膜403。
可以對閘極絕緣膜402的與氧化物半導體膜403接觸的區域進行平坦化處理。對平坦化處理沒有特別的限制,可以使用拋光處理(例如,化學機械拋光法(Chemical Mechanical Polishing:CMP))、乾蝕刻處理、電漿處理。另外,上述氧摻雜處理也可以兼作閘極絕緣膜402的平坦化處理。
作為電漿處理,例如可以進行導入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一
側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外,也可以使用氮氣氛圍、氦氣氛圍、氧氣氛圍等代替氬氣氛圍。藉由進行反濺射,可以去除附著在閘極絕緣膜402的表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理,既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理,又可以組合上述處理而進行平坦化處理。另外,當組合上述處理而進行平坦化處理時,對製程順序也沒有特別的限制,可以根據閘極絕緣膜402的表面的凹凸狀態適當地設定。
另外,最好以在成膜時包含大量的氧的條件(例如,在氧為100%的氛圍下利用濺射法進行成膜等)下形成氧化物半導體膜403,以使氧化物半導體膜403包含大量的氧(最好包括與氧化物半導體處於結晶狀態時的化學計量成分比相比氧含量過剩的區域)。
此外,在本實施方式中,作為氧化物半導體膜403,藉由使用具有AC電源裝置的濺射裝置的濺射法,形成35nm厚的In-Ga-Zn類氧化物膜(IGZO膜)。在本實施方式中,使用原子比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)的In-Ga-Zn類氧化物靶材。此外,成膜條件為如下:氧氣及氬氣氛圍下(氧流量比率為50%);壓力為0.6Pa;電源功率為5kW;並且基板溫度為170℃。該成膜條件下的沈積速度為16nm/min。
作為在形成氧化物半導體膜403時使用的濺射氣體,最好使用去除氫、水、羥基或氫化物等雜質的高純度氣
體。
在保持為減壓狀態的沉積室中保持基板。然後,在去除沉積室內的殘留水分的同時導入去除氫和水分的濺射氣體,使用上述靶材在基板400上形成氧化物半導體膜403。為了去除沉積室內的殘留水分,最好使用吸附型的真空泵,例如低溫泵、離子泵、鈦昇華泵。此外,作為排氣單元,也可以使用添加有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中,例如對氫(氫原子)、水(H2O)等包含氫(氫原子)的化合物(更佳的是,還對包含碳原子的化合物)等進行排氣,所以可以降低在該沉積室中形成的氧化物半導體膜403所包含的雜質的濃度。
另外,最好以不使閘極絕緣膜402暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403。藉由以不使閘極絕緣膜402暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403,可以防止氫或水分等雜質附著於閘極絕緣膜402表面。
也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的熱處理。
在本實施方式中,將基板放入到作為熱處理裝置之一的電爐中,對氧化物半導體膜403在氮氣氛圍下以450℃進行1小時的熱處理,並且在氮氣及氧氣氛圍下以450℃進行1小時的熱處理。
注意,熱處理裝置不侷限於電爐,也可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行
加熱的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫氣體,使用如氬等的稀有氣體或如氮那樣的即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如,作為加熱處理可以進行GRTA,其中在加熱為650℃至700℃的高溫的惰性氣體中放進基板,在進行加熱幾分鐘之後,從惰性氣體中取出基板。
此外,作為加熱處理,最好氮或氦、氖、氬等稀有氣體中不含有水、氫等。或者,最好將引入到熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上,最好設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,最好設定為0.1ppm以下)。
另外,在利用熱處理對氧化物半導體膜403進行加熱之後,也可以對相同的爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy:光腔衰蕩光譜法)方式的露點儀進行測定時的水分量是20ppm(露點換算,-55℃)以下,較佳的是1ppm以下,更佳的是10ppb以下的
空氣)。最好在氧氣體或一氧化二氮氣體中不包含水、氫等。或者,較佳為將引入到熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N以上,最好為7N以上(也就是說,將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下,最好設定為0.1ppm以下)。藉由利用氧氣或一氧化二氮氣體的作用來供應在利用脫水化或脫氫化處理進行雜質排除製程同時減少的構成氧化物半導體的主要成分材料的氧,可以使氧化物半導體膜403高度純化及I型(本質)化。
另外,用來脫水化或脫氫化的熱處理既可以在形成膜狀的氧化物半導體膜之後進行,又可以在形成島狀的氧化物半導體膜403之後進行。
此外,既可以多次進行用於脫水化或脫氫化的熱處理,也可以兼作其他熱處理進行用於脫水化或脫氫化的熱處理。
藉由在將氧化物半導體膜403加工為島狀之前,在膜狀的氧化物半導體膜覆蓋閘極絕緣膜402的狀態下,進行用來脫水化或脫氫化的熱處理,可以防止因熱處理而釋放包含在閘極絕緣膜402中的氧,所以是較佳的。
藉由對氧化物半導體膜403進行脫水化或脫氫化處理,可以使氧化物半導體膜403高度純化。
氧化物半導體膜403中的氫濃度較佳為2×1019/cm3以下,更佳為5×1018/cm3以下,進一步較佳的是為2×1018/cm3以下。
另外,上述氫的濃度是藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)分析而得出的測量值。
另外,也可以對進行了脫水化或脫氫化處理的氧化物半導體膜403引入氧(至少包含氧自由基、氧原子、氧離子中的任何一個),來將氧供應到膜中。
此外,由於脫水化或脫氫化處理,有可能構成氧化物半導體的主要成分材料的氧也同時脫離而減少。在氧化物半導體膜中,氧脫離的部分存在有氧缺損,而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。
因此,最好對經過脫水化或脫氫化處理的氧化物半導體膜供應氧(氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子)。藉由對氧化物半導體膜供應氧,可以填補膜中的氧缺陷。
對進行了脫水化或脫氫化的氧化物半導體膜403,將氧引入並供應到膜中可以使氧化物半導體膜403高度純化及I型(本質)化。具有高度純化且I型(本質)化的氧化物半導體膜403的電晶體的電特性變動被抑制,所以該電晶體在電性上穩定。
作為氧的導入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等。此外,離子植入法也可以採用氣體簇離子束。氧的摻雜処理既可以對整個面進行一次,又可以使用線狀的離子束等移動(掃描)而進行。
例如,被摻雜的氧(氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子)可以使用包含氧的氣體利用電漿產生裝置供應或利用臭氧產生裝置供應。更具體地,例如可以使用用來對半導體裝置進行蝕刻處理的裝置或用來對光阻掩模進行灰化的裝置等產生氧,來對氧化物半導體膜進行處理。
在對氧化物半導體膜403導入氧的製程中,氧的導入製程既可以對氧化物半導體膜403直接導入氧,也可以藉由絕緣膜407等其他膜對氧化物半導體膜403導入氧。當藉由其他膜將氧引入到氧化物半導體膜403時,可以使用離子植入法、離子摻雜法、電漿浸沒離子植入法等,但是當將氧直接引入到露出的氧化物半導體膜403時,也可以使用電漿處理等。
對氧化物半導體膜403的引入氧的製程最好在進行了脫水化或脫氫化處理之後進行,沒有特別的限制。此外,可以對上述已進行了脫水化或脫氫化處理的氧化物半導體膜403進行多次氧的引入。
較佳的是,設置在電晶體中的氧化物半導體膜是包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域的膜。在此情況下,氧含量是超過氧化物半導體的化學計量比。或者,氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。
另外,也可以藉由噴墨法形成用於形成島狀的氧化物半導體膜403的光阻掩模。當利用噴墨法形成光阻掩模時
不需要光掩模,由此可以降低製造成本。
另外,氧化物半導體膜403的蝕刻可以採用乾蝕刻和濕蝕刻中的一方或兩方。例如,作為用於氧化物半導體膜403的濕蝕刻的蝕刻劑,可以使用混合有磷酸、醋酸及硝酸的溶液等。此外,也可以使用ITO-07N(由日本關東化學株式會社製造)。此外,也可以藉由利用ICP(Inductively Coupled Plasma:感應耦合電漿)蝕刻法的乾蝕刻對氧化物半導體膜進行蝕刻。
接著,在閘極電極層401、閘極絕緣膜402以及氧化物半導體膜403上形成成為源極電極層及汲極電極層(包括形成在與它們相同的層的佈線)的導電膜。
作為導電膜,使用能夠承受在後面的熱處理的材料。作為用於源極電極層及汲極電極層的導電膜,例如可以使用包括選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜、以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外,還可以在Al、Cu等的金屬膜的下側和上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外,用作源極電極層及汲極電極層的導電膜可以由導電金屬氧化物而形成。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫(In2O3-SnO2)、氧化銦-氧化鋅(In2O3-ZnO)或者含氧化矽的金屬氧化物材料。
藉由光微影製程在導電膜上形成光阻掩模,並且選擇
性地進行蝕刻來形成源極電極層405a及汲極電極層405b。在形成源極電極層405a、汲極電極層405b之後去除光阻掩模。
對形成光阻掩模時的曝光,較佳的是使用紫外線、KrF雷射、ArF雷射。根據在氧化物半導體膜403上相鄰的源極電極層405a的下端部與汲極電極層405b的下端部之間的間隔寬度而決定在後面形成的電晶體440的通道長度L。另外,當進行通道長度L短於25nm的曝光時,最好使用波長極短,即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成光阻掩模時的曝光。利用超紫外線的曝光的解析度高且聚焦深度大。因此,也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下,這樣可以實現電路的工作速度的高速化。
此外,為了縮減用於光微影製程的光掩模數及製程數,也可以使用藉由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩模進行蝕刻製程。由於使用多色調掩模形成的光阻掩模成為具有多種厚度的形狀,且藉由進行蝕刻進一步改變形狀,因此可以用於加工為不同圖案的多個蝕刻製程。由此,可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩模。由此,可以縮減曝光掩模數,並還可以縮減與其對應的光微影製程,所以可以實現製程的簡化。
在本實施方式中,可以使用含有氯的氣體,例如含有氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四
氯化碳(CCl4)等的氣體對導電膜進行蝕刻。或者,可使用含有氟的氣體,例如含有四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等的氣體。或者,對上述氣體添加了氦(He)、氬(Ar)等的稀有氣體的氣體等。
作為蝕刻方式,可以使用平行平板型RIE(Reactive Ion Etching:反應離子蝕刻)法或ICP(Inductively Coupled Plasma:感應耦合電漿)蝕刻法。以能夠蝕刻為所希望的加工形狀的方式,適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)。
在本實施方式中,作為導電膜使用藉由濺射法形成的100nm厚的鈦膜、400nm厚的鋁膜和100nm厚的鈦膜的疊層。作為導電膜的蝕刻,利用乾蝕刻法對鈦膜、鋁膜和鈦膜的疊層進行蝕刻來形成源極電極層405a和汲極電極層405b。
在本實施方式中,在第一蝕刻條件下對上部的鈦膜和鋁膜的兩層進行蝕刻,然後在第二蝕刻條件下去除下部的鈦膜的單層。另外,第一蝕刻條件為:使用蝕刻氣體(BCl3:Cl2=750sccm:150sccm);偏置功率為1500W;ICP電源電力為0W;壓力為2.0Pa。第二蝕刻條件為:使用蝕刻氣體(BCl3:Cl2=700sccm:100sccm);偏置功率為750W;ICP電源電力為0W;壓力為2.0Pa。
另外,較佳的是,當導電膜的蝕刻製程時,使蝕刻條
件最適化以防止氧化物半導體膜403被蝕刻而被分離。但是,很難獲得僅對導電膜進行蝕刻而完全不使氧化物半導體膜403被蝕刻的條件,當對導電膜進行蝕刻時,也有時氧化物半導體膜403的只有一部分被蝕刻,而氧化物半導體膜403成為具有槽部(凹部)的氧化物半導體膜。
藉由上述製程可以製造本實施方式的電晶體440(參照圖2B)。
在本實施方式中,在源極電極層405a、汲極電極層405b上以與氧化物半導體膜403接觸的方式形成絕緣膜407(參照圖2C)。
作為絕緣膜407的形成方法可以利用使用成膜氣體的CVD法。作為CVD法,可以採用LPCVD法、電漿CVD法等,另外還可以採用塗敷法等其他的方法。
絕緣膜407可以使用含有氮的氧化物絕緣膜。
作為含有氮的氧化物絕緣膜可以使用含有氮的氧化矽膜、含有氮的氧化鋁膜等。氧化物絕緣膜中的氮濃度為0.01原子%以上即可,較佳為0.1原子%以上且50原子%以下,更佳為0.5原子%以上且15原子%以下。也將含有上述濃度的氮的氧化矽膜稱為氧氮化矽膜。藉由使氧化物絕緣膜含有適量的氮,可以使該氧化物絕緣膜含有比化學計量組成更多的氧。
在本實施方式中,作為絕緣膜407利用電漿CVD法形成600nm厚的氧氮化矽膜。作為絕緣膜407的成膜條件例如可以採用如下條件:SiH4與N2O的氣體流量比為
SiH4:N2O=30sccm:4000sccm;壓力為200Pa;RF電源功率(電源輸出)為150W;基板溫度為220℃。
也可以對絕緣膜407進行利用熱處理的脫水化或脫氫化處理。
即使作為絕緣膜407的成膜氣體使用含有氫的氣體,由於會對絕緣膜407進行脫氫化處理,所以絕緣膜407中的氫可以被去除。因此,最好使用電漿CVD法。電漿CVD法在成膜時不易使膜中塵屑等附著或混入膜中,並且相對來說沈積速度快,因此,可以實現厚膜化,在生產率上有優勢。
將熱處理的溫度設定為300℃以上且700℃以下或低於基板的應變點。最好熱處理的溫度高於絕緣膜496的成膜溫度,這樣脫水化或脫氫化的效果高。例如,對熱處理裝置的一種的電爐引入基板,且在真空下以450℃對絕緣膜496進行1小時的熱處理。
熱處理裝置不侷限於電爐,也可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。
作為高溫氣體,使用如氬等的稀有氣體或如氮那樣的即使進行熱處理也不與被處理物起反應的惰性氣體。
例如,作為熱處理可以進行GRTA,其中在加熱為650℃至700℃的高溫的惰性氣體中放進基板,在進行加熱幾分鐘之後,從惰性氣體中取出基板。
在減壓下、氮氣氛圍下或稀有氣體氛圍下進行加熱處理,即可。此外,上述氮氣、稀有氣體等的氛圍最好不包含水、氫等。另外,最好將引入到熱處理裝置中的氮或稀有氣體的純度設定為6N(99.9999%)以上,最好設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,最好設定為0.1ppm以下)。
藉由加熱處理可以進行絕緣膜407的脫水化或脫氫化,且可以形成去除了氫或水等雜質的絕緣膜407。
在進行脫水化或脫氫化處理的加熱處理中,最好使絕緣膜407的表面露出,而不使絕緣膜407的表面處於阻礙氫或水等的釋放的狀態(例如,設置不使氫或水等穿過(阻擋氫或水等)的膜等)。
此外,也可以進行多次的用於脫水化或脫氫化的加熱處理或兼作其他加熱處理。
藉由進行用於脫水化或脫氫化的熱處理,可以去除絕緣膜407中的水、氫等雜質,從而降低雜質濃度。當絕緣膜407中含有氫時,有可能因氫進入氧化物半導體膜403或者因氫使氧化物半導體膜403中的氧被抽出而導致氧化物半導體膜403的背通道低電阻化(N型化),而形成寄
生通道。因此,藉由進行用於脫水化或脫氫化的熱處理可以使絕緣膜407成為盡可能地不含有氫的膜,由此可以抑制電晶體440的特性變動,從而可以具有穩定的電特性。
接著,也可以對經過脫水化或脫氫化的絕緣膜407進行氧摻雜處理。藉由對絕緣膜407進行氧摻雜處理,將氧供給到絕緣膜407中,可以使絕緣膜407中或者絕緣膜407中及該介面附近包含氧。
最好絕緣膜407的膜中(塊體中)存在至少超過化學計量比的量的氧。
藉由利用氧摻雜處理使絕緣膜407成為含有較多(過剩)氧的膜(最好為包括與結晶狀態時的化學計量組成相比氧含量過剩的區域的膜),可以成為對氧化物半導體膜403供應氧的的供應源。
最好以一部分(通道形成區)與絕緣膜407接觸的狀態下對氧化物半導體膜403進行熱處理。藉由熱處理可以有效地從絕緣膜407向氧化物半導體膜403供應氧。
在本實施方式中,藉由向氧化物半導體膜403引入氧來對其供應氧,可以使氧化物半導體膜403高度純化及I型(本質)化。
將熱處理的溫度設定為250℃以上且700℃以下,最好為400℃以上且700℃以下或者低於基板的應變點。例如,將基板放進熱處理裝置的一種的電爐中,且在氮氣氛圍下以250℃對氧化物半導體膜進行一小時的熱處理。
在減壓、氮、氧、超乾燥空氣(使用CRDS(cavity
ring-down laser spectroscopy:光腔衰蕩光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下,較佳為1ppm以下,更佳為10ppb以下的空氣)或者稀有氣體(氬、氦等)的氛圍下進行熱處理,即可。但是,上述氮、氧、超乾燥空氣、稀有氣體等的氛圍最好不包含水、氫等。此外,最好將導入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上,最好設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,最好設定為0.1ppm以下)。
此外,也可以在絕緣膜407上還設置緻密性高的無機絕緣膜。例如,在絕緣膜407上利用濺射法形成氧化鋁膜。藉由提高氧化鋁膜的密度(膜密度為3.2g/cm3以上,最好為3.6g/cm3以上),可以使電晶體440具有穩定的電特性。可以藉由盧瑟福背散射光譜法(RBS:Rutherford Backscattering Spectrometry)或X射線反射(XRR:X-Ray Reflection)測量膜密度。
可以作為設置在電晶體440上的絕緣膜的氧化鋁膜具有高遮斷效果(阻擋效果),可以不使氫、水分等雜質和氧的兩者透過膜的效果。
因此,氧化鋁膜用作保護膜,而防止在製程中及製造之後成為電特性的變動原因的氫、水分等雜質混入到氧化物半導體膜403中,並防止從氧化物半導體膜403釋放作為構成氧化物半導體的主要成分材料的氧。
此外,也可以形成平坦化絕緣膜以減少因電晶體440
產生的表面凹凸。可以使用有機材料如聚醯亞胺、丙烯酸樹脂或苯並環丁烯類樹脂作為平坦化絕緣膜。此外,除上述有機材料之外,還可以使用低介電常數材料(low-k材料)等。另外,也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜。
例如,作為平坦化絕緣膜形成1500nm厚的丙烯酸樹脂膜,即可。可以在利用塗敷法塗敷丙烯酸樹脂之後,進行焙燒(例如氮氣氛圍下、250℃、一小時)來形成丙烯酸樹脂膜。
也可以在形成平坦化絕緣膜之後進行熱處理。例如,在氮氣氛圍下以250℃進行一小時的熱處理。
這樣,也可以在形成電晶體440之後進行熱處理。此外,也可以多次進行熱處理。
包括自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜的電晶體440的電特性變動得到抑制,而具有穩定的電特性。
因此,可以製造具有穩定的電特性的電晶體440。
另外,如上所述,在閘極絕緣膜及/或氧化物半導體膜上以與其接觸的方式設置的絕緣膜也可以採用疊層結構。圖3示出閘極絕緣膜402及絕緣膜407具有疊層結構的電晶體410。
圖3所示的電晶體410包括:從閘極電極層401一側依次層疊閘極絕緣膜402a及閘極絕緣膜402b而成的閘極
絕緣膜402;以及從氧化物半導體膜403一側依次層疊絕緣膜407a及絕緣膜407b而成的絕緣膜407。
在閘極絕緣膜402的疊層結構中,最好至少與氧化物半導體膜403接觸的閘極絕緣膜402b為含有過剩氧的膜。同樣地,在絕緣膜407的疊層結構中,最好至少與氧化物半導體膜403接觸的絕緣膜407a為含有過剩的氧的膜。由此,可以從接觸於氧化物半導體膜403的絕緣膜向氧化物半導體膜403供應氧,由此可以減少氧化物半導體膜403中或者氧化物半導體膜403與與其接觸的絕緣膜之間的介面中的氧缺陷。
在本實施方式中,閘極絕緣膜402b及絕緣膜407a為氮氧化矽膜。
另外,絕緣膜407b是用作電晶體410的保護膜的絕緣膜。因此,最好設置氧化鋁膜作為絕緣膜407b。同樣地,在閘極絕緣膜402的疊層結構中,最好設置氧化鋁膜作為位於與閘極電極層401接觸一側的閘極絕緣膜402a。
氧化鋁膜具有高遮斷效果(阻擋效果),可以不使氫、水分等雜質以及氧透過膜。因此,藉由採用氧化鋁膜作為閘極絕緣膜402a及絕緣膜407b,不但可以防止氧從氧化物半導體膜403以及與其接觸的閘極絕緣膜402b及絕緣膜407a脫離,而且可以防止水及氫混入氧化物半導體膜403。
另外,最好採用高密度的氧化鋁膜(膜密度為
3.2g/cm3以上,最好為3.6g/cm3以上),由此可以使電晶體440具有穩定的電特性。
藉由接觸氧化物半導體膜403設置膜中的氫被減少且含有過剩的氧的絕緣膜並在其外側設置具有阻擋效果的絕緣膜(在本實施方式中採用氧化鋁膜),可以使電晶體具有穩定的電特性。
此外,本發明的一個方式可以製造包括具有良好的電特性及高可靠性的常截止型電晶體440、410的半導體裝置。
藉由使用實施方式1所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外,藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上,可以形成系統整合型面板(system-on-panel)。
在圖4A中,以圍繞設置在基板4001上的像素部4002的方式設置有密封材料4005,使用基板4006進行密封。在圖4A中,在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外,供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed
circuit:撓性印刷電路)4018a、4018b供應。
在圖4B和4C中,以圍繞設置在基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有基板4006。因此,像素部4002、掃描線驅動電路4004與顯示元件一起由基板4001、密封材料4005以及基板4006密封。在圖4B和4C中,在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在IC晶片或另行準備的基板上的信號線驅動電路4003。在圖4B和4C中,供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外,圖4B和4C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到基板4001的實例,但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝,又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外,對另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG(Chip On Glass:玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding:卷帶式自動接合)方法等。
圖4A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子,圖4B是藉由COG方法安裝信號線驅動電路4003的例子,而圖4C是藉由TAB方
法安裝信號線驅動電路4003的例子。
此外,顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意,本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外,顯示裝置還包括:安裝有諸如FPC、TAB膠帶或TCP的連接器的模組;在TAB膠帶或TCP的端部設置有印刷線路板的模組;或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外,設置在基板上的像素部及掃描線驅動電路具有多個電晶體,可以應用實施方式1所示的電晶體。
作為設置在顯示裝置中的顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內,明確而言,包括無機EL(Electro Luminescence:電致發光)、有機EL等。此外,也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
此外,使用圖4A至圖6B對半導體裝置的一個方式進行說明。圖6A和6B相當於沿著圖4B截斷的線M-N的剖面圖。
如圖6A和6B所示那樣,半導體裝置包括連接端子電極4015及端子電極4016,連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成,並且,端子電極4016由與電晶體4010、電晶體4011的閘極電極層相同的導電膜形成。
此外,設置在基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體,在圖6A和6B中例示出像素部4002所包括的電晶體4010以及掃描線驅動電路4004所包括的電晶體4011。在圖6A中,在電晶體4010、電晶體4011上設置有絕緣膜4020,在圖6B中還設置有絕緣膜4021。
作為電晶體4010、電晶體4011,可以使用實施方式1所示的電晶體。在本實施方式中示出使用與實施方式1所示的電晶體440具有相同結構的電晶體的例子。電晶體4010、電晶體4011是底閘極結構的反交錯型電晶體。
電晶體4010、4011包括自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜。因此,可以使電晶體4010、4011為常截止型電晶體並具有穩定的電特性。
因此,本實施方式的包括圖6A和6B所示的電晶體4010、4011的半導體裝置可以成為高可靠性的半導體裝置。
此外,可以在與驅動電路用的電晶體4011的氧化物半導體膜的通道形成區重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位
置,可以進一步降低偏壓-熱壓力試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外,導電層的電位既可以與電晶體4041的閘極電極層的電位相同,又可以不同,並且,導電層還可以用作第二閘極電極層。此外,導電層的電位也可以為GND、0V或者浮動狀態。
此外,該導電層還具有遮蔽外部的電場,即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是,遮蔽靜電的靜電遮蔽功能)。藉由利用導電層的遮蔽功能,可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件,而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制,而可以使用各種各樣的顯示元件。
圖6A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6A中,作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。另外,以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在基板4006一側,第一電極層4030和第二電極層4031隔著液晶層4008而層疊。
此外,間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物,並且它是為控制液晶層4008的厚度(液晶盒間隙(cell gap))而設置的。另外,也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時,可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外,也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。此時,液晶層4008與第一電極層4030和第二電極層4031接觸。藍相是液晶相的一種,是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外,為了擴大呈現藍相的溫度範圍,對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等,進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應速度快,並且其具有光學各向同性,所以不需要配向處理,且視角依賴性小。另外,由於不需要設置配向膜而不需要摩擦處理,因此可以防止由於摩擦處理而引起的靜電損壞,並可以降低製程中的液晶顯示裝置的故障、破損。從而,可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中,電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此,將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外,液晶材料的固有電阻為1×109Ω.cm以上,較佳為1×1011Ω.cm以上,更佳為1×1012Ω.cm以上。另外,本
說明書中的固有電阻的值為在20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體,設置具有各像素中的液晶電容的1/3以下,最好為1/5以下的電容大小的儲存電容器,就足夠了。
使用本說明書所公開的氧化物半導體膜的電晶體可以將截止狀態下的電流值(截止電流值)控制為低。因此,可以延長影像信號等電信號的保持時間,在電源的導通狀態下也可以延長寫入間隔。因此,可以降低更新工作的頻率,所以可以發揮抑制耗電量的效果。
此外,使用本說明書所公開的氧化物半導體膜的電晶體可以得到較高的場效應遷移率,所以能夠進行高速驅動。例如,藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置,可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說,因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置,所以可以縮減半導體裝置的部件數。另外,在像素部中也藉由使用能夠進行高速驅動的電晶體,可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內轉換)模
式、FFS(Fringe Field Switching:邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal:反鐵電性液晶)模式等。
此外,也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式,列舉幾個例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super View)模式等。另外,也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板表面的方向的方式。此外,也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外,在顯示裝置中,適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板以及相位差基板的圓偏光板。此外,作為光源,也可以使用背光、側光燈等。
此外,作為像素部中的顯示方式,可以採用逐行掃描
方式或隔行掃描方式等。此外,作為當進行彩色顯示時在像素中控制的顏色因素,不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)這三種顏色。例如,也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外,也可以按每個顏色因素的點使其顯示區的大小不同。但是,所公開的發明不侷限於彩色顯示的顯示裝置,而也可以應用於單色顯示的顯示裝置。
此外,作為顯示裝置所包括的顯示元件,可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分,一般地,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層,以使電流流過。並且,藉由這些載流子(電子及電洞)重新結合,具有發光性的有機化合物形成激發態,當從該激發態回到基態時發光。由於這種機制,這種發光元件被稱為電流激發型發光元件。在本實施方式中,示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層,其中發光材料的粒子分散在黏合劑中,並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構,其中,發光層
夾在介電層之間,並且該夾著發光層的介電層由電極夾住,其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外,這裏作為發光元件使用有機EL元件進行說明。
為了取出發光,使發光元件的一對電極中的至少一個具有透光性即可。並且,在基板上形成電晶體及發光元件,作為發光元件,有:從與基板相反一側的表面取出發光的頂部發射;從基板一側的表面取出發光的底部發射;以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件,可以應用上述任一種發射結構的發光元件。
圖5A和5B以及圖6B示出作為顯示元件使用發光元件的發光裝置的例子。
圖5A是發光裝置的平面圖,沿著圖5A中的鏈式線S1-T1、S2-T2及S3-T3截斷的剖面相當於圖5B。此外,在圖5A的平面圖中,省略電致發光層542及第二電極層543而未對其進行圖示。
在圖5A和5B所示的發光裝置中,在基板500上包括電晶體510、電容元件520以及佈線層交叉部530,其中電晶體510與發光元件540電連接。此外,圖5A和5B是具有透過基板500從發光元件540取出光的底部發射型結構的發光裝置。
作為電晶體510,可以使用實施方式1所示的電晶體。在本實施方式中,示出應用與實施方式1所示的電晶
體440具有相同結構的電晶體的例子。電晶體510是底閘極結構的反交錯型電晶體。
電晶體1510包括閘極電極層511a、閘極電極層511b、閘極絕緣膜502、氧化物半導體膜512以及用作源極電極層或汲極電極層的導電層513a、導電層513b。
電晶體510包括自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜。因此,可以使電晶體510為常截止型電晶體而具有穩定的電特性。
因此,作為包含使用圖5A和5B所示的本實施方式的電晶體510的半導體裝置,可以提供可靠性高的半導體裝置。
電容元件520包括導電層521a、導電層521b、閘極絕緣膜502、氧化物半導體膜522以及導電層523,並且由導電層521a、導電層521b以及導電層523夾著閘極絕緣膜502及氧化物半導體膜522,來形成電容器。
佈線層交叉部530是閘極電極層511a、閘極電極層511b和導電層533的交叉部,其中閘極電極層511a、閘極電極層511b和導電層533隔著閘極絕緣膜502交叉。
在本實施方式中,作為閘極電極層511a及導電層521a使用30nm厚的鈦膜,作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。因此,閘極電極層具有鈦膜和銅薄膜的疊層結構。
作為氧化物半導體膜512、氧化物半導體膜522使用
25nm厚的IGZO膜。
在電晶體510、電容元件520及佈線層交叉部530上形成有層間絕緣膜504,並且在層間絕緣膜504上的與發光元件540重疊的區域設置有彩色濾光層505。在層間絕緣膜504及彩色濾光層505上設置有用作平坦化絕緣膜的絕緣膜506。
在絕緣膜506上設置有包含依次層疊第一電極層541、電致發光層542、第二電極層543的疊層結構的發光元件540。在到達導電層513a且形成在絕緣膜506及層間絕緣膜504中的開口中第一電極層541與導電層513a接觸,因此發光元件540與電晶體510電連接。此外,以覆蓋第一電極層541的一部分及該開口的方式設置有隔壁507。
作為層間絕緣膜504可以使用藉由電漿CVD法形成的200nm以上且600nm以下厚的氧氮化矽膜。此外,作為絕緣膜506可以使用1500nm厚的感光性丙烯酸膜,作為隔壁507可以使用1500nm厚的感光性聚醯亞胺膜。
作為彩色濾光層505,例如可以使用彩色的透光樹脂。作為彩色透光樹脂,可以使用感光性有機樹脂、非感光性有機樹脂。當使用感光性有機樹脂層時,能夠減少光阻掩模數量而簡化製程,所以是較佳的。
彩色是指如黑色、灰色和白色等無彩色以外的顏色。彩色濾光層由只使被著色的彩色光透過的材料形成。至於彩色,可以使用紅色、綠色、藍色等。另外,還可以使用
青色、洋紅色、黃色等。只使被著色的彩色的光透過意味著:透過彩色濾光層的光在其彩色的光的波長中具有峰值。彩色濾光層考慮所包含的著色材料的濃度與光的透過率的關係以適當地控制最適合的膜厚度即可。例如,將彩色濾光層505的厚度設定為1500nm以上且2000nm以下,即可。
在圖6B所示的發光裝置中,作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外,發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構,但是,不侷限於所示結構。根據從發光元件4513取出的光的方向等,可以適當地改變發光元件4513的結構。
隔壁4510、隔壁507使用有機絕緣材料或無機絕緣材料形成。尤其是,最好使用感光樹脂材料,在第一電極層4030、第一電極層541上形成開口部,並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、電致發光層542可以使用一個層構成,也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、發光元件540中,也可以在第二電極層4031、第二電極層543及隔壁4510、隔壁507上形成保護膜。作為保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外,為了不使氧、氫、水分、二氧化碳等侵入到發光元件4513、發光元件540,也可以藉由蒸鍍法形成覆蓋
發光元件4513的包含有機化合物的層。
此外,在由基板4001、基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此,為了不暴露於外部氣體,最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料等進行封裝(封入)。
作為填充材料4514,除氮或氬等惰性氣體以外,也可以使用紫外線固化樹脂、熱固性樹脂,可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作為填充材料使用氮,即可。
另外,如果需要,則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板,λ/2板)、彩色濾光片等的光學薄膜。此外,也可以在偏光板或者圓偏光板上設置防反射膜。例如,可以進行抗眩光處理,該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外,作為顯示裝置,也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並具有如下優勢:與紙同樣的易讀性;其耗電量比其他顯示裝置的耗電量低;形狀薄且輕。
作為電泳顯示裝置,可以想到各種各樣的形式,但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中,並且,藉由對微膠囊
施加電場,使微膠囊中的粒子彼此移動到相對方向,以只顯示集合在一側的粒子的顏色的裝置。另外,第一粒子或第二粒子包括染料,當沒有電場時不移動。此外,第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣,電泳顯示裝置是利用介電常數高的物質移動到高電場區域,即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水,並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外,還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
此外,作為微囊中的第一粒子及第二粒子,使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外,作為電子紙,也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法,即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間,使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
另外,在圖4A至圖6B中,作為基板4001、500、4006,除玻璃基板以外,也可以使用撓性的基板。例如,可以使用具有透光性的塑膠基板等。作為塑膠,可以使用
FRP(Fiberglass-Reinforced Plastics:玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外,若不需要透光性,則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如,也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中,作為絕緣膜4020使用利用電漿CVD法形成的氧氮化矽膜。
再者,最好在氧氮化矽膜上形成氧化鋁膜並進行熱處理。
氧化鋁膜具有高遮斷效果(阻擋效果),可以不使氫、水分等雜質及氧透過。
因此,氧化鋁膜用作防止製程中及製造後會導致氧氮化矽膜發生變動的氫、水分等雜質的混入以及氧的釋放的保護膜。
另外,作為用作平坦化絕緣膜的絕緣膜4021、絕緣膜506,可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外,除上述有機材料以外,也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外,也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021、絕緣膜506的形成方法沒有特別的限制,可以根據其材料利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等、
刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此,設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等),可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4030、第一電極層541、第二電極層4031、第二電極層543,可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外,第一電極層4030、第一電極層541、第二電極層4031、第二電極層543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金、其金屬氮化物中的一種或多種來形成。
在本實施方式中,圖5A和5B所示的發光裝置為底部發射型,因此第一電極層541具有透光性,第二電極層543具有反射性。因此,當作為第一電極層541使用金屬膜時,可以將該金屬膜減薄為能夠保持透光性的程度。當
作為第二電極層543使用具有透過性的導電膜時,可以層疊具有反射性的導電膜。
此外,第一電極層4030、第一電極層541、第二電極層4031、第二電極層543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外,由於電晶體容易被靜電等損壞,所以最好設置用來保護驅動電路的保護電路。保護電路最好使用非線性元件構成。
如上所述,藉由應用實施方式1所示的電晶體,可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
藉由使用實施方式1所示的電晶體,可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖7A和7B示出具有影像感測器功能的半導體裝置的一個例子。圖7A是光電感測器的等效電路,而圖7B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設
信號線658,而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672,而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659,電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意,在本說明書的電路圖中,為了使使用氧化物半導體膜的電晶體一目了然,將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖7A中,電晶體640、電晶體656可以應用實施方式1所示的電晶體,是使用氧化物半導體膜的電晶體。在本實施方式中示出應用與實施方式1所示的電晶體440具有相同結構的電晶體的例子。電晶體640、電晶體656是底閘極結構的反交錯型電晶體。
圖7B是示出光電感測器中的光電二極體602和電晶體640的剖面圖,其中在具有絕緣表面的基板601(元件基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608,在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上,並且光電二極體602具有如下結構:在形成於層間絕緣膜633上的電極層641a、電極層641b和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側
按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接,並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接,並且光電二極體602與電晶體640電連接。
在此,例示一種pin型光電二極體,其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜,而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如,硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體,可以使用矽烷(SiH4)。另外,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以使用如下方法:在形成不包含雜質元素的非晶矽膜之後,使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。最好在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下,作為形成非晶矽膜的方法,可以使用LPCVD法、氣相生長法或濺射法等。最好將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是I型半導體膜(本質半導體膜),而由非晶矽膜形成。為了形成第二半導體膜606b,藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體,可以使用矽烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。最好將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜,而由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如,磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體,可以使用矽烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以使用如下方法:在形成不包含雜質元素的非晶矽膜之後,使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。最好在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下,作為形成非晶矽膜的方法,可以使用LPCVD法、氣相生長法或濺射法等。最好將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外,第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成,而使用多晶半導體或微晶半導體(Semi Amorphous
Semiconductor:SAS)形成。
此外,由於光電效應生成的電洞的遷移率低於電子的遷移率,因此當p型半導體膜側的表面用作光接收面時,pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外,來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光,因此,電極層最好使用具有遮光性的導電膜。另外,也可以將n型半導體膜一側的表面用作光接收面。
作為絕緣膜631、層間絕緣膜633、層間絕緣膜634,可以藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等來形成。
作為絕緣膜631,可以使用如下無機絕緣膜的單層或疊層:諸如氧化矽層、氧氮化矽膜層、氧化鋁層或氧氮化鋁層等氧化物絕緣膜以及諸如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層等氮化物絕緣膜。
在本實施方式中,作為絕緣膜631使用利用電漿CVD法形成的氧氮化矽膜。
再者,最好在氧氮化矽膜上形成氧化鋁膜並進行熱處理。
氧化鋁膜具有高遮斷效果(阻擋效果),可以不使氫、水分等雜質及氧透過。
因此,氧化鋁膜用作防止製程中及製造後導致氧氮化
矽膜發生變動的原因的氫、水分等雜質的混入以及氧的釋放的保護膜。
作為層間絕緣膜633、層間絕緣膜634,最好採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634,例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺樹脂或環氧樹脂等具有耐熱性的有機絕緣材料。除上述有機絕緣材料之外,也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622,可以讀取檢測目標的資訊。另外,在讀取檢測目標的資訊時,可以使用背光等的光源。
電晶體640包括自旋密度為1×1018spins/cm3以下,較佳為1×1017spins/cm3以下,更佳為1×1016spins/cm3以下的氧化物半導體膜。因此,可以使電晶體640為常截止型電晶體而具有穩定的電特性。
因此,作為包含使用本實施方式的電晶體640的半導體裝置,可以提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
本說明書所公開的半導體裝置可以應用於各種電子裝
置(也包括遊戲機)。作為電子裝置,可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機或攝像機等影像拍攝裝置、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機或投幣機等)、外殼遊戲機。圖8A至8C示出上述電子裝置的具體例子。
圖8A示出具有顯示部的桌子9000。在桌子9000中,外殼9001組裝有顯示部9003,並且利用顯示部9003可以顯示影像。另外,示出利用四個腿部9002支撐外殼9001的結構。另外,外殼9001具有用於供應電力的電源供應線9005。
可以將實施方式1至3中任一個所示的半導體裝置用於顯示部9003,由此電子裝置可以具有高可靠性。
顯示部9003具有觸屏輸入功能,而藉由用手指等觸碰顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入,並且顯示部9003也可以用作如下控制裝置,即藉由使其具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能,而藉由屏面操作控制其他家電產品。例如,藉由使用具有影像感測器功能的半導體裝置,可以使顯示部9003具有觸屏輸入功能。
另外,利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來,從而也可以將桌子用作電視機。雖然當在小房間裏設置大屏面的電視機
時自由使用的空間變小,但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖8B示出電視機9100。在電視機9100中,外殼9101組裝有顯示部9103,並且利用顯示部9103可以顯示影像。此外,在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109,可以進行頻道及音量的操作,並可以對在顯示部9103上顯示的影像進行操作。此外,也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖8B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者,電視機9100藉由數據機連接到有線或無線方式的通信網路,也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
可以將實施方式1至3中任一個所示的半導體裝置用於顯示部9103、顯示部9107,由此電視機及遙控器能具有高可靠性。
圖8C示出電腦,該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將實施方式1至3中任一個所示的半導體裝置用
於顯示部9203,由此電腦能具有高可靠性。
圖9A和9B是能夠折起來的平板終端。圖9A是打開的狀態,並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將實施方式1至3中任一個所示的半導體裝置用於顯示部9631a、顯示部9631b,並且該半導體裝置能夠實現可靠性高的平板終端。
在顯示部9631a中,可以將其一部分用作觸摸屏的區域9632a,並且可以藉由觸碰所顯示的操作鍵9638a來輸入資料。此外,作為一個例子,示出顯示部9631a的一半隻具有顯示的功能而另一半具有觸摸屏的功能的結構,但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如,可以使顯示部9631a的整個面顯示鍵盤來將其用作觸摸屏,並且將顯示部9631b用作顯示畫面。
此外,顯示部9631b與顯示部9631a同樣,可以將其一部分用作觸摸屏的區域9632b,並藉由觸碰顯示的操作鍵9638b進行資料輸入。此外,藉由使用手指或觸控筆等觸碰觸摸屏的顯示鍵盤顯示切換指令部9639的位置,可以在顯示部9631b顯示鍵盤。
此外,也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外,顯示模式切換開關9034能夠切換豎屏顯示和
橫屏顯示等顯示的方向並可以進行黑白顯示或彩色顯示等的切換等的選擇。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量,省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外,圖9A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子,但是不侷限於此,一方的尺寸和另一方的尺寸可以不同,並且它們的顯示品質也可以有差異。例如顯示部9631a和9631b中的一方與其另一方相比能夠進行更高精細的顯示。
圖9B是合上的狀態,並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外,在圖9B中,作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外,平板終端可以折起來,因此不使用時可以合上外殼9630。因此,可以保護顯示部9631a和顯示部9631b,而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外,圖9A和9B所示的平板終端還可以具有如下功能:顯示各種各樣的資訊(靜態影像、動態影像、文字影像等);將日曆、日期或時刻等顯示在顯示部上;對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入;藉由各
種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面的太陽能電池9633,可以將電力供應到觸摸屏、顯示部或影像信號處理部等。注意,可以將太陽能電池9633設置在外殼9630的單面或雙面,由此可以高效地對電池9635進行充電。另外,當作為電池9635使用鋰離子電池時,有可以實現小型化等的優點。
另外,參照圖9C所示的方塊圖而對圖9B所示的充放電控制電路9634的結構和工作進行說明。圖9C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631,電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應圖9B所示的充放電控制電路9634。
首先,說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且,當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通,並且,利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外,可以採用當不進行顯示部9631中的顯示時,使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意,作為發電單元的一個例子示出太陽能電池9633,但是不侷限於此,也可以使用壓電元件
(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如,也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
在本實施例中,測量了氧化物半導體膜的自旋密度及電導率。另外,作為樣本製造了實施例樣本及比較例樣本。
在石英基板上作為氧化物半導體膜利用使用In:Ga:Zn=1:1:1[原子數比]的氧化物靶材的濺射法形成厚度為100nm的IGZO膜。成膜條件為:氬氣及氧氣(氬:氧=100sccm:100sccm)氛圍下;壓力為0.6Pa;電源功率為5kW;基板溫度為170℃。
在氮氣氛圍下以350℃對氧化物半導體膜進行1小時的熱處理之後,進一步在氮氣及氧氣氛圍下以350℃進行1小時的熱處理。
在氧化物半導體膜上利用電漿CVD法形成厚度為400nm的氧氮化矽膜。
實施例樣本的氧氮化矽膜的成膜條件為:SiH4與N2O的氣體流量比為SiH4:N2O=30sccm:3000sccm;壓力為
200Pa;RF電源功率(電源輸出)為150W;基板溫度為220℃。
比較例樣本的氧氮化矽膜的成膜條件為:SiH4與N2O的氣體流量比為SiH4:N2O=30sccm:3000sccm;壓力為40Pa;RF電源功率(電源輸出)為150W;基板溫度為220℃。
在氧氮化矽膜中形成到達氧化物半導體膜的開口,並在該開口中形成導電層。導電層採用鈦膜(厚度100nm)、鋁膜(厚度400nm)、鈦膜(厚度100nm)的疊層結構。
利用電子自旋共振法(ESR:electron spin resonance)測量實施例樣本及比較例樣本的氧化物半導體膜的自旋密度。測量條件為:溫度為25℃;μ波功率為20mW;9.2GHz;磁場方向與膜表面平行;檢測下限為1.0×1017spins/cm3。另外,還測量了實施例樣本及比較例樣本的氧化物半導體膜的電導率。
圖10示出實施例樣本及比較例樣本的自旋密度(條形圖)及電導率(菱形的點)。
實施例樣本的氧化物半導體膜的自旋密度為7.8×1017spins/cm3並為1.0×1018spins/cm3以下。另一方面,比較例樣本的氧化物半導體膜的自旋密度為2.4×1018spins/cm3,並高於1.0×1018spins/cm3。
另外,實施例樣本的氧化物半導體膜的電導率為1.0×103S/cm,並為1.0×103S/cm以下。另一方面,比較例
樣本的氧化物半導體膜的電導率為9.5×104S/cm,並高於1.0×103S/cm。
實施例樣本的氧化物半導體膜的自旋密度小,膜中的缺陷被減少。並且,電導率也低。因此,藉由採用該氧化物半導體膜,可以提供一種常截止型的具有穩定的電特性的電晶體。
在本實施例中,製造具有氧化物半導體膜的電晶體並對其電特性進行評價。
作為電晶體,製造了與圖1A和1B所示的電晶體440具有相同結構的實施例電晶體及比較例電晶體。下面示出實施例電晶體及比較例電晶體的製造方法。
在基板上作為絕緣層利用使用電漿CVD法形成厚度為100nm的氮化矽膜(成膜條件為:SiH4/H2/NH3=30/800/300sccm;成膜功率為600W(RF);成膜壓力為60Pa;基板溫度為330℃)以及厚度為150nm的氮氧化矽膜(成膜條件為:SiH4/N2O=10/1200sccm;成膜功率為30W(RF);成膜壓力為22Pa;基板溫度為330℃)。
在絕緣層上利用濺射法形成厚度為100nm的鎢膜,並利用蝕刻法藉由蝕刻形成閘極電極層。
在閘極電極層上利用高密度電漿CVD法形成100nm厚的氧氮化矽膜(成膜條件為:SiH4/N2O/Ar=250/2500/
2500sccm;壓力為30Pa;基板溫度為325℃;功率為5kW(頻率:2.45GHz;電源個數:4台);電極與基板之間的距離為160mm)作為閘極絕緣膜。
在閘極絕緣膜上作為氧化物半導體膜利用使用In:Ga:Zn=1:1:1[原子數比]的氧化物靶材的濺射法形成厚度為25nm的IGZO膜。成膜條件為:氬氣及氧氣(氬:氧=100sccm:100sccm)氛圍下;壓力為0.6Pa;電源功率為5kW;基板溫度為170℃。
另外,在形成IGZO膜之前,在真空下以170℃進行4分鐘的加熱處理。藉由該加熱處理可以去除附著在閘極絕緣膜表面的水。
利用濕蝕刻法對IGZO膜進行蝕刻來將其加工為島狀,由此形成氧化物半導體膜。
在氮氣氛圍下以450℃對氧化物半導體膜進行1小時的熱處理之後,進一步在氮氣及氧氣氛圍下以350℃進行1小時熱處理。
在氧化物半導體膜上作為導電層利用濺射法形成鈦膜(厚度為100nm)、鋁膜(厚度為400nm)及鈦膜(厚度為100nm)的疊層,利用蝕刻進行加工來形成源極電極層及汲極電極層。
然後,在氮氣氛圍下以300℃進行1小時的熱處理。
作為絕緣膜,覆蓋氧化物半導體膜、源極電極層及汲極電極層利用電漿CVD法形成厚度為600nm的氧氮化矽膜。
實施例電晶體的氧氮化矽膜的成膜條件為:SiH4與N2O的氣體流量比為SiH4:N2O=30sccm:4000sccm;壓力為200Pa;RF電源功率(電源輸出)為150W;基板溫度為220℃。
比較例電晶體的氧氮化矽膜的成膜條件為:SiH4與N2O的氣體流量比為SiH4:N2O=30sccm:4000sccm;壓力為40Pa;RF電源功率(電源輸出)為150W;基板溫度為220℃。
在實施例電晶體及比較例電晶體中,在氧氮化矽膜上利用濺射法形成氧化矽膜,並在氮氣及氧氣氛圍下以300℃進行1小時熱處理。並且,在氧化矽膜上形成丙烯酸樹脂層,並作為像素電極層形成含有氧化矽的銦錫氧化物膜之後,在氮氣氛圍下以250℃進行1小時熱處理。
藉由上述製程製造了實施例電晶體及比較例電晶體。
另外,在實施例電晶體及比較例電晶體中,通道長度(L)為6μm,通道寬度(W)為50μm。
對實施例電晶體及比較例電晶體的電特性進行評價。
圖11示出實施例電晶體的閘極電壓(Vg)-汲極電流(Id)特性及場效應遷移率,圖12示出比較例電晶體的閘極電壓(Vg)-汲極電流(Id)特性。
另外,測量條件為:汲極電壓(Vd)為1V和10V;閘極電壓(Vg)為-20V至15V。
如圖11所示,實施例電晶體為作為切換元件具有良好電特性的常截止型電晶體。
另一方面,如圖12所示,比較例電晶體不具有作為切換元件的電特性。
實施例電晶體在與實施例1中的實施例樣本相同的條件下形成氧化物半導體膜及氧氮化矽膜,比較例電晶體在與實施例1中的比較例樣本相同的條件下形成氧化物半導體膜及氧氮化矽膜。
因此,可以認為:實施例電晶體中的氧化物半導體膜的自旋密度為1.0×1018spins/cm3以下,比較例電晶體中的氧化物半導體膜的自旋密度高於1.0×1018spins/cm3。
另外,可以認為:實施例電晶體中的氧化物半導體膜的電導率為1.0×103S/cm以下,比較例電晶體中的氧化物半導體膜的電導率高於1.0×103S/cm。
實施例電晶體的氧化物半導體膜的自旋密度小,膜中的缺陷被減少。並且,電導率也低。因此,可以確認:藉由採用該氧化物半導體膜可以提供一種常截止型的具有良好的電特性的電晶體。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
402a‧‧‧閘極絕緣膜
402b‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
407a‧‧‧絕緣膜
407b‧‧‧絕緣膜
410‧‧‧電晶體
440‧‧‧電晶體
496‧‧‧絕緣膜
500‧‧‧基板
502‧‧‧閘極絕緣膜
504‧‧‧層間絕緣膜
505‧‧‧濾色片層
506‧‧‧絕緣膜
507‧‧‧隔壁
510‧‧‧電晶體
511a‧‧‧閘極電極層
511b‧‧‧閘極電極層
512‧‧‧氧化物半導體膜
513a‧‧‧導電層
513b‧‧‧導電層
520‧‧‧電容元件
521a‧‧‧導電層
521b‧‧‧導電層
522‧‧‧氧化物半導體膜
523‧‧‧導電層
530‧‧‧佈線層交叉部
533‧‧‧導電層
540‧‧‧發光元件
541‧‧‧第一電極層
542‧‧‧電致發光層
543‧‧‧第二電極層
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
622‧‧‧光
631‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器基準信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4018a‧‧‧FPC
4018b‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4030‧‧‧第一電極層
4031‧‧‧第二電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4035‧‧‧間隔物
4510‧‧‧隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638a‧‧‧操作鍵
9638b‧‧‧操作鍵
9639‧‧‧鍵盤顯示切換指令部
在圖式中:圖1A和1B是說明半導體裝置的一個方式的平面圖及剖面圖;圖2A至2C是說明半導體裝置的製造方法的一個方式的剖面圖;圖3是說明半導體裝置的一個方式的剖面圖;
圖4A至4C是說明半導體裝置的一個方式的平面圖;圖5A和5B是說明半導體裝置的一個方式的平面圖及剖面圖;圖6A和6B是說明半導體裝置的一個方式的剖面圖;圖7A和7B是說明半導體裝置的一個方式的電路圖及剖面圖;圖8A至8C是示出電子裝置的圖;圖9A至9C是示出電子裝置的圖;圖10是示出氧化物半導體膜的自旋密度及電導率的圖;圖11是示出實施例電晶體的電特性的圖;圖12是示出比較例電晶體的電特性的圖。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
440‧‧‧電晶體
Claims (20)
- 一種半導體裝置,包括:氧化物半導體膜,其中,該氧化物半導體膜的自旋密度為1×1018spins/cm3以下。
- 一種半導體裝置,包括:閘極電極層;該閘極電極層上的閘極絕緣膜;該閘極絕緣膜上的氧化物半導體膜;該氧化物半導體膜上的源極電極層和汲極電極層;以及該源極電極層和該汲極電極層上的氧化物絕緣膜,其中該氧化物絕緣膜接觸於該氧化物半導體膜並含有氮,其中,該氧化物半導體膜的自旋密度為1×1018spins/cm3以下。
- 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物半導體膜的電導率為1×103S/cm以下。
- 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物半導體膜的自旋密度為1×1017spins/cm3以下。
- 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物半導體膜的電導率為1×102S/cm以下。
- 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物半導體膜包含選自銦、鎵、鋅和它們的組合中的材料。
- 根據申請專利範圍第2項之半導體裝置,其中該閘極絕緣膜和該氧化物絕緣膜中的至少一個包括與該氧化物半導體膜接觸的氧氮化矽膜。
- 一種半導體裝置的製造方法,包括如下步驟:形成閘極電極層;在該閘極電極層上形成閘極絕緣膜;在該閘極絕緣膜上的與該閘極電極層重疊的區域中形成氧化物半導體膜;將該氧化物半導體膜加工為島狀氧化物半導體層;形成與該島狀氧化物半導體層電連接的源極電極層和汲極電極層;以及在該島狀氧化物半導體層及該源極電極層和該汲極電極層上形成含有氮的氧化物絕緣膜,其中該氧化物絕緣膜與該島狀氧化物半導體層接觸,其中,該島狀氧化物半導體層的自旋密度為1×1018spins/cm3以下。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該島狀氧化物半導體層的電導率為1×103S/cm以下。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該島狀氧化物半導體層的自旋密度為1×1017spins/cm3以下。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該島狀氧化物半導體層的電導率為1×102S/cm以 下。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該含有氮的氧化物絕緣膜利用化學氣相沉積法形成。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該島狀氧化物半導體層包含選自銦、鎵、鋅和它們的組合中的材料。
- 根據申請專利範圍第8項之半導體裝置的製造方法,其中該閘極絕緣膜和該氧化物絕緣膜中的至少一個包括與該島狀氧化物半導體層接觸的氧氮化矽膜。
- 一種半導體裝置的製造方法,包括如下步驟:在基板上形成閘極電極層;在該閘極電極層上形成閘極絕緣膜;以及邊加熱該基板邊利用使用含有銦、鎵和鋅的氧化物靶材的濺射法在該閘極絕緣膜上的與該閘極電極層重疊的區域中形成氧化物半導體膜,其中,該氧化物半導體膜是c-軸配向結晶氧化物半導體層,其中,該氧化物半導體膜的自旋密度為1×1018spins/cm3以下。
- 根據申請專利範圍第15項之半導體裝置的製造方法,其中該氧化物半導體膜的電導率為1×103S/cm以下。
- 根據申請專利範圍第15項之半導體裝置的製造方法,其中該氧化物半導體膜的自旋密度為1×1017spins/ cm3以下。
- 根據申請專利範圍第15項之半導體裝置的製造方法,其中該氧化物半導體膜的電導率為1×102S/cm以下。
- 根據申請專利範圍第15項之半導體裝置的製造方法,其中該氧化物靶材是其比率為In:Ga:Zn=1:1:1的材料。
- 根據申請專利範圍第15項之半導體裝置的製造方法,其中該閘極絕緣膜包括與該氧化物半導體膜接觸的氧氮化矽膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011278889 | 2011-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201332113A TW201332113A (zh) | 2013-08-01 |
| TWI570925B true TWI570925B (zh) | 2017-02-11 |
Family
ID=48609210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101147852A TWI570925B (zh) | 2011-12-20 | 2012-12-17 | 半導體裝置以及半導體裝置的製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9070778B2 (zh) |
| JP (3) | JP2013149953A (zh) |
| KR (1) | KR102102585B1 (zh) |
| TW (1) | TWI570925B (zh) |
| WO (1) | WO2013094621A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI501401B (zh) | 2008-10-31 | 2015-09-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US9735280B2 (en) | 2012-03-02 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
| US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| JP6128906B2 (ja) | 2012-04-13 | 2017-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| KR102227591B1 (ko) | 2012-10-17 | 2021-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI620323B (zh) * | 2012-11-16 | 2018-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9299855B2 (en) | 2013-08-09 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dual gate insulating layers |
| US9443987B2 (en) * | 2013-08-23 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102500994B1 (ko) * | 2014-10-17 | 2023-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 터치 패널 |
| US9837547B2 (en) * | 2015-05-22 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor and display device including the semiconductor device |
| EP3290913B1 (de) * | 2016-09-02 | 2022-07-27 | ION-TOF Technologies GmbH | Sekundärionenmassenspektrokopisches verfahren, system und verwendungen hiervon |
| TWI715699B (zh) | 2016-10-21 | 2021-01-11 | 日商半導體能源硏究所股份有限公司 | 複合氧化物及電晶體 |
| US11545580B2 (en) * | 2017-11-15 | 2023-01-03 | South China University Of Technology | Metal oxide (MO semiconductor and thin-film transistor and application thereof |
| CN110726673B (zh) * | 2018-07-17 | 2022-02-18 | 中国科学院福建物质结构研究所 | 用于铁电晶体相变检测的光学探针及其检测方法 |
| JP7363331B2 (ja) | 2019-10-10 | 2023-10-18 | スズキ株式会社 | 車両の風防装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145840A1 (en) * | 2004-01-06 | 2005-07-07 | Stanley Electric Co., Ltd. | ZnO group epitaxial semiconductor device and its manufacture |
| CN1941299A (zh) * | 2005-09-29 | 2007-04-04 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TW200845231A (en) * | 2007-03-02 | 2008-11-16 | Semiconductor Energy Lab | Manufacturing method of semiconductor device |
| US20100102450A1 (en) * | 2008-10-28 | 2010-04-29 | Jagdish Narayan | Zinc oxide based composites and methods for their fabrication |
| US20110227082A1 (en) * | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (137)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH084145B2 (ja) * | 1987-03-12 | 1996-01-17 | 三洋電機株式会社 | 非晶質シリコンアロイ膜 |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JP3141456B2 (ja) * | 1991-10-31 | 2001-03-05 | 松下電器産業株式会社 | 薄膜トランジスタおよびその製造方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3493717B2 (ja) * | 1994-04-19 | 2004-02-03 | 旭硝子株式会社 | 化粧料用酸化亜鉛担持球状シリカおよびその製造方法および化粧料 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6180439B1 (en) | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| US6063654A (en) | 1996-02-20 | 2000-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor involving laser treatment |
| US6100562A (en) | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001190953A (ja) * | 1999-10-29 | 2001-07-17 | Sumitomo Chem Co Ltd | 酸化チタン、それを用いてなる光触媒体及び光触媒体コーティング剤 |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP2002185005A (ja) * | 2000-12-15 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 混成tftアレー基板とその製造方法 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| CN1169589C (zh) | 2001-11-06 | 2004-10-06 | 杜凤祥 | 消防队员现场灭火定位系统 |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| EP2246894B2 (en) | 2004-03-12 | 2018-10-10 | Japan Science and Technology Agency | Method for fabricating a thin film transistor having an amorphous oxide as a channel layer |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| EP2453481B1 (en) | 2004-11-10 | 2017-01-11 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
| US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| TWI445178B (zh) | 2005-01-28 | 2014-07-11 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101577256B (zh) | 2005-11-15 | 2011-07-27 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP5250929B2 (ja) * | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| JP2008218965A (ja) * | 2007-02-06 | 2008-09-18 | Okayama Univ | 半導体発光素子及びフォトルミネッセンス素子の製造方法 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
| JP2009010125A (ja) * | 2007-06-27 | 2009-01-15 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2009147125A (ja) * | 2007-12-14 | 2009-07-02 | Seiko Epson Corp | 半導体装置の製造方法および電子機器の製造方法 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5467728B2 (ja) * | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP2010147269A (ja) * | 2008-12-19 | 2010-07-01 | Sony Corp | 薄膜半導体装置の製造方法 |
| US8581247B2 (en) * | 2009-03-31 | 2013-11-12 | Panasonic Corporation | Flexible semiconductor device having gate electrode disposed within an opening of a resin film |
| JP5760298B2 (ja) * | 2009-05-21 | 2015-08-05 | ソニー株式会社 | 薄膜トランジスタ、表示装置、および電子機器 |
| EP2256795B1 (en) * | 2009-05-29 | 2014-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for oxide semiconductor device |
| KR102117506B1 (ko) * | 2009-12-04 | 2020-06-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US8617920B2 (en) * | 2010-02-12 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5520084B2 (ja) * | 2010-03-03 | 2014-06-11 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
| JP5727832B2 (ja) * | 2010-03-31 | 2015-06-03 | 株式会社半導体エネルギー研究所 | トランジスタ |
| WO2011135987A1 (en) * | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8871565B2 (en) | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103500712B (zh) | 2010-12-03 | 2016-05-25 | 株式会社半导体能源研究所 | 半导体装置 |
| US9478668B2 (en) | 2011-04-13 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| TWI567985B (zh) | 2011-10-21 | 2017-01-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6226518B2 (ja) | 2011-10-24 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2012
- 2012-12-11 JP JP2012269916A patent/JP2013149953A/ja not_active Withdrawn
- 2012-12-12 WO PCT/JP2012/082857 patent/WO2013094621A1/en not_active Ceased
- 2012-12-12 KR KR1020147020191A patent/KR102102585B1/ko not_active Expired - Fee Related
- 2012-12-13 US US13/713,186 patent/US9070778B2/en active Active
- 2012-12-17 TW TW101147852A patent/TWI570925B/zh not_active IP Right Cessation
-
2017
- 2017-06-13 JP JP2017115860A patent/JP2017195397A/ja not_active Withdrawn
-
2019
- 2019-08-01 JP JP2019142096A patent/JP2019186581A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145840A1 (en) * | 2004-01-06 | 2005-07-07 | Stanley Electric Co., Ltd. | ZnO group epitaxial semiconductor device and its manufacture |
| CN1941299A (zh) * | 2005-09-29 | 2007-04-04 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TW200845231A (en) * | 2007-03-02 | 2008-11-16 | Semiconductor Energy Lab | Manufacturing method of semiconductor device |
| US20100102450A1 (en) * | 2008-10-28 | 2010-04-29 | Jagdish Narayan | Zinc oxide based composites and methods for their fabrication |
| US20110227082A1 (en) * | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140107529A (ko) | 2014-09-04 |
| US9070778B2 (en) | 2015-06-30 |
| JP2019186581A (ja) | 2019-10-24 |
| WO2013094621A1 (en) | 2013-06-27 |
| KR102102585B1 (ko) | 2020-04-22 |
| TW201332113A (zh) | 2013-08-01 |
| JP2013149953A (ja) | 2013-08-01 |
| JP2017195397A (ja) | 2017-10-26 |
| US20130153892A1 (en) | 2013-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI570925B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| TWI578535B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP6539380B2 (ja) | 半導体装置の作製方法 | |
| TWI596770B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| CN103178118B (zh) | 半导体装置的制造方法 | |
| TWI567827B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| TWI545765B (zh) | 半導體裝置 | |
| TWI605597B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| TWI621183B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| CN107275411B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP6317500B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |