[go: up one dir, main page]

TWI569440B - 具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法 - Google Patents

具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法 Download PDF

Info

Publication number
TWI569440B
TWI569440B TW104115269A TW104115269A TWI569440B TW I569440 B TWI569440 B TW I569440B TW 104115269 A TW104115269 A TW 104115269A TW 104115269 A TW104115269 A TW 104115269A TW I569440 B TWI569440 B TW I569440B
Authority
TW
Taiwan
Prior art keywords
fin
gate
region
layer
drain
Prior art date
Application number
TW104115269A
Other languages
English (en)
Other versions
TW201608716A (zh
Inventor
郭志偉
陳豪育
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201608716A publication Critical patent/TW201608716A/zh
Application granted granted Critical
Publication of TWI569440B publication Critical patent/TWI569440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W10/011—
    • H10W10/014—
    • H10W10/10—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法
本揭露是關於一種多閘極裝置結構及其製作方法。
電子工業長期面臨對體積小而運作快的電子裝置的增長中的需求，這些電子裝置可同時支持大量的複雜且尖端的功能。據此，半導體產業傾向於製造低成本、高效益、低功率的積體電路(Integrated circuit；IC)。至今為止，藉由半導體積體電路的尺寸(例如微小化特徵尺寸)的縮小，已經達成大部份的目標，且也提升產能並降低相關成本。然而，尺寸上的縮小也帶來了半導體製程中的複雜性。因此，半導體積體電路與裝置接下來的推進與實現，有賴於半導體製程與技術的進步。
近來，多閘極裝置廣為流行，其藉由增加閘極通道的耦合，而增加閘極的控制、降低漏電流並降低短通道效應(Short-channel effects；SCEs)。鰭式場效電晶體即為多閘極裝置的一種。鰭式場效電晶體的名稱是來自於鰭狀結 構，鰭狀結構自其形成的基板延伸，並用以形成鰭式場效電晶體通道。鰭式場效電晶體可以與傳統的互補式金屬氧化物半導體(Complementary metal-oxide-semiconductor；CMOS)製程相容，且鰭式場效電晶體的三維結構使其尺寸大幅縮小，並同時保有閘極控制與緩解短通道效應。此外，高電壓裝置常用於互補式金屬氧化物半導體為主的技術中。例如，橫向擴散金屬氧化物半導體場效電晶體(Laterally diffused metal-oxide-semiconductor；LDMOS)，其採用傳統的互補式金屬氧化物半導體製程製成，且於射頻功率應用上為引人注目的功率元件(例如蜂巢式基礎結構功率放大器之應用)。然而，多閘極裝置的樣式之複雜性、其相關的製程步驟，在高電壓裝置的實施上已帶來新的挑戰。簡而言之，現今的半導體製造技術於各方面皆未達到令人完全滿意的程度。
100‧‧‧高電壓裝置
102‧‧‧基板
104‧‧‧磊晶層
106‧‧‧源極
108‧‧‧汲極
110‧‧‧閘極堆疊
111‧‧‧汲極延伸區
112‧‧‧界面氧化層
114‧‧‧介電層
116‧‧‧金屬層
118‧‧‧間隔物
120‧‧‧接觸蝕刻停止層
122‧‧‧閘極接觸點
124‧‧‧第一層間介電層
126‧‧‧第二層間介電層
200‧‧‧方法
202~218‧‧‧方格
300‧‧‧半導體裝置
302‧‧‧基板
304‧‧‧鰭狀元件
516‧‧‧電極層
602‧‧‧汲極區
604‧‧‧源極區
606‧‧‧汲極凹部
608‧‧‧源極凹部
702‧‧‧汲極特徵
704‧‧‧源極特徵
711‧‧‧汲極延伸區
802‧‧‧接觸蝕刻停止層
804‧‧‧層間介電層
902‧‧‧凹槽
1002‧‧‧高介電/金屬閘極堆疊
1004‧‧‧界面層
1006‧‧‧高介電閘極介電層
1008‧‧‧金屬層
1202‧‧‧層間介電層
1204‧‧‧源極/汲極接觸金屬
1206‧‧‧閘極接觸金屬
1302‧‧‧電阻路徑
1404‧‧‧界面層
306‧‧‧隔離區
402‧‧‧鰭片嵌入隔離區
404‧‧‧第一側
406‧‧‧第二側
502‧‧‧主動閘極
504‧‧‧側壁間隔物
506‧‧‧虛設閘極
508‧‧‧側壁間隔物
510‧‧‧介電層
512‧‧‧電極層
514‧‧‧介電層
1406‧‧‧高介電閘極介電層
1408‧‧‧金屬層
AA’‧‧‧切面
D‧‧‧穿透深度
H‧‧‧高度
RFin1‧‧‧第一鰭狀電阻
RBulk‧‧‧塊狀電阻
RFin2‧‧‧第二鰭狀電阻
RChannel‧‧‧通道電阻
細讀以下詳細敘述並搭配對應之圖式，可了解到本 揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，為了討論的清楚，所述之特徵的尺寸可以任意的增加或減少。
第1圖為根據本揭露之一或多個態樣之高電壓裝置之一實施方式之剖面圖。
第2圖為根據本揭露之一或多個態樣之製作高電壓裝置之方法之流程圖。
第3A~3B圖、第4A~4B圖、第5~12圖繪示第2圖之方法之一或多個步驟對應之高電壓裝置之一實施方式之示意圖與剖面圖。
第3A圖繪示根據部份實施方式之形成多個鰭片與隔離區後的高電壓裝置之示意圖。
第3B圖繪示根據部份實施方式之第3A圖之高電壓裝置大致上沿切面AA’之剖面圖。
第4A圖繪示根據部份實施方式之形成鰭片嵌入隔離區後的高電壓裝置之示意圖。
第4B圖繪示根據部份實施方式之第4A圖之高電壓裝置大致上沿切面AA’之剖面圖。
第5圖繪示根據部份實施方式之形成閘極堆疊後的高電壓裝置之剖面圖。
第6圖繪示根據部份實施方式之形成汲極凹部與源極凹部後的高電壓裝置之剖面圖。
第7圖繪示根據部份實施方式之形成汲極特徵與源極特徵後的高電壓裝置之剖面圖。
第8圖繪示根據部份實施方式之形成接觸蝕刻停止層與介電層後的高電壓裝置之剖面圖。
第9圖繪示根據部份實施方式之移除一或多個虛設閘極堆疊特徵後的高電壓裝置之剖面圖。
第10圖繪示根據部份實施方式之形成高介電/金屬閘極堆疊後的高電壓裝置之剖面圖。
第11圖繪示根據部份實施方式之第10圖之裝置經過 化學機械研磨處理後的高電壓裝置的剖面圖。
第12圖繪示根據部份實施方式之形成接觸電極層後的高電壓裝置之剖面圖。
第13圖概要地繪示根據本揭露之一或多個態樣之具有鰭片嵌入隔離區之高電壓裝置之汲極區與源極區之間的阻抗路徑。
第14圖概要地繪示根據本揭露之一或多個態樣之具有鰭片嵌入隔離區與多個虛設閘極之高電壓裝置之汲極區與源極區之間的阻抗路徑。
以下本揭露將提供許多個不同的實施方式或實施例以實現本揭露之多個特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
進一步而言，空間相對的用語，例如「之下」、「下方」、「低於」、「之上」、「上方」等等，使用於簡單說明圖中一元件或特徵與另一元件或特徵的相對關係。除了圖上 所繪示的轉向，空間用語應涵蓋裝置於使用或運作時各種可能的轉向。裝置可以旋轉(旋轉90度或其他角度)，相應地，空間用語亦應隨著轉向而改變。
應注意到，本揭露是以多閘極電晶體或鰭式多閘極 電晶體(這裡指鰭式場效電晶體裝置)的方式呈現多個實施方式。此種裝置可包含P型金屬氧化物半導體鰭式場效電晶體裝置或N型金屬氧化物半導體鰭式場效電晶體裝置。 鰭式場效電晶體裝置可以是雙閘極裝置、三閘極裝置、散裝裝置(bulk device)、矽晶絕緣體(Silicon-on-insulator；SOI)裝置以及/或其他配置。該領域具有通常知識者可受益於本揭露之多個態樣，而了解到半導體裝置的其他實施方式。舉例而言，這裡所提到的某些實施方式也可應用於環繞式閘極(gate-all-around；GAA)裝置、具有亞米茄形之閘極(Omega-gate；Ω-gate)裝置或具有派形之閘極(Pi-gate；Π-gate)裝置。
第1圖繪示高電壓裝置100。高電壓裝置100為傳 統、平面的橫向擴散金屬氧化物半導體場效電晶體(Laterally diffused metal-oxide-semiconductor；LDMOS)裝置之一例，在此，為了在往後討論中有適當的脈絡與清晰度，於此，先簡短的介紹此種裝置。如同前述，此種高電壓裝置是值得一提的，舉例而言，其可用於射頻(radio frequency；RF)功率應用之功率元件(例如蜂巢式基礎結構功率放大器之應用)。高電壓裝置100是利用傳統的互補式金屬氧化物半導體製程技術，製作於基板102(例如矽基板) 上。於某些實施例中，利用磊晶成長製程(例如分子束磊晶(Molecular beam epitaxy；MBE)、有機金屬化學汽相沈積法(Metal organic chemical vapor deposition；MOCVD)或其他合適的長晶方法)，將磊晶層104形成於基板102上。磊晶層104可包含一或多個摻雜區，例如高摻雜源極與汲極區、高電壓摻雜區以及/或摻雜下沉區。藉由熱擴散法、離子植入法或其他合適的技術，可形成一或多個摻雜區。為了說明起見，高電壓裝置100包含源極106、汲極108、閘極堆疊110以及形成於閘極堆疊110任一側之間隔物118。 舉例而言，閘極堆疊110可包含界面氧化層112、具有高介電常數之介電層114以及金屬層116。於某些實施例中，在形成源極106與汲極108之後，接觸蝕刻停止層(Contact etch stop layer；CESL)120和第一層間介電(例如Inter-layer dielectric 0；ILD0)層124形成於高電壓裝置100上。第二層間介電(例如Inter-layer dielectric 1；ILD1)層126形成於高電壓裝置100上，且可在介電層124、126之內形成接觸開口，其後進行接觸金屬沉積，以形成源極、汲極與閘極接觸點122。
高電壓裝置100的特別之處在於其大範圍的汲極 延伸區111。舉例而言，在裝置通道(例如在閘極堆疊110之下方)與汲極108之間，汲極延伸區111可包含低摻雜密度的漂移區。此低摻雜密度的漂移區是配置用以提供高裝置崩潰電壓並保護裝置免於熱載子注入(Hot-carrier injection；HCI)。由於橫向擴散金屬氧化物半導體場效電 晶體已通泛地使用標準的互補式金屬氧化物半導體製程，多閘極裝置的技術中，因此適合的橫向擴散金屬氧化物半導體場效電晶體製程尚仍未被開發。先進的多閘極結構內中之平面的高電壓裝置，其面臨的多個挑戰之一是差異甚大的裝置環境(例如裝置結構或架構)，這些不同的環境可能導致過程中不必要的負載效應。舉例而言，大範圍的汲極延伸區，例如汲極延伸區111，在先進、小尺寸的多閘極裝置製程環境(例如鰭式場效電晶體製程環境)中，可能帶來巨大的製程挑戰。在多閘極裝置中的大量驅動電流、增強的閘極通道耦合以及窄型的、多閘極裝置(例如鰭式場效電晶體裝置)中的電場型態，皆可能在高電壓裝置的領域中帶來挑戰，於某些實施例中，可能導致過早的裝置毀損或其他可靠度衰減的效果(例如熱載子注入)。此外，不均勻的磊晶層層成長(例如源極106和汲極108)可能導致裝置效益或裝置可靠度的不均勻以及/或衰減。
相較於已知技術，本揭露之多個實施方式提供多個 優點，雖然了解到有部份實施方式可能提供不同的優點，但於此未必討論所有的優點，且並非全部的實施方式皆須具有一特定的優點。舉例而言，這裡討論的實施方式包含多閘極裝置結構(例如鰭式場效電晶體裝置結構)中的高電壓裝置(例如橫向擴散金屬氧化物半導體場效電晶體裝置)的結構與方法。於某些實施方式中，為了增加汲極延伸電阻並保證高電壓區域遠離主動裝置閘極，於鰭式場效電晶體通道(例如位於鰭式場效電晶體之閘極堆疊之下方)與汲 極之間，形成淺溝槽隔離(Shallow trench isolation；STI)特徵。於某些實施方式中，為了提供源極區與汲極區兩者均勻的磊晶成長形貌，除了主動閘極之外，更形成一或多個虛設閘極。於此，「成長形貌」可包含摻雜形貌與物理性質的形貌(亦即成長的源極/汲極磊晶區域的形狀)。於此，「虛擬」結構，例如虛設閘極或虛設閘極堆疊，是指某一結構用以模仿另一個結構的物理特性(亦即模仿通道、閘極以及/或其他結構的物理尺寸)，在最終製成的裝置中，此物理特性並無法運作於電路中(亦即此物理特性並非電路電流路徑之一部份)。舉例而言，如同這裡所提到的，「虛設閘極」是表示無電性功能的閘極。於某些實施例中，虛設閘極用以提供均勻的磊晶成長形貌，而無關任何特定的裝置佈局。該領域具通常知識者會了解所述之方法與裝置之其他益處與優點，且以下所提到的實施方式並非意圖具體地限制於以下的申請專利範圍。
參照第2圖，方法200用以製造高電壓裝置，其包含位於鰭狀結構內之橫向擴散金屬氧化物半導體裝置。於某些實施方式中，方法200可用以製造以下所提到的半導體裝置300(例如包含高電壓裝置)，可參照第3A/3B圖、第4A/4B圖以及第5~14圖。可以肯定的，以上所討論的高電壓裝置100之一或多個態樣亦可應用於方法200與半導體裝置300中。此外，第3A/3B圖、第4A/4B圖以及第5~14圖提供根據第2圖之方法200之一或多個步驟製造的示範之半導體裝置300之立體圖以及/或剖面圖。
應了解到，部份的方法200以及/或半導體裝置300可由廣為人知的互補式金屬氧化物半導體(Complementary metal-oxide-semiconductor；CMOS)技術製程所製得，且於此部份製程僅簡單描述。更甚者，半導體裝置300可包含各式各樣的其他裝置和特徵，例如額外的電晶體、雙極接面電晶體、電阻、電容、二極體、保險絲等等，但為了較佳地了解本揭露的具進步性的概念，這些裝置和特徵將被簡化。進一步而言，於某些實施方式中，半導體裝置300包含多個半導體裝置(例如電晶體)，這些半導體裝置可互相內連接。
裝置300可以是積體電路製程中的中間裝置或部份，可包含靜態存取記憶體(Static random access memory；SRAM)以及/或其他邏輯電路、被動元件和主動元件，其中被動元件例如電阻、電容和電桿，主動元件例如P型通道場效電晶體(P-channel FET；PFET)、N型通道場效電晶體(N-channel FET；NFET)、金屬氧化物半導體場效電晶體(Metal-oxide-semiconductor field-effect transistor；MOSFET)、互補式金屬氧化物半導體電晶體(Complementary metal-oxide-semiconductor；CMOS)、雙極接面電晶體、高電壓電晶體、高頻電晶體、其他記憶體單元以及/或其組合。
參照方法200，方法200開始於方格202，其中提供具有鰭片和隔離區的基板。參照第3A圖的實施例，半導體裝置300包含半導體基板302、多個延伸自基板302的鰭 狀元件304和隔離區306。第3B圖提供沿著單一個鰭狀元件、大致上沿第3A圖之切面AA’之剖面圖。基板302可以是半導體基板，例如矽基板。於某些實施方式中，基板302可包含各式各樣的層體，包含形成於半導體基板上的導電層與隔離層。於某些實施例中，基板302可包含各式各樣的摻雜配置，取決於該技術領域中已知的設計需求。於某些實施方式中，基板302可包含其他半導體，例如鍺、碳化矽、矽鍺或金剛石。或者，於某些實施方式中，基板302可包含化合物半導體以及/或合金半導體。進一步而言，於某些實施方式中，基板302可包含磊晶層、基板302可以被拉伸以提升效能、基板302可包含矽基絕緣體(Silicon-on-insulator；SOI)結構，以及/或基板302可具有其他合適的強化特徵。
如同基板302，鰭狀元件304可包含矽或另一種基礎半導體、例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包含矽鍺、磷砷化鎵、砷化銦鋁、砷化鋁鎵、砷化銦鎵、磷化銦鎵以及/或砷磷化銦鎵；或其組合。藉由合適的製程包含微影與蝕刻製程，可以製得鰭狀元件304。微影製程可包含於基板(例如矽基板)上形成光阻層，將光阻層對一圖案曝光，進行曝光後烘烤處理以及顯影光阻以形成遮罩元件，遮罩元件包含光阻。於某些實施方式中，可藉由電子光束(e-beam)微影製程，以圖案化光阻而形成遮罩元件。接著，當進行蝕刻製程以形成多個進入矽層的凹部時，遮罩元件 可用以保護基板302的部份區域，而保留延伸出的鰭狀元件304。凹部可藉由乾蝕刻(例如移除化學氧化物)、濕蝕刻以及/或其他合適的製程而蝕刻完成。亦可以採用其他實施方式的方法，於基板302上形成鰭狀元件304。
隔離區306可包含淺溝槽隔離區(Shallow trench isolation；STI)特徵。或者，場氧化物、局部矽氧化(Local oxidation of silicon；LOCOS)特徵以及/或其他合適的隔離區特徵可以用於基板302之上和/或之內。隔離區306可由氧化矽、氮化矽、氮氧化矽、氟矽玻璃(Fluorine-doped silicate glass；FSG)、具有低介電係數的介電物質、其他該領域已知的合適材料以及/或其組合而組成。於一實施方式中，隔離區306為淺溝槽隔離區特徵，且可藉由蝕刻凹槽形成於基板302內。接著，將絕緣材料填入凹槽內，然後進行化學機械研磨(Chemical mechanical polishing；CMP)處理以使裝置300的上表面平坦化。須注意的是，仍有其他實施方式是可行的。於某些實施方式中，隔離區306可包含多層結構，例如隔離區306具有一或多個襯墊。
於某些實施方式中，在形成鰭狀元件304之前，可於基板302上形成第一介電層，且於第一介電層上形成第二介電層。舉例而言，第一介電層可包含墊氧化物層(例如氧化矽(SiO2))，墊氧化物層可以作為相鄰層體之間的緩衝層。於某些實施方式中，第一介電層包含熱生長氧化物、化學氣相沉積法沉積的氧化物以及/或原子層沉積法沉積的氧化物。於某些實施方式中，第二介電層包含墊氮化物 層(例如氮化矽(Si3N4))，且第二介電層可藉由化學氣相沉積或其他合適的方法設置。
於某些實施方式中，在形成鰭狀元件304與隔離區306之後，可以進行井植入處理，舉例而言，使用離子植入製程並運用合適的N型摻雜物或P型摻雜物。如此一來，井植入處理可用以在於鰭狀元件304內形成N型井或P型井。於某些實施方式中，N型摻雜物包含砷、磷、銻或其他N型施體材料。於某些實施方式中，P型摻雜物包含硼、鋁、鎵、銦或其他P型受體材料。於某些實施方式中，N型摻雜物或P型摻雜物可用以形成高摻雜源極/汲極區；高電壓摻雜區，指N型通道漂移區或P型通道漂移區；摻雜下沉區；降低表面場(Reduced surface field；RESURF)層；以及/或其他摻雜延伸以及/或井區。於某些實施方式中，相似的N型或P型摻雜物可以用以執行通過鰭狀元件304的反穿通(Anti-punch through；APT)離子植入法，舉例而言，用以降低源極與汲極之間的次臨界漏電流以及汲極導引位障降低(Drain-induced barrier lowering；DIBL)。於某些實施方式中，亦可採用其他的離子植入處理，例如起始電壓調整植入法、光暈植入法或其他合適的植入方法。在離子植入製程之後，半導體裝置300可以接受高溫退火，例如大於大約攝氏溫度800度，以移除缺陷並活化摻雜物(例如將摻雜物置入替代部位)。於某些實施例中，可藉由一或多個離子植入製程、藉由熱擴散、藉由摻雜磊晶成長或藉由其他合適的技術，而形成所述之摻雜區。如此一來，方法 200之方格202提供具有多個鰭片與介於鰭片其中的介電隔離特徵之基板。
接著，方法200來到方格204中，形成鰭片嵌入隔離區。參照第4A圖之實施例，半導體裝置300包含鰭片嵌入隔離區402。於某些實施方式中，鰭片嵌入隔離區402包含淺溝槽隔離區。或者，於某些實施方式中，可以使用場氧化物、局部矽氧化技術特徵以及/或其他合適的隔離區特徵以實行鰭片嵌入隔離區402。如圖中所示，鰭片嵌入隔離區402的指向大致垂直於多個鰭狀元件304。第4B圖提供沿著單一個鰭狀元件、包含鰭片嵌入隔離區402、大致上沿第4A圖之切面AA’之剖面圖。於某些實施方式中，藉由圖案化(例如微影製程)與蝕刻(例如使用濕蝕刻或乾蝕刻)製程，以形成大致垂直於多個鰭狀元件304之凹槽，而形成鰭片嵌入隔離區402。其後，舉例而言，凹槽可以被填滿相似於隔離區306的材料之介電材料，此介電材料可包含氧化矽、氮化矽、氮氧化矽、氟矽玻璃(Fluorine-doped silicate glass；FSG)、具有低介電係數的介電物質、上述之組合以及/或其他該領域已知的合適材料。接著，可進行化學機械研磨(Chemical mechanical polishing；CMP)處理以使裝置300的上表面平坦化。該領域具通常知識者會了解到，在本揭露之範圍內仍有許多其他可行的實施方式。舉例而言，於某些實施方式中，鰭片嵌入隔離區402可包含多層結構，例如，鰭片嵌入隔離區402具有一或多個襯墊。
參照第4B圖，鰭片嵌入隔離區402以穿透深度D延伸進入基板302。於一實施方式中，穿透深度D是用以提供一深度，用以有效的隔離/分離鰭狀元件304之第一側404與第二側406。此外，考量到N型井或P型井以及/或其他摻雜區是形成於鰭狀元件304之內，如上所述，鰭片嵌入隔離區402可有效地將鰭狀元件304之第一側404內之此N/P型井以及/或其他摻雜區與鰭狀元件304之第二側406內之N/P型井以及/或其他摻雜區隔離開來。於某些實施方式中，鰭片嵌入隔離區402之穿透深度D大於鰭狀元件304之高度H，且前所述，延伸進入基板302。於某些實施方式中，鰭片嵌入隔離區402之穿透深度D大致等於鰭狀元件304之高度H。於某些實施例中，鰭片嵌入隔離區402之穿透深度D小於鰭狀元件304之高度H。如同前述，為了要增加源極延伸電阻並保證高電壓區域遠離主動裝置閘極，鰭片嵌入隔離區402設置於鰭式場效電晶體通道(例如鰭式場效電晶體閘極堆疊的下方)與汲極之間，於稍後的第7圖、第13圖與第14圖中將有更詳細的說明。
於某些實施方式中，位於鰭狀元件304周圍的隔離區306被凹陷以橫向地露出鰭狀元件304之上部份。於某些實施方式中，每個隔離區306與鰭片嵌入隔離區402可使用相同的介電材料。因此，於某些實施方式中，隔離區306之凹陷處理亦可以使鰭片嵌入隔離區402凹陷。此凹陷處理可能包含乾蝕刻處理、濕蝕刻處理以及/或其組合。舉例而言，於某些實施方式中，此凹陷處理可包含乾、無電 漿且使用反應氣體或反應氣體混合物的製程，例如氟化氫與氨氣，或者是電漿製程，或反應氣體混合物，例如三氟化氮與氨氣以及/或其他適合的反應氣體。於某些實施方式中，此乾、無電漿的凹陷製程是使用來自於日本的東京威力科創股份有限公司(Tokyo Electron Limited)的CERTAS氣體化學蝕刻系統。於某些實施例中，此乾、電漿的凹陷製程是使用來自於加州聖克拉拉的應用材料公司(Applied Materials,Inc.)的SICONI系統。於其他實施方式中，凹陷製程可包含濕蝕刻，其使用稀釋的氟化氫(例如水中占約49%重量百分比的氟化氫)與去離子水(De-ionized water；DI water)的混合物，其中氟化氫與水的比例大約為1比50或大約為1比100。於某些實施方式中，凹陷的深度被控制(例如控制蝕刻時間)以使鰭狀元件304之裸露的上部份有一理想高度H。
參照第2圖，方法200來到方格206中，形成閘極堆疊與設置於閘極堆疊的側壁上的側壁間隔物。於某些實施方式中，閘極堆疊為虛設閘極堆疊。於方法200的某些實施例中，閘極堆疊可以是金屬閘極結構。參照第5圖的實施例，主動閘極502與側壁間隔物504形成於裝置300之上。此外，於某些實施方式中，一或多個虛設閘極506與側壁間隔物508也形成於裝置300之上。如同前述，一或多個虛設閘極506提供源極與汲極區兩者均勻的磊晶成長形貌，於稍後的第14圖中會討論的更詳細。虛設閘極506的形成可以從方法200中省略，且為了清楚說明起見，第6 ~13圖中並未繪示虛設閘極506。
於此，藉由示範性的後閘極(gate-last)製程描述實施方式時，應了解到，本揭露之多個實施方式不限於此單一個製程。於某些實施方式中，本揭露之各種態樣可以適用前閘極(gate-first)製程。於某些實施例中，前閘極製程包含在形成源極/汲極或活化源極/汲極摻雜物之前，形成閘極堆疊。僅藉由實施例中的方法，前閘極(gate-first)製程可包含閘極介電與多矽或金屬閘極的沉積，接著進行閘極堆疊的蝕刻處理以定義閘極臨界尺寸(Critical dimension；CD)。於前閘極製程的某些實施方式中，在閘極堆疊的形成後，接著是源極/汲極的形成，其包含源極/汲極區的摻雜以及，於某些實施例中，退火以激化源極/汲極摻雜物。
於一使用後閘極製程的實施方式中，主動閘極502包含虛設閘極堆疊，於接下來的半導體裝置300之製程階段中，虛設閘極堆疊將被最終閘極堆疊所取代。尤其是，主動閘極502之虛設閘極堆疊可能會在後續的製程中，被具有高介電係數的介電層與金屬閘極電極所取代。相同地，在具有虛設閘極506的實施方式中，虛設閘極506可包含虛設閘極堆疊，虛設閘極堆疊可能會在後續的製程中，被具有高介電係數的介電層與金屬閘極電極所取代。 在前述的實施方式中，主動閘極502形成於基板302上，且至少部份設置於鰭狀元件304上。於一實施方式中，主動閘極502包含介電層510與電極層512。同樣地，在運用虛設閘極506的實施方式中，每個虛設閘極506可包含介 電層514與電極層516。更甚者，於某些實施方式中，介電層510與介電層514的材料可以是相同的。此外，於某些實施方式中，電極層512與電極層516的材料可以是相同的。於某些實施方式中，藉由各式各樣的製程步驟，例如層體沉積、圖案化、蝕刻以及其他合適的製程步驟，形成主動閘極502和虛設閘極506。於某些實施例中，層體沉積製程包含化學氣相沉積法(包含低壓化學氣相沉積法和電漿化學氣相沈積法)，物理氣相沉積法、原子層沉積法、熱氧化法、電子束篜鍍、其他合適的沉積製程技術或上述之組合。於某些實施方式中，圖案化製程包含微影製程(例如光刻微影製程或電子束微影)，其中可包含光阻塗佈(例如以旋塗法塗佈)、軟烤、光罩對準、曝光、曝光後烘烤、光阻劑顯影、漂洗、乾燥化(例如離心法脫水以及/或硬烤)、其他合適的微影技術以及/或其組合。於某些實施方式中，蝕刻處理可包含乾蝕刻(例如反應式離子蝕刻(Reactive-ion etching；RIE)或感應耦合電漿離子(Inductively-coupled plasma；ICP)蝕刻技術)、濕蝕刻以及/或其他蝕刻方法。 於某些包含虛設閘極506的實施例中，可以同時形成每個主動閘極502與虛設閘極506的介電層510、514，也可以同時形成每個主動閘極502與虛設閘極506的電極層512、516，且亦可以同時形成每個主動閘極502與虛設閘極506的側壁間隔物504、508。
於某些實施方式中，主動閘極502與虛設閘極506的介電層510、514包含氧化矽。介電層510、514可選擇 性地或額外地包含氮化矽、具有高介電係數的介電材料或其他合適的材料。於某些實施方式中，主動閘極502與虛設閘極506的電極層512、516可包含多晶矽。於某些實施方式中，可以於主動閘極502或虛設閘極506上形成硬式遮罩(舉例而言，包含介電材料，例如氮化矽、氮氧化矽或碳化矽)。
繼續參照第5圖，側壁間隔物504、508可包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽或上述之組合。於某些實施方式中，側壁間隔物504、508包含多個層體，例如主間隙壁牆、襯墊層等等。舉例而言，可藉由於主動閘極502以及/或虛設閘極506上沉積介電層，並以非等向性的方式回蝕此介電層，而形成側壁間隔物504、508。於某些實施方式中，此回蝕製程(例如用於間隔物的形成)可包含多步驟的蝕刻製程以增進蝕刻的選擇性並提供良好的過蝕刻控制。於某些實施方式中，在形成側壁間隔物504、508之前，可執行離子植入製程以在半導體裝置300內形成輕摻雜汲極(Lightly-doped drain；LDD)特徵。 於某些實施例中，在形成側壁間隔物504、508之前，可藉由原位(in-situ)摻雜法形成此輕摻雜汲極特徵。而於其他實施例中，在形成側壁間隔物504、508之後，可進行離子植入製程以形成輕摻雜汲極特徵。於實施方式中，於形成側壁間隔物504、508之前或之後，可藉由原位摻雜法或離子植入法，形成高摻雜源極/汲極區、N通道漂移區或P通道漂移區、摻雜下沉區、降低表面場(Reduced surface field； RESURF)層、其他摻雜延伸物以及/或井區。於某些實施方式中，在一或多個植入製程後，半導體裝置300可進行高熱預算製程(退火)，以移除缺陷並激化摻雜物(例如將摻雜物置入替代部位)。
再回到方法200，方法200來到方格208中，源極/汲極特徵形成於源極/汲極區內。參照第6圖的實施例，汲極凹部606與源極凹部608可以先分別形成於汲極區602與源極區604之內。於某些實施方式中，汲極凹部與源極凹部可藉由使用標準圖案化(例如藉由光刻微影製程)與蝕刻(例如使用濕蝕刻或乾蝕刻)製程而形成。於某些實施例中，參照第7圖的實施例，汲極特徵702與源極特徵704分別形成於每個汲極區602與源極區604之汲極凹部606與源極凹部608之內。另一方面，於某些實施例中，沒有先形成汲極凹部606與源極凹部608，汲極特徵702與源極特徵704分別形成於汲極區602與源極區604之內。舉例而言，汲極特徵702與源極特徵704可以形成於鰭狀元件304之上、之內、以及/或周圍。可以於汲極區602與源極區604之內，藉由磊晶成長一或多個半導體材料層，而形成汲極特徵702與源極特徵704。於各種實施方式中，汲極區602與源極區604之內所成長的半導體材料層可以包含鍺、矽、砷化鎵、砷化鋁鎵、矽化鍺、磷砷化鎵、磷化矽或其他合適的材料。於某些實施方式中，在磊晶成長製程中，汲極特徵702與源極特徵704可以被原位摻雜。舉例而言，於某些實施方式中，磊晶成長的矽鍺汲極特徵702 與源極特徵704可以摻雜硼。於其他實施例中，磊晶成長的矽汲極特徵702與源極特徵704可以摻雜碳以形成Si：C源極/汲極特徵、摻雜磷以形成Si：P源極/汲極特徵、摻雜碳和磷以形成SiCP源極/汲極特徵。於某些實施方式中，汲極特徵702與源極特徵704沒有被原位摻雜，反之，汲極特徵702與源極特徵704經由植入製程摻雜。於某些實施方式中，汲極特徵702與源極特徵704的摻雜劑量大於輕摻雜汲極特徵、N型通道漂移區、P型通道漂移區、降低表面場層或其他摻雜延伸區的摻雜劑量。
第7圖繪示大範圍的汲極延伸區711，類似於第1圖之高電壓裝置100之汲極延伸區111。於某些實施方式中，在裝置通道(例如位於主動閘極502之下)與汲極特徵702之間，此汲極延伸區711包含低密度摻雜漂移區。低密度摻雜漂移區(例如N型通道漂移區/P型通道漂移區、降低表面場層以及/或其他摻雜延伸區)是配置用以提供高裝置崩潰電壓並保護裝置免於熱載子注入(Hot-carrier injection；HCI)。如同前述，大量的裝置電流、增強的閘極通道耦合、以及窄型的多閘極裝置(例如鰭式場效電晶體裝置)中的電場型態，皆可能在鰭式形態結構之高電壓裝置的領域中帶來挑戰。於某些實施例中，這些問題可能導致過早的裝置毀損或其他可靠度衰減的效果(例如熱載子注入)。為了解決此等問題，鰭片嵌入隔離區402增加汲極延伸電阻，並且鰭片嵌入隔離區402也保證任何高電壓區域遠離主動閘極502，於稍後第13圖與第14圖將會有更詳細 的介紹。
於某些實施例中，在形成源極/汲極特徵(方格208)之後，方法200來到方格210中，蝕刻停止層與介電層形成於基板302之上。參照第8圖之實施例，接觸蝕刻停止層(Contact etch stop layer；CESL)802與層間介電(Inter-layer dielectric；ILD)層804形成於基板302之上。 於某些實施例中，接觸蝕刻停止層802包含氮化矽層、碳氮化矽層、氮氧化矽層以及/或其他於該領域中已知的材料。可藉由電漿化學氣相沈積(Plasma-enhanced chemical vapor deposition；PECVD)法以及/或其他合適的沉積或氧化處理，形成接觸蝕刻停止層802。於某些實施例中，層間介電層804包含多種材料，例如四乙基正矽酸鹽(Tetraethylorthosilicate；TEOS)氧化物、未摻雜矽基玻璃、或摻雜氧化矽如硼磷矽玻璃(Borophosphosilicate glass；BPSG)、熔融矽石玻璃(fused silica glass；FSG)、摻硼矽玻璃(Phosphosilicate glass；BSG)以及/或其他合適的介電材料。可藉由次大氣壓化學氣相沉積(Subatmospheric chemical vapor deposition；SACVD)法、流動式化學氣相沉積或其他合適的沉積方法，設置層間介電層804。於某些實施方式中，在形成層間介電層804之後，半導體裝置300可以進行高熱預算處理，以退火層間介電層804。
於某些實施方式中，接觸蝕刻停止層802與層間介電層804的形成包含平坦化處理(例如化學機械研磨法)，用以露出主動閘極502之上表面，且可包含露出虛設閘極堆 疊(例如在後閘極製程中)之上表面。舉例而言，可以使用化學機械研磨法，移除位於主動閘極502上的部分接觸蝕刻停止層802與層間介電層804，並同時使半導體裝置300之上表面平坦化。在包含硬式遮罩的實施方式中，化學機械研磨法也可以移除位於主動閘極502上的硬式遮罩。
在一實施方式中，接著來到方法200來到方格212，其中移除基板上的主動閘極502之特徵(例如虛設閘極堆疊特徵)。將虛設閘極堆疊特徵從主動閘極502上移除開來，此移除將造成凹槽與其後形成於凹槽中的最終閘極堆疊(舉例而言，包含具有高介電參數之高介電層與金屬閘極電極)。虛設閘極堆疊特徵的移除可以包含選擇性蝕刻處理，其中包含選擇性濕蝕刻或選擇性乾蝕刻。參照第8圖與第9圖之實施例，主動閘極502包含虛設閘極堆疊特徵，其中包含介電層510與電極層512，將介電層510與電極層512從基板302上移除後，造成凹槽902。凹槽902可以定義最終閘極結構形成的區域，以下將會有更詳細的描述。
接著，在方法200來到方格214中，形成高介電/金屬閘極堆疊。舉例而言，藉由主動閘極502之虛設閘極堆疊特徵的移除而定義了凹槽902(第9圖)，並於凹槽902中，形成高介電/金屬閘極堆疊。參照第10圖的實施例，高介電/金屬閘極堆疊1002是形成於裝置300之上。高介電/金屬閘極堆疊1002包含形成於裝置300之通道區之界面層1004，其中通道區是設置在鰭狀元件304之內、位於主動閘極502之下並沿著大致平行於第3A圖與第4A圖切 面AA’。高介電/金屬閘極堆疊1002包含形成於界面層1004上之高介電閘極介電層1006與形成於高介電閘極介電層1006上之金屬層1008。這裡所述之高介電閘極介電層包含具有高介電系數之介電材料，例如介電系數大於熱氧化矽之介電系數(~3.9)。這裡所述之高介電/金屬閘極堆疊1002內之金屬層1008包含金屬、金屬合金或金屬矽化物。此外，高介電/金屬閘極堆疊1002之形成方法包含沉積以形成各式各樣的閘極材料，以及一或多個化學機械研磨法以移除多餘的閘極材料並平坦化半導體裝置300之上表面。舉例而言，參照第11圖之實施例，採用化學機械研磨法以移除金屬層1008之多餘的材料，而使裝置300之上表面平坦化，並完成閘極堆疊1002的形成。
界面層1004可包含介電材料，例如氧化矽(SiO2)、矽氧化鉿(HfSiO)或氮氧化矽(SiON)。可藉由化學氧化法、熱氧化法、原子沉積法(Atomic layer deposition；ALD)、化學氣相沉積法(Chemical vapor deposition；CVD)以及/或其他合適的方法，形成界面層1004。高介電/金屬閘極堆疊1002之介電層1006可包含具有高介電係數之介電層例如氧化鉿(HfO2)。或者，高介電/金屬閘極堆疊1002之介電層1006可包含其他具有高介電係數之介電材料，例如二氧化鈦(TiO2)、氧化鋯鉿(HfZrO)、氧化鉭(Ta2O3)、矽酸鉿(HfSiO4)、二氧化鋯(ZrO2)、矽酸鋯(ZrSiO2)、氧化鑭(LaO)、氧化鋁(AlO)、氧化鋯(ZrO)、氧化鈦(TiO)、五氧化二鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3；STO)、鈦酸鋇 (BaTiO3；BTO)、鋯酸鋇(BaZrO)、氧化鉿鑭(HfLaO)、矽氧化鉿(HfSiO)、矽氧化鑭(LaSiO)、矽氧化鋁(AlSiO)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、鈦酸鋇鍶((Ba,Sr)TiO3；BST)、三氧化二鋁(Al2O3)、四氮化三矽(Si3N4)、氮氧化矽(SiON)、其組合或其他合適的材料。可藉由原子沉積法、物理氣相沉積法、化學氣相沉積法、氧化法以及/或其他合適的方法，形成高介電閘極介電層。
高介電/金屬閘極堆疊1002之金屬層1008包含單層或多層結構，例如具有選定可增強裝置效益的功函數之單層金屬層(功函數金屬層)、襯墊層、潤濕層、黏合層、金屬合金或矽酸金屬化合物。舉例而言，高介電/金屬閘極堆疊1002之金屬層1008可包含鈦(Ti)、銀(Ag)、鋁(Al)、氮化鋁鈦(TiAlN)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮矽化鉭(TaSiN)、錳(Mn)、鋯(Zr)、氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鋁(Al)、氮化鎢(WN)、銅(Cu)、鎢(W)、錸(Re)、銥(Ir)、鈷(Co)、鎳(Ni)、其他合適的材料或上述之組合。於某些實施方式中，金屬層1008可包含用於N型裝置300的第一金屬材料層與用於P型裝置300的第二金屬材料層。如此一來，裝置300可包含雙重的功函數金屬閘極配置。舉例而言，第一金屬材料層(例如用於N型裝置)可包含金屬層，其中此金屬層之功函數大致對準基板導電帶之功函數，或者至少對準鰭狀元件304之通道區之導電帶之功函數。同樣地，舉例而言，第二金屬材料層(例如用於P型裝置)可包含金屬層，其中此金屬層之功函數大致對 準基板共價帶之功函數，或者至少對準鰭狀元件304之通道區之共價帶之功函數。如此一來，金屬層1008提供裝置300閘極電極，裝置300包含N型和P型裝置300。於某些實施方式中，金屬層1008可選擇性地包含多晶矽層。可藉由原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸鍍或其他合適的方法，形成高介電/金屬閘極堆疊1002之金屬層1008。更甚者，可針對N型場效電晶體與P型場效電晶體採用不同的金屬層，而分別形成高介電/金屬閘極堆疊1002之金屬層1008。
接著，來到方法200來到方格216中，於基板302上形成層間介電層。參照第12圖之實施例，基板302上形成層間介電層1202。於某些實施方式中，層間介電層1202包含氧化矽、氮氧化矽、具有低介電係數的介電材料或其他合適的介電材料。於某些實施方式中，層間介電層1202可包含單或多個層體。舉例而言，可以藉有多個合適的技術形成層間介電層1202，這些技術包含化學氣相沉積法、原子層沉積法以及旋塗技術(例如設置旋塗式玻璃)。於某些實施方式中，在形成層間介電層之後，可以進行化學機械研磨製程，以將多餘的材料從層間介電層1202移除開來，並平坦化半導體裝置300之上表面。
繼續參照方法200來到方格216，在裝置300中形成多個接觸開口。再回到第12圖，在介電層804、1202中，形成源極、汲極、和閘極接觸開口，以提供通道以連接汲極特徵702、源極特徵704與主動閘極502之金屬層1008。 舉例而言，可藉由合適的微影圖案化與蝕刻(例如濕蝕刻或乾蝕刻)製程之組合，形成這些接觸開口。於某些實施方式中，源極/汲極接觸開口與閘極接觸開口可分開被圖案化與蝕刻。於某些實施方式中，源極/汲極接觸開口與閘極接觸開口可同時被圖案化與蝕刻。接著來到方法200來到方格218，其中在前面方格216所提到的源極、汲極、和閘極接觸開口中，形成源極、汲極和閘極接觸金屬。再回到第12圖之實施例中，舉例而言，可藉由原子層沉積法、物理氣相沉積法、化學氣相沉積法、電子束蒸鍍或其他合適的處理，形成源極/汲極接觸金屬1204與閘極接觸金屬1206。 於某些實施例中，源極/汲極接觸金屬1204和閘極接觸金屬1206可以分開形成。於某些實施例中，源極/汲極接觸金屬1204和閘極接觸金屬1206可以同時形成。如此一來，源極/汲極接觸金屬1204可直接與汲極特徵702與源極特徵704耦合連接。同樣地，閘極接觸金屬1206可直接與主動閘極502之金屬層1008耦合連接。於某些實施方式中，在汲極特徵702/源極特徵704之間與源極/汲極接觸金屬1204之間，可形成中間層(例如肖特基屏障高度層)，如此一來，源極/汲極接觸金屬1204經由中間層而與汲極特徵702與源極特徵704耦接。
半導體裝置300可進一步進行製程以形成該領域已之的各式各樣的特徵和區域。舉例而言，以下的製程可於基板302上形成各式各樣的接觸點/穿孔/線和多層內連接特徵(例如金屬層和層間介電質)，其配置以連接各種特徵 而形成包含一或多個鰭式場效電晶體裝置的功能性電路。 更進一步而言，多層的內連接可包含垂直內連接和水平內連接，垂直內連接例如穿孔或接觸孔，水平內連接例如金屬線。這些各式各樣的內連接特徵可以運用各式各樣的導電材料，包含銅、鎢以及/和矽化物。於一實施例中，金屬鑲嵌法以及/或雙重金屬鑲嵌法是用以形成銅相關的多層內連接結構。更甚者，根據方法200之各種實施方式，在方法200之前、之中以及之後，可以進行額外的製程步驟，某些所述之製程步驟可以被替換或取消。
參照第13圖，根據方法200之一或多個步驟製作半導體裝置300。於一實施方式中，所述之半導體裝置300包含汲極特徵702、源極特徵704和主動閘極502，其共同形成電晶體(例如高電壓以及/或功率電晶體如橫向擴散金屬氧化物半導體場效電晶體)。尤其是，第13圖之實施例繪示汲極特徵702與源極特徵704之間的電阻路徑1302。 不同於在汲極特徵702與源極特徵704之間之直接、低電阻路徑(例如通過鰭狀元件304)，鰭片嵌入隔離區402用於提高汲極延伸區711之電阻。舉例而言，從汲極特徵702流向源極特徵704的電流，其流經在鰭片嵌入隔離區402、進入基板302(例如半導體塊狀區域)、接著流至鰭狀元件304並經過裝置300之通道區(例如主動閘極502之下方)、而進入源極特徵704。因此，於某些實施方式中，在汲極特徵702與源極特徵704之間的全部電阻可以表示成第一鰭狀電阻(RFin1)、塊狀電阻(RBulk)、第二鰭狀電阻(RFin2)與通 道電阻(RChannel)之總合。於各式各樣的實施方式中，前述之一或多個摻雜區(例如N型通道漂移區/N型通道漂移區、降低表面場層以及/或其他摻雜延伸區)可配置用以調整一或多個鰭狀電阻(RFin1以及/或RFin2)與通道電阻(RChannel)。於某些實施方式中，為了調整第13圖中之一或多個電阻(例如RFin1以及/或RFin2)，可以改變鰭片嵌入隔離區402之位置(例如較靠近汲極特徵702或較靠近主動閘極502)。於某些實施方式中，塊狀電阻(RBulk)可大於第一鰭狀電阻(RFin1)、第二鰭狀電阻(RFin2)與通道電阻(RChannel)。於某些實施例中，第一鰭狀電阻(RFin1)可以大致地等於第二鰭狀電阻(RFin2)。當提供方法之部份實施例，其用於調整汲極特徵702與源極特徵704之間的全部電阻，且提供部份實施例用以調整所提供的第一鰭狀電阻(RFin1)、塊狀電阻(RBulk)、第二鰭狀電阻(RFin2)與通道電阻(RChannel)的相對電阻值時，該領域具有通常知識者，應了解到，在本揭露之範圍內，尚可運用多個相對的電阻值與其他用以調整每個元件電阻的方法。如同前述，由鰭片嵌入隔離區402提供之汲極延伸區711之增強電阻用以降低半導體裝置300之過早的裝置毀損或其他可靠度衰減的效果(例如熱載子注入(HCI))，其中半導體裝置300將具有較大的驅動電流(於典型鰭式場效電晶體裝置的其他效果之中)。
參照第14圖繪示根據方法200之一或多個步驟製作半導體裝置300，其中包含多個虛設閘極。詳細而言，如同先前第5圖所提到的，第14圖之實施例繪示裝置300包 含多個虛設閘極506。在第6~12圖中為了簡潔討論並未詳細敘述，包含虛設閘極506之實施方式也可以包含虛設閘極506之製程，其大致上與形成主動閘極502之製程相似。 舉例而言，於某些實施方式中，虛設閘極之製程可包含移除虛設閘極堆疊特徵(例如第5圖之介電層514與電極層516)，接著，以相似於前述第9~11圖之方法，形成高介電/金屬閘極堆疊。如此一來，針對虛設閘極506，高介電/金屬閘極堆疊可包含界面層1404、高介電閘極介電層1406以及金屬層1408。更甚者，在裝置300包含虛設閘極506之實施方式中，可同時形成每一主動閘極502與虛設閘極506之界面層1004、1404，可同時形成每一主動閘極502與虛設閘極506之高介電閘極介電層1006與1406，並可同時形成每一主動閘極502與虛設閘極506之金屬層1008與1408。此外，用於虛設閘極506之每一界面層1404、高介電閘極介電層1406、金屬層1408之材料可以如同前述之主動閘極502之界面層1004、高介電閘極介電層1006、金屬層1008之材料。
於各式各樣的實施方式中，除了主動閘極之外，為了要提供汲極特徵702與源極特徵704兩者均勻的磊晶成長形貌，亦形成多個虛設閘極506。如同前述，磊晶成長形貌可包含汲極特徵702與源極特徵704的摻雜形貌以及/或物理形貌(例如形狀)。於某些實施例中，虛設閘極506提供更均勻的環境，其中裝置300在此環境中進行製作程序。 在多閘極裝置的技術中，例如鰭式場效電晶體技術，由於 這種複雜的裝置技術(例如與平面互補式金屬氧化物半導體裝置相比)與高規格的幾何形狀，造成多閘極裝置容易受到環境的不均勻與製程負載效應影響，所以這種均勻的製程環境是特別重要的。因此，於各種實施方式中，虛設閘極506可造成更多可靠的且可重複的製程。
舉例而言，虛設閘極506可提供更均勻的蝕刻速率(例如形成汲極凹部606和源極凹部608)，可降低以及/或防止化學機械研磨導致的碟狀效應(dishing effect)，並可整體地提供汲極特徵702與源極特徵704的較好的磊晶成長更均勻的成長環境。如同第13圖的實施例，第14圖之實施例亦繪示在汲極特徵702與源極特徵704之間的電阻路徑1302，其中鰭片嵌入隔離區402用以提升汲極延伸區711的電阻，並以此降低半導體裝置300內過早裝置毀損的可能或其他可靠度衰減的效果。藉由例如虛設閘極506，使汲極特徵702與源極特徵704有較好的磊晶成長形貌，並藉由使此電阻更均勻並有較高的可重複性，增加汲極電阻(RDrain)與源極電阻(Rsource)。這裡提到了部份使用虛設閘極506的益處，該技術領域具通常知識者，應了解到，在本揭露之範圍內，使用虛設閘極506具有許多其他的優點與益處。
相較於現存的技術，本揭露所提到的各式各樣實施方式包含許多優點。應了解到，並非所有優點皆在此被討論到，且對於本揭露之實施方式，並非有特定的優點是必須的，其餘實施方式可提供不同的優點。於各式各樣的實 施例中，所述之實施方式包含多閘極裝置結構(例如鰭式場效電晶體裝置結構)內之高電壓裝置(例如橫向擴散金屬氧化物半導體裝置)的結構與實施方法。於某些實施方式中，在鰭式場效電晶體通道(例如位於鰭式場效電晶體閘極堆疊之下)與汲極之間，形成鰭片嵌入隔離區，以增加汲極延伸電阻並保證任何高電壓裝置遠離主動裝置閘極。於某些實施方式中，鰭片嵌入隔離區包含淺溝槽隔離區(Shallow trench isolation；STI)特徵。於某些實施例中，使用鰭片嵌入隔離區以降低高電壓裝置例如所述之半導體裝置內，過早裝置毀損的可能或其他可靠度衰減的效果(例如熱載子注入)。於某些實施方式中，除了主動閘極之外，還形成多個虛設閘極，以提供均勻的長晶環境，因而針對源極與汲極區，提供均勻的磊晶成長形貌。於某些實施例中，採用虛設閘極提供均勻的磊晶成長形貌並無關任何特定的裝置布局。
如此一來，本揭露之一實施方式介紹半導體裝置，其中包含具有一延伸出的鰭片之基板與鰭片嵌入隔離區。 於某些實施例中，鰭片嵌入隔離區包含淺溝槽隔離區。於某些實施方式中，鰭片嵌入隔離區將鰭片的第一部份與第二部份分開。此外，於某些實施例中，鰭片的第一部份包含通道區。於各種實施方式中，源極區形成於鰭片的第一部份，汲極區形成於鰭片的第二部份，且主動閘極形成於通道區內。於某些實施例中，主動閘極設置鄰近於源極區之第一側面。
本揭露之另一實施方式討論到高電壓半導體裝置，其包含具有多個延伸出的鰭片之基板。於某些實施例中，鰭片嵌入隔離區跨接多個鰭片，且將每一多個鰭片之第一部份與第二部份分開。於某些實施方式中，多個鰭片之至少一鰭片之第一部份包含通道區。此外，源極區形成於鰭片的第一部份，汲極區形成於鰭片的第二部份。主動閘極設置鄰近於源極區，且形成於至少一鰭片之通道區上。
本揭露之再一實施方式討論到半導體裝置之製作方法，其中提供具有延伸出的鰭片之基板。於各種實施例中，此方法包含形成鰭片嵌入隔離區，其中鰭片嵌入隔離區將鰭片之第一部份與第二部份分開。於某些實施例中，鰭片嵌入隔離區延伸進入基板。接著，源極區可形成於鰭片的第一部份，汲極區可形成於鰭片的第二部份。於某些實施方式中，此方法更包含在鰭片的第一部份之通道區上形成主動閘極。在某些情況下，主動閘極設置鄰近於源極區之第一側面。此外，此方法可包含在鰭片上形成多個虛設閘極。
以上大致敘述多個實施方式的特徵，如此一來，任何熟習此技藝者應可較佳地了解本揭露之態樣。任何熟習此技藝者可了解到，他們可將本揭露作為其他設計或改善處理程序的基礎，以實現與本揭露提到的多個實施方式相同目的以及/或達到與本揭露提到的多個實施方式相同的優點。任何熟習此技藝者也可了解到，這些相同的結構並未脫離本揭露之精神和範圍，且在不脫離本揭露之精神和 範圍內，且他們可作各種之變化、更動與潤飾。
300‧‧‧半導體裝置
302‧‧‧基板
304‧‧‧鰭狀元件
402‧‧‧鰭片嵌入隔離區
502‧‧‧主動閘極
506‧‧‧虛設閘極
702‧‧‧汲極特徵
704‧‧‧源極特徵
711‧‧‧汲極延伸區
1302‧‧‧電阻路徑
1404‧‧‧界面層
1406‧‧‧高介電閘極介電層
1408‧‧‧金屬層
RFin1‧‧‧第一鰭狀電阻
RBulk‧‧‧塊狀電阻
RFin2‧‧‧第二鰭狀電阻
RChannel‧‧‧通道電阻

Claims (10)

  1. 一種半導體裝置，包含：一基板，具有一延伸出的鰭片；一鰭片嵌入隔離區，將該鰭片的一第一部份與一第二部份分開，其中該鰭片的該第一部份包含一通道區：一源極區，形成於該鰭片的該第一部份：一汲極區，形成於該鰭片的該第二部份；以及一主動閘極，形成於該通道區，其中該主動閘極設置鄰近於該源極區之一第一側面。
  2. 如請求項1所述之半導體裝置，其中該鰭片嵌入隔離區包含一淺溝槽隔離(Shallow trench isolation；STI)區。
  3. 如請求項2所述之半導體裝置，其中該淺溝槽隔離區延伸進入該基板。
  4. 如請求項1所述之半導體裝置，更包含複數個虛設閘極，位於該鰭片之上。
  5. 一種高電壓半導體裝置，包含：一基板，包含複數個延伸出的鰭片；一鰭片嵌入隔離區，跨接該些鰭片且將每一該些鰭片之一第一部份與一第二部份分開，其中該些鰭片之至少一鰭片之該第一部份包含一通道區； 一源極區，形成於該至少一鰭片的該第一部份；一汲極區，形成於該至少一鰭片的該第二部份；以及一主動閘極，形成於該至少一鰭片的該通道區，其中該主動閘極設置鄰近於該源極區。
  6. 如請求項5所述之高電壓半導體裝置，其中該鰭片嵌入隔離區包含一淺溝槽隔離區，且該淺溝槽隔離區延伸進入該基板。
  7. 如請求項6所述之高電壓半導體裝置，其中一導電通路位於該源極區與該汲極區之間，且該導電通路通過該淺溝槽隔離區下方之該基板之至少一部份。
  8. 如請求項5所述之高電壓半導體裝置，更包含複數個虛設閘極，位於該至少一鰭片之上。
  9. 一半導體裝置之製作方法，包含：提供一具有一延伸出的鰭片之基板；形成一鰭片嵌入隔離區，該鰭片嵌入隔離區將該鰭片之一第一部份與一第二部份分開，其中該鰭片嵌入隔離區延伸進入該基板；形成一源極區於該鰭片的該第一部份，並形成一汲極區於該鰭片的該第二部份；以及形成一主動閘極於該鰭片之該第一部份之一通道區， 其中該主動閘極設置鄰近於該源極區之一第一側面。
  10. 如請求項9所述之方法，更包含形成複數個虛設閘極於該鰭片之上。
TW104115269A 2014-08-20 2015-05-13 具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法 TWI569440B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/464,315 US9397157B2 (en) 2014-08-20 2014-08-20 Multi-gate device structure including a fin-embedded isolation region and methods thereof

Publications (2)

Publication Number Publication Date
TW201608716A TW201608716A (zh) 2016-03-01
TWI569440B true TWI569440B (zh) 2017-02-01

Family

ID=55348978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115269A TWI569440B (zh) 2014-08-20 2015-05-13 具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法

Country Status (4)

Country Link
US (2) US9397157B2 (zh)
KR (1) KR101756516B1 (zh)
CN (1) CN105374875B (zh)
TW (1) TWI569440B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158545B2 (en) 2018-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming isolation features in metal gates

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397157B2 (en) 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
TWI610435B (zh) * 2014-11-17 2018-01-01 聯華電子股份有限公司 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
US9391196B1 (en) * 2015-07-22 2016-07-12 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor device and manufacturing method thereof
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US9917085B2 (en) * 2016-05-31 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate isolation structure and method forming same
TWI594421B (zh) 2016-06-28 2017-08-01 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法
CN107579116A (zh) * 2016-07-05 2018-01-12 瑞昱半导体股份有限公司 鳍式场效晶体管及其制造方法
US9893086B1 (en) * 2016-11-16 2018-02-13 Globalfoundries Inc. Contact punch through mitigation in SOI substrate
CN108346578B (zh) * 2017-01-24 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11121030B2 (en) 2017-03-30 2021-09-14 Intel Corporation Transistors employing carbon-based etch stop layer for preserving source/drain material during contact trench etch
WO2018182620A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Transistors employing cap layer for ge-rich source/drain regions
US10319832B2 (en) * 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10748899B2 (en) * 2017-09-26 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source and drain structures for high voltage devices
US10727343B2 (en) * 2017-09-28 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
DE102018126937B4 (de) * 2018-07-31 2021-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden
US10957604B2 (en) 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11004958B2 (en) * 2018-10-31 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11069714B1 (en) * 2019-12-31 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11961763B2 (en) 2020-07-13 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal gate for multigate device and method of forming thereof
US11984488B2 (en) 2020-07-31 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multigate device with air gap spacer and backside rail contact and method of fabricating thereof
US12266703B2 (en) * 2021-04-28 2025-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric structures for semiconductor device structures
TWI855804B (zh) * 2023-08-02 2024-09-11 南亞科技股份有限公司 半導體結構及其製造方法
TWI892822B (zh) * 2023-08-02 2025-08-01 南亞科技股份有限公司 半導體結構及其製造方法
CN119835974B (zh) * 2024-11-29 2026-01-13 北京智芯微电子科技有限公司 半导体器件及制造方法、芯片、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062692A1 (en) * 2011-09-14 2013-03-14 Broadcom Corporation Half-FinFET Semiconductor Device and Related Method
TW201407396A (zh) * 2012-06-27 2014-02-16 三星電子股份有限公司 半導體積體電路、其設計方法、其製造方法與電腦可讀記錄媒體

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US7951680B2 (en) * 2008-10-30 2011-05-31 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing an elevated drain
KR101541814B1 (ko) * 2008-12-09 2015-08-05 삼성전자 주식회사 나노 임프린트 리소그래피 방법
US8664720B2 (en) * 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9105724B2 (en) * 2013-09-18 2015-08-11 Broadcom Corporation Field effect transistor structure having one or more fins
US9397157B2 (en) 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062692A1 (en) * 2011-09-14 2013-03-14 Broadcom Corporation Half-FinFET Semiconductor Device and Related Method
TW201407396A (zh) * 2012-06-27 2014-02-16 三星電子股份有限公司 半導體積體電路、其設計方法、其製造方法與電腦可讀記錄媒體

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158545B2 (en) 2018-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming isolation features in metal gates
TWI755633B (zh) * 2018-09-25 2022-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN105374875A (zh) 2016-03-02
US20160329252A1 (en) 2016-11-10
TW201608716A (zh) 2016-03-01
US20160056232A1 (en) 2016-02-25
US9704755B2 (en) 2017-07-11
KR101756516B1 (ko) 2017-07-10
US9397157B2 (en) 2016-07-19
CN105374875B (zh) 2018-12-28
KR20160022752A (ko) 2016-03-02

Similar Documents

Publication Publication Date Title
TWI569440B (zh) 具有鰭片嵌入隔離區之多閘極裝置結構及其製作方法
US10985261B2 (en) Dummy gate structure and methods thereof
US10943925B2 (en) Method of forming FinFET channel and structures thereof
US11211295B2 (en) FinFET doping methods and structures thereof
US9595442B2 (en) Method of forming semiconductor structure with anti-punch through structure
US9935199B2 (en) FinFET with source/drain structure
US12191307B2 (en) Multi-gate device and related methods
US20150380558A1 (en) Finfet thermal protection methods and related structures
TW201729340A (zh) 多重閘極裝置
US12400950B2 (en) Interconnect structure and methods thereof
TWI863785B (zh) 製造半導體裝置的方法、多閘極半導體裝置及其製造方法
US20240363553A1 (en) Seal ring structure for multi-gate device and the method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees