TWI569342B - 修補導柱凸塊之裝置及系統 - Google Patents
修補導柱凸塊之裝置及系統 Download PDFInfo
- Publication number
- TWI569342B TWI569342B TW104144435A TW104144435A TWI569342B TW I569342 B TWI569342 B TW I569342B TW 104144435 A TW104144435 A TW 104144435A TW 104144435 A TW104144435 A TW 104144435A TW I569342 B TWI569342 B TW I569342B
- Authority
- TW
- Taiwan
- Prior art keywords
- bump
- pillar
- guide post
- bumps
- test
- Prior art date
Links
Classifications
-
- H10P74/203—
-
- H10P74/00—
-
- H10P74/23—
-
- H10W72/0112—
-
- H10W72/20—
-
- H10W72/01204—
-
- H10W72/01251—
-
- H10W72/07236—
-
- H10W72/222—
-
- H10W72/234—
-
- H10W72/237—
-
- H10W72/242—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W90/724—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/532—Conductor
- Y10T29/53204—Electrode
Landscapes
- Engineering & Computer Science (AREA)
- Wire Bonding (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Description
一般而言,本發明關於精密的半導體裝置,特別是關於用於測試及評估可形成在該半導體裝置上的後段製程(back-end-of-line,BEOL)金屬化系統與導柱凸塊的金屬層的方法或系統。
在現代的超高密度積體電路中,裝置特徵在尺寸上穩定地縮小以強化半導體裝置的效能以及電路的整體功能性。除了藉由降低的信號傳遞時間而使運作速度增加以外,縮小的特徵尺寸允許增加在電路中的功能元件的數目以擴張電路的功能性。此外,即使整體裝置的尺寸已顯著地降低,先進半導體裝置的製造商仍身處在降低成本以及製造時間兩者從而保持經濟競爭力的持續壓力下。
在許多精密的積體電路的製造中,通常需要提供各種半導體晶片之間的電性連接以製作微電子裝置。依據晶片的種類以及整體裝置設計需求,這些電性連接可由各種方式達成,舉例而言,藉由打線接合(wirebonding)、卷帶式自動接合(tape automated bonding,TAB)、覆晶接合(flip chip bonding)等等。近年來,覆晶技術的使用已成為半導體製程產業的重要方向,其中,
半導體晶片藉由從所謂焊錫凸塊(solder bump)形成的焊錫球(solder ball)接合至載體基板或其他晶片。
在覆晶技術中,焊錫球是形成在該晶片中至少一個要被連接的晶片的接觸層上,舉例而言,在介電保護層上,其形成於包含複數個積體電路的半導體晶片的最後金屬化層上。同樣地,足夠大小且適當配置的接合墊可形成在另一個晶片上,例如載體封裝基板,使得各接合墊對應于形成在半導體晶片上的各個焊錫球。此二單元,即半導體晶片與載體基板,可藉由「翻轉(flipping)」半導體晶片,使焊錫球物理性地與接合墊接觸,並在高溫下執行所謂的控制崩潰晶片接合(Controlled Collapse Chip Connection,C4)焊錫球「回焊(reflow)」製程,以使在該半導體晶片上的各焊錫球熔化並接合至該載體基板上相對應的接合墊。通常,數百個焊錫凸塊可分佈在整個晶片區域,從而提供,舉例而言,現代半導體晶片所需要的輸入/輸出功能(I/O capability),該現代半導體晶片通常包含複雜電路,例如微處理器、存儲電路、三維(three dimensional,3D)晶片等等,及/或複數個積體電路所形成的完整複雜電路系統。
當半導體裝置跨越過數個節點設計技術的世代(design technology node generation)而在尺寸上逐漸縮小時,以更高的導電材料,例如銅、金、銀、或其合金,所製作的導柱凸塊已在至少部份覆晶與3D晶片應用中取代了焊錫接點。導柱凸塊提供了超越大部分傳統焊錫凸塊連接的數個優點,包含較高的相互連接密度(interconnect densities)、改良的電性及熱傳效能、在晶片及基板之間的較高的站立高度(standoff)、在接合作業之後較容易
底部填膠(underfilling),較佳的裝置可靠度等等。在傳統的高溫C4焊錫接點回焊製程期間,焊錫接點一般會崩潰並延展成某個角度,從而在接合製程中改變形狀及大小。另一方面,導柱凸塊可能僅具有用於接合至對應接合墊的相對較小的焊錫帽(solder cap),由於大部分為例如銅等等相較于傳統焊錫材料的熔點溫度較高的典型導柱凸塊熔點溫度,在回焊製程中實質上地保持該導柱凸塊的形狀與尺寸的穩定性。此項在尺寸穩定性上地改良因此允許導柱凸塊的製造可基於相較於一般用於焊錫接點的接點間距而言,遠為緊密的接點間距,以及某些情況下遠為細密的重新分佈線路圖案,因此可達成較高的相互連接密度。
如上所述,導柱凸塊有時具有小的焊錫帽,在高溫回焊製程中,其可用於將導柱凸塊接合至在對應的載體基板上的各個接合墊。典型地,該載體基板的材料是有機積層板(organic laminate),其可能具有在任何地方比半導體晶片高4到8倍的熱膨脹係數(coefficient of thermal expansion,CTE),該半導體晶片在大部分情況下主要是以矽及矽基材料所製作。因此,由於半導體晶片及載體基板(即,矽相對於有機積層板)之間的CTE不匹配(mismatch),當暴露在回焊溫度下時,該載體基板會成長得比半導體晶片多,結果,當封裝件冷卻且該焊錫帽固化時,熱交互作用應力(thermal interaction stress)將施加在晶片/基板封裝件上。現將敍述第1a至1d圖,其示意地例示了在此製程中可能發生的晶片封裝件熱交互作用效應的至少一部份。
第1a圖示意地例示了晶片封裝件100,其包含載體基板101以及半導體晶片102。該半導體晶片102典型地包含複數
個導柱凸塊103,其形成在該晶片102的金屬化系統104(見第1d圖)上方。在至少部份情況中,該導柱凸塊103包含焊錫帽103C,其一般有助於該導柱凸塊103與在該載體基板101上相對應的接合墊(未圖示)之間的接合作業。在晶片封裝件組裝製程中,該半導體晶片102可被反轉,或「翻轉」,並使其與該載體基板101接觸,在其後第1a圖中的該晶片封裝件100在超過製作焊錫帽103C的材料的熔化溫度的回焊溫度下被曝露在回焊製程120。依據用來形成焊錫帽103C的特定焊錫合金,該回焊溫度可能為200℃至265℃以上。在回焊製程120中,當焊錫帽103C的材料為液態時,該載體基板101及半導體晶片102均能夠基於各個相對元件的熱膨脹係數,以實質上不受限制的方式熱「成長」(thermally“grow”)。如此,雖然載體基板101及半導體晶片102會由於其不同的CTE而以不同的量來成長,但該載體基板101及半導體晶片102本質上仍均保持平坦、未變形的狀態。
另一方面,第1b圖示意地例示了在冷卻階段的晶片封裝件100,此時該載體基板101及半導體晶片102之間開始發生熱交互作用。當該晶片封裝件100冷卻時,該焊錫帽103C固化並機械性地將該半導體晶片102上的導柱凸塊103結合至該載體基板101上相對應的接合墊。當在焊錫帽103C固化之後而該晶片封裝件100持續冷卻時,該載體基板101以及半導體晶片102的材料之間的CTE不匹配造成該載體基板101以較該晶片102大的速率收縮。典型地,熱膨脹/收縮的差異可藉由該載體基板101與半導體晶片102兩者的出平面(out-of-plane)變形,以及一定數量的該導柱凸塊103剪變形(shear deformation)的組合來相抵。此出平面
變形在該載體基板101中引發剪力跟彎曲力101F、101M,並在該半導體晶片102中引發剪力跟彎曲力102F、102M。其他局部效應可能發生在該半導體晶片102中直接環繞該導柱凸塊103的區域,如第1d圖所示並敍述如下。
第1c圖示意地例示了第1a及1b圖中的半導體晶片102的平面圖。如第1c圖所示,該半導體晶片102具有位元在該晶片102的第一晶片中心線102X以及第二晶片中心線102Y的中心點102C。此外,複數個導柱凸塊103可散佈在該半導體晶片102的表面上。然而,應注意到雖然第1c圖所示的該導柱凸塊103是顯示成隨機設置,應理解的是該導柱凸塊103的相對位置僅為例示之用,而該凸塊103可一般地(至少局部)以本質上一致或均勻方式分佈在該半導體晶片102的表面上。再者,所示意地例示的作為該載體基板101及半導體晶片102之間的熱交互作用的結果(見第1b圖),而發生在半導體晶片102中的剪力102F,將一般以從半導體晶片102的周邊102P指向(或在大方向上指向)中心點102C的方向為方向,如第1c圖中的箭號所示。
第1d圖示意地例示了在該晶片封裝件100冷卻之後環繞一獨立導柱凸塊103的半導體晶片102的區域。為了簡潔,半導體晶片102相對於第1a至1b圖所示的晶片封裝件組構而翻轉,且未顯示該載體基板101。再者,在第1d圖僅顯示該半導體晶片102的金屬化系統(metallization system)104中的最上層金屬化層104A、104B及104C,而未顯示任何在層104C、裝置層、或該晶片102的基板層以下的金屬化層。該半導體晶片102可包含形成在最後金屬化層(last metallization layer)104A上的鈍化層106、
形成在鈍化層106的開口中及開口上的凸塊下金屬(underbump metallization,UBM)層105U、以及形成在凸塊下金屬層105U上的導柱凸塊103A。在一些情況下,該導柱凸塊103A有助於建立該載體基板101(在第1d圖中未顯示)以及形成在該半導體晶片102的裝置階層(未圖示)上的一個或多個半導體裝置(未圖示)之間的電性連接。然而,在其他情況下,該導柱凸塊103A可為未提供電性連接至晶片電路(未圖示)的「虛擬凸塊(dummy bump)」,但其中,「虛擬凸塊」的包含可便於提供先前所述的大致上一致或均勻的凸塊分佈。
當該導柱凸塊103A意欲提供電性連接至晶片電路(在第1d圖中未顯示)時,該UBM層105U以及導柱凸塊103A可形成在接合墊105上,其可被使用來助于建立至下方接觸結構107的電性連接。第1d圖中所示的接合墊105與接觸結構107均以虛線顯示,表示此些元件可以存在也可以不存在於導柱凸塊103A下方。如前所述,該接合墊105(當存在時)可與該接觸結構107接觸而有助於建立該導柱凸塊103A至形成在金屬化系統104下方的裝置階層(未圖示)中的積體電路(未圖示)之間的電性連接。僅為了例示的目的,該接觸結構107(當存在時)可包含,舉例而言,形成在該金屬化層104B中的接觸通孔(contact via)107B、導線107C以及形成在金屬化層104C中的接觸通孔107D等等,然而亦可使用其他組構。
如上所述,在冷卻階段中,由該載體基板101及半導體晶片102的熱交互作用所引起的晶片封裝件100的出平面變形將典型地將在該晶片102中引發剪力與彎曲力102F、102M。此
些剪力與彎曲力102F、102M將造成作用在各導柱凸塊103上的局部負載,例如跨過該導柱凸塊103A的剪力負載(shear load)103S、拉力或上升負載103T、以及彎曲力矩(bending moment)103M。然而,由於該導柱凸塊103的材料一般而言非常堅固,且典型地具有超過製作半導體晶片102的至少一部分材料(且特別是,在該金屬化系統104中所包含的介電材料)的剛性,在晶片封裝熱交互作用中,相對少的形變能量會藉由該導柱凸塊103A的變形而吸收。反之,負載103S、103T、以及103M的主要部份將透過該導柱凸塊103A轉移並進入位於該導柱凸塊103A下方的金屬化層,例如,層104A至104C。此些被轉移的負載在該導柱凸塊103A的邊緣113(如第1d圖中虛線所示)下方的金屬化系統104的區域中一般具有最高值。
在上述的條件下,在該金屬化系統104的一個或多個金屬化層中可發展高度局部化的應力,例如在該導柱凸塊103A一側上的拉應力108T以及在該導柱凸塊103A相對側上的壓應力108C。再者,若應力108T及/或108C具有足夠高的大小,在該導柱凸塊103A下方可能發生一個或多個金屬化層的局部破壞(local failure)。典型地,具有實質上均質的材料系統的既定金屬化層的破壞將以脫層(delamination)或裂縫(crack)109呈現,且通常將發生在負載最高處一即接近該導柱凸塊103A的邊緣113,如第1d圖所示。在其他情況中,例如使用具有局部變動的破裂能(fracture energy)的實質上非均質材料系統者,該裂縫109可能僅發生在單一金屬化層,例如第1d圖所示的層104C,然而在其他情況中,且依據不同的因素,該裂縫109可能更深或更淺地擴展到該下方
的金屬化系統104中,例如,從一個金屬化層擴散到另一個。
脫層破壞及裂縫,例如可能發生在如第1d圖所示的該導柱凸塊103A的導柱凸塊下方的金屬化層的裂縫109,有時屬於早期破壞(premature failure),例如該裂縫109可阻止該導柱凸塊103A與其下方的接觸結構107完成好的電性連接。然而,由於上述的脫層/裂縫缺陷直到半導體晶片製造的晶片封裝件組裝階段之前都不會發生,直到執行最後品質檢測前,該缺陷一般而言不會被檢查到。在一些情況下,在完成覆晶作業之後,該晶片封裝件100可接受聲學測試,例如,C模式聲學顯微鏡(C-mode acoustic microscopy,CSAM)。在CSAM檢測程式中,出現在該導柱凸塊103下方半導體晶片102的金屬化系統104中的裂縫109具有明顯的外觀特徵,其與該下方不具有此等裂縫109的導柱凸塊103可辨別出不同。此等導柱凸塊有時被稱為「白凸塊(white bump)」、「白點(white spot)」或「鬼影凸塊(ghost bump)」,因為這是在CSAM影像中首先被觀察到的聲學訊號差異。白凸塊缺陷可造成整體晶片製造製程的高成本缺點,由於白凸塊直到在晶片中投入可觀的材料與製造投資之前不會發生,故因此白凸塊無法提前被檢查出。再者,在經組裝的晶片封裝件100未接受CSAM檢測的例子中,未檢測到的白凸塊缺陷可能導致降低的整體裝置可靠度。
此外,具有大約3.5或更低的介電常數(或k值)的介電材料(其經常稱為低k介電材料(low-k dielectric material))的發展及使用,已導致白凸塊發生率的增高。典型地,相較於一些常用的具有較高k值的介電材料,例如,二氧化矽、氮化矽、氮氧化矽等等,低k介電材料具有較低的機械強度、機械模數、以及接
著強度。當金屬化系統使用更多,且有時更薄的以低k介電材料製作的金屬化層時,由於低強度的低k材料曝露在施加在位於該導柱凸塊下方的金屬化層上的負載,該低強度的低k材料極有可能會破裂,因此導致脫層或裂縫一即,白凸塊缺陷。特別是,由於形變能量典型地在接近上表面處是最大,而在許多情況中形變能量會在較低的金屬化階層中降低,裂縫傾向於發生或至少起始於最接近半導體晶片上表面的低k金屬化層中一即,最接近最後金屬化層處。再者,在包含具有大約2.7或更低的k值的超低k(ultra-low-k,ULK)材料的金屬化層中(其在一些情況下可能較一些低k材料具有更低強度的機械性質),上述的白凸塊問題的種類有時可能會進一步的惡化。
在一些先前技術中的半導體晶片裏,有時可藉由降低設置在位於及/或鄰近白凸塊較可能發生處的晶片區域上所形成的導柱凸塊下方的金屬化系統的區域的關鍵及/或敏感的電路元件的數量,以將關於白凸塊缺陷的有害效應最小化。舉例而言,當曝露在上升的溫度下時,本體的尺寸(即,長度或寬度)是在本體所經歷的熱膨脹的總量上具有顯著影響的一個因素。如此,最大的熱交互作用點(且同時也是最高的出平面負載)可發生在離晶片的中性中心(neutral center)、或中心線最遠的半導體晶片的區域,例如晶片的周邊,如周邊102P且特別是接近晶片角落102E的區域(參見,例如第1c圖)。因此,在既定的半導體晶片設計及佈局(layout)期間,有時設置關鍵電路元件並進行至少一些導電元件的繞線以遠離典型地暴露在半導體晶片與載體基板之間最大熱膨脹差異的晶片區域是可行的。
然而,如上所述的單純調整各種電路元件的佈局並不能總是解決所有關於白凸塊的問題,其有時可能發生在非一般關聯於最高熱交互作用與出平面負載的半導體晶片區域。舉例而言,在一些情況下,既定的後段製程(back-end-of-line,BEOL)金屬化系統的特定低介電常數(low-k)或ULK材料層的某些區域可顯現一機械性質,其非典型地低於一般對於該特定材料機械性質的預期。此等較低的機械性質可能是因為各種不同因素中的任一者,包含材料沉積參數的變異及/或偏移、潔淨度、污染、及/或關於既定工具或晶圓的微磨損(microscratching)問題等等。再者,此種經調整的佈局組構經常傾向于放棄寶貴的晶片實際價值,其有時會限制所產生的晶片可被應用的種類。
因此,並鑒於上述,有需要實施新的策略以解決關於在典型的晶片封裝作業期間,半導體晶片經常發生白凸塊有害效應的設計及製造問題。本發明是關於多種測試方法以及緩解策略,其涉及避免,或至少最小化一個或多個以上所指出的問題的效應。
以下為本發明的簡化概要,是為了提供本文所揭露的一些態樣的基本瞭解。此概要並非本發明的詳盡概述,亦不是要用來區別本發明專利標的的關鍵或重要元件。其唯一目的是以簡化的形式提出一些概念,作為以下詳細說明內容的前言。
一般而言,本發明揭露有關於一種修補可能在半導體晶片或晶圓的金屬化系統上方被檢測到的異常剛性導柱凸塊的方法。除了其他部分,本文所揭露的一種例示性的方法包含,形
成導柱凸塊在半導體晶片的金屬化系統上方,以及在該導柱凸塊中形成複數個切口,其中,當該導柱凸塊受到側向力時,該複數個切口適配成調整該導柱凸塊的可撓性。
本發明的另一例示性實施例是一種方法,其包含將導柱凸塊支撐裝置配置成與形成在半導體晶片金屬化系統上方的導柱凸塊的第一側接觸;將導柱凸塊修補裝置配置成鄰接於該導柱凸塊的第二側;以及以該導柱凸塊修補裝置在該導柱凸塊第二側上形成第一切口,其中,形成該第一切口的步驟包含以該導柱凸塊修補裝置在該第二側上施加外力。除了其他部分,該方法進一步包含當形成該第一切口時,以該導柱凸塊支撐裝置支撐該導柱凸塊,其中,支撐該導柱凸塊的步驟包含以該導柱凸塊支撐裝置抵抗由該導柱凸塊修補裝置所驅動而施加在該導柱凸塊第二側上的外力。
本發明的一進一步例示性實施例包含一種裝置,除了其他部分,其是由形成在半導體晶片金屬化系統上方的複數個導柱凸塊以及形成在該複數個導柱凸塊中的至少一者的第一側上的複數個第一切口所組成,其中,該複數個第一切口中的每一者是沿該第一側以實質上垂直對準的方式配置。
本發明專利標亦包含一種導柱凸塊支撐裝置,其具有導柱凸塊接觸面,其適用于接觸形成在半導體晶片金屬化系統上方的導柱凸塊外表面,其中,在導柱凸塊修補製程中,當外力施加在該導柱凸塊上時,該導柱凸塊支撐裝置適配成實質上支撐該導柱凸塊。
100‧‧‧晶片封裝件
101‧‧‧載體基板
102,202,702‧‧‧半導體晶片
102F‧‧‧剪力
102M‧‧‧彎曲力
102X‧‧‧第一晶片中心線
102Y‧‧‧第二晶片中心線
102C‧‧‧中心點
102E‧‧‧角落區域
103,103A,203‧‧‧導柱凸塊
103C‧‧‧焊錫帽
103S‧‧‧S剪力負載
103T‧‧‧拉力或上升負載
103M‧‧‧彎曲力矩
104,204,604‧‧‧金屬化系統
104A,104B,104C‧‧‧最上層金屬化層
105‧‧‧接合墊
105U‧‧‧凸塊下金屬層
106‧‧‧鈍化層
107‧‧‧接觸結構
107B,107D‧‧‧接觸通孔
107C‧‧‧導線
108T‧‧‧拉應力
108C,208C‧‧‧壓應力
109,409,419,429‧‧‧裂縫
113‧‧‧邊緣
120‧‧‧回焊製程
203‧‧‧導柱凸塊
204‧‧‧金屬化系統
220‧‧‧測試探針
220F‧‧‧外力
220S‧‧‧剪力負載
220M‧‧‧傾覆力矩
208T‧‧‧拉應力
221‧‧‧路徑
223,623,723‧‧‧平面
224,724‧‧‧切口
301,302‧‧‧力量/距離曲線
301A,301B,301C,301D,302A,302B,302C,302D,501A,501B,
501C,501D,502A,502B,502C,502D‧‧‧反應區域
311‧‧‧距離
312,321,322,323‧‧‧大小
313‧‧‧長度
320D,511,512‧‧‧移動距離
320F,620F,720F‧‧‧外力
331,332,531,532‧‧‧破裂點
501,502‧‧‧交互作用曲線
512,522‧‧‧力量階層
602‧‧‧半導體晶片或晶圓
603‧‧‧導柱凸塊
620‧‧‧測試探針
620C‧‧‧壓應力
608T‧‧‧拉應力
620S‧‧‧剪力負載
620M‧‧‧傾覆力矩
621‧‧‧路徑
622‧‧‧角度
640‧‧‧介面
702C‧‧‧約略中心
703‧‧‧剛性導柱凸塊
703A,703B‧‧‧側/側面
704‧‧‧金屬化系統
720‧‧‧導柱凸塊修補裝置
720P‧‧‧尖端
720R‧‧‧圓弧形輪廓
721‧‧‧路徑
725a-d,726a-c‧‧‧應變緩解切口/切口
725P,726P‧‧‧內部尖端
730‧‧‧導柱凸塊支撐裝置
730S‧‧‧接觸表面
730F‧‧‧反作用力
801,802‧‧‧行為交互作用曲線
801A,801B,801C,801D,802A,802B,802C,802D‧‧‧反應區域
812,820D‧‧‧移動距離
820F,920F‧‧‧外力
822,832‧‧‧破裂點
823,851,852‧‧‧大小
811,812,841,842,813,843,853‧‧‧長度
861,862‧‧‧轉換點
902‧‧‧半導體晶片或晶圓
903‧‧‧導柱凸塊
903S‧‧‧表面
904‧‧‧金屬化系統
920‧‧‧測試探針
920P‧‧‧尖端
920S‧‧‧剪力負載
920M‧‧‧傾覆力矩
920T‧‧‧拉力負載
908T‧‧‧局部拉應力
921‧‧‧路徑
922‧‧‧角度
923‧‧‧平面
940‧‧‧介面
950A,952A‧‧‧傾斜角度
950‧‧‧頂部表面
951‧‧‧底部表面
952‧‧‧漸縮側表面
960F‧‧‧截斷的或平的表面
960W‧‧‧邊緣形狀
970V‧‧‧垂直方向的鋸齒
970H‧‧‧水準方向的鋸齒
可藉由參考以下結合附圖的說明瞭解本發明,其中,類似的元件以相同的元件符號表示,且其中:第1a至1b圖示意地例示先前技術中半導體晶片與載體基板的覆晶封裝作業;第1c圖示意地例示第1a至1b圖所示先前技術中的半導體晶片平面視圖;第1d圖示意地例示在第1a至1b圖的覆晶封裝作業之後,先前技術中半導體晶片的代表性導柱凸塊與下層金屬化系統上的出平面負載;第2圖示意地例示本文所揭露的測試組構,其可用于形成在半導體晶片或晶圓的金屬化系統上方的導柱凸塊側向力測試;第3圖圖形化地例示當使用快速及慢速側向力測試以及本文所揭露的第2圖的例示性測試組構來測試裂縫破壞時,呈現導柱凸塊與半導體晶片或晶圓的下層金屬化系統之間的行為的交互作用的比較曲線;第4a至4b圖是顯示作為覆晶接合作業所發生在代表性半導體晶片金屬化系統中裂縫破裂型態的顯微照片;第4c至4d圖是顯示作為使用本文所揭露的第2圖的例示性測試組構對裂縫破壞的慢速凸塊測試而發生在代表性半導體晶片金屬化系統中裂縫破裂型態的顯微照片;第4e至4h圖是顯示作為使用本文所揭露的第2圖的例示性測試組構對裂縫破壞的快速凸塊測試而發生在代表性半導體晶片金屬化系統中裂縫破裂型態的顯微照片;第5圖圖形化地例示當使用慢速側向力測試以及使用本文所
揭露的第2圖的例示性測試組構來測試裂縫破壞時,代表異常剛性導柱凸塊或典型柔性的導柱凸塊與半導體晶片或晶圓的下層金屬化系統之間行為上交互作用的比較曲線;第6a及6b圖示意地描繪依據本文所揭露例示性實施例的測試組構,其可用於測試及定位形成在半導體晶片或晶圓的金屬化系統上方的異常剛性導柱凸塊;第7a至7e圖示意地顯示一種例示性的系統及方法的各種示圖,其可依據本文所揭露的一些實施例而用於修補異常剛性導柱凸塊;第8圖圖形化地描繪代表形成在半導體晶片或晶圓的金屬化系統上方的導柱凸塊典型的行為上交互作用的曲線,以及當使用慢速側向力測試以及使用本文所揭露的第2圖的例示性測試組構來測試裂縫破壞時,代表形成在金屬化系統異常脆弱的位置上方的導柱凸塊行為上交互作用的曲線之間的比較差異;第9a及9b圖示意地描繪依據本文所揭露的例示性實施例的測試組構,其可用于測試形成在半導體晶片或晶圓金屬化系統上方的導柱凸塊,以便定位下層金屬化系統中異常脆弱的位置;以及第9c至9l圖示意地描繪例示性測試探針尖端的各種實施例,其可依據例示在第9a及9b圖中的一個或多個的測試組構而用於測試導柱凸塊。
儘管本發明可為各種修改及替代形式,本文仍以附圖為例描述其中幾個特定施例且詳述其中的細節。不過,應瞭解本文所描述的特定實施例並不意欲將本發明限定于本文所揭露的
特定形式,相反的,本發明是要涵蓋落在如所附申請專利範圍所界定的本發明的精神及範疇內的所有修改、相等及替代性陳述。
以下描述本發明的各種例示性實施例。為了清楚說明,本說明書沒有描述實際具體實作的所有特徵。當然,應瞭解到,在開發任一此類的實際實施例時,必需做許多與具體實作有關的決策,以達成開發人士的特定目標,例如,遵循與系統相關及商業有關的限制,這些都會隨著每一個具體實作而有所不同。此外,應瞭解到,此類開發既複雜又耗時,儘管如此仍該是本領域中具有通常知識者在閱讀本揭露內容後可實作的例行工作。
現將參照附圖來描述本發明。在附圖中示意描述的各種結構及裝置僅為了解釋的目的,並從而避免本領域中具有通常知識者所熟知的細節混淆本發明。儘管如此,仍納入附圖用以描述及解釋本發明的示意實施例。應使用與相關領域技術人士所熟悉的意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的用語或片語(亦即,與本領域技術中具有通常知識者所理解的普通慣用意思不同的定義)是想要使用用語或片語的一致用法來暗示。如果希望用語或片語具有特定的意思時(亦即,不同於本領域技術人士所理解的意思),此特定定義則會以直接且明白提供該用語或片語的特定定義的定義方式在本說明書中清楚地陳述。
一般而言,本發明關於被使用於測試及評估所謂後段製程(back-end-of-line,BEOL)金屬化系統金屬層與形成在其上的導柱凸塊的各種方法或系統。在本文所述的某些實施例中,可
在形成在代表性的BEOL金屬化系統上複數個導柱凸塊中的每一者上實施側向力測試,從而仿真作為因覆晶組裝製程期間晶片封裝件熱交互作用而施加在導柱凸塊上的出平面負載的種類。舉例而言,可執行各側向力測試直到破壞發生在所測試的導柱凸塊下方的金屬化系統中,例如,直到裂縫產生。在一些實施例中,裂縫可代表作為晶片封裝期間熱交互作用的結果而發生的破裂破壞的種類,例如第1d圖中所示的裂縫109。再者,可收集側向力測試中的相關測試資料,並隨後進行評估以判定當施加於例如覆晶組裝中產生的負載下時,導柱凸塊以及下層金屬化層之間行為上的交互作用。由此,可實行統計評估,以便建立對於既定的導柱凸塊/金屬化系統組構典型的行為上交互作用曲線,其可指出當施加於出平面負載下時,一般所期待此種組構的反應。
在本發明的至少一些實施例中,當測試基於相似的組構參數而形成的其他產品時,為了評估多樣性的目的,對於既定的導柱凸塊/金屬化系統組構典型的行為上交互作用曲線可被用在比較上的形式中。舉例而言,在某些實施例中,行為上的交互作用曲線可被用於定位及特徵化(characterize)與異常導柱凸塊及/或下層金屬化層的製程及/或材料相關問題。在其他實施例中,典型的行為上交互作用曲線可被用在評估既定晶片設計及佈局的整體堅固性,其可被下列參數影響,例如:金屬層的數量;介電材料種類;強度與厚度;導電元件的尺寸、組構與相對配置;及/或導柱凸塊相對于下方特徵的尺寸、組構與配置。在又其他實施例中,行為上的交互作用曲線亦可用於品質保證工具以評估在製程中可用來形成low-k介電材料、超低k(ULK)介電材料、及/或導
柱凸塊的工具效能及/或偏移(亦即,材料或沉積參數的改變)。在又進一步的實施例中,典型的行為上交互作用曲線亦可用來評估用於先進裝置世代的新材料,例如low-k及/或ULK介電材料,其可實質上降低機械強度,且因此更易受到熱交互作用引起的破裂式破壞。
應瞭解到,除非另有特定說明,可用於以下說明的任何相對位置或方向用語,例如,「上半」、「下半」、「上」、「鄰接於」、「上方」、「下方」、「之上」、「之下」、「頂」、「底」、「垂直」、「水準」及其類似者,應被視為是按照該用語的正常及日常意思來描述附圖的元件或元件。舉例而言,參考第1d圖所示半導體晶片102的示意剖面圖,應瞭解到,鈍化層106是形成在最後金屬化層104「上方」,且導電接合墊105是設置在導柱凸塊103A的「下方」或「之下」。同樣,亦應瞭解到,在其中沒有其他層或結構仲介在鈍化層106與最後金屬化層104之間的實施例中,鈍化層106可設置在最後金屬化層104A「上」。
第2圖示意地描繪一種新穎測試組構的例示性實施例,其可用於測試代表性導柱凸塊203以及晶圓或半導體晶片202的下層金屬化系統204之間行為上的交互作用曲線。如第2圖所示,該導柱凸塊203可形成在該金屬化系統204上方,其可包含複數個金屬化層以及導電特徵,例如接合墊、接觸通孔以及導線,其為了簡潔明瞭而未顯示在第2圖中(參照上面的額外詳細描述,例如第1d圖。在一些實施例中,該導柱凸塊203可以數種習知且高導電性金屬(例如,銅、金、銀等等,或其合金)中的任一種來組成。再者,應瞭解到該導柱凸塊203可代表各自形成在上方並
一般分佈在半導體晶片202上半表面的複數個導柱凸塊中的一者,其中一部分將被測試以建立典型的行為上交互作用曲線,如以下將進一步詳述者。
如上所述,該金屬化系統204可包含複數個各種金屬化層(未圖示),其中各者可由一種或多種相對的介電材料所組成,且該金屬化系統204包含複數個導電特徵(未圖示),例如接觸通孔及/或導線等等,由於其可能需要用於定義半導體晶片202的整體電路佈局,該複數個導電特徵可被設計與配置在該各種金屬化層的每一層中。依據該半導體晶片202的特定設計,一個或多個相對的金屬化層可包含low-k及/或ULK介電材料。
依據本發明申請標的,可使用側向力測試對導柱凸塊203與金屬化系統204之間行為上的交互作用進行測試及評估。在某些例示性的實施例中,測試探針220可沿實質上平行於該金屬化系統204平面223以定速移動,從而接觸該導柱凸塊203。當該測試探針220接觸該導柱凸塊203時,由於該測試探針220繼續以定速移動並推擠該導柱凸塊203,凹陷或切口224會形成在導柱凸塊203中。作為該測試探針220的定速移動的結果,外力220F施加在該導柱凸塊203上,其可在測試期間被量測與紀錄。在一些實施例中,由該測試探針220所造成的施加在該導柱凸塊203上的外力220F可大約呈現有時在覆晶封裝的熱交互作用期間產生在既定導柱凸塊上的負載種類。再者,在導柱凸塊203上的外力220F可交替在該導柱凸塊203與該金屬化系統204的介面之間引發剪力負載220S以及傾覆力矩(overturning moment)220M,從而用和前述關於第1d圖所示的該導柱凸塊103A實質上
相同的方式在該金屬化系統204中造成局部拉及壓應力208T與208C,從而在金屬化系統204中產生可以造成白凸塊發生的類似應力場。
在本發明的一些範例實施例中,上述的該側向力測試可在該導柱凸塊203上持續進行,直到負載及/或位移引起的破壞發生在該下層金屬化系統204中接近導柱凸塊203處,例如,直到裂縫發生在該金屬化系統204中的一個或多個金屬化層(未圖示)中,例如上述第1d圖中所描述與例示的裂縫109。此外,可記錄和所造成的外力220F以及在整個側向力測試期間的探針220所移動的總距離相關的測試資料,其可隨後被用來產生用於受測試的導柱凸塊203及金屬化系統204行為上的交互作用曲線。再者,可對其他類似組構的導柱凸塊執行額外的側向力測試,其可隨後被用來建立用於既定導柱凸塊及金屬化系統組構的典型的行為上交互作用曲線,其範例顯示在第3圖中並於以下敍述。
第3圖圖形化地描繪典型的力量/距離行為上的交互作用曲線,其呈現當使用如上所述第2圖的例示性測試組構來測試裂縫破壞時,半導體晶片或晶圓金屬化系統上方所形成的複數個導柱凸塊在側向力測試期間所獲得的資料。如第3圖所示,力量/距離曲線301及302均本質上畫出在整個側向力測試期間內,測試探針(例如,第2圖的測試探針220)的行經距離302D相對於該測試探針在代表性典型導柱凸塊(例如,第2圖的導柱凸塊203)上所產生的外力320F的作圖。然而,曲線301代表在該側向力測試期間以定速移動該測試探針所獲得的測試資料,其和用於產生曲線302的測試探針定速的速度不同,將於以下進一部描述。
如本領域中具有通常知識者所熟知者,測試探針定速是大於約1μm/sec(微米/秒)並可達到和已被使用在先前技術的測試方案中,用以評估至少一部份導柱凸塊/金屬化系統組構的速度一樣高,大約10μm/sec。該力量/距離曲線301代表使用已知的測試探針定速(亦即,從大約1μm/sec到10μm/sec的範圍)來測試的既定導柱凸塊/金屬化系統組構典型的行為上交互作用。另一方面,力量/距離曲線302代表具有和用於產生高速測試曲線301實質上相同的組構,然而其中使用慢非常多的探針定速來執行側向力測試的導柱凸塊/金屬化系統典型的行為上交互作用。更特別是,該力量/距離曲線302可基於測試探針定速,其小於先前技術中典型的最小速度約1μm/sec的測試探針速度,且在某些實施例中甚至可以小於約0.1μm/sec,或約10到100倍的慢於先前技術中典型的側向力測試速度。為了比較的目的,以約1到10μm/sec範圍所執行的側向力測試(例如,曲線301所代表的測試)以下稱為「高速測試(fast speed test)」,其中,以小於約0.1μm/sec所執行的測試(例如,曲線302所代表的測試)以下稱為「慢速測試(slow speed test)」。因此,應瞭解到慢速測試可用慢到至少一到二個數量級的測試探針定速來執行,亦即,相較於典型的高速測試,至少慢10到100倍。
該高速測試曲線301一般可被表示成具有四個區別的反應區域:301A、301B、301C和301D。曲線301的該第一區域301A例示了該導柱凸塊/金屬化系統在導柱凸塊被該側向力測試探針接觸之後立即的初始行為反應。如第3圖所示,該第一區域301A顯示實質上非線性的力量/距離反應,其中,該測試探針
所移動的距離320D(第3圖中的水準軸)以大於由測試探針施加在導柱凸塊上的外力320F(第3圖中的垂直軸)的速率上升,其可能是在初始凸塊變形期間,導柱凸塊某種程度的應變硬化(strain hardening)的結果。
曲線301的該第二區域301B例示了實質上線性的力量/距離反應,在此期間該測試探針所移動的距離320D與該施加在導柱凸塊上的外力320F均以實質上恒定的速率增加。之後,如該第三區域301C所例示,該導柱凸塊/金屬化系統的力量/距離反應再次顯示出實質上非線性的特性,其可能指出發生在low-k及/或ULK介電材料組成的金屬化系統中微裂縫破壞(microcracking failure)的加速形成。因此,在外力320F以及所移動的距離320D均向前移動而創造最終的微裂縫破壞(如點331所指出)時,測試探針所移動的距離320D再次以大於施加在導柱凸塊上的外力320F的速率上升。
曲線301的該第四區域301D例示了在點331的裂縫破壞已經發生之後,該導柱凸塊/金屬化系統對高速測試行為上的反應。由該第四區域301D所例示的破裂後(post-crack)力量/距離反應亦可表示成實質上為線性的本質,其中,當該裂縫變寬且傳遞穿過金屬化系統時,在該導柱凸塊上的外力320F快速的下降。如第3圖所示,該破裂點331在具有大小321的外力320F被施加在該導柱凸塊上後發生,且該測試探針移動了長度311的總距離320D。
如第3圖所示,該力量/距離曲線302具有與該高速測試曲線301相似的整體組構,其中該力量/距離曲線302呈現當
暴露在本文所揭露的慢速測試時該導柱凸塊/金屬化系統行為上的交互作用,且進一步顯示相似的特徵曲線區域302A、302B、302C與302D。更特別是,曲線302的該第一區域302A實質上是非線性的,其表示該測試探針所移動的距離320D以大於施加在該導柱凸塊上的外力320F的速率上升。該第二區域302B例示了實質上線性的力量/距離反應,故該距離320D與外力320F均以相對恒定的速率增加,反之該第三區域302C同樣是非線性,如同該高速測試曲線301的第三區域301C的情況一般。在裂縫發生之後(識別為點332),該慢速測試曲線302的破裂後第四區域302D再次顯示實質上的線性特性,其中,當裂縫變寬且傳遞穿過金屬化系統時,在該導柱凸塊上的外力320F對比於測試探針所移動的距離320D急劇地下降。
然而,應注意到雖然該高速及低速測試曲線301與302的各個區域的一般組構與特性具有實質上相似的外形及外觀,測試曲線302指出在慢速側向力測試中,如本文所述,當相較於該高速測試(由曲線301所表示),裂縫將發生在較低的外力320F以及較短的移動距離302D(由曲線302所表示)。更詳言之,在具有幅度322的外力320F被施加在該導柱凸塊上之後,裂縫發生在該曲線302的慢速測試期間(見,破裂點332)。如第3圖所示,該力量322比在曲線301的高速測試期間(見,破裂點331)需要用來創造裂縫的力量321小於大小量323的力。在一範例中,力量322可比該力量321小於大約10到35%。
同樣地,曲線302的該慢速測試顯示該測試探針在裂縫起始之前所移動的總距離320D具有大小312,其比在曲線301
的該高速測試中需要用來創造裂縫所相對應的距離311小於長度313。在一範例中,該距離312可小於該距離311大約5到30%。因此,當被用作為預測及/或比較工具以評估關於實施在相似的導柱凸塊/金屬化系統組構上側向力測試的資料時,相較於該慢速測試曲線302所指出者,該高速測試曲線301將指出既定系統組構一般是更為堅固的,亦即,在晶片封裝交互作用期間能抵抗更高的負載及/或更大的側向位移。然而,至少部分定性與定量證據指出慢速測試可能在實際覆晶封裝件中更能代表性的預測破裂相關產品的破壞,且將在以下更詳細地討論。
第4a至4h圖是各種代表性半導體晶片中位於導柱凸塊下方的BEOL金屬化層中例示性裂縫破壞的掃描式電子顯微鏡(scanning electron microscope,SEM)照片。更詳言之,第4a及4b圖是發生在典型覆晶接合與組裝製程期間真實產品裂縫409的SEM照片。如第4a及4b圖所示,該裂縫409顯示實質上粒狀或卵石狀的形態,其通常是作為該半導體晶片與載體封裝基板之間熱交互作用的結果而發生的裂縫種類典型外觀,如前所述。
第4c至4f圖是顯示位於代表性半導體晶片的導柱凸塊下方的BEOL金屬化層中在高速側向力測試期間所創造的例示性裂縫419的SEM照片,例如第3圖中所示且在前文所述由該測試曲線301所代表者。如第4c至4f圖可見,在高速側向力測試期間創造的該裂縫419顯示實質上平滑的裂縫形態,其顯著不同於發生在覆晶組裝期間真實半導體晶片中裂縫409的卵石狀裂縫形態。產生在真實失效的產品中的裂縫409以及在高速側向力測試期間創造的裂縫419之間裂縫形態的差異提供了高速測試裂
縫419可能無法準確的代表導致真實產品中白凸塊裂縫(例如,第4a及4b圖中所示的例示性裂縫409)的起始與傳遞發生在覆晶接合與組裝製程中真實條件至少一部份的證據。
另一方面,第4g及4h圖是顯示位於代表性半導體晶片的導柱凸塊下方的BEOL金屬化層中在本文所述慢速側向力測試期間所創造裂縫429的SEM照片,例如第3圖中所示的測試曲線302所代表者。如第4g及4h圖所示,該裂縫429顯示實質上粒狀的或卵石狀的形態,亦即,與在現實世界的產品中見到的接合及組裝製程相關的裂縫409的形態(如第4a及4b圖所示)實質上相同的形態。該裂縫形態上的相似性可指出,相較於可能造成第4c至4f圖中可見實質上平滑裂痕形態的前述高速側向力測試,本文所揭露的慢速側向力測試可更準確地代表在覆晶製程中,在真實半導體晶片裏產生的條件。此外,對在回焊過程期間所裂縫破壞被預期在BEOL金屬化層中起始的方式中真實產品所執行應變率計算指出,在回焊中的應變率慢於發生在典型的高速側向力測試中的應變率,但提供了對發生在慢速側向力測試中的應變率合理良好的相關性。
如上所述,當評估與表徵(characterizing)導柱凸塊與其下層金屬化系統行為上的交互作用時,使用大約1μm/sec到10μm/sec的範圍探針定速的側向力測試,亦即高速測試,是以先前技術中的測試方案來執行。再者,本領域中具有通常技術者在閱讀本發明之後可瞭解,實行快速側向力測試所需要的時間量大大短於實行對應的慢速測試所需要的時間量,由於使用在本文所揭露的慢速測試的探針定速小於0.1μm/sec,其中的每一個測試可能
需要10到100倍長的時間來執行。當執行上百個,甚至上千個側向力測試,從而表徵既定導柱凸塊/金屬化系統組構行為上交互作用,且在晶片品質保證估計期間執行上百甚至上千個更多的測試,或評估不同的介電材料或晶片組構時,使用典型的高速測試可造成實行既定的測試組合所需要的時間量整體降低。然而,在許多例子中,關於用以實行先前技術的高速測試所降低的時間量預想的經濟利益相對于本發明的新穎慢速測試所提供的關聯性的準確度明顯的是弊大於利。因此,對比于傳統的製造與檢查作業,其中製造者不斷的受到更快地執行作業以降低成本的壓力,實行本文所揭露的更耗時的慢速測試可達到無法預期的利益。
如上述討論所示,高速側向力測試一般未能如本文所揭露的新穎慢速測試的代表真實的晶片封裝件交互作用效應。舉例而言,該高速測試可能給予誤導的印象,該印象是相較於其真正能夠抵抗者,既定導柱凸塊/金屬化系統組構在裂縫發生前可承受更高的負載。因此,當使用先前技術的高速側向力測試產生典型的行為交互作用曲線(例如,上面第3圖中的測試曲線301),且該典型的行為交互作用曲線用於執行特定半導體晶片BEOL的金屬化系統佈局評估時,該高速測試曲線指出晶片佈局在晶片封裝件熱交互作用力下比其實際上更堅固。如此,可能給予該設計過度樂觀的設計裕度(design margin),而事實上的設計裕度可能顯著的較低,或甚至不存在。在此情況下,基於本文所揭露的新穎慢速側向力測試的力量/距離行為交互作用曲線可能實質上的更準確,因此提供了必要的設計裕度,以及在晶片評估製程中培養更大的整體可靠度。
在本發明的一些例示性的實施例中,典型的力量/距離行為上的交互作用曲線(例如,第3圖的曲線302),可用比較性的方式配合額外的側向力測試來評估及表徵非典型(atypical)或異常的既定BEOL金屬化系統組構以及形成在其上方導柱凸塊間的行為交互作用。舉例而言,隨機統計測試(random statistical testing)可實行在使用本文所揭露的慢速測試技術的形成在半導體晶片或晶圓的金屬化系統上方的複數個導柱凸塊。在某些實施例中,由一些特定測試所產生的力量/距離曲線可能顯示對側向力測試非預期的不同反應,否則可能已被用於相似組成的導柱凸塊/金屬化系統典型的行為交互作用曲線所預測。因此可從而指出一個或多個材料的存在、組構、及/或設計相關的異常,其可能關聯於導柱凸塊、下層金屬化系統、或其組合,將於以下進一步詳細敍述。
在一些例子中,組成既定金屬化系統的一個或多個BEOL金屬化層可能異常的及/或非預期的弱於具有相似組構的典型系統一般所預期者。在該金屬化系統中的如此脆弱的區域可能由數個不同因素中的任一個或多個所造成,包含製程沉積參數的偏移、製程工具故障及/或潔淨度、基板潔淨度、鄰接的層及/或導電元件之間的接合或黏著問題等等。在其他情況下,在既定金屬化系統中的異常脆弱的區域可能由在此區域的各種電路元件的特定佈局所造成,例如在既定金屬化層中極密間隔的導電組件、及/或在連續的金屬化層之間電路元件的相對配置與對準方式。在又其他情況下,此異常可能關於導柱凸塊的一個或多個面向,例如材料種類、黏著性、及/或上述的製程問題。
在特定情況中,特定導柱凸塊的材料可能稍微較硬
於及/或強於由相同材料種類所組成的典型導柱凸塊一般的預期。結果,此等導柱凸塊的整體剛性可相對於典型導柱凸塊而增加,典型導柱凸塊由於其較低的硬度及/或材料強度,當暴露在某些側向力組合時,可能稍微較為可撓或柔軟。在此情況下,金屬化系統與由較硬及/或較強的材料所組成的導柱凸塊之間行為上的交互作用,在側向力測試下,相對於上述的典型導柱凸塊,可顯示實質上不同的行為交互作用曲線。為了敍述的目的,由較硬於及/或強於上述典型導柱凸塊的材料所組成的導柱凸塊之後稱為「剛性(stiff)」導柱凸塊,反之,典型導柱凸塊稱為「柔性(compliant)」導柱凸塊。
在一些情況下,此等異常剛性導柱凸塊可能形成在該導柱凸塊製程期間,使得導柱凸塊包含一個或多個金屬粒,其具有異常或不完美的晶粒結構。舉例而言,在該半導體晶片的導柱凸塊是由銅或銅合金所組成的例示性實施例中,銅導柱凸塊的彈性及塑性表現是基於凸塊的實際紋理而定。如上所述,在一些情況下,此紋理可在側向力測試期間造成一些銅導柱凸塊相對於施加在凸塊上的某些負載組合而言,變得比大部分典型柔性導柱凸塊更為剛硬,亦即,造成剛性導柱凸塊,如前所述。此等異常剛性導柱凸塊在既定負載下,相較於大部分典型柔性導柱凸塊,一般較不易彎曲及/或變形,不論該既定負載是在覆晶接合與組裝製程期間的出平面熱交互作用負載,或是在慢速側向負載測試期間施加在導柱凸塊上的側向力。因此,由於剛性導柱凸塊在側向負載下較不易變形,其更可能和晶片的金屬化系統破裂引起的破壞有關,因為在剛性導柱凸塊上的大部分負載被傳入較弱的下層
金屬化層。
第5圖圖形化地例示比較性的導柱凸塊/金屬化系統交互作用曲線501及502,其分別代表當使用第2圖的例示性測試組構來測試裂縫破壞時的異常剛性導柱凸塊及典型柔性導柱凸塊的行為交互作用。如第5圖所示,曲線502,其代表該柔性導柱凸塊與下層金屬化系統之間的典型行為交互作用,具有與第3圖所示的力量/距離曲線302本質上相同的組構。更詳言之,該柔性導柱凸塊曲線502顯示初始非線性應變硬化區域502A(對應於區域302A)、第二實質線性區域502B(對應於區域302B)、第三非線性區域502C(對應於區域302C)、以及實質破裂後區域502D(對應於區域302D)。再者,應瞭解到發生在力量階層522的破裂點532具有與曲線302的力量階層322實質上相同的大小,且總體移動距離512具有與曲線302的距離312實質上相同的長度。
曲線501,其代表剛性導柱凸塊與下層金屬化系統之間典型的行為上交互作用,具有與力量/距離曲線502的一些面向相似的組構,然而,不同於曲線502的其他面向。舉例而言,該剛性導柱凸塊曲線501具有實質線性區域501B,其具有與曲線502的第二實質線性區域502B實質上相同的斜率,以及區域501C具有與曲線502的第三非線性區域502C實質上相同的非線性組構。再者,曲線501顯示具有與曲線502的力量階層522實質上相同的力量階層的破裂點531,以及具有與曲線502的破裂後區域502D實質上相同的斜率的破裂後區域501D。
另一方面,該剛性導柱凸塊曲線501並未顯示能與該柔性導柱凸塊曲線502的非線性區域的502A相比的實質初始曲
線區域。其可表示顯示在區域502A(以及第3圖的區域302A)中影響該柔性導柱凸塊的力量/距離反應的初始應變硬化效應一般未發生在該剛性導柱凸塊。因此,由於沒有非線性初始應變硬化效應發生在由曲線501所代表的側向力測試的初始部分期間,相較於相似組構的柔性導柱凸塊/金屬化系統,剛性導柱凸塊/金屬化系統可實現更為快速地到達其最大負載承載階層522。更詳言之,如第5圖所示,曲線501顯示裂縫是以最大移動距離511產生在剛性導柱凸塊系統中,其比在柔性導柱凸塊系統中初始裂縫所需要的距離512小於大小量513,如曲線502所示。因此,該剛性導柱凸塊曲線501所代表的資料指出,當既定晶片封裝件在該晶片回焊製程之後冷卻並收縮,白凸塊裂縫破壞更可能發生在圍繞或接近異常剛性導柱凸塊的金屬化系統區域。
在特定例示性實施例中,本文所揭露的該慢速側向力測試可在覆晶封裝前實行在特定半導體晶片上,從而檢測異常剛性導柱凸塊的存在,如上所述,其相較於典型柔性導柱凸塊更可能導致在下層金屬化系統中的白凸塊裂縫破壞地的發生。然而,依據本發明,可調整慢速側向力測試技術,以使該導柱凸塊一般不會被測試而破壞,亦即,僅檢測異常剛性導柱凸塊的存在,但在該測試期間不在下層金屬化系統中創造裂縫。
第6a圖示意地描繪本發明的一例示性實施例,其中,慢速側向力測試可用于檢測形成在半導體晶片或晶圓602的金屬化系統604上方的異常剛性導柱凸塊。如第6a圖所示,測試探針620可用於施加外力620F在導柱凸塊603上,其可代表半導體晶片602的複數個導柱凸塊603的一者。在特定實施例中,該
測試探針620可依據前述的慢速測試技術沿路徑621以定速移動,亦即,以小於大約0.1μm/sec的測試探針速度,從而在相對的導柱凸塊603產生外力620F。再者,在第6a圖所示的該慢速側向力測試中,為了避免無意間在位於導柱凸塊603下方的金屬化系統604中引起裂縫,探針620可能沿實質上不平行金屬化系統604的平面623的路徑移動,如用來產生第3圖所示典型的行為上交互作用曲線301及302以及第5圖所示的曲線501及502。反而,且如上述理由,在測試中測試該測試探針620沿其移動的路徑621可以實質上相對於平面623不為零的角度622而角度向下的朝向該導柱凸塊603及金屬化系統604。
應瞭解到當外力620F以探針620在實質上不為零的角度622下施加在導柱凸塊603上時,僅力量向量620F的第一部分在導柱凸塊603及金屬化系統604之間的介面640轉換成剪力負載620S以及傾覆力矩620M。另一方面,施加在該導柱凸塊603上的力量向量620F的第二部分轉換成在介面640的壓應力620C。因此,隨著傾覆力矩620M從當側向力沿相對於金屬化系統的實質上平行的路徑施加的典型情況降低(見,例如,在第2圖中相對於該平面223的外力220F的路徑212),並隨著額外的壓力負載部分620C,該在金屬化系統640中的局部拉應力608T可能,至少在側向力測試的初始部分,保持在可能引起裂縫的應力階層之下。
在本發明的一些實施例中,該導柱凸塊603及金屬化系統604的力量/距離行為交互作用在側向力測試中,可被評估及/或畫下來。再者,在至少一些例示性實施例中,既定的受測導柱凸塊603的特定行為交互作用可以即時地與已知的異常剛性導
柱凸塊以及典型柔性導柱凸塊的行為交互作用曲線進行比較,例如,表徵前(pre-characterized)的典型族群的行為交互作用,例如可表現成第5圖所示的比較性的行為交互作用曲線501與502。此外,由於相較於柔性導柱凸塊的實質上非線性初始反應(見,例如,曲線502的區域502A),剛性導柱凸塊從側向力測試的非常早期已顯示實質上線性的反應(見,例如,曲線501的區域501B),可以快速的評斷既定的導柱凸塊603是否為異常剛性導柱凸塊。在一些實施例中,導柱凸塊/金屬化系統的慢速側向力測試可持續直到已測試至少統計上顯著的及/或預定的導柱凸塊603數量,至少在該半導體晶片602的關鍵區域。
在至少一些實施例中,如上所述,用來檢測剛性導柱凸塊的導柱凸塊603經修正的慢速側向力測試可執行在接置在測試固定物(test fixture)(未圖示)上的該半導體晶片602上,以使該金屬化系統604的平面623是位於實質上水準的方向,如第6a圖所示,且其中,該測試探針620沿有相對于水準平面向下旋轉的角度622的路徑621移動。在特定實施例中,角度622是5°到45°的範圍,其中,該特定的角度622可依據金屬化系統604可被安全的暴露在其下而不引起裂縫的傾覆力矩620M的水準而定。再者,應瞭解到,由於在經修正的側向力測試中測試探針620沿其移動路徑621的角度622,在受測的導柱凸塊603上所創造的切口624可能不是實質上對稱的組構或外觀,從而很容易地可區分成具角度的導柱凸塊測試,其可用來檢測剛性導柱凸塊。
在其他實施例中,半導體晶片602可接置在測試固定物(未圖示)上,如上所述,然而其中,該測試固定物與半導體
晶片602可以旋轉以使金屬化系統604的平面623相對于水準有一角度622,如第6b圖所示。在該側向力測試期間,測試探針620可沿實質上對齊于水準平面的路徑621移動,從而在介面640引起與關於上面的第6a圖所述的負載620S、620C以及傾覆力矩620M相同的大小。因此,在第6圖所示具角度的側向力測試中,可能在金屬化系統640中產生相同降低水準的局部拉應力608T,因此實質上避免創造裂縫。
在本文所揭露的一些實施例中,當第6a及6b圖所示的該經修正的側向力測試被用來檢測異常剛性導柱凸塊而不在半導體晶片的下層金屬化系統中引起裂縫破壞時,可採取至少一些補救步驟來挽救包含異常剛性導柱凸塊的晶片而不訴諸將晶片完全作廢。此方法在下列情況中可能特別重要,該狀況是有問題的半導體晶片可能具有較正常相對高的成本、及/或希望用於更堅固、關鍵、特殊、及/或高端的應用中。舉例而言,如上所述,相較於典型柔性導柱凸塊,異常剛性導柱凸塊更可能在下層金屬化系統中導致裂縫破壞,由於至少一部份較短的可能被需要以引起能造成裂縫的足夠的幅度的導柱凸塊位移的總量。請見,亦即,第5圖的比較性行為交互作用曲線501及502,顯示一般被需要來引起在典型剛性導柱凸塊下方的金屬化系統中的裂縫的位移距離511(曲線501),反之,引起在典型柔性導柱凸塊下方的金屬化系統中的裂縫一般需要較大的位移距離512(曲線502)。因此,可執行分析以評估該半導體晶片的特定位置,其中剛性導柱凸塊可能位在其處,且做出判斷以判定該特定位置使否預期在晶片封裝件交互作用中,將承受可能足夠在下層金屬化系統中造成裂縫破裂
的熱膨脹差異的量。
一方面,若任何剛性導柱凸塊是設在晶片上的後續白凸塊破壞不太可能發生處的特定點,可執行風險評估以判斷如往常的使用該晶片是否可行。另一方面,若一個或多個剛性導柱凸塊是設在晶片上的後續白凸塊破壞很可能發生的區域,例如位於或接近晶片的角落,可能需要保證額外的分析或補救動作,將在以下進一步描述。
在剛性導柱凸塊是設在半導體晶片上的白凸塊缺陷很可能發生的區域的情況中,可執行對剛性導柱凸塊所位在的特定點下方或附近的晶片電路佈局的分析,以判斷晶片的該區域是否包含若白凸塊裂縫發生在附近的金屬化層中會受到不利影響的敏感電路元件。若沒有,可執行進一步的風險評估以判斷如往常的使用該晶片的可行性。然而,即使在剛性導柱凸塊下方的該晶片的區域存在有敏感電路元件,仍可在需求較低的應用中使用該晶片,其可能不需要過多堅固的晶片設計。此外,在本發明的至少一些例示性的實施例中,一些剛性導柱凸塊可藉由修正導柱凸塊的可撓性來修補,如參照下列第7a至7e圖所述,使得該晶片仍可如原本希望的來使用,或至少使用在較不堅決忠實於原始電路設計需求的應用中。
一旦檢測到剛性導柱凸塊在該半導體晶片的金屬化系統上方,可藉由增加導柱凸塊的可撓性來修補該剛性導柱凸塊,使得至少一部份在晶片封裝件熱交互作用期間,作用在該經修補的導柱凸塊的出平面負載被凸塊的變形所吸收。其可交替降低傳遞穿透於該導柱凸塊接合墊的負載大小幅度(見,例如,第1d
圖)以及在該下層金屬化層中產生的局部拉應力的對應水準。因此,從而降低了在覆晶封裝期間,裂縫發生在一個或多個金屬化層中的可能性。
第7a圖例示性的描繪了依據本發明用於修補剛性導柱凸塊的例示性方法的一實施例。如第7a圖所示,導柱凸塊修補裝置720可用來沿相對剛性導柱凸塊703的一側703A形成複數個應變緩解切口,例如切口725a至d,其可提供某程度的類彈簧可撓性給剛性導柱凸塊703。該應變緩解切口725a至d可藉由使該剛性導柱凸塊703接觸於該導柱凸塊修補裝置720的尖端720P而形成,從而施加足夠高以在各切口725a至d的位置使凸塊703局部變形的外力720F。在一些例示性實施例中,該導柱凸塊修補裝置720可沿實質上平行該金屬化系統704平面723的路徑721移動,然而應瞭解到,依據額外導柱凸塊可撓性的需要程度,亦可使用非平行的路徑。
在特定所揭露的實施例中,該導柱凸塊修補裝置720的路徑721可實質地對準指向該半導體晶片702約略中心702C的徑向向量702V(見第7c圖),使得該應變緩解切口725a至d可朝向在覆晶封裝期間該施加在晶片702上最大出平面負載的路徑方位上。請見,例如,例示在第1c圖中的力量向量102F與如上所述者。依據上列步驟所形成的該應變緩解切口725a至d可因此設置在沿實質上遠離該半導體晶片702約略中心702C方位的剛性導柱凸塊一側703A,一起實質上指向該晶片702的周邊(未圖示在第7a圖中),其相對應於該導柱凸塊703的拉力負載側。請見,例如,第2圖所示的局部拉應力208T。此外,在至少一些實施例中,該
切口725a至d可沿該側703A以實質上垂直對準的方式設置。因此,該切口725a至d在此之後稱為拉應變緩解切口,因為其傾向於在拉力負載側提供額外的凸塊可撓性。
沿該剛性導柱凸塊703側面703A形成的拉應變緩解切口的實際數量,以及各該緩解切口的深度,其基於經修補的問題導柱凸塊所需要的額外可撓性的程度。舉例而言,位於最大熱膨脹差異發生的半導體晶片區域的剛性導柱凸塊,例如,離該晶片中心最遠距離的位置(見,例如,第1c圖所示該晶片102的角落區域102E),可能需要較大程度的增加的導柱凸塊可撓性,且因此可能具有更多及/或更深的應變緩解切口。同樣地,配置在包含敏感或關鍵元件區域上方或附近的剛性導柱凸塊亦需要較大程度增加的可撓性,從而降低裂縫可能發生在該區域的可能性,因此需要更多及/或更深的切口。
第7b圖例示性描繪了增加第7a圖所示該剛性導柱凸塊703可撓性的另一範例方法,其中,額外的應變緩解切口,例如切口726a到c,可形成在遠離形成該初始應變緩解切口725a至d(如上所述)的該第一側703A的該剛性導柱凸塊703相對側703B。如第7b圖所示,可藉由實質上沿如上面參照第7a圖所述的相同的路徑721移動該導柱凸塊修補裝置720,以便施加使凸塊703局部變形的外力720F在各額外切口726a到c位置,來形成切口726a到c。然而,如第7b圖所示,該導柱凸塊修補裝置720是在和該剛性導柱凸塊703的反方向進行移動,使得該尖端720P與該剛性導柱凸塊703接觸於在遠離該側703A的相對側703B。因此,在至少一些實施例中,該應變緩解切口726a到c可設置在沿
實質上朝向該半導體晶片702的約略中心702C的方位(見第7c圖),並實質上遠離該相對於導柱凸塊703壓力負載側的晶片702周邊(未圖示)。請見,例如,第2圖所示的局部壓應力208C。此外,如同上述的該切口725a至d,在特定例示性實施例中,該切口726a到c亦可沿該剛性導柱凸塊703側面703B以實質上垂直對準的方式設置。因此,該切口726a到c在此之後稱為壓應變緩解切口,因為其傾向於提供額外的可撓性在該導柱凸塊703的壓力負載側。再者,且如上所述,形成在朝向該半導體晶片702約略中心702C的該側703B上的壓應變緩解切口(例如該切口726a至c)的實際數量以及深度,可在實行上述修補修正工作之後,隨該剛性導柱凸塊703想要的最終可撓性需求來調整。
在一些例示性實施例中,一個或多個該上述應變緩解切口的位置與該切口所形成的深度,可能受到關於既定導柱凸塊的一個或多個特定設計參數所限制。舉例而言,可能至少某程度的減少本文所述該應變緩解切口的存在到經修補的導柱凸塊橫截面積。如此,在特定實施例中該切口深度可被限制,從而避免增加在經修補的導柱凸塊中的電流密度,進而避免,或至少最小化可能由減少的橫截面積所造成的電致遷移效應。同樣地,既定應變緩解切口對經修補的導柱凸塊頂端及底端的接近程度(proximity)亦可由於相同理由而受到限制,因為在該導柱凸塊中的電流密度可能在那些區域中最高。
第7c圖例示地描繪顯示在第7a及7b圖中的剛性導柱凸塊703平面視圖,進一步例示本文所揭露的該剛性導柱凸塊修補方法的例示性實施例。在特定實施例中,導柱凸塊支撐裝置
730,例如領形(collar-shaped)支撐裝置等等,可用來實質上防止用於在該剛性導柱凸塊703中形成各應變緩解切口的外力720F造成通常在該導柱凸塊的側向力測試期間所發生的導柱凸塊位移種類。請見,例如,3的力量/距離曲線301及302,以及第5圖的力量/距離曲線501及502。
在操作時,該導柱凸塊支撐裝置730可設成鄰接於剛性導柱凸塊703,使得該導柱凸塊支撐裝置730的接觸表面730S與剛性導柱凸塊703的至少一部份實質上接觸。在特定實施例中,該導柱凸塊支撐裝置730可藉由適當的工具(未圖示)在導柱凸塊修補過程期間保持在該剛性導柱凸塊703由導柱凸塊修補裝置720形成應變緩解切口處的相對側。舉例而言,當該拉應變緩解切口725a至d被形成在沿該遠離半導體晶片702約略中心702C方位上剛性導柱凸塊703的側面703A上時,該導柱凸塊支撐裝置730可設置在該剛性導柱凸塊703的相對側703B,如第7c圖所示。同樣地,當該壓應變緩解切口726a至c被形成在沿朝向該半導體晶片702約略中心702C方位上剛性導柱凸塊703的側面703B上時,該導柱凸塊支撐裝置730可設置在相對側703A。以此方法,該切口形成力720F一般將不會傳遞到下層金屬層704內(見,例如,第2、6a及6b圖),但反而會被該導柱凸塊支撐裝置730施加在該剛性導柱凸塊703上的反作用力730F所抵抗。因此,在第7c圖中的修補系統在上述的導柱凸塊修補程式期間實質上將是力平衡,且可實質上避免由外力720F在該金屬化系統704中造成裂縫的機率。
在一些實施例中,該導柱凸塊支撐裝置730的至少
一部份的形狀實質上符合該剛性導柱凸塊703的形狀,使得在本文所述的導柱凸塊修補製程期間從而供足夠的支撐。舉例而言,當該剛性導柱凸塊703具有如第7c圖所示實質上的圓柱形時,該適配成接觸該導柱凸塊703的導柱凸塊支撐裝置730的一部份是可具有實質上相似的圓柱形。在此實施例中,該導柱凸塊支撐裝置730可為,例如,空心圓柱的一部份,例如一半的空心圓柱,如第7c圖所示。然而,應瞭解到第7c圖所示的一半的空心圓柱僅為例示,只提供必要的支撐程度,亦可使用其他組構或形狀,如上所述。再者,該導柱凸塊支撐裝置730亦可是由提供適當的支撐程度,且實質上不會對該經修補的導柱凸塊703造成任何額外表面損傷的任何合適的材料所組成。僅為範例的方式,該導柱凸塊支撐裝置730可以是彈性的類襯墊(resilient gasket-like)材料所製作,例如橡膠等等,雖然在本發明的精神及範圍內,亦應瞭解到可使用其他較硬或較軟的材料。
在特定實施例中,用來形成該應力緩解缺口725a至d及/或726a至c的該導柱凸塊修補裝置720可以是,例如,測試探針,例如本文所述典型地用於執行側向力測試的測試探針220或620。在其他實施例中,該導柱凸塊修補裝置720可以是特定化工具,使得其尖端720P具有特定的尖端輪廓,將於以下參考第7d及7e圖進一步描述。
在上述的導柱凸塊修補製程期間,圍繞在任何既定應變緩解切口內部尖端的導柱凸塊材料,例如第7a及7b圖中所示的內部尖端725P及/或726P,可隨著相對的切口凹陷的形成而變得應變硬化。再者,隨著該導柱凸塊修補裝置720上的尖端720P
的形狀接近更尖銳的點,在切口變形過程期間所引起的應變硬化的總量可能增加。如上所述,該用於檢測剛性導柱凸塊以執行側向力測試的測試探針(例如,第6a及6b圖中所示的測試探針620)有時亦可在該導柱凸塊修補製程期間用來形成應變緩解切口。然而,在那些例示性實施例中,其中,該用於檢測剛性導柱凸塊的測試探針可具有實質上點狀的尖端720P,可在該導柱凸塊修補製程中轉而使用具有在切口形成時,不會引起如此大應變硬化程度的尖端720P的導柱凸塊修補裝置用,如下所述。
第7d圖是形成第7a及7b圖的該剛性導柱凸塊703中該拉應變緩解切口725a至d的放大圖。如第7d圖所示,該導柱凸塊修補裝置720的尖端720P可具有圓弧形輪廓720R,其可隨後用來形成擁有具備實質上相同於該半徑720R的圓弧形輪廓725R內部尖端725P的一個或多個切口725a至d。該圓弧形尖端的切口725a至d可因此在該剛性導柱凸塊703的周遭材料中造成較低的整體應變硬化程度,從而藉由上述導柱凸塊修補製程的功效某程度地增加被添加至該導柱凸塊703的可撓度的量。再者,應瞭解到當應變緩解切口亦形成在該剛性導柱凸塊703的相對側時,例如第7b及7c圖中的壓應變緩解切口726a至c,亦可使用該具備圓弧形輪廓720R尖端720P的導柱凸塊修補裝置720,以便降低在切口形成時在這些位置可能造成的材料應變硬化的程度。
在本文所揭露的其他例示性實施例中,亦可使用具備圓弧形輪廓720R尖端720P的導柱凸塊修補裝置720以降低圍繞在使用具有實質尖銳點狀尖端的測試探針所形成的任何切口區
域中所引起的應變硬化的程度。舉例而言,如第7e圖所示,第7d圖中所示的圓弧形尖端導柱凸塊修補裝置720可被用來調整先前形成的具有實質上尖銳點狀內部切口尖端724T的切口724的外形,使得該切口724經調整的外形可具備擁有圓弧輪廓形狀727R的內部切口尖端727P,其具有實質上匹配該導柱凸塊修補裝置720上尖端720P的圓弧形輪廓720R。再者,在至少一些實施例中,當使用側向力測試以檢測該剛性導柱凸塊的存在時,形成在既定導柱凸塊上任意切口的外形(例如第6a及6b圖中所示在該導柱凸塊603中的切口624),可使用圓弧形尖端導柱凸塊修補裝置(例如具備圓弧形輪廓720R尖端720P的裝置720)以相同的方式來調整。
第8圖圖形化地例示比較導柱凸塊/金屬化系統行為上的交互作用曲線801及802,其中,曲線801描繪形成在半導體晶片或晶圓的該BEOL金屬化系統中異常脆弱區域上方的導柱凸塊行為交互作用曲線,反之曲線802描繪代表性導柱凸塊/金屬化系統組構典型比較的行為交互作用曲線。如第8圖所示,比較的行為交互作用曲線802具有與分別顯示在第3及5圖中典型比較的力量/距離交互作用曲線302及502實質上相同的組構。更詳言之,曲線802顯示初始非線性,例如,應變硬化區域802A(對應於區域302A/502A)、第二實質線性區域802B(對應於區域302B/502B)、第三非線性區域802C(對應於區域302C/502C)、破裂點832(對應於破裂點332/532)、以及實質線性破裂後區域802D(對應於區域302D/502D)。再者,應瞭解到該破裂點832發生在與該曲線302/502的力量階層322/522實質上相同大小的力量階層822,以及與該曲線302/502的距離312/512實質上相同長度的總
移動距離812。
曲線801,如上所述,其描繪形成在BEOL金屬化系統異常脆弱區域上方導柱凸塊的代表性行為交互作用,具有與典型力量/距離曲線802的一些面向相似的組構,然而,不同於曲線802的其他面向。舉例而言,如第8圖所示,曲線801具有近似地依循典型比較的力量/距離行為交互作用曲線802初始非線性區域802A形狀的實質非線性初始區域801A。此外,曲線801具有實質線性區域801B,其具有與曲線802的第二實質線性區域802B相同的斜率,且進一步近似地依循曲線802上升至約略的轉換點861,其指出具有大小851的在代表性導柱凸塊上的側向力820F以及具有長度841的移動距離820D。
然而,在到達位於該約略的轉換點861上實質線性反應區域801B的末端之後,曲線801轉換至實質非線性反應區域801C,其具有與曲線802的第三非線性區域802C實質上相同的非線性組構,即便其發生在較低範圍的力量820F以及較短範圍的移動距離820D。舉例而言,如第8圖所示,該比較的行為交互作用曲線802顯示發生在側向力幅度852下,一約略的線性至非線性轉換點862在區域802B及802C之間,側向力幅度852以比用於曲線801的轉換點861的側向力階層851大於大小853的力。在一範例中,該外力852可能比外力851大約大於10到50%。再者,該轉換點862亦發生在移動距離842,其比所示在轉換點861用於曲線801的移動距離841大於長度843的距離。在一範例中,距離842可能比距離841大約大於5到35%。
曲線801進一步指出裂縫最終將在力量階層820F及
移動距離820D兩者均低於曲線802所描繪用於典型導柱凸塊/金屬化系統組構所指出的相對應的值,而發生在異常脆弱的BEOL區域。更詳言之,曲線801顯示破裂點831,其發生在具有大小821的力量階層820F,其比由破裂點832在典型導柱凸塊/金屬化系統組構中所需要起始裂縫的力量階層820F的大小822小於大小823的力。同樣地,依據曲線801,用以在側向力測試期間在脆弱的BEOL金屬化系統中初始一裂縫的總移動距離820D具有長度811,其比曲線802的對應的長度812小於長度813的距離。
因此,力量/距離反應曲線801及802的比較提供了證據,支援其中由典型導柱凸塊(例如,如前所述的柔性導柱凸塊)所組成的系統組構一般至少在一定程度上顯示通常力量/距離行為交互作用反應,其無關於導柱凸塊是否位於異常脆弱的BEOL金屬化系統區上附近或上方。然而,當該受測的導柱凸塊是位於前述異常脆弱的BEOL區域的上方或附近時,受測導柱凸塊的行為交互作用曲線將在低於正常被預期用於典型導柱凸塊/金屬化系統組構者的側向力階層和移動距離從實質線性轉換為實質非線性。此類的導柱凸塊/金屬化系統行為交互作用可因此被用在一些例子中,以在代表性半導體晶片或晶圓上實行額外的側向力測試,從而檢測在既定金屬化系統中的異常脆弱BEOL區域的存在。
在特定例示性實施例中,本文所揭露的慢速側向力測試可在覆晶封裝之前被實行在特定半導體晶片導柱凸塊上,從而檢測在下層金屬化系統中異常脆弱BEOL區域的存在,如上所述,其很可能引起白凸塊裂縫破壞的發生。然而,可用來檢測異常剛性導柱凸塊(見,例如,第6a及6b圖與其對應敍述)的上述側
向力測試,可對慢速側向力測試方案進行調整,使得導柱凸塊不會被測試到破壞,亦即,僅檢測脆弱的BEOL區域的存在,但在測試中不會在下層金屬化系統中創造裂縫。
第9a圖示意地描繪本發明的一例示性實施例,其中,慢速側向力測試可被用來檢測形成在半導體晶片或晶圓902金屬化系統904上方的異常剛性導柱凸塊。如第9a圖所示,測試探針920可被用來施加外力920F在導柱凸塊903上,其可代表該半導體晶片902複數個導柱凸塊903的其中一者。在特定實施例中,該測試探針920可依據前述的慢速測試技術沿路徑921以定速移動,亦即,以小於大約0.1μm/sec的測試探針速度,從而在相對的導柱凸塊903產生外力920F。再者,在第9圖所示的慢速設側向力測試中,為了強化檢測位於該導柱凸塊903下方金屬化系統904脆弱的BEOL區域的能力,該探針920可不沿實質上平行該金屬化系統904的平面923的路徑移動,如用來產生第3圖所示典型的行為上交互作用曲線301及302以及第8圖所示的曲線801及802。反之,且如上述理由,在該測試期間測試探針920沿其移動的路徑921可以實質上相對於平面923不為零的角度922而改變角度,因此測試探針920的尖端920P一般以向上翹起的方式接觸導柱凸塊903。
應瞭解到當外力920F以探針920在實質上不為零的角度922下施加在該導柱凸塊903上時,僅該力量向量920F的第一部分在該導柱凸塊903及金屬化系統904之間的介面940轉換成剪力負載920S以及傾覆力矩920M。另一方面,施加在該導柱凸塊903上的力量向920F的第二部分轉換成在該介面940的拉力
負載920T。在此負載組構中,在該導柱凸塊903上的總向上負載由於傾覆力矩920M以及額外的壓力負載部分920T的組合,相較於典型發生在當沿相對於金屬化系統實質上平行的路徑(見,例如,在第2圖中相對於平面223外力220F的路徑212)施加側向力時的負載組構,在該金屬化系統904中的局部拉應力908T可能高於一般的預期。以此方法,當胎受測的導柱凸塊903設置於金屬化系統904中異常脆弱的BEOL區域的上方或附近時,從實質線性到實質非線性行為反應的轉換點,例如,在第8圖中比較性的行為交互作用曲線802的區域802B與802C之間的轉換點861,預期將比其他情況更快速地發生,從而加強脆弱區域的檢測。
在本發明的特定實施例中,該導柱凸塊903及金屬化系統904的力量/距離行為交互作用在側向力測試中,可被評估及/或畫下來。再者,在至少一些例示性實施例中,既定的受測導柱凸塊903特定的行為交互作用可以即時地與導柱凸塊形成在異常脆弱的BEOL區域以及在典型導柱凸塊/金屬化系統上方的已知行為交互作用曲線進行比較,例如,表徵前的典型族群行為交互作用,例如可表現成第8圖所示比較性的行為交互作用曲線801與802。此外,由於相較於在典型導柱凸塊/金屬化系統組構(見,例如,曲線802的約略的轉換點862)的相同轉換,形成在脆弱BEOL區域上的導柱凸塊在側向力測試中已顯示從實質線性反應到實質非線性反應的較快的轉換(見,例如,曲線801的轉換點861),其可能可以快速的評斷既定的導柱凸塊903是否形成在該BEOL金屬化系統904中異常脆弱的區域上方。
舉例而言,當該側向力測試期間施加在導柱凸塊903
上的外力920F,或被該測試探針920移動的距離超過已知在測試實行脆弱BEOL區域(見第8圖)上方所形成的導柱凸塊會造成早期的線性至非線性行為反應轉換的水準時,其可能表示該受測的導柱凸塊903不是位於異常脆弱的BEOL區域上方或附近。另一方面,在該側向力測試期間的早期線性/非線性轉換可能表示在導柱凸塊903下方的BEOL金屬化系統904脆弱的區域。無關於脆弱的BEOL區域是否在上述的側向力測試中被檢測到,一旦由該測試探針920的外力920F或移動距離超過一般已知線性/非線性轉換點會發生的範圍,可在下層金屬系統中產生裂縫之前中斷測試。再者,應瞭解到在某些例示性實施例中,可使用適當的側向支撐裝置(例如,第7c圖及上述的導柱凸塊支撐裝置730)以降低在上述測試中施加在該導柱凸塊903上彎曲負載的大小,因此降低裂縫發生的可能性。
在至少一些實施例中,如上所述的用來檢測剛性導柱凸塊的導柱凸塊903經修正的慢速側向力測試可執行在接置在測試固定物(未圖示)上的該半導體晶片902上,以使該金屬化系統904的平面923是位於實質上水準的方向,如第9a圖所示,且其中,該測試探針920是沿著相對于水準平面朝上角度922的路徑921移動。在特定實施例中,角度922是5°到45°的範圍,其中,該特定的角度922可依據被測試的特定半導體晶片902與金屬化系統904所希望脆弱的BEOL檢測強化的程度而定。再者,應瞭解到,由於在經修正的側向力測試中測試探針920沿其移動路徑921的角度922,在該受測的導柱凸塊903上所創造的切口924可能不是實質上對稱的組構或外觀,從而很容易地可區分成具有角
度的導柱凸塊測試,其可用來檢測異常脆弱的BEOL區域。
在其他實施例中,該半導體晶片902可接置在如上所述的測試固定物(未圖示)上,然而其中,該測試固定物與半導體晶片902可以旋轉以使該金屬化系統904的平面923相對于水準有一角度922,如第9b圖所示。在側向力測試期間,測試探針920可沿實質上對齊于水準平面的路徑921移動,從而在介面940引起與上述第9a圖相關所述的負載920S、920T以及傾覆力矩920M相同的大小。因此,在第9b圖所示具有角度的側向力測試中,可能在金屬化系統904中產生相同強化水準的局部拉應力908T,因此實質強化在該金屬化系統904中異常脆弱的BEOL區域的檢測。
在一些實施例中,本文所揭露的該導柱凸塊/金屬化系統的慢速側向力測試可持續直到已測試至少統計上顯著的及/或預定的導柱凸塊903數量,至少持續在依據執行本測試的特定理由而對其有興趣的半導體晶片902的區域。舉例而言,在一些特定實施例中,上述脆弱的BEOL區域檢測測試可用來評估特定金屬化系統佈局的堅固度。依據脆弱的區域檢測測試的結果,特定的晶片佈局可以如常的用於所希望的應用、可依需要調整以使消除及/或設計回避一些或全部所檢測到的脆弱的區域、或該特定佈局可被歸類為較不堅固的應用並在之後如常的使用在較不關鍵或需求較低的應用中。
在特定的其他實施例中,異常脆弱的BEOL區域的測試可用來評估在既定金屬化系統組構中特定介電材料的效能,或用來評估使用在高度縮小的新裝置世代的新介電材料效能。在
又其他實施例中,脆弱區域的測試可用作為對於覆晶接合與組裝準備度(readiness)的預測是晶片而作為品質控制工具,以評估在後段製程製造階段中的製程偏離(excursion)及/或製程偏移(drift),或用來評估生產線的整體健康程度(例如,工具及/或基板潔淨度等等)。
由於在如上述異常脆弱的BEOL區域的測試期間,該測試探針920在一般相對於金屬化系統904的平面923向上翹起的角度922下接觸該導柱凸塊903,該測試探針920的尖端920P有時可能在形成切口924之前,移開或滑過該導柱凸塊903的外表面903S。因此,在本發明的一些例示性實施例中,可改造該測試探針920的尖端920P,使其抓住或刺入導柱凸塊903的外表面903S而非如上所述的滑過表面903S,從而提供更能持續重複用於出現在金屬化系統904中脆弱的BEOL區域檢測測試。第9c至9l圖描繪了關於測試探針尖端920P的各種例示性實施例,其可用於測試依據例示在第9a及9b圖中的一個或多個測試組構的導柱凸塊903,將在以下進一步描述。
第9c圖是例示性測試探針920尖端920P的一實施例的側視圖,且第9d圖顯示沿視線「9d-9d」的在第9c圖中測試探針920的尖端920P的平面圖。如第9c及9d圖所示,該測試探針920的尖端920P可具有由傾斜角度950A所定義的漸細(tapered)頂面950,使得尖端920P形成鑿子狀(chisel-like)的邊緣形狀960W。在至少一些實施例中包含30至40°的範圍的傾斜角度950A,然而其亦可使用其他角度。再者,在特定實施例中,可依需求地調整傾斜角度950A以便提供必要的尖端尖銳度的程度,例
如,使得尖端920P的邊緣形狀960W實質抓住或刺入導柱凸塊903的表面903S(見第9a及9b圖)而不移開或滑過。此外,可基於導柱凸塊903與測試探針920的特定材料來調整傾斜角度950A,以在反復的導柱凸塊測試中最小化尖銳邊緣960W的不當變形的量或其他損傷。
第9e及9f圖描繪具有形成邊緣形狀960W的尖端920P的另一例示性實施例,其中,尖端920P亦具有漸縮的底部表面951,其與漸縮的上表面950一起形成傾斜角度950A。在某些實施例中,傾斜角度950A大約是30至40°,雖然傾斜角度950A可依需求調整成其他特定角度,以便提供尖端銳利度所必要的程度,及/或在反復的導柱凸塊測試中最小化尖銳邊緣960W的不當變形的量或其他損傷。
第9g及9h圖描繪具有實質上類似第9e及9f圖中所示的尖端組構的尖端920P的又另一例示性實施例,亦即,以漸縮的頂部及底部表面950與951形成邊緣形狀960W,且其中,尖端920P亦包含複數個垂直方向的鋸齒970V。如第9f圖中的測試探針920的平面圖所示,垂直方向的鋸齒970V,至少在一些實施例中,可跨越邊緣形狀960W的整個寬度。在其他實施例中(未圖示),鋸齒970V可實質上位在尖端920P中央而有邊緣形狀960W的非鋸齒部分靠近各側邊,反之亦然,其中,鋸齒970V群集在尖端920P的任一側邊附近而有非鋸齒的中心部分。再者,如同以頂部及底部表面950形成邊緣形狀970W的傾斜角度950A,可依需求調整垂直方向鋸齒970V的尺寸及形狀,以便降低尖端在與受測導柱凸塊903的側邊903S最初接觸時滑開的可能性,例如,使
得尖端920P更確定地結合或緊抓住導柱凸塊903,同時亦實質降低鋸齒970V變形及/或損傷的可能性。
第9i及9j圖描繪具有尖端920P的測試探針920的再另一例示性組構,其可用來實質上降低當尖端920P最初與對應的受測導柱凸塊903的表面903S結合時測試探針920滑開的可能性。在一些實施例中,尖端可如上面參考第9c至9f圖所述的具有具備傾斜角度950A的頂部及底部表面950。然而,在第9i及9j圖所描繪的例示性實施例所示,尖端920P可具有實質上截斷或平坦的表面960F,其包含複數個實質上水準方向的鋸齒970H。再者,在某些實施例中,測試探針920的尖端920P亦可擁有具有傾斜角度952A的漸縮側表面952,如第9j圖所示。依據關於特定脆弱的BEOL區域測試的參數,例如,導柱凸塊材料、測試探針材料、金屬化系統組構等等,傾斜角度952A可以是大約20至40°的範圍,然而應該瞭解到亦可使用其他角度,如參考上述傾斜角度950A在先前所述者。亦應瞭解到上述的任一先前揭露的實施例,例如第9c至9g圖所例示的實施例,可同樣具有如第9j圖所示的漸縮的側表面951。亦如先前所述,基於各種導柱凸塊參數及測試需求,可依需求調整傾斜角度950A及952A以及水準方向的鋸齒970H的數量及尺寸。
第9k及9l圖描繪了測試探針920的進一步例示性的實施例,其中,測試探針920可具有實質上平的表面960F。在某些實施例中,實質上平坦的表面960F可在垂直方向及水準方向兩者上鋸齒化,使得尖端920P由複數個具有實質上錐形的齒部970T所組成,且其可適配成抓住或刺入受測導柱凸塊903的表面
903S(見,第9a及9b圖),而不如上所述的從該平面903S滑開。再者,亦應瞭解到第9k及9l圖所示的雙面鋸齒化/椎狀的齒部組構亦可以用在,例如,第9i及9j圖所示及如上所述的例示性實施例的截斷的或平的表面960F上。
作為先前敍述的結果,本發明提供了各種方法及系統,其可使用來測試及評估BEOL金屬化系統的金屬化層以及形成在其上的導柱凸塊。
以上所揭露的特定實施例均僅供例示,因為本領域中具有通常知識者在受益于本文的教導後,顯然可以不同但等價的方式來修改及實施本發明。例如,可用不同的順序完成以上所提出的製程步驟。再者,除非在以下申請專利範圍有提及,本說明所示的構造或設計的細節並非意于限制本發明。因此,顯然可改變或修改以上所揭露的特定實施例而所有此類更改都被認為仍然是在本發明的範疇與精神內。因此本發明的保護範圍,應如申請專利範圍所列。
202‧‧‧半導體晶片
203‧‧‧導柱凸塊
204‧‧‧金屬化系統
208C‧‧‧壓應力
220‧‧‧測試探針
220F‧‧‧外力
220S‧‧‧剪力負載
220M‧‧‧傾覆力矩
208T‧‧‧拉應力
221‧‧‧路徑
223‧‧‧平面
224‧‧‧切口
Claims (22)
- 一種修補導柱凸塊之裝置,包括:複數個導柱凸塊,形成在半導體晶片的金屬化系統上方;以及複數個第一切口,形成在該複數個導柱凸塊中的至少一者的第一側上,其中,該複數個第一切口的每一者的形狀實質上係由導柱凸塊修補裝置的尖端的至少一部分的形狀所定義,且該導柱凸塊修補裝置係適配為當在導柱凸塊修復製程中橫向接觸於該複數個導柱凸塊的該至少一者的該第一側時,形成該複數個第一切口的每一者。
- 如申請專利範圍第1項所述之裝置,其中,該複數個導柱凸塊的該至少一者的該第一側實質上朝向遠離該半導體晶片的中心。
- 如申請專利範圍第1項所述之裝置,還包括複數個形成在該複數個導柱凸塊的該至少一者的第二側上之第二切口,其中,該複數個第二切口係藉由該複數個導柱凸塊的該至少一者的外表面的部份從該複數個第一切口側向分離。
- 如申請專利範圍第3項所述之裝置,其中該複數個第一和第二切口的每一者是用於調整該導柱凸塊的可撓性的應變緩解切口。
- 如申請專利範圍第3項所述之裝置,其中,該複數個第一切口的每一者係沿該第一側以實質上垂直對準的方式配置,且該複數個第二切口的每一者係沿該第二側以實質上垂直對準的方式配置。
- 如申請專利範圍第1項所述之裝置,其中,該金屬化系統包含複數個金屬化層,以及其中,該金屬化層的至少一者包含低介電常數介電材料及超低介電常數介電材料之其中一者。
- 如申請專利範圍第1項所述之裝置,其中,該複數個導柱凸塊的該至少一者包含銅。
- 如申請專利範圍第1項所述之裝置,其中該複數個第一切口的每一者是用於調整該導柱凸塊的可撓性的應變緩解切口。
- 如申請專利範圍第1項所述之裝置,其中該複數個第一切口的至少一者的內部切口尖端具有圓弧形輪廓。
- 如申請專利範圍第1項所述之裝置,其中,該複數個第一切口的每一者係沿該第一側以實質上垂直對準的方式配置。
- 一種導柱凸塊支撐裝置,包括:導柱凸塊接觸面,係適配成接觸形成在半導體晶片的金屬化系統上方的導柱凸塊之外表面,其中,在導柱凸塊修補製程中,當實質朝向側向之力藉由導柱凸塊修補裝置施加在該導柱凸塊的第二側面上時,該導柱凸塊支撐裝置的該導柱凸塊接觸面係適配為位於鄰近該導柱凸塊的第一側面,藉以側向支撐該導柱凸塊。
- 如申請專利範圍第11項所述之導柱凸塊支撐裝置,其中,該導柱凸塊支撐裝置之該導柱凸塊接觸面的輪廓實質上符合該導柱凸塊之該外表面的至少一部份的輪廓。
- 如申請專利範圍第12項所述之導柱凸塊支撐裝置,其中,該導柱凸塊支撐裝置的該導柱凸塊接觸面的該輪廓包含圓形的扇形部份。
- 如申請專利範圍第11項所述之導柱凸塊支撐裝置,其中,該導柱凸塊支撐裝置係適配為實質上防止實質朝向側向之力傳遞至該金屬化系統。
- 如申請專利範圍第11項所述之導柱凸塊支撐裝置,其中,該導柱凸塊支撐裝置包含彈性材料。
- 如申請專利範圍第11項所述之導柱凸塊支撐裝置,其中,在導柱凸塊修補製程中,當複數個獨立的實質朝向側向之力藉由導柱凸塊修補裝置依序施加在該導柱凸塊上時,該導柱凸塊支撐裝置係適配成側向支撐該導柱凸塊。
- 一種修補導柱凸塊之系統,該系統包括:導柱凸塊修補裝置,其適配為施加複數個實質朝向側向之力在導柱凸塊的第一側面上藉以形成複數個個別的應變緩解切口在該第一側面中,該導柱凸塊係位於半導體晶片的金屬化系統上方;以及導柱凸塊支撐裝置,當該導柱凸塊修補裝置施加該複數個實質朝向側向之力之每一者於該導柱凸塊的該第一側面上且在該第一側面內形成該複數個對應的應變緩解切口的每一者時,該導柱凸塊支撐裝置係適配為位於鄰近實質上相反於該第一側面的該導柱凸塊的第二側面藉以支撐該導柱凸塊。
- 如申請專利範圍第17項所述之系統,其中,該導柱凸塊修補裝置具有實質上邊緣形狀的配置。
- 如申請專利範圍第17項所述之系統,其中,該導柱凸塊修補裝置包括鋸齒尖端。
- 如申請專利範圍第17項所述之系統,其中,該導柱凸塊修補 裝置包括圓弧形尖端。
- 如申請專利範圍第17項所述之系統,其中,該導柱凸塊支撐裝置具有導柱凸塊接觸面,其經組構以接觸該導柱凸塊的外表面。
- 如申請專利範圍第21項所述之系統,其中,該導柱凸塊支撐裝置的該導柱凸塊接觸面的輪廓實質上符合該導柱凸塊的該外表面的至少一部份的輪廓。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/560,280 US8623754B1 (en) | 2012-07-27 | 2012-07-27 | Repairing anomalous stiff pillar bumps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201613002A TW201613002A (en) | 2016-04-01 |
| TWI569342B true TWI569342B (zh) | 2017-02-01 |
Family
ID=49840841
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104144435A TWI569342B (zh) | 2012-07-27 | 2013-07-17 | 修補導柱凸塊之裝置及系統 |
| TW102125509A TWI521620B (zh) | 2012-07-27 | 2013-07-17 | 修補導柱凸塊之方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102125509A TWI521620B (zh) | 2012-07-27 | 2013-07-17 | 修補導柱凸塊之方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8623754B1 (zh) |
| KR (1) | KR20140014022A (zh) |
| CN (1) | CN103579027B (zh) |
| DE (1) | DE102013214440B4 (zh) |
| SG (2) | SG10201510485XA (zh) |
| TW (2) | TWI569342B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021894B2 (en) | 2012-07-27 | 2015-05-05 | Globalfoundries Inc. | Detecting anomalous weak BEOL sites in a metallization system |
| US8950269B2 (en) * | 2012-07-27 | 2015-02-10 | Globalfoundries Inc. | Detecting anomalous stiff pillar bumps formed above a metallization system |
| US8623754B1 (en) | 2012-07-27 | 2014-01-07 | Globalfoundries Inc. | Repairing anomalous stiff pillar bumps |
| JP6439389B2 (ja) * | 2014-11-05 | 2018-12-19 | 富士電機株式会社 | 半導体装置 |
| JP6583989B2 (ja) * | 2015-04-21 | 2019-10-02 | 昭和電工株式会社 | SiC単結晶シード、SiCインゴット、SiC単結晶シードの製造方法及びSiC単結晶インゴットの製造方法 |
| US9847313B2 (en) * | 2015-04-24 | 2017-12-19 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
| KR102733881B1 (ko) | 2016-09-12 | 2024-11-27 | 삼성전자주식회사 | 배선 구조체를 갖는 반도체 소자 |
| US11003164B2 (en) * | 2019-08-30 | 2021-05-11 | Micron Technology, Inc. | Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems |
| CN114200228A (zh) * | 2021-11-30 | 2022-03-18 | 武汉大学 | 芯片制造beol互连层界面可靠性测试简化结构和工艺 |
| TWI800459B (zh) * | 2022-09-07 | 2023-04-21 | 德芮達科技股份有限公司 | 微孔洞填補方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110117700A1 (en) * | 2009-11-18 | 2011-05-19 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5971253A (en) | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
| US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
| JP3080047B2 (ja) | 1997-11-07 | 2000-08-21 | 日本電気株式会社 | バンプ構造体及びバンプ構造体形成方法 |
| US6048750A (en) | 1997-11-24 | 2000-04-11 | Micron Technology, Inc. | Method for aligning and connecting semiconductor components to substrates |
| TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
| JP2002093841A (ja) | 2000-09-18 | 2002-03-29 | Nippon Avionics Co Ltd | Auバンプフリップチップ及びAuバンプの形成方法とこれに用いるキャピラリ |
| TW565529B (en) * | 2002-01-24 | 2003-12-11 | Scs Hightech Inc | Probe card and method for testing the proceed function or speed of electronic devices |
| US20040088855A1 (en) | 2002-11-11 | 2004-05-13 | Salman Akram | Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods |
| US20100052174A1 (en) * | 2008-08-27 | 2010-03-04 | Agere Systems Inc. | Copper pad for copper wire bonding |
| US9021894B2 (en) | 2012-07-27 | 2015-05-05 | Globalfoundries Inc. | Detecting anomalous weak BEOL sites in a metallization system |
| US8623754B1 (en) | 2012-07-27 | 2014-01-07 | Globalfoundries Inc. | Repairing anomalous stiff pillar bumps |
-
2012
- 2012-07-27 US US13/560,280 patent/US8623754B1/en not_active Expired - Fee Related
-
2013
- 2013-07-17 SG SG10201510485XA patent/SG10201510485XA/en unknown
- 2013-07-17 SG SG2013054572A patent/SG196736A1/en unknown
- 2013-07-17 TW TW104144435A patent/TWI569342B/zh not_active IP Right Cessation
- 2013-07-17 TW TW102125509A patent/TWI521620B/zh not_active IP Right Cessation
- 2013-07-24 DE DE102013214440.7A patent/DE102013214440B4/de active Active
- 2013-07-29 CN CN201310322538.XA patent/CN103579027B/zh not_active Expired - Fee Related
- 2013-07-29 KR KR1020130089813A patent/KR20140014022A/ko not_active Withdrawn
- 2013-11-19 US US14/083,962 patent/US8829675B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110117700A1 (en) * | 2009-11-18 | 2011-05-19 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140027902A1 (en) | 2014-01-30 |
| TWI521620B (zh) | 2016-02-11 |
| SG196736A1 (en) | 2014-02-13 |
| TW201613002A (en) | 2016-04-01 |
| SG10201510485XA (en) | 2016-01-28 |
| CN103579027B (zh) | 2017-06-06 |
| US8623754B1 (en) | 2014-01-07 |
| US8829675B2 (en) | 2014-09-09 |
| TW201411750A (zh) | 2014-03-16 |
| US20140077368A1 (en) | 2014-03-20 |
| DE102013214440A1 (de) | 2014-02-13 |
| CN103579027A (zh) | 2014-02-12 |
| DE102013214440B4 (de) | 2022-03-24 |
| KR20140014022A (ko) | 2014-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI569342B (zh) | 修補導柱凸塊之裝置及系統 | |
| TWI521627B (zh) | 檢測金屬化系統中異常弱的後段製程部位 | |
| CN103579038B (zh) | 检测金属化系统之上所形成的异常刚性柱凸块 | |
| TW201135859A (en) | Assessing metal stack integrity in sophisticated semiconductor devices by mechanically stressing die contacts | |
| Kuechenmeister et al. | Chip-package interaction: Challenges and solutions to mechanical stability of Back end of Line at 28nm node and beyond for advanced flip chip application | |
| Sinha et al. | A systematic exploration of the failure mechanisms in underfilled flip-chip packages | |
| Gallois-Garreignot et al. | Qualification of bumping processes: experimental and numerical investigations on mechanical stress and failure modes induced by shear test | |
| US9087805B2 (en) | Semiconductor test and monitoring structure to detect boundaries of safe effective modulus | |
| Banijamali et al. | Reliability of fine-pitch flip-chip packages | |
| Raghavan et al. | Shear test on hard coated flip-chip bumps to measure back end of the line stack reliability | |
| Shin et al. | Quantitative analysis of the mechanical robustness of multilayered bonding pad on a semiconductor device by nanoindentation and nanoscratch tests | |
| Geisler et al. | Testing the mechanical integrity of on-chip interconnects | |
| Czerny et al. | Highly accelerated lifetime testing in power electronics | |
| Chua et al. | Chip-Package Interaction: A Case Study Applied To A Mature Technology Node | |
| US20130334532A1 (en) | Stress gauge comprised of a piezoelectric material for use with integrated circuit products | |
| Ahmed | The Reliability of Through Glass Vias and Solder Joints for Three Dimensional Multi Functional Integrated Systems | |
| TWI299400B (en) | Method of bump test | |
| Ryan et al. | Understanding the Fundamentals for Package Induced Failure in BEOL Interconnect at 20nm Node | |
| de Sousa et al. | Pb-free PBGA Design Points to Improve Handling Robustness | |
| Kim et al. | Wafer level package with thermal-stress-absorbing interface structure and elongated pad |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |