TWI566415B - 薄膜電晶體陣列基板及其製作方法、顯示面板以及薄膜電晶體結構 - Google Patents

Description

薄膜電晶體陣列基板及其製作方法、顯示面板以及薄膜電晶體結構

本發明涉及一種薄膜電晶體陣列基板、顯示面板以及該薄膜電晶體陣列基板的製作方法。

顯示面板，諸如：液晶顯示面板、有機發光二極管顯示面板通常採用薄膜電晶體陣列基板作為主動電路層。其中，所述薄膜電晶體陣列基板包括橫縱交錯的多條掃描信號線與多條資料信號線。每一條掃描信號線與資料信號線相交處設置一薄膜電晶體以控制一次畫素。然而，上述薄膜電晶體陣列中的不透明信號線會導致顯示面板的開口率不高。

鑒於此，有必要提供一種薄膜電晶體陣列基板，其包括多條掃描線、與所述掃描線絕緣相交的多條資料線以及多個畫素。所述掃描線包括第一掃描線。所述資料線包括相互絕緣且重疊設置的第一資料線與第二資料線。該薄膜電晶體陣列基板進一步包括用於驅動位於該第一掃描線一側畫素的第一薄膜電晶體及用於驅動位於該第一掃描線另一側畫素的第二薄膜電晶體。所述第一薄膜電 晶體與所述第一掃描線及第一資料線電性連接。所述第二薄膜電晶體與所述第一掃描線及第二資料線電性連接。

還有必要提供一種顯示面板。該顯示面板包括所述薄膜電晶體陣列基板。

還有必要提供一種薄膜電晶體陣列基板的製作方法，該方法包括如下步驟：提供基底，並在所述基底上形成第二源極、第二汲極以及電性連接該第二源極的第二資料線；在所述第二源極、第二汲極及基底上形成兩端分別覆蓋所述第二源極與第二汲極的第二通道層；形成覆蓋所述第二源極、第二汲極、第二資料線、第二通道層以及基底的第二閘極絕緣層；在所述第二閘極絕緣層上形成對應所述第二通道層的閘極及電連接該閘極的第一掃描線；在所述第二閘極絕緣層上形成覆蓋所述閘極及第一掃描線的第一閘極絕緣層；在所述第一閘極絕緣層上形成對應所述閘極的第一通道層；以及在所述第一閘極絕緣層與第一通道層上形成分別覆蓋在所述第一通道層兩端的第一源極、第一汲極以及電性連接該第一源極的第一資料線。

還有必要提供一種薄膜電晶體陣列基板的製作方法，該方法包括如下步驟： 提供基底，並在所述基底上形成第二通道層；在所述第二通道層上形成分別覆蓋在所述第二通道層兩端的第二源極、第二汲極以及電連接該第二源極的第二資料線；形成覆蓋所述第二源極、第二汲極、第二資料線、第二通道層以及基底的第二閘極絕緣層；在所述第二閘極絕緣層上形成位置對應所述未被所述第二源極與第二汲極覆蓋的第二通道層的閘極及電連接該閘極的第一掃描線；在所述第二閘極絕緣層上形成覆蓋所述閘極及第一掃描線的第一閘極絕緣層；在所述第一閘極絕緣層上形成位置對應所述閘極的第一通道層；以及在所述第一閘極絕緣層與第一通道層上形成分別覆蓋在所述第一通道層兩端的第一源極、第一汲極以及電連接該第一源極的第一資料線。

還有必要提供一種薄膜電晶體結構，其包括層疊設置的第一薄膜電晶體與第二薄膜電晶體，所述第一薄膜電晶體與所述第二薄膜電晶體共用一閘極。

相較於習知技術，本發明所提供的顯示面板、薄膜電晶體陣列基板及其製作方法由於一條資料線可對應控制兩個畫素區域，能夠有效改善顯示面板的開口率。

100‧‧‧顯示面板

110‧‧‧第一基板、薄膜電晶體陣列基板

120‧‧‧第二基板、對向基板

130‧‧‧液晶層

SL‧‧‧掃描線

DL‧‧‧資料線

P‧‧‧畫素區域

SLa‧‧‧第一掃描線

SLb‧‧‧第二掃描線

DLa‧‧‧第一資料線

DLb‧‧‧第二資料線

111‧‧‧第一薄膜電晶體

112‧‧‧第二薄膜電晶體

113‧‧‧基底

114‧‧‧畫素電極

111a‧‧‧閘極

111b‧‧‧第一通道層

111c‧‧‧第一源極

111d‧‧‧第一汲極

111e‧‧‧第一閘極絕緣層

112b‧‧‧第二通道層

112c‧‧‧第二源極

112d‧‧‧第二汲極

112e‧‧‧第二閘極絕緣層

圖1係本發明具體實施方式所提供的顯示面板的示意圖。

圖2係圖1中薄膜電晶體陣列基板的俯視圖。

圖3係本發明薄膜電晶體陣列基板的第一實施方式沿圖2中III-III切割線的剖視圖。

圖4係本發明薄膜電晶體陣列基板的第二實施方式沿圖2中III-III切割線的剖視圖。

圖5係圖3中薄膜電晶體陣列基板的製作方法的流程圖。

圖6-17係圖5流程圖中的各步驟分解示意圖。

圖18係圖4中薄膜電晶體陣列基板的製作方法的流程圖。

圖19-30係圖18流程圖中的各步驟分解示意圖。

下面結合附圖將對本發明實施方式作進一步的詳細說明。

請參閱圖1，為本發明具體實施方式所提供的顯示面板的示意圖。在本實施方式中，所述顯示面板100是液晶顯示面板。所述顯示面板100包括第一基板110、第二基板120以及夾設於所述第一基板110與第二基板120之間的液晶層130。所述第一基板110為薄膜電晶體陣列基板110，所述第二基板120為對向基板120。所述第一基板110與第二基板120共同控制所述液晶層130中的液晶分子轉動。

請參閱圖2，為圖1中薄膜電晶體陣列基板110的俯視圖。所述薄膜電晶體陣列基板110包括多條掃描線SL，多條資料線DL，所述多條掃描線SL與多條資料線DL相互垂直。相鄰的兩條掃描線SL與 相鄰的兩條資料線DL界定之最小單元定義一畫素區域P。一畫素區域P對應一畫素，每一畫素包括畫素電極114。所述掃描線SL包括一第一掃描線SLa以及與該第一掃描線相鄰且絕緣設置的第二掃描線SLb。所述資料線DL包括第一資料線DLa與第二資料線DLb。所述第一資料線DLa與第二資料線DLb相互絕緣且重疊設置。其中，該設有用於驅動位於該第一掃描線SLa兩側畫素的一第一薄膜電晶體111與一第二薄膜電晶體112。該第二掃描線SLb不與該第一薄膜電晶體111及該第二薄膜電晶體112電連接。在本實施例中，該第一掃描線SLa與第二掃描線SLb定義一組掃描線組，多組重複排列的掃描線組構成該薄膜電晶體陣列基板110的掃描線SL。在本實施例中，該第二掃描線SLb作為一冗餘線，除用於配合對象基板上的黑矩陣(BLACK MATRIX，BM)來防止漏光外，同時，還可在第一掃描線SLa出現斷線時作為該第一掃描線SLa的修補線。所述第一薄膜電晶體111與所述第一掃描線SLa及第一資料線DLa電性連接。所述第二薄膜電晶體112與所述第一掃描線SLa及第二資料線DLb電性連接。在本實施例中，該第一薄膜電晶體111與該第二薄膜電晶體112層疊設置在該第一掃描線SLa上。在其他實施例中，該第二掃描線SLb可省略，以進一步優化該薄膜電晶體陣列的開口率。

請一併參閱圖3，為本發明薄膜電晶體陣列基板110的第一實施方式沿圖2中III-III切割線的剖視圖。所述薄膜電晶體陣列基板110還包括基底113、第一閘極絕緣層111e以及第二閘極絕緣層112e。所述第一薄膜電晶體111包括閘極111a、第一通道層111b、第一源極111c以及第一汲極111d。所述第二薄膜電晶體112包括所述閘極111a、第二通道層112b、第二源極112c以及第二汲極 112d。亦即，所述第一薄膜電晶體111與所述第二薄膜電晶體112共用所述閘極111a。在本實施例中，該閘極111a為該第一掃描線SLa的一部分。可以理解，該閘極111a也可為與該第一掃描線SLa相連的分支。

在本實施方式中，所述第一薄膜電晶體111為底閘極型薄膜電晶體，所述第二薄膜電晶體112為頂閘極型薄膜電晶體。具體地，所述第二源極112c、第二汲極112d以及第二通道層112b形成在所述基底113上，且所述第二通道層112b的兩端分別覆蓋在所述第二源極112c與第二汲極112d上。所述第二閘極絕緣層112e覆蓋所述第二源極112c、第二汲極112d以及第二通道層112b。所述閘極111a形成在所述第二閘極絕緣層112e上，並與所述第二通道層112b的位置相對應。所述第一閘極絕緣層111e形成在所述第二閘極絕緣層112e上，並覆蓋所述閘極111a。所述第一源極111c、第一汲極111d以及第一通道層111b形成在所述第一閘極絕緣層111e上，所述第一通道層111b的位置對應所述閘極111a，且所述第一源極111c與第一汲極111d分別覆蓋在所述第一通道層111b相對的兩端。可以理解，所述薄膜電晶體陣列基板110還可以包括通道層保護層、鈍化層等薄膜電晶體陣列基板的常見結構，在此不再贅述。

所述第一薄膜電晶體111的閘極111a與所述第一掃描線SLa電性連接。所述第一薄膜電晶體111的第一源極111c與所述第一資料線DLa電性連接。所述第一薄膜電晶體111的第一汲極111d與一畫素電極114電性連接。所述第二薄膜電晶體112的閘極111a與所述第一掃描線SLa電性連接。所述第二薄膜電晶體112的第二源極112c 與所述第二資料線DLb電性連接。所述第二薄膜電晶體112的第二汲極112d與另一畫素電極114電性連接。由此，所述第一薄膜電晶體111可藉由所述第一掃描線SLa與所述第一資料線DLa控制，所述第二薄膜電晶體112可藉由所述第一掃描線SLa與所述第二資料線DLb控制。

因此，所述第一掃描線SLa能夠配合所述第一資料線DLa與所述第二資料線DLb分別控制所述第一掃描線SLa兩側的畫素區域P，藉此來減少連接至畫素電極114的第一掃描線SLa的數量，從而提升該顯示面板100的開口率。經試驗驗證，本發明所提供的顯示面板100相較於傳統的顯示面板開口率能夠提升至少10%。

請一併參閱圖4，為本發明薄膜電晶體陣列基板110的第二實施方式沿圖2中III-III切割線的剖視圖。在本實施方式中，所述第一薄膜電晶體111為底閘極型薄膜電晶體，所述第二薄膜電晶體112為頂閘極型薄膜電晶體。具體地，所述第二通道層112b形成在所述基底113上。所述第二源極112c、第二汲極112d形成在所述第二通道層112b上且分別覆蓋在所述第二通道層112b的兩端。所述第二閘極絕緣層112e覆蓋所述第二源極112c、第二汲極112d以及第二通道層112b。所述閘極111a形成在所述第二閘極絕緣層112e上，並與所述第二通道層112b未被所述第二源極112c與第二汲極112d覆蓋的位置相對應。所述第一閘極絕緣層111e形成在所述第二閘極絕緣層112e上，並覆蓋所述閘極111a。所述第一源極111c、第一汲極111d以及第一通道層111b形成在所述第一閘極絕緣層111e上，且所述第一源極111c與第一汲極111d分別覆蓋在所述第一通道層111b相對的兩端。可以理解，所述薄膜電晶體陣列基板 110還可以包括通道層保護層、鈍化層等薄膜電晶體陣列基板的常見結構，在此不再贅述。

請參閱圖5，為本發明薄膜電晶體陣列基板110的第一實施方式的製作方法的流程圖。所述製作方法包括如下步驟：

步驟S201，請參閱圖6與圖7，提供基底113，並在所述基底113上形成第二源極112c、第二汲極112d以及與該第二源極112c電連接的第二資料線DLb。具體地，所述第二源極112c、第二汲極112d及第二資料線DLb的形成方法是首先在基底113上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。

步驟S202，請參閱圖8與圖9，在所述第二源極112c、第二汲極112d以及基底113上形成第二通道層112b，所述第二通道層112b的兩端分別覆蓋所述第二源極112c與第二汲極112d。在本實施方式中，所述第二通道層112b的材質優選為氧化半導體。在其他實施方式中，所述第二通道層112b的材料還可選自非晶硅、多晶硅等半導體材料。

步驟S203，請參閱圖10，形成覆蓋所述第二源極112c、第二汲極112d、第二資料線DLb、第二通道層112b以及基底113的第二閘極絕緣層112e。

步驟S204，請參閱圖11與圖12，在所述第二閘極絕緣層112e上形成閘極111a以及電連接該閘極111a的第一掃描線SLa。其中，所述閘極111a的位置對應所述第二通道層112b。所述閘極111a與第一掃描線SLa是首先在第二閘極絕緣層112e上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。優選地，在形 成所述閘極111a與第一掃描線SLa的同時圖案化一併形成第二掃描線SLb。

步驟S205，請參閱圖13，在所述第二閘極絕緣層112e上形成覆蓋所述閘極111a的第一閘極絕緣層111e。可以理解，所述第二閘極絕緣層112e還覆蓋所述第一掃描線SLa與第二掃描線SLb。

步驟S206，請參閱圖14與圖15，在所述第一閘極絕緣層111e上形成第一通道層111b，所述第一通道層111b的位置對應所述閘極111a。在本實施方式中，所述第一通道層111b的材質為氧化半導體。在其他實施方式中，所述第一通道層111b的材料還可選自非晶硅、多晶硅等半導體材料。

步驟S207，請參閱圖16與圖17，在所述第一閘極絕緣層111e與第一通道層111b上形成第一源極111c、第一汲極111d以及第一資料線DLa。其中，所述第一源極111c與第一汲極111d分別覆蓋所述第一通道層111b相對的兩端。所述第一資料線DLa電連接所述源極111c。所述第一源極111c、第一汲極111d以及第一資料線DLa是首先在第一閘極絕緣層111e與第一通道層111b上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。

可以理解，在形成所述第一源極111c、第一汲極111d以及第一資料線DLa後，還可以形成包括通道保護層、鈍化層、畫素電極等薄膜電晶體陣列基板的常見製作方法，在此不再贅述。

請參閱圖18，為本發明薄膜電晶體陣列基板110的第二實施方式的製作方法的流程圖。所述製作方法包括如下步驟：

步驟S301，請參閱圖19與圖20，提供基底113，並在所述基底113 上形成第二通道層112b。在本實施方式中，所述第二通道層112b的材質為氧化半導體。在其他實施方式中，所述第二通道層112b的材料還可選自非晶硅、多晶硅等半導體材料。

步驟S302，請參閱圖21與圖22，在所述第二通道層112b上形成第二源極112c、第二汲極112d以及與該第二源極112c電連接的第二資料線DLb。具體地，所述第二源極112c與第二汲極112d分別覆蓋在所述第二通道層112b的兩端。所述第二源極112c與第二汲極112d的形成方法是首先在第二通道層112b上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。

步驟S303，請參閱圖23，形成覆蓋所述第二源極112c、第二汲極112d、第二資料線DLb、第二通道層112b以及基底113的第二閘極絕緣層112e。

步驟S304，請參閱圖24與圖25，在所述第二閘極絕緣層112e上形成閘極111a以及電連接該閘極111a的第一掃描線SLa。其中，所述閘極111a的位置對應所述第二通道層112b。所述閘極111a於第一掃描線SLa是首先在第二閘極絕緣層112e上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。優選地，在形成所述閘極111a與第一掃描線SLa的同時圖案化一併形成第二掃描線SLb。

步驟S305，請參閱圖26，在所述第二閘極絕緣層112e上形成覆蓋所述閘極111a的第一閘極絕緣層111e。可以理解，所述第二閘極絕緣層112e還覆蓋所述第一掃描線SLa與第二掃描線SLb。

步驟S306，請參閱圖27與圖28，在所述第一閘極絕緣層111e上形 成第一通道層111b，所述第一通道層111b的位置對應所述閘極111a。在本實施方式中，所述第一通道層111b的材質為氧化半導體。在其他實施方式中，所述第一通道層111b的材料還可選自非晶硅、多晶硅等半導體材料。

步驟S307，請參閱圖29與圖30，在所述第一閘極絕緣層111e與第一通道層111b上形成第一源極111c、第一汲極111d以及第一資料線DLa。其中，所述第一源極111c與第一汲極111d分別覆蓋所述第一通道層111b相對的兩端。所述第一資料線DLa電連接所述源極111c。所述第一源極111c、第一汲極111d以及第一資料線DLa是首先在第一閘極絕緣層111e與第一通道層111b上形成一金屬層，然後藉由黃光顯影等方式將該金屬層圖案化所形成。

可以理解，在形成所述第一源極111c、第一汲極111d以及第一資料線DLa後，還可以形成包括通道保護層、鈍化層、畫素電極等薄膜電晶體陣列基板的常見製作方法，在此不再贅述。

綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

113‧‧‧基底

111a‧‧‧閘極

111b‧‧‧第一通道層

111c‧‧‧第一源極

111d‧‧‧第一汲極

111e‧‧‧第一閘極絕緣層

112b‧‧‧第二通道層

112c‧‧‧第二源極

112d‧‧‧第二汲極

112e‧‧‧第二閘極絕緣層

Claims (12)

1. 一種薄膜電晶體陣列基板，其包括多條掃描線、與所述掃描線絕緣相交的多條資料線以及多個畫素，所述掃描線包括第一掃描線，所述資料線包括相互絕緣且重疊設置的第一資料線與第二資料線，該薄膜電晶體陣列基板進一步包括用於驅動位於該第一掃描線一側畫素的第一薄膜電晶體及用於驅動位於該第一掃描線另一側畫素的第二薄膜電晶體，所述第一薄膜電晶體與所述第一掃描線及第一資料線電性連接，所述第二薄膜電晶體與所述第一掃描線及第二資料線電性連接。
2. 如請求項1所述的薄膜電晶體陣列基板，其中，所述第一薄膜電晶體與所述第二薄膜電晶體層疊設置。
3. 如請求項1所述的薄膜電晶體陣列基板，其中，所述第一薄膜電晶體與第二薄膜電晶體共用一閘極。
4. 如請求項3所述的薄膜電晶體陣列基板，其中，所述第一薄膜電晶體還包括第一通道層、第一源極及第一汲極，所述第二薄膜電晶體還包括第二通道層、第二源極及第二汲極，所述第一源極與第一資料線電性連接，所述第二源極與所述第二資料線電性連接，所述薄膜電晶體陣列基板還包括基底、第一閘極絕緣層以及第二閘極絕緣層，所述第二源極、第二汲極以及第二通道層形成在所述基底上，所述第二通道層的兩端分別覆蓋在所述第二源極與第二汲極上，所述第二閘極絕緣層覆蓋所述第二源極、第二汲極以及第二通道層，所述閘極形成在所述第二閘極絕緣層上並與所述第二通道層的位置相對應，所述第一閘極絕緣層形成在所述第二閘極絕緣層上並覆蓋所述閘極，所述第一源極、第一汲極及第一通道層形成在所述第一閘極絕緣層上，所述第一通道層的位置對應所述閘極 ，所述第一源極與第一汲極分別覆蓋在所述第一通道層的兩端。
5. 如請求項3所述的薄膜電晶體陣列基板，其中，所述第一薄膜電晶體還包括第一通道層、第一源極及第一汲極，所述第二薄膜電晶體還包括第二通道層、第二源極及第二汲極，所述第一源極與第一資料線電性連接，所述第二源極與所述第二資料線電性連接，所述薄膜電晶體陣列基板還包括基底、第一閘極絕緣層以及第二閘極絕緣層，所述第二通道層形成在所述基底上，所述第二源極、第二汲極形成在所述第二通道層上且分別覆蓋在所述第二通道層的兩端，所述第二閘極絕緣層覆蓋所述第二源極、第二汲極以及第二通道層，所述閘極形成在所述第二閘極絕緣層上並與所述第二通道層未被所述第二源極與第二汲極覆蓋的位置相對應，所述第一閘極絕緣層形成在所述第二閘極絕緣層上並覆蓋所述閘極，所述第一源極、第一汲極及第一通道層形成在所述第一閘極絕緣層上，所述第一通道層的位置對應所述閘極，所述第一源極與第一汲極分別覆蓋在所述第一通道層的兩端。
6. 如請求項3所述的薄膜電晶體陣列基板，其中，所述閘極為該第一掃描線的一部分。
7. 如請求項3所述的薄膜電晶體陣列基板，其中，該多條掃描線進一步包括與該第一掃描線相鄰且絕緣設置的第二掃描線，該第一掃描線與該第二掃描線交替排列構成該多條掃描線，且該第一掃描線、與該第一掃描線相鄰的該第二掃描線及相鄰的資料線界定的最小區域對應該畫素所在的區域。
8. 一種顯示面板，其包括如請求項1-7任意一項所述的薄膜電晶體陣列基板。
9. 一種薄膜電晶體陣列基板的製作方法，該方法包括如下步驟：提供基底，並在所述基底上形成第二源極、第二汲極以及電性連接該第 二源極的第二資料線；在所述第二源極、第二汲極及基底上形成兩端分別覆蓋所述第二源極與第二汲極的第二通道層；形成覆蓋所述第二源極、第二汲極、第二資料線、第二通道層以及基底的第二閘極絕緣層；在所述第二閘極絕緣層上形成對應所述第二通道層的閘極及電連接該閘極的第一掃描線；在所述第二閘極絕緣層上形成覆蓋所述閘極及第一掃描線的第一閘極絕緣層；在所述第一閘極絕緣層上形成對應所述閘極的第一通道層；以及在所述第一閘極絕緣層與第一通道層上形成分別覆蓋在所述第一通道層兩端的第一源極、第一汲極以及電性連接該第一源極的第一資料線。
10. 如請求項9所述的薄膜電晶體陣列基板的製作方法，其中，所述第一資料線與第二資料線重疊設置。
11. 一種薄膜電晶體陣列基板的製作方法，該方法包括如下步驟：提供基底，並在所述基底上形成第二通道層；在所述第二通道層上形成分別覆蓋在所述第二通道層兩端的第二源極、第二汲極以及電連接該第二源極的第二資料線；形成覆蓋所述第二源極、第二汲極、第二資料線、第二通道層以及基底的第二閘極絕緣層；在所述第二閘極絕緣層上形成位置對應所述未被所述第二源極與第二汲極覆蓋的第二通道層的閘極及電連接該閘極的第一掃描線；在所述第二閘極絕緣層上形成覆蓋所述閘極及第一掃描線的第一閘極絕緣層；在所述第一閘極絕緣層上形成位置對應所述閘極的第一通道層；以及 在所述第一閘極絕緣層與第一通道層上形成分別覆蓋在所述第一通道層兩端的第一源極、第一汲極以及電連接該第一源極的第一資料線。
12. 如請求項11所述的薄膜電晶體陣列基板的製作方法，其中，所述第一資料線與第二資料線重疊設置。