[go: up one dir, main page]

TWI564705B - 系統晶片以及其操作方法 - Google Patents

系統晶片以及其操作方法 Download PDF

Info

Publication number
TWI564705B
TWI564705B TW101146938A TW101146938A TWI564705B TW I564705 B TWI564705 B TW I564705B TW 101146938 A TW101146938 A TW 101146938A TW 101146938 A TW101146938 A TW 101146938A TW I564705 B TWI564705 B TW I564705B
Authority
TW
Taiwan
Prior art keywords
frequency
state
operating frequency
functional block
operating
Prior art date
Application number
TW101146938A
Other languages
English (en)
Other versions
TW201331748A (zh
Inventor
金東根
權純喆
金時永
李宰坤
許楨訓
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201331748A publication Critical patent/TW201331748A/zh
Application granted granted Critical
Publication of TWI564705B publication Critical patent/TWI564705B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Description

系統晶片以及其操作方法
本發明概念的實施例是關於系統晶片(system-on-chip；SoC)，且特別是關於控制提供至SoC中功能方塊的操作時脈信號的方法、使用所述方法的SoC及/或包含所述SoC的半導體系統。
系統晶片(SoC)為半導體整合技術，用於在單一系統中實施具有不同功能的相對複雜的組件。SoC包含控制整個系統的處理器以及由所述處理器控制的各種智慧財產(intellectual property；IP)。此處，IP為電路、邏輯或其組合而可整合至SoC中。碼可儲存於電路或邏輯中。
包含具有多個各種IP的SoC的系統通常由電池驅動。因此，低功率的設計是相對重要的。在參考時脈信號由(例如)鎖相迴路(phase locked loop；PLL)提供至SoC時，IP中的每一者根據其功能回應且操作於具有不同頻率的操作時脈信號。
每一IP可根據所述IP的功能而處於作用狀態或閒置模式。 此外，不同IP可並行地或同時地在不同模式(例如，閒置或作用)中操作。
在至少一IP處於作用狀態且至少一IP處於閒置模式時，作用狀態的操作時脈信號施加於處於閒置模式的至少一IP，如同處於閒置模式的IP處於作用狀態一樣。在此情形下，SoC消耗不必要的電力。舉例而言，在使用數百兆赫茲至數千兆赫茲的頻率時，不必要的電力消耗可能影響電池的使用壽命。
本發明的至少一實施例提供一種操作包含至少一功能方塊的系統晶片的方法。根據至少此實施例，所述方法包含：基於所述至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變，而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種操作包含功能方塊的系統晶片的方法。根據至少此實施例，所述方法包含：偵測所述功能方塊的操作狀態自作用狀態至非作用狀態的一第一改變；回應於所述所偵測的第一改變而降低所述功能方塊的操作頻率，所述所降低的操作頻率大於零；偵測所述功能方塊的所述操作狀態自所述非作用狀態至所述作用狀態的一第二改變；以及回應於自所述非作用狀態至所述作用狀態的所述所偵測的第二改變，而提高所述功能方塊的所述操作頻率。
本發明的至少一其他實施例提供一種系統晶片。根據至少此 實施例，所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種系統晶片。根據至少此實施例，所述系統晶片包含：一模式偵測器電路，其經組態以偵測功能方塊的操作狀態的改變，所述模式偵測器電路經進一步組態以基於所述操作狀態的所述所偵測的改變而產生選擇信號；以及一操作頻率設定電路，其經組態以基於來自所述模式偵測器電路的所述選擇信號來設定所述功能方塊的操作頻率，其中所述操作頻率設定電路經組態以在所述選擇信號指示自作用操作狀態至非作用操作狀態的改變的情況下降低所述功能方塊的所述操作頻率，所述所降低的操作頻率大於零；且所述操作頻率設定電路經組態以在所述選擇信號指示自所述非作用操作狀態至所述作用操作狀態的改變的情況下提高所述功能方塊的所述操作頻率。
本發明的至少一其他實施例提供一種半導體系統。所述半導體系統包含：系統晶片：一記憶體，其經組態以儲存與所述半導體系統相關聯的程式以及資料中的至少一者；至少一處理器，其經組態以對儲存於所述記憶體中的所述程式以及資料中的至少一者進行處理以及執行中的至少一者；一記憶體控制器，其經組態以與外部記憶體介接；以及一顯示裝置控制器，其經組態以控制顯示裝置。所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變而降低所述至少一功能方塊的操作頻 率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種半導體系統。\所述半導體系統包含：一顯示裝置；一無線電收發器，其經組態以經由天線而傳輸及接收無線電信號；以及一系統晶片，其經組態以與所述無線電收發器以及所述顯示裝置介接。所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種電腦系統。所述電腦系統包含：一顯示裝置；一記憶體裝置；一記憶體控制器，其經組態以控制所述記憶體裝置；一輸入裝置；以及一系統晶片，其經組態以與所述顯示裝置、所述記憶體控制器以及所述輸入裝置介接。所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變，而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種電腦系統。所述電腦系統包含：一顯示裝置；一影像感測器；一記憶體裝置；一記憶體控制器，其經組態以控制所述記憶體裝置；以及一系統晶片，其經組態以與所述顯示裝置、所述影像感測器以及所述記憶體控制器介接。所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變，而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
本發明的至少一其他實施例提供一種記憶體系統。所述記憶體系統包含：一主機；一揮發性記憶體裝置；一多個非揮發性記憶體裝置；一記憶體控制器，其經組態以控制所述多個非揮發性記憶體裝置；以及一系統晶片，其經組態以與所述主機、所述揮發性記憶體裝置以及所述記憶體控制器介接。所述系統晶片包含：一時脈控制器，其經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變，而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
10‧‧‧系統晶片(SoC)
10'‧‧‧SoC
10"‧‧‧SoC
20‧‧‧分頻器
30‧‧‧分頻器控制器
30'‧‧‧分頻器控制器
30"‧‧‧分頻器控制器
31‧‧‧選擇器
32‧‧‧暫存器方塊
35‧‧‧模式偵測器
35'‧‧‧模式偵測器
41‧‧‧選擇器
45‧‧‧模式偵測器
50‧‧‧分頻器控制器
53‧‧‧查找表(LUT)
55‧‧‧模式偵測器
60‧‧‧操作頻率設定電路
61‧‧‧選擇電路
62‧‧‧暫存器方塊
63‧‧‧分頻器電路
71‧‧‧查找表
72‧‧‧分頻器電路
100‧‧‧時脈控制器
100'‧‧‧時脈控制器
110‧‧‧時脈產生器
110a‧‧‧時脈產生器
110b‧‧‧時脈產生器
110c‧‧‧時脈產生器
120‧‧‧功能方塊/中央處理單元(CPU)
125‧‧‧圖形處理單元(GPU)
130‧‧‧液晶顯示器(LCD)控制器
140‧‧‧唯讀記憶體(ROM)
150‧‧‧記憶體控制器
160‧‧‧隨機存取記憶體(RAM)
200‧‧‧SoC
210‧‧‧振盪器
220‧‧‧外部記憶體
230‧‧‧顯示裝置
400‧‧‧半導體系統
401‧‧‧天線
403‧‧‧無線電收發器
405‧‧‧輸入裝置
407‧‧‧顯示器
500‧‧‧電腦系統
501‧‧‧記憶體裝置
502‧‧‧記憶體控制器
503‧‧‧顯示器
504‧‧‧輸入裝置
600‧‧‧電腦系統
601‧‧‧記憶體裝置
602‧‧‧記憶體控制器
603‧‧‧影像感測器
604‧‧‧顯示器
700‧‧‧記憶體系統
701‧‧‧記憶體裝置
702‧‧‧記憶體控制器
703‧‧‧揮發性記憶體裝置
704‧‧‧主機
1000‧‧‧半導體系統
1120‧‧‧時脈信號多工器
1231‧‧‧電壓位準偵測器
A‧‧‧電壓降
B‧‧‧電壓降
CLKin‧‧‧參考時脈信號
CLKout‧‧‧操作時脈信號
CLOCK A‧‧‧時脈信號
CLOCK B‧‧‧時脈信號
CLOCK C‧‧‧時脈信號
Counter1‧‧‧計數時間
Counter2‧‧‧計數時間
Countern-2‧‧‧計數時間
D‧‧‧選擇信號
D0‧‧‧分頻因子
D1‧‧‧分頻因子
Dn-1‧‧‧分頻因子
Div‧‧‧分頻因子
Sel‧‧‧選擇信號
Sel0‧‧‧第一選擇信號/閒置模式選擇信號
Sel1‧‧‧喚醒模式選擇信號
Sel2‧‧‧喚醒模式選擇信號
Seln-2‧‧‧喚醒模式選擇信號
Seln-1‧‧‧第二選擇信號
State‧‧‧狀態信號
R0‧‧‧閒置模式分頻因子
R1‧‧‧喚醒模式分頻因子
R2‧‧‧作用模式分頻因子
Reg0‧‧‧暫存器
Reg1‧‧‧暫存器
Reg2‧‧‧暫存器
Regn-1‧‧‧暫存器
Wakeup1‧‧‧喚醒模式階段/第一計數時間
Wakeup2‧‧‧喚醒模式階段/第二計數時間
Wakeupn-2‧‧‧喚醒模式階段
藉由參看附圖詳細描述一些實施例，本發明概念將變得更顯而易見。
圖1為根據本發明概念的實施例的系統晶片(SoC)的方塊圖。
圖2為圖1所說明的SoC的實施例的更詳細方塊圖。
圖3為繪示圖2所示的模式偵測器35的有限狀態機(FSM)實施方案的實施例的圖式。
圖4為圖1所說明的SoC的實施例的更詳細方塊圖。
圖5為繪示圖4所說明的模式偵測器45的有限狀態機(FSM)實施方案的實施例的圖式。
圖6為根據本發明概念的實施例的SoC的信號的時序圖。
圖7為根據本發明概念的另一實施例的SoC的信號的時序圖。
圖8為根據本發明概念的再一實施例的SoC的信號的時序圖。
圖9為根據本發明概念的另一實施例的SoC的方塊圖。
圖10為說明根據本發明概念的實施例的控制時脈信號的方法的流程圖。
圖11為說明圖1所示的SoC的另一實施例的方塊圖。
圖12為說明圖1所示的SoC的再一實施例的方塊圖。
圖13為繪示圖12所說明的模式偵測器的有限狀態機(FSM)實施方案的實施例的圖式。
圖14為說明圖1所示的SoC的另一實施例的方塊圖。
圖15為說明圖1所示的SoC的再一實施例的方塊圖。
圖16為根據本發明概念的實施例的包含SoC的半導體系統的方塊圖。
圖17為包含圖1所說明的SoC的半導體系統的另一實施例的方塊圖。
圖18為包含圖1所說明的SoC的電腦系統的實施例的方塊圖。
圖19為包含圖1所說明的SoC的電腦系統的另一實施例的方塊圖。
圖20為包含圖1所說明的SoC的記憶體系統的實施例的方塊圖。
圖21為繪示在未考量功能方塊的狀態的情況下將操作時脈信號施加至功能方塊時的電流以及電壓的圖表。
圖22為繪示在考量功能方塊的狀態的情況下將操作時脈信號施加至功能方塊時的電流以及電壓的圖表。
現將在下文參看附圖來更全面地描述本發明概念，附圖中繪示了實施例。然而，本發明概念可按許多不同形式來實現且不應解釋為限於本文所闡述的實施例。而實情為提供此等實施例得使本揭露將為全面且完整的，且可向熟習此項技術者完全傳達本發明概念的範疇。在諸圖中，為了清楚起見，可能誇示了層以及區域的大小以及相對大小。相似參考數字在全文中表示相似元件。
應理解，當一元件被稱為「連接至」或「耦接至」另一元件時，所述元件可直接連接至或耦接至所述另一元件，或可存在介入元件。相比而言，當一元件被稱為「直接連接至」或「直接耦接至」另一元件時，不存在介入元件。如本文中所使用，術語「及/或」包含相關聯的所列出項目中的一或多者的任何以及所有組合且可縮寫為「/」。
應理解，儘管本文中可使用術語「第一」、「第二」等來描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於區分一元件與另一元件。舉例而言，第一信號可稱為第二信號，且類似地， 第二信號可稱為第一信號，而不偏離本揭露的教示。
本文中所使用的術語僅是出於描述特定實施例的目的，且不意欲限制本發明。如本文中所使用，單數形式「一」以及「所述」意欲亦包含複數形式，除非上下文另有清楚指示。應進一步理解，術語「包括」或「包含」在用於本說明書中時指定所敍述的特徵、區域、整體、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
在下文描述中，提供了具體細節以提供實施例的全面理解。然而，一般熟習此項技術者應理解，並可在無此等具體細節的情況下實踐實施例。舉例而言，可按方塊圖繪示系統(例如，電腦系統、系統晶片等)，以便不會以不必要的細節混淆實施例。在其他情形下，可在無不必要的細節的情況下繪示熟知處理程序、結構以及技術以避免混淆實施例。
此外，可將實施例描述為處理程序(其描繪為流程圖)、結構圖、方塊圖等。雖然流程圖可將操作描述為順序處理程序，但可並列地、並行地或同時地執行許多所述操作。此外，可重新配置操作的次序。處理程序可在其操作完成時終止，但亦可具有未包含於圖式中的額外步驟。處理程序可對應於方法、函式、程序、子常式、子程式等。在處理程序對應於函式時，其終止可對應於函式返回至呼叫函式(calling function)或主函式(main function)。
至少一些實施例可由硬體、軟體、韌體、中間軟體、微碼、硬體描述語言、或其任何組合實施。當以軟體、韌體、中間軟體或微 碼實施時，執行必要任務的程式碼或碼段可儲存於機器或電腦可讀媒體(諸如，儲存媒體)中。處理器可執行必要任務。
術語「儲存媒體」可表示用於儲存資料的一或多種裝置，包含唯讀記憶體(read only memory；ROM)、隨機存取記憶體(random access memory；RAM)、磁性RAM、核心記憶體、磁碟儲存媒體、光學儲存媒體、快閃記憶體(flash memory)裝置及/或用於儲存資訊的其他機器可讀媒體。術語「電腦可讀媒體」可包含(但不限於)攜帶型或固定儲存裝置、光學儲存裝置、無線頻道以及能夠儲存、含有或攜載指令及/或資料的各種其他媒體。
碼段可表示程序、函式、子程式、程式、常式、子常式、模組、套裝軟體(software package)、類別或指令、資料結構或程式敍述的任何組合。碼段可藉由傳遞及/或接收資訊、資料、引數、參數或記憶體內容而耦接至另一碼段或硬體電路。資訊、引數、參數、資料等可經由任何合適方式而傳遞、轉遞或傳輸，所述方式包含記憶體共用、訊息傳遞、符記傳遞、網路傳輸等。
除非另有定義，否則本文中所使用的所有術語(包含技術以及科學術語)具有與一般熟習本發明所屬技術者通常所理解者相同的含義。應進一步理解，術語(諸如，常用字典中所定義的術語)應被解釋為具有與其在相關技術及/或本申請案的背景中的含義一致的含義，且不應以理想化或過度正式的意義來解釋，除非本文中明確地如此定義。
圖1為根據本發明概念的實施例的系統晶片(system-on-chip； SoC)10的方塊圖。
參看圖1，SoC 10包含時脈產生器110、時脈控制器100以及功能方塊120。SoC 10可製造為單一封裝中的單一晶片。為了清楚描述，於圖1中的SoC 10包含一時脈產生器110、一時脈控制器100以及一功能方塊120，但本發明概念不限於此。
根據至少一實施例，時脈控制器100經組態以基於至少一功能方塊的操作狀態自作用狀態至閒置狀態的改變，而降低所述至少一功能方塊的操作頻率，所述所降低的操作頻率大於零。
根據至少一其他實施例，時脈控制器100經組態以：偵測功能方塊120的操作狀態自作用狀態至非作用狀態(例如，閒置狀態)的改變；回應於所偵測的改變而降低功能方塊120的操作頻率，其中所降低的操作頻率大於零；偵測功能方塊120的操作狀態自非作用狀態至作用狀態的改變；且回應於自非作用狀態至作用狀態的所偵測的改變，而提高功能方塊120的操作頻率。
參看圖1，更詳細言的，時脈產生器110產生具有用於SoC 10的操作參考頻率的參考時脈信號CLKin。時脈產生器110將參考時脈信號CLKin輸出至時脈控制器100。
時脈控制器100監視功能方塊120的狀態，且根據功能方塊120的所監視的狀態而設定操作時脈信號CLKout的操作頻率。時脈控制器100將操作時脈信號CLKout輸出至功能方塊120。
在功能方塊120處於閒置狀態時，時脈控制器100輸出具有第一(閒置模式)頻率(例如，給定的、所要的或預定的第一頻率) 的操作時脈信號CLKout。在功能方塊120處於作用狀態時，時脈控制器100輸出具有第二(作用模式)頻率(例如，給定的、所要的或預定的第二頻率)或第三(喚醒模式)頻率(例如，給定的、所要的或預定的第三頻率)的操作時脈信號CLKout。在一實施例中，在功能方塊120自閒置狀態轉變至作用狀態時，時脈控制器100輸出具有第三頻率的操作時脈信號CLKout。
根據至少一些實施例，第一至第三頻率皆大於0，且三個頻率中的至少兩者彼此不同。根據至少一些其他實施例，第一至第三頻率皆大於0，且彼此不同。操作頻率可按照第一頻率(在本文中有時稱為「閒置模式頻率」或「閒置模式操作頻率」)、第三頻率(在本文中有時稱為「喚醒模式頻率」或「喚醒模式操作頻率」)以及第二頻率(在本文中有時稱為「作用模式頻率」或「作用模式操作頻率」)的次序逐漸提高。舉例而言，喚醒模式頻率大於閒置模式頻率，且作用模式頻率大於喚醒模式頻率。此外，閒置模式頻率、喚醒模式頻率以及作用模式頻率中的每一者分別具有大於0的值，且所述頻率可彼此不同。
繼續參看圖1，時脈控制器100包含一分頻器20以及一分頻器控制器30。
分頻器控制器30監視功能方塊120的狀態，且基於功能方塊120的所監視的狀態而輸出分頻因子Div。分頻器20將操作時脈信號CLKout的操作頻率設定為藉由以分頻因子Div對參考頻率分頻而獲得的頻率，並輸出具有所獲得的操作頻率的操作時脈信號CLKout。 分頻器控制器30基於自功能方塊120輸出的狀態信號State而監視功能方塊120的狀態。
在一實施例中，在自功能方塊120輸出的狀態信號State為高(例如，邏輯高或「1」)時，分頻器控制器30判定功能方塊120處於作用狀態。另一方面，在自功能方塊120輸出的狀態信號State為低(例如，邏輯低或「0」)時，分頻器控制器30判定功能方塊120處於閒置狀態。功能方塊120執行SoC 10中的資料處理操作。雖然在圖1中僅說明一功能方塊120，但本發明概念不僅限於此實施例。SoC 10可包含多個功能方塊。
根據至少一些實施例，功能方塊120可為控制整個SoC 10的處理器或由處理器控制的各種智慧財產(IP)中的一者。IP的包含中央處理單元(central processing unit；CPU)、CPU的核心、圖形處理單元(graphics processing unit；GPU)、多格式編解碼器(multi-format codec；MFC)、視訊模組(例如，相機介面、聯合照相專家群(Joint Photographic Experts Group；JPEG)處理器、視訊處理器、混合器等)、音訊系統、驅動器、顯示驅動器、揮發性記憶體裝置、非揮發性記憶體、記憶體控制器、快取記憶體、串列埠、系統計時器、看門狗(watchdog)計時器、類別/數位轉換器。功能方塊120可具有不同操作時脈頻率及/或不同操作時脈頻率要求，也因此不同操作時脈信號CLKout可用於SoC 10中。
根據至少一些實施例，SoC 10可由積體電路(IC)實施。SoC 10可嵌入於諸如以下各者的行動通信裝置中：行動電話、智慧型電話、 平板型個人電腦(PC)、個人數位助理(PDA)、MP3播放器、膝上型電腦等。SoC 10亦可嵌入於資訊技術(IT)裝置或其他攜帶型電子裝置中。
圖2為圖1所說明的SoC 10的實施例的更詳細方塊圖。
參看圖2，分頻器控制器30包含一暫存器方塊32、一模式偵測器35以及一選擇器31。暫存器方塊32包含多個暫存器Reg0至Regn-1，其中「n」為大於或等於3的自然數。
為了清楚描述，假設頻率按照第一頻率、第三頻率以及第二頻率的次序提高，且分頻因子按照第一分頻因子、第三分頻因子以及第二分頻因子的次序降低。如本文中所論述，第一分頻因子可稱為閒置模式分頻因子，第三分頻因子可稱為喚醒模式分頻因子，且第二分頻因子可稱為作用模式分頻因子。在此實施例中，喚醒模式頻率大於閒置模式頻率，且作用模式頻率大於喚醒模式頻率。此外，喚醒模式分頻因子小於閒置模式分頻因子，且作用模式分頻因子小於喚醒模式分頻因子。然而，本發明概念不僅限於本文中所論述的實施例。
繼續參看圖2，暫存器方塊32可儲存多個分頻因子D0至Dn-1。在暫存器32儲存「n」個分頻因子時，暫存器Reg0至Regn-1中的每一者可儲存單個分頻因子。
模式偵測器35可按照有限狀態機(finite state machine；FSM)的形式來實施，此將在下文更詳細地進行論述。在至少一實施例中，模式偵測器35基於狀態信號State而監視功能方塊120的狀態。基於功能方塊120的所監視的狀態，模式偵測器35進入多個狀態(例如， 閒置模式、喚醒模式以及作用模式)中的一者，且基於其模式而將選擇信號Sel輸出至選擇器31。選擇器31回應於來自模式偵測器35的選擇信號Sel而輸出分頻因子D0至Dn-1中的分頻因子Div。
舉例而言，在模式偵測器35判定功能方塊120處於閒置狀態時，模式偵測器35轉變至閒置模式(若尚未處於閒置模式)且輸出第一選擇信號Sel0。選擇器31回應於第一選擇信號Sel0而輸出自暫存器Reg0接收的第一(閒置模式)分頻因子D0。
分頻器20接著將操作時脈信號CLKout的操作頻率設定為藉由以閒置模式分頻因子D0對參考頻率分頻而獲得的閒置模式頻率，且將具有閒置模式頻率的操作時脈信號CLKout輸出至功能方塊120。
根據至少一些實施例，若功能方塊120自作用狀態轉變至閒置狀態，則操作時脈信號CLKout的頻率回應於功能方塊120的狀態的改變而自作用模式頻率改變至閒置模式頻率。因此，可在SoC 10中減少不必要的電力消耗。
在功能方塊120處於作用狀態時，模式偵測器35轉變至作用模式(若尚未處於作用模式)且輸出第二選擇信號Seln-1。選擇器31回應於第二選擇信號Seln-1而輸出自暫存器Regn-1接收的作用模式分頻因子Dn-1。
分頻器20接著將操作時脈信號CLKout的操作頻率設定為藉由以作用模式分頻因子Dn-1對參考頻率分頻而獲得的作用模式頻率，且將具有作用模式頻率的操作時脈信號CLKout輸出至功能方塊120。
在功能方塊120處於閒置狀態且接著自閒置狀態轉變至作用狀態時，狀態信號State轉變(例如，自邏輯低至邏輯高)。回應於功能方塊120自閒置狀態至作用狀態的轉變，模式偵測器35轉變至喚醒模式，且輸出至少一第三選擇信號Selk。選擇器31回應於第三選擇信號Selk而輸出來自暫存器Regk的喚醒模式分頻因子Dk。在此實施例中，k為1,2,…,n-2中的一者。此處，n-2有時稱為N。分頻器20將操作時脈CLKout的操作頻率設定為藉由以喚醒模式分頻因子Dk對參考頻率分頻而獲得的喚醒模式頻率。分頻器20接著將具有喚醒模式頻率的操作時脈信號CLKout輸出至功能方塊120。在功能方塊120自閒置狀態轉變至作用狀態之後，操作時脈信號CLKout維持喚醒模式頻率，直至給定的、所要的或預定的計數時間為止。亦即，舉例而言，操作時脈信號CLKout維持喚醒模式頻率，直至給定時段期滿為止。在一實施例中，操作時脈信號CLKout維持喚醒模式頻率，直至模式偵測器35自喚醒模式轉變至作用模式為止。
繼續參看圖2，模式偵測器35可包含至少一計數器。所述計數器經組態以對給定的、所要的或預定的計數時間計數，在所述計數時間期間，操作時脈CLKout的操作頻率設定為至少一喚醒模式頻率中的一者。在正對各別至少一喚醒模式的每一計數時間計數時，操作時脈信號CLKout設定為至少一喚醒模式頻率中的一者。在計數時間逝去時，模式偵測器35轉變至作用模式，且操作頻率設定為作用模式頻率。
若操作頻率在功能方塊120自閒置狀態轉變至作用狀態時， 自閒置模式頻率改變(例如，突然改變)至作用模式頻率，則突然的電壓降可能使SoC 10發生故障。然而，在功能方塊120自閒置狀態轉變至作用狀態之後，在功能方塊120以喚醒模式頻率操作歷時給定的、所要的或預定的計數時間(時段)時，施加至功能方塊120的電流逐漸提高，且因此功能方塊120在不具有突然的電壓降的情況下正常操作。
圖3為說明圖2所說明的模式偵測器35的有限狀態機(FSM)實施方案的實施例的圖式。在圖3所示的實施例中，模式偵測器35根據功能方塊120的所監視的狀態而輸出選擇信號Sel以選擇分頻因子Div。
眾所周知，FSM為能夠具有有限數目個狀態中的一者的機器。所述機器每次僅處於一狀態，且所述機器在任何給定時間所處的狀態被稱為當前狀態。FSM在藉由觸發事件或條件而起始時，可自一狀態改變至另一狀態。自一狀態改變至另一狀態被稱為轉變。藉由自每一當前狀態開始的可能轉變狀態以及每一轉變的觸發條件的清單而界定特定FSM。因為FSM大體上是眾所周知的，所以一般熟習此項技術者將理解，可對FSM的實施例進行形式以及細節的各種改變，而不偏離本發明概念的精神以及範疇。
請參看圖3，FSM包含功能方塊120的多個(例如，n個)模式(例如，有限模式)作為其狀態。所述模式藉由某些條件而彼此相關。可按硬體、軟體或其組合來實施FSM。
在一實施例中，若功能方塊120的初始狀態為作用模式，則 模式偵測器35輸出作用模式選擇信號Seln-1以選擇作用模式分頻因子Dn-1。回應於作用模式選擇信號Seln-1，選擇器31選擇暫存器Regn-1，且將作用模式分頻因子Dn-1輸出至分頻器20。
在功能方塊120的狀態自作用狀態轉變至閒置狀態時，模式偵測器35偵測功能方塊120處於閒置狀態且自作用模式轉變至閒置模式。在閒置模式中，模式偵測器35輸出閒置模式選擇信號Sel0以選擇閒置模式分頻因子D0。選擇器31回應於閒置模式選擇信號Sel0而選擇暫存器Reg0，且將閒置模式分頻因子D0輸出至分頻器20。
在功能方塊120自閒置狀態轉變至作用狀態時，模式偵測器35偵測到所述轉變且進入喚醒模式歷時給定的、所要的或預定的時段。在處於喚醒模式時，模式偵測器35輸出至少一喚醒模式選擇信號Selk。選擇器31回應於喚醒模式選擇信號Selk而選擇暫存器Regk，且將喚醒模式分頻因子Dk輸出至分頻器20。在此實施例中，至少一喚醒模式選擇信號Selk為選擇信號Sel1至Seln-2中的一者。在此實施例中，n為指示分頻因子以及圖3所示的FSM的模式的數目的整數，且n-2指示喚醒模式中的階段的數目。
繼續參看圖3，模式偵測器35可在喚醒模式中具有一或多個階段Wakeup1至Wakeupn-2。可按給定的、所要的或預定的次序設定喚醒模式階段，且可根據使用者的設定或設計處理程序要求而改變所述次序。所述次序可為自閒置模式頻率至作用模式頻率的轉變過程。針對各別喚醒模式階段Wakeup1至Wakeupn-2而設定計數時間Counter1至Countern-2。
模式偵測器35允許至少一喚醒模式頻率中的每一者作為操作頻率來應用作為每一喚醒模式頻率，而設定的給定的、所要的或預定的計數時間。在所有計數時間期滿時，模式偵測器35進入作用模式且輸出作用模式選擇信號Seln-1。
圖4為根據本發明概念的另一實施例的圖1所說明的SoC 10的詳細方塊圖。圖5為說明圖4所說明的模式偵測器45的有限狀態機(FSM)實施方案的實施例的圖式。
在圖4以及圖5所示的實施例中，假設存在總計三個不同分頻因子(n=3)，所述三個不同分頻因子可用來對參考時脈信號CLKin的參考頻率分頻。三個不同分頻因子包含：閒置模式分頻因子R0；喚醒模式分頻因子R1；以及作用模式分頻因子R2。
在功能方塊120的初始狀態為作用狀態時，模式偵測器45輸出作用模式選擇信號Sel2以選擇作用模式分頻因子R2。回應於作用模式選擇信號Sel2，選擇器41選擇暫存器Reg2，且將作用模式分頻因子R2輸出至分頻器20。
在模式偵測器45判定功能方塊120處於閒置狀態時，模式偵測器45輸出閒置模式選擇信號Sel0以選擇閒置模式分頻因子R0。回應於閒置模式選擇信號Sel0，選擇器41選擇暫存器Reg0，且將閒置模式分頻因子R0輸出至分頻器20。
在功能方塊120自閒置狀態轉變至作用狀態時，模式偵測器45轉變至喚醒模式，且輸出喚醒模式選擇信號Sel1以選擇喚醒模式分頻因子R1。選擇器41回應於喚醒模式選擇信號Sel1而選擇暫存器 Reg1，且將喚醒模式分頻因子R1輸出至分頻器20。在一實施例中，閒置模式頻率可為喚醒模式頻率的約一半。
圖6為根據本發明概念的實施例的SoC 10的信號的時序圖。
參看圖6，功能方塊120處於作用狀態時的操作時脈信號CLKout的操作頻率大於功能方塊120處於閒置狀態時的操作時脈信號CLKout的操作頻率。
參看圖4及圖6，時脈控制器100監視自功能方塊120輸出的狀態信號State。在一實施例中，時脈控制器100判定在狀態信號State高時，功能方塊120處於作用狀態，而判定在狀態信號State低時，功能方塊120處於閒置狀態。然而，實施例不限於此。
根據至少一實施例，在功能方塊120處於作用狀態時，時脈控制器100將操作頻率設定為作用模式頻率，且將具有作用模式頻率的操作時脈信號CLKout施加至功能方塊120。在功能方塊120自作用狀態轉變至閒置狀態時，時脈控制器100將操作頻率設定為閒置模式頻率，且將具有閒置模式頻率的操作時脈信號CLKout施加至功能方塊120。在功能方塊120自閒置狀態轉變至作用狀態時，時脈控制器100將操作頻率設定為作用模式頻率，且將具有作用模式頻率的操作時脈信號CLKout施加至功能方塊120。因此，可減少不必要的電力消耗，此是因為功能方塊120在閒置狀態中以閒置模式頻率而不是作用模式頻率操作。此外，在功能方塊120的操作時脈信號CLKout無法閘控(gated)時，閒置模式頻率作為操作頻率連續應用，以使得功能方塊120維持功能性。
圖7為根據本發明概念的另一實施例的SoC 10的信號的時序圖。
請參看圖7，時脈控制器100的操作類似於或實質上類似於圖6所說明的實施例中的操作。為了簡潔起見，將僅描述圖6及圖7所說明的實施例之間的差別。
請參看圖7，在功能方塊120自閒置狀態轉變至作用狀態時，時脈控制器100將功能方塊120的操作頻率設定為喚醒模式頻率歷時給定時段，而不是如圖6所示設定為作用模式頻率。如圖7所示，喚醒模式頻率大於閒置狀態期間的操作時脈信號CLKout的操作頻率，而小於作用狀態中的操作時脈信號CLKout的操作頻率。亦即，喚醒模式頻率大於閒置模式頻率，而小於作用模式頻率。
自功能方塊120自閒置狀態轉變至作用狀態的時刻開始，具有喚醒模式頻率的操作時脈信號CLKout施加至功能方塊120歷時給定的、所要的或預定的計數時間。在一實施例中，喚醒模式頻率可為作用模式頻率的約一半，但實施例不限於此。在至少一些其他實施例中，可自暫存器的群組選擇對應於中等或中間頻率的分頻因子Div以設定操作頻率。
在具有作用模式頻率的操作時脈信號CLKout突然施加至處於閒置狀態的功能方塊120時，可因為供應至功能方塊120的電流的浪湧(surge)而發生電壓降。為了抑制此電壓降，介於閒置模式頻率與作用模式頻率之間的喚醒模式頻率施加至功能方塊120歷時給定的、所要的或預定的計數時間(例如，在喚醒時段或模式期間)。因 此，功能方塊120在不具有由自閒置模式頻率至作用模式頻率的突然改變導致的電壓降的情況下正常操作，且功能方塊120的故障可得以抑制及/或防止。
圖8為根據本發明概念的另一實施例的SoC 10的信號的時序圖。
請參看圖8，時脈控制器100的操作類似於或實質上類似於圖7所說明的實施例中的操作。為了簡潔起見，將僅描述圖7及圖8所說明的實施例之間的差別。
在圖8所示的實施例中，模式偵測器35的喚醒模式包含多個階段(例如，至少兩個喚醒模式階段)，而不是如圖7所示僅包含單個喚醒模式狀態。為了便於此描述，圖8繪示喚醒模式具有兩個階段，且喚醒模式頻率包含至少兩個喚醒模式頻率(階段)。
在功能方塊120自閒置狀態轉變至作用狀態之後，歷時給定的、所要的或預定的第一計數時間Wakeup1，時脈控制器100將操作時脈信號CLKout的頻率設定為第一喚醒模式頻率。
在第一計數時間Wakeup1期滿之後，時脈控制器100將操作時脈信號CLKout的頻率設定為第二喚醒模式頻率歷時給定的、所要的或預定的第二計數時間Wakeup2。在此實施例中，第一喚醒模式頻率以及第二喚醒模式頻率為介於閒置模式頻率與作用模式頻率之間的頻率，且第一喚醒模式頻率小於第二喚醒模式頻率。可由模式偵測器設定至少兩個不同喚醒模式頻率歷時各別計數時間。
關於至少一些實施例，已僅描述兩個喚醒模式階段以及頻 率。然而，實施例不僅限於此等。在其他實施例中，可實施兩個以上喚醒模式階段以及頻率。
圖9為根據本發明概念的另一實施例的SoC 10'的方塊圖。SoC 10'類似於SoC 10。因此，為了簡潔起見，將僅詳細解釋圖2及圖9所說明的實施例之間的差別。
參看圖9，時脈控制器100包含一分頻器控制器50以及一分頻器20。分頻器控制器50包含一模式偵測器55以及一查找表(LUT)53。
如同模式偵測器35，亦可按有限狀態機(FSM)的形式來實施模式偵測器55。在至少一實施例中，模式偵測器55監視功能方塊120的狀態。基於功能方塊120的所監視的狀態，模式偵測器55進入多個狀態(例如，閒置模式、至少一喚醒模式以及作用模式)中的一者中。模式偵測器55基於所進入的狀態而輸出選擇信號D。
在此實施例中，模式偵測器55的操作相同於或實質上相同於圖2所說明的模式偵測器35的操作。因此，省略模式偵測器55的進一步論述。
繼續參看圖9，LUT 53儲存多個分頻因子。在操作中，LUT 53回應於來自模式偵測器55的選擇信號D而輸出分頻因子中的一者。更詳細言的，LUT 53可在選擇信號D指示閒置狀態時輸出閒置模式分頻因子，在選擇信號D指示作用狀態時輸出作用模式分頻因子，且在選擇信號D指示喚醒狀態時輸出至少一喚醒模式分頻因子。在此實施例中，閒置模式分頻因子、作用模式分頻因子以及至少一喚醒模 式分頻因子可為非0的不同數。閒置模式分頻因子可大於喚醒模式分頻因子，且喚醒模式分頻因子可大於作用模式分頻因子。
圖10為說明根據本發明概念的實施例的控制時脈信號的方法的流程圖。為清楚起見，將關於圖2所示的實施例來描述圖10所示的方法。然而，圖10所示的實施例不限於此實施方案及/或實施例。
請參看圖10，在操作S10中，模式偵測器35監視功能方塊120的狀態。
在操作S11中，模式偵測器35判定功能方塊120是否處於閒置狀態。若功能方塊120處於閒置狀態，則在操作S12中，模式偵測器35判定功能方塊120是否處於自閒置狀態至作用狀態的轉變的時刻或瞬時。若在操作S12中功能方塊120並不處於自閒置狀態至作用狀態的轉變的時刻(例如，轉變時間)，則在操作S13中，模式偵測器35進入閒置模式，且輸出指示閒置模式的選擇信號Sel。
在操作S14中，時脈控制器100以閒置模式分頻因子來對參考時脈信號CLKin的頻率分頻。在此實施例中，閒置模式分頻因子為對應於閒置模式的分頻因子。
在操作S15中，時脈控制器100將功能方塊120的操作頻率設定為藉由以閒置模式分頻因子來對參考時脈頻率分頻而獲得的閒置模式頻率。接著，在操作S24中，時脈控制器100將具有閒置模式頻率的操作時脈信號CLKout輸出至功能方塊120。所述處理程序接著返回至操作S10，其中，模式偵測器35監視功能方塊120的狀態。
返回至操作S12，若模式偵測器35判定功能方塊120處於自 閒置狀態至作用狀態的轉變的時刻，則在操作S16中，模式偵測器35轉變至喚醒模式，並輸出指示喚醒模式的選擇信號Sel。
在操作S17中，時脈控制器100初始化計數器(例如，上文參看圖3所論述的計數器)。在操作S18中，時脈控制器100以喚醒模式分頻因子來對參考時脈信號CLKin的頻率分頻。在操作S19中，時脈控制器100將操作頻率設定為藉由以喚醒模式分頻因子來對參考時脈頻率分頻而獲得的喚醒模式頻率。
接著，在操作S20中，時脈控制器100檢查經初始化的計數器(操作S17)的計數時間是否已逝去。若計數時間尚未逝去，則在操作S24中，時脈控制器100將具有喚醒模式頻率的操作時脈信號輸出至功能方塊120。
時脈控制器100在操作S24中提供具有喚醒模式頻率的操作時脈信號CLKout，直至在操作S20中給定的、所要的或預定的計數時間逝去為止。
返回至操作S20，若計數時間已逝去或期滿且在計數時間已逝去或期滿時，在操作S21中，模式偵測器35進入作用模式。
接著，在操作S22中，時脈控制器100以作用模式分頻因子來對參考時脈信號的頻率分頻。
在操作S23中，時脈控制器100將操作頻率設定為藉由以作用模式分頻因子來對參考時脈信號的頻率分頻而獲得的作用模式頻率。
接著，在操作S24中，時脈控制器100將具有作用模式頻率 的操作時脈信號輸出至功能方塊120。
返回至操作S11，若功能方塊120並不處於閒置狀態，則處理程序進行至操作S21，且如上文所論述而繼續。
在圖10所示的至少所述實施例中，甚至在功能方塊120根據具有不同操作頻率的操作時脈信號而操作時，模式偵測器35仍連續監視功能方塊120的狀態，以使得操作時脈信號根據功能方塊120的當前狀態及/或功能方塊120的狀態的轉變而提供至功能方塊120。
圖11為說明SoC的另一實施例的方塊圖。
請參看圖11，SoC 10"包含時脈控制器100'。時脈控制器100'包含分頻器控制器30'以及時脈信號多工器1120。分頻器控制器30'包含模式偵測器35。SoC 10"更包含至少一功能方塊120以及多個時脈產生器110a、110b以及110c。模式偵測器35相同於或實質上相同於圖2所示的模式偵測器35。因此，為了簡潔起見，將省略詳細論述。
如同圖2所示的時脈控制器100，時脈控制器100'監視功能方塊120的狀態，且根據功能方塊120的所監視的狀態而設定操作時脈信號CLKout的操作頻率。時脈控制器100'將操作時脈信號CLKout輸出至功能方塊120。
如上所述，時脈控制器100'包含分頻器控制器30'以及時脈信號多工器1120。
分頻器控制器30'監視功能方塊120的狀態，且基於功能方塊120的所監視的狀態而輸出選擇信號Sel。時脈信號多工器1120基於來自模式偵測器35的選擇信號Sel而選擇多個時脈信號CLOCK A、 CLOCK B以及CLOCK C中的一者以作為操作時脈信號CLKout而輸出。
分頻器控制器30'基於自功能方塊120輸出的狀態信號State而監視功能方塊120的狀態。
在一實施例中，在自功能方塊120輸出的狀態信號State為高(例如，邏輯高或「1」)時，分頻器控制器30'判定功能方塊120處於作用狀態。另一方面，在自功能方塊120輸出的狀態信號為低(例如，邏輯低或「0」)時，分頻器控制器30'判定功能方塊120處於閒置狀態。
如上所述，圖11所示的SoC 10"包含多個時脈信號產生器110a至110c。時脈信號產生器110a至110c中的每一者產生多個時脈信號各別為CLOCK A、CLOCK B以及CLOCK C。在至少此實施例中，多個時脈信號CLOCK A、CLOCK B以及CLOCK C中的每一者具有對應於閒置模式頻率、作用模式頻率以及喚醒模式頻率中的一者的頻率。閒置模式頻率、作用模式頻率以及喚醒模式頻率相同於上文所論述的閒置模式頻率、作用模式頻率以及喚醒模式頻率。
圖12為說明圖1所示的SoC 10的再一實施例的方塊圖。圖12所示的類似於圖2所示的，但更包含電壓偵測器31。
參看圖12，分頻器控制器30"包含暫存器方塊32、模式偵測器35'以及選擇器31。暫存器方塊32以及選擇器31相同於或實質上相同於圖2所示的暫存器方塊32以及選擇器31。因此，為了簡潔起見，將省略此等元件的詳細描述。
模式偵測器35'以相同於或實質上相同於圖2的模式偵測器35的方式的方式監視功能方塊120的狀態，且根據功能方塊120的所監視的狀態而輸出選擇信號Sel。選擇器31回應於選擇信號Sel而輸出分頻因子D0至Dn-1中的分頻因子Div。
舉例而言，在模式偵測器35'判定功能方塊120處於閒置狀態時，模式偵測器35'輸出閒置模式選擇信號Sel0。選擇器31回應於來自模式偵測器35'的閒置模式選擇信號Sel0，而輸出自暫存器Reg0接收的閒置模式分頻因子D0。
分頻器20接著將操作時脈信號CLKout的操作頻率設定為藉由以閒置模式分頻因子D0對參考頻率分頻而獲得的閒置模式頻率，且將具有閒置模式頻率的操作時脈信號CLKout輸出至功能方塊120。
根據至少一些實施例，在功能方塊120自作用狀態轉變至閒置狀態時，操作時脈信號CLKout的頻率回應於功能方塊120的狀態的改變而自作用模式頻率改變至閒置模式頻率。因此，可在SoC 10中減少不必要的電力消耗。
在模式偵測器35'判定功能方塊120處於作用狀態時，模式偵測器35'輸出作用模式選擇信號Seln-1。選擇器31回應於作用模式選擇信號Seln-1而輸出自暫存器Regn-1接收的作用模式分頻因子Dn-1。
分頻器20接著將操作時脈信號CLKout的操作頻率設定為藉由以作用模式分頻因子Dn-1對參考頻率分頻而獲得的作用模式頻率，且輸出具有作用模式頻率的操作時脈信號CLKout。
在功能方塊120自閒置狀態轉變至作用狀態時，模式偵測器 35'進入喚醒模式，並輸出至少一喚醒模式選擇信號Selk。選擇器31回應於喚醒模式選擇信號Selk，而輸出自暫存器Regk接收的喚醒模式分頻因子Dk。分頻器20將操作時脈CLKout的操作頻率設定為藉由以喚醒模式分頻因子Dk對參考頻率分頻而獲得的喚醒模式頻率。分頻器20接著輸出具有喚醒模式頻率的操作時脈信號CLKout。
仍參看圖12，分頻器控制器30"更包含電壓位準偵測器1231。電壓位準偵測器1231監視功能方塊120的電壓位準，且在操作時脈CLKout的操作頻率設定為至少一喚醒模式頻率中的一者後，在功能方塊120的電壓位準穩定時，輸出電壓位準穩定信號。回應於指示功能方塊的電壓位準已穩定的電壓位準穩定信號，模式偵測器35'轉變至作用模式(或者，轉變至下一喚醒模式階段)且輸出作用模式選擇信號Sn-1，以將操作頻率設定為作用模式頻率(或者喚醒模式頻率中的另一者)。
圖13為說明圖12所說明的模式偵測器35'的有限狀態機(FSM)實施方案的實施例的圖式。在圖13所示的實施例中，模式偵測器35'根據功能方塊120的當前狀態而輸出選擇信號Sel以選擇分頻因子Div。
如同圖3所示的實施例，圖13所示的FSM包含功能方塊120的多個(例如，n-2個)模式(例如，有限模式)作為其狀態。所述模式藉由某些條件而彼此相關。可按硬體、軟體或其組合來實施FSM。
在一實施例中，若功能方塊120的初始狀態為作用狀態，則模式偵測器35'輸出作用模式選擇信號Seln-1以選擇作用模式分頻因子 Dn-1。回應於作用模式選擇信號Seln-1，選擇器31選擇暫存器Regn-1，且將作用模式分頻因子Dn-1輸出至分頻器20。
在功能方塊120的狀態自作用狀態轉變至閒置狀態時，模式偵測器35'偵測功能方塊120處於閒置狀態且輸出閒置模式選擇信號Sel0以選擇閒置模式分頻因子D0。選擇器31回應於閒置模式選擇信號Sel0而選擇暫存器Reg0，且將閒置模式分頻因子D0輸出至分頻器20。
在功能方塊120自閒置狀態轉變至作用狀態時，模式偵測器35'偵測到此轉變且進入喚醒模式。在處於喚醒模式時，模式偵測器35'輸出至少一喚醒模式選擇信號Selk。選擇器31回應於喚醒模式選擇信號Selk而選擇暫存器Regk，且將喚醒模式分頻因子Dk輸出至分頻器20。在此實施例中，至少一喚醒模式選擇信號Selk為喚醒模式選擇信號Sel1至Seln-2中的一者，其中n為指示分頻因子的數目的整數，且n-2指示喚醒模式中的階段的數目。
繼續參看圖13，喚醒模式可具有一或多個階段Wakeup1至Wakeupn-2。可按給定的、所要的或預定的次序設定喚醒模式階段。可根據使用者的設定或設計處理程序要求而改變所述次序。所述次序可為自閒置模式頻率至作用模式頻率的轉變過程。
在此實施例中，模式偵測器35'進行的喚醒模式階段之間的轉變是由圖12所示的電壓位準偵測器1231觸發。模式偵測器35'將喚醒模式頻率(例如，對應於喚醒模式的給定階段)作為操作頻率來應用，直至功能方塊120的電壓位準穩定為止。亦即，舉例而言，模式偵測 器35'允許對應於每一喚醒模式階段的頻率作為操作頻率來應用，直至SoC 10的狀態改變(例如，穩定)為止。在模式偵測器35'轉變至最終喚醒模式階段之後，在功能方塊120的電壓位準穩定時，模式偵測器35'進入作用模式。模式偵測器35'接著輸出作用模式選擇信號Seln-1。
圖14為說明圖1所示的SoC的另一實施例的方塊圖。圖14所示的類似於圖2所示的，但時脈控制器100包含一操作頻率設定電路60。
請參看圖14，時脈控制器100包含一模式偵測器電路35以及一操作頻率設定電路60。模式偵測器電路35偵測功能方塊120的操作狀態的改變，且基於操作狀態的所偵測的改變而產生選擇信號。操作頻率設定電路60基於來自模式偵測器電路的選擇信號而設定功能方塊的操作頻率。
若選擇信號SEL指示自作用操作狀態至非作用操作狀態的改變，則操作頻率設定電路60降低功能方塊的操作頻率，所降低的操作頻率大於零。若選擇信號SEL指示自非作用操作狀態至作用操作狀態的改變，則操作頻率設定電路60提高功能方塊的操作頻率。
在另一實施例中，若選擇信號SEL指示自非作用操作狀態至作用操作狀態的改變，則操作頻率設定電路60將功能方塊120的操作頻率自第一頻率提高至第二頻率，且在功能方塊120的操作狀態自非作用操作狀態至作用操作狀態的改變之後的第一時段期滿之後，將操作頻率自第二頻率提高至第三頻率。在功能方塊的操作狀態自非作用操作狀態至作用操作狀態的改變之後的第二時段期滿之後，操作頻率 設定電路60將操作頻率自第三頻率提高至第四頻率。
操作頻率設定電路60包括一分頻器電路63、一選擇電路61以及一暫存器方塊62。分頻器電路63、選擇電路61以及暫存器方塊62相同於或實質上相同於圖2所示的相應元件。因此，為了簡潔起見，將省略此等元件的詳細描述。
圖15為說明圖1所示的SoC的再一實施例的方塊圖。圖15所示的類似於圖14所示的，但操作頻率設定電路60包含一查找表71。
參看圖15，查找表71儲存多個分頻因子，且回應於來自模式偵測器電路55的選擇信號D，並輸出多個分頻因子Div中的所選擇者。模式偵測器電路55以及分頻器電路72相同於或實質上相同於圖2所示的相應元件。因此，為了簡潔起見，將省略此等元件的詳細描述。
圖16為根據本發明概念的實施例的包含SoC 200的半導體系統1000的方塊圖。
參看圖16，半導體系統1000可實施為手持型裝置，諸如，蜂巢式電話、智慧型電話、平板型電腦、個人數位助理(personal digital assistant；PDA)、企業數位助理(enterprise digital assistant；EDA)、數位靜態相機、數位視訊攝影機、攜帶型多媒體播放器(portable multimedia player；PMP)、個人導航裝置或攜帶型導航裝置(personal navigation device或portable navigation device；PND)、手持型遊戲控制臺(handheld game console)、電子書(e-book)或其類似者。
半導體系統1000包含SoC 200、一振盪器210、一外部記憶 體220以及一顯示裝置230。SoC 200可為應用處理器且對應於根據如本文所述的實施例的SoC。應用處理器可控制半導體系統1000的總體操作。
SoC 200可包含一時脈控制器100、一時脈產生器110、一中央處理單元(central processing unit；CPU)120、一圖形處理單元(graphics processing unit；GPU)125、一液晶顯示器(liquid crystal display；LCD)控制器130、一唯讀記憶體(read only memory；ROM)140、一隨機存取記憶體(random access memory；RAM)160、一記憶體控制器150以及一匯流排。SoC 200亦可包含其他元件，諸如，電源管理單元、電視(TV)處理器等。功能方塊可意指CPU 120、GPU 125、記憶體控制器150或周邊電路控制單元(未圖示)。
CPU 120可處理或執行儲存於記憶體150或220中的程式及/或資料。舉例而言，CPU 120可回應於自時脈控制器100輸出的操作時脈信號而處理或執行程式及/或資料。
CPU 120可由多核心處理器實施。多核心處理器為具有兩個或兩個以上獨立的實際處理器(稱為核心)的單個計算組件。所述處理器中的每一者可讀取且執行程式指令。多核心處理器可每次驅動多個加速器，也因此多核心處理器的資料處理系統可執行多重加速。
GPU 125可藉由讀取且執行與圖形處理相關的程式指令而降低CPU 120的負載。GPU 125經由記憶體介面(未圖示)而自記憶體220接收資料且經由記憶體介面而將經處理的資料傳輸至記憶體220。GPU 125可回應於自時脈控制器100輸出的操作時脈信號而處理 或執行程式及/或資料。
必要時，儲存於記憶體220中的程式及/或資料可載入至CPU 120或GPU 125。
ROM 140可儲存永久程式及/或資料。ROM 140可實施為可抹除可程式化ROM(EPROM)或電可抹除可程式化ROM(EEPROM)。
RAM 160可暫時儲存程式、資料及/或指令。儲存於記憶體220中的程式及/或資料可根據CPU 120或儲存於ROM 140中的開機碼(booting code)的控制而暫時儲存於RAM 160中。RAM 160可由動態RAM(DRAM)及/或靜態RAM(SRAM)。
記憶體控制器150與外部記憶體220介接。記憶體控制器150控制外部記憶體220的總體操作且控制主機與外部記憶體220之間的資料通信。記憶體控制器150可控制外部記憶體220以根據主機的請求而寫入或讀取資料。主機可為主裝置，諸如，CPU 120或LCD控制器130。
外部記憶體220為用於儲存資料的儲存器，且可儲存作業系統(OS)以及各種種類的程式及資料。外部記憶體220可由DRAM實施，但本發明概念不限於此等實施例。外部記憶體220可由非揮發性記憶體實施，諸如，快閃記憶體、相變RAM(PRAM)、磁阻性RAM(MRAM)、電阻性RAM(ReRAM)、鐵電RAM(FeRAM)等。在其他實施例中，外部記憶體220可嵌入於SoC 200中。
SoC 200的元件可經由匯流排而彼此通信。
顯示裝置230可顯示載入至功能方塊120的多媒體。根據至 少此實施例，顯示裝置230為LCD裝置。然而，本發明概念不限於此實施例。在至少一些其他實施例中，顯示裝置230可為發光二極體(light emitting diode；LED)顯示裝置、有機LED(OLED)顯示器或其他類型的顯示裝置的一。
顯示裝置控制器130控制顯示裝置230的操作。
圖17為根據本發明概念的實施例的包含圖1所說明的SoC 10的半導體系統400的方塊圖。雖然半導體系統400在圖17中繪示為包含SoC 10，但半導體系統400可包含一或多個根據本文所述的實施例中的任一者的SoC。
請參看圖17，半導體系統400包含圖1所說明的SoC 10、天線401、無線電收發器403、輸入裝置405以及顯示器407。
無線電收發器403經由天線401而傳輸及接收無線電信號。無線電收發器403可將經由天線401而接收的無線電信號轉換為可由SoC 10處理的信號。因此，SoC 10可處理自無線電收發器403輸出的信號且將經處理的信號傳輸至顯示器407。此外，無線電收發器403亦可將自SoC 10輸出的信號轉換為無線電信號，並經由天線401而將無線電信號輸出至外部裝置。
輸入裝置405使用於控制SoC 10的操作的控制信號或待由SoC 10處理的資料能夠輸入至半導體系統400。輸入裝置405可由諸如觸摸板或電腦滑鼠的指標裝置、小鍵盤或鍵盤實施。
圖18為根據本發明概念的另一實施例的包含圖1所說明的SoC 10的電腦系統500的方塊圖。電腦系統500可實施為個人電腦、 平板型PC、上網本(netbook)、電子閱讀器(e-reader)、PDA、攜帶型多媒體播放器(PMP)、MP3播放器、MP4播放器等。雖然電腦系統500在圖18中繪示為包含SoC 10，但電腦系統500可包含一或多個根據本文所述的實施例中的任一者的SoC。
電腦系統500包含SoC 10、記憶體裝置501、用於控制記憶體裝置501的資料處理操作的記憶體控制器502、顯示器503以及輸入裝置504。
SoC 10可根據經由輸入裝置504輸入的資料，並透過顯示器503而顯示儲存於記憶體裝置501中的資料。輸入裝置504可由諸如觸摸板或電腦滑鼠的指標裝置、小鍵盤或鍵盤實施。
SoC 10亦可控制電腦系統500的總體操作以及記憶體控制器502的操作。可控制記憶體裝置501的操作的記憶體控制器502可實施為SoC 10的一部分或實施為獨立晶片。
圖19為根據本發明概念的另一實施例的包含圖1所說明的SoC 10的電腦系統600的方塊圖。電腦系統600可實施為數位相機的影像處理器、配備有數位相機的蜂巢式電話、配備有數位相機的智慧型電話、配備有數位相機的平板型PC或其類似者。雖然電腦系統600在圖19中繪示為包含SoC 10，但電腦系統600可包含一或多個根據本文所述的實施例中的任一者的SoC。
電腦系統600包含SoC 10、記憶體裝置601以及記憶體控制器602，記憶體控制器602用於控制記憶體裝置601的資料處理操作，諸如，程式化操作、抹除操作以及讀取操作。電腦系統600更包含影 像感測器603以及顯示器604。
電腦系統600中所包含的影像感測器603將光學影像轉換為數位信號，並將數位信號輸出至SoC 10或記憶體控制器602。數位信號可由SoC 10控制以經由顯示器604而顯示或經由記憶體控制器602而儲存於記憶體裝置601中。
儲存於記憶體裝置601中的資料可根據SoC 10或記憶體控制器602的控制而經由顯示器604顯示。可控制記憶體裝置601的操作的記憶體控制器602可實施為SoC 10的一部分或實施為獨立晶片。
圖20為根據本發明概念的再一實施例的包含圖1所說明的SoC 10的記憶體系統700的方塊圖。記憶體系統700可實施為資料儲存系統，諸如，固態磁碟(SSD)。雖然圖20所示的記憶體系統700包含SoC 10，但記憶體系統700可包含一或多個根據本文所述的實施例中的任一者的SoC。
記憶體系統700包含多個記憶體裝置701、用於控制記憶體裝置701的資料處理操作的記憶體控制器702、揮發性記憶體裝置703(諸如，動態隨機存取記憶體(DRAM))以及SoC 10，SoC 10控制在記憶體控制器702與主機704之間傳送的資料以儲存於揮發性記憶體裝置703中。
如上所述，本發明概念的實施例亦可實現為儲存於電腦可讀媒體上的電腦可讀碼。電腦可讀記錄媒體可為任何資料儲存裝置，其能夠儲存作為可在之後由電腦系統讀取的程式的資料。電腦可讀記錄媒體的包含唯讀記憶體(ROM)、隨機存取記憶體(RAM)、CD-ROM、 磁帶、軟碟以及光學資料儲存裝置。電腦可讀媒體亦可分散在網絡耦接的電腦系統上，以使得電腦可讀碼並以分散式方式儲存且執行。此外，用以實現本發明概念的功能程式、碼以及碼段可容易由程式設計師解譯。
圖21為繪示在未考慮或考量功能方塊120的狀態的情況下將操作時脈信號施加至功能方塊120時的電流以及電壓的圖表。圖22為繪示在考慮(考量)功能方塊120的狀態的情況下，將操作時脈信號施加至功能方塊120時的電流以及電壓的圖表。
請參看圖21，在未考慮功能方塊120的狀態的情況下將操作時脈信號施加至功能方塊120時，發生電壓降A。然而，如圖22所示，在功能方塊120自閒置狀態轉變至作用狀態的情況下將具有第三頻率的操作時脈信號施加至功能方塊120時，電壓V逐漸施加至功能方塊120，也因此與電壓降A相比，電壓降B降低。
在未考慮功能方塊120的狀態的情況下，將操作時脈信號施加至功能方塊120時，具有遠大於閒置狀態頻率的作用狀態頻率的操作時脈信號突然施加至功能方塊120，且電流I的斜率提高(例如，迅速提高)，如圖21所示。然而，在功能方塊120自閒置狀態轉變至作用狀態之後，將具有喚醒狀態頻率的操作時脈信號施加至功能方塊120時，電流I逐漸供應至功能方塊120，也因此電流I的斜率相對適度地或緩慢地提高，如圖22所示。因此，功能方塊120在不具有由相對大的電壓降A導致的故障及/或電流I的斜率的相對迅速的提高的情況下正常操作。
在控制SoC的時脈信號的方法、使用所述方法的SoC以及包含所述SoC的半導體系統的至少一些實施例中，施加至多個功能方塊中的每一者的操作時脈信號根據每一功能方塊的狀態而獨立地受到控制，以使得不必要的電力消耗減少。此外，抑制及/或防止了可能在功能方塊自閒置狀態轉變至作用狀態時發生的故障。
儘管已參考本發明概念的實施例特定地繪示且描述了本發明概念，但一般熟習此項技術者將理解，在不脫離如由隨附申請專利範圍界定的本發明概念的精神以及範疇的情況下，可對本發明概念進行形式以及細節上的各種改變。
10‧‧‧系統晶片(SoC)
20‧‧‧分頻器
30‧‧‧分頻器控制器
100‧‧‧時脈控制器
110‧‧‧時脈產生器
120‧‧‧功能方塊
CLKin‧‧‧參考時脈信號
CLKout‧‧‧操作時脈信號
Div‧‧‧分頻因子
State‧‧‧狀態信號

Claims (24)

  1. 一種操作系統晶片的方法，所述系統晶片包括至少一功能方塊，所述方法包括：基於所述至少一功能方塊的一操作狀態，自一作用狀態至一閒置狀態的改變，而降低所述至少一功能方塊的一操作頻率，所述降低的操作頻率大於零；反應於自所述閒置狀態至所述作用狀態的所述至少一功能方塊的所述操作狀態的變化以提高所述至少一功能方塊的所述操作頻率，將所述至少一功能方塊的所述操作頻率從一閒置模式操作頻率提高至一喚醒模式操作頻率，而後在所述至少一功能方塊的所述操作狀態從所述閒置狀態改變至所述作用狀態之後，反應於一第一時間期間期滿以將所述至少一功能方塊的所述操作頻率從所述喚醒模式操作頻率提高至一作用模式操作頻率。
  2. 如申請專利範圍第1項所述操作系統晶片方法，其中所述降低的操作頻率包括：根據所述至少一功能方塊的所述閒置狀態的一分頻因子，以分頻所述系統晶片的一參考時脈的頻率，其中所述至少一功能方塊的所述操作頻率降低至所述分頻頻率。
  3. 如申請專利範圍第1項所述操作系統晶片方法，更包括：將所述至少一功能方塊的所述操作頻率設定為一作用模式操作頻率，所述作用模式操作頻率為所述至少一功能方塊的所述作 用狀態的一第一時脈頻率，其中所述至少一功能方塊的所述操作頻率，自所述作用模式操作頻率降低至一閒置模式操作頻率，所述閒置模式操作頻率為所述至少一功能方塊的所述閒置狀態的一第二時脈頻率。
  4. 如申請專利範圍第1項所述操作系統晶片方法，更包括：回應於所述至少一功能方塊的所述操作狀態，自所述閒置狀態至所述作用狀態的改變，而提高所述至少一功能方塊的所述操作頻率。
  5. 一種操作系統晶片的方法，所述系統晶片包括一功能方塊，所述方法包括：偵測所述功能方塊的一操作狀態，自一作用狀態至一閒置狀態的一第一改變；回應於所述偵測的第一改變，而降低所述功能方塊的所述操作頻率，所述降低的操作頻率大於零；偵測所述功能方塊的所述操作狀態，自所述閒置狀態至所述作用狀態的一第二改變；回應於自所述閒置狀態至所述作用狀態的所述偵測的第二改變，而將所述功能方塊的所述操作頻率從一閒置模式操作頻率提高至一喚醒模式操作頻率；以及回應於所述偵測的第二改變之後第一時間期間期滿，而將所述功能方塊的操作頻率從所述喚醒模式操作頻率提高至一作用模式操作頻率。
  6. 一種系統晶片，包括：一時脈控制器，用以基於至少一功能方塊的一操作狀態，自一作用狀態至一閒置狀態的改變，而降低所述至少一功能方塊的一操作頻率，所述降低的操作頻率大於零，回應於所述至少一功能方塊的所述操作狀態從所述閒置狀態至所述作用狀態的改變，而將所述至少一功能方塊的所述操作頻率從一閒置模式操作頻率提高至一喚醒模式操作頻率，以及回應於所述至少一功能方塊的所述操作狀態從所述閒置狀態改變至所述作用狀態之後第一時間期間期滿，而將所述至少一功能方塊的所述操作頻率從所述喚醒模式操作頻率提高至一作用模式操作頻率。
  7. 如申請專利範圍第6項所述的系統晶片，其中所述時脈控制器包括：一分頻器電路，其經組態以根據與所述至少一功能方塊的所述閒置狀態相關聯的分頻因子，來對所述系統晶片的參考時脈的頻率分頻，以設定所述至少一功能方塊的所述操作頻率。
  8. 如申請專利範圍第7項所述的系統晶片，其中所述時脈控制器經進一步組態以回應於所述至少一功能方塊的所述操作狀態自所述閒置狀態至所述作用狀態的改變，而提高所述至少一功能方塊的所述操作頻率。
  9. 如申請專利範圍第8項所述的系統晶片，其中所述操作頻率提高至一喚醒模式操作頻率，所述喚醒模式操作頻率為與所述 作用狀態相關聯的操作頻率，且其中所述時脈控制器經進一步組態以回應於在所述至少一功能方塊的所述操作狀態自所述閒置狀態改變至所述作用狀態之後的一第一時段期滿，而將所述至少一功能方塊的所述操作頻率自所述喚醒模式操作頻率提高至一作用模式操作頻率。
  10. 如申請專利範圍第6項所述的系統晶片，其中所述時脈控制器包括：一模式偵測器，其經組態以偵測所述至少一功能方塊的所述操作狀態；以及一選擇電路，其經組態以基於所述至少一功能方塊的所述所偵測的操作狀態而選擇多個分頻因子中的一者，其中所述時脈控制器經進一步組態以基於所述所選擇的分頻因子而設定所述功能方塊的所述操作頻率。
  11. 如申請專利範圍第10項所述的系統晶片，其中所述模式偵測器經進一步組態以基於所述至少一功能方塊的所述所偵測的操作狀態而產生一選擇信號，且其中所述選擇電路經進一步組態以基於所述選擇信號而選擇所述多個分頻因子的其中之一。
  12. 如申請專利範圍第10項所述的系統晶片，更包括：一暫存器電路，其經組態以儲存所述多個分頻因子，其中所述選擇電路經組態以自所述暫存器電路選擇所述多個分頻因子的其中之一。
  13. 如申請專利範圍第12項所述的系統晶片，其中所述時脈 控制器包括：一分頻器電路，其經組態以基於所述所選擇的分頻因子而對參考時脈的頻率分頻，以設定所述功能方塊的所述操作頻率。
  14. 如申請專利範圍第12項所述的系統晶片，其中所述模式偵測器經進一步組態以基於所述功能方塊的所述所偵測的操作狀態而產生一選擇信號，且其中所述選擇電路經進一步組態以基於所述選擇信號而自所述暫存器電路選擇所述多個分頻因子的其中之一。
  15. 如申請專利範圍第6項所述的系統晶片，更包括：一模式偵測器，其經組態以偵測所述至少一功能方塊的所述操作狀態；以及一查找表，其經組態以儲存多個分頻因子，所述查找表經進一步組態以基於所述所偵測的操作狀態而輸出所述多個分頻因子的其中之一，其中所述時脈控制器經進一步組態以基於所述所輸出的分頻因子而設定所述至少一功能方塊的所述操作頻率。
  16. 一種系統晶片，包括：一模式偵測器電路，其經組態以偵測一功能方塊的一操作狀態的改變，所述模式偵測器電路經進一步組態以基於所述操作狀態的所述所偵測的改變而產生一選擇信號；以及一操作頻率設定電路，其經組態以基於來自所述模式偵測器電路的所述選擇信號來設定所述功能方塊的操作頻率，其中 所述操作頻率設定電路經組態以在所述選擇信號指示自一作用操作狀態至一閒置操作狀態的改變的情況下，降低所述功能方塊的所述操作頻率，所述所降低的操作頻率大於零；所述操作頻率設定電路經組態以在所述選擇信號指示自所述閒置操作狀態至所述作用操作狀態的改變的情況下將所述功能方塊的所述操作頻率從一閒置模式操作頻率提高至一第一喚醒模式操作頻率，以及所述操作頻率設定電路經組態以回應於將所述功能方塊的操作狀態從所述閒置狀態改變至所述作用狀態之後第一時間期間期滿，而將所述功能方塊的所述操作頻率從所述喚醒模式操作頻率提高至一作用模式操作頻率。
  17. 如申請專利範圍第16項所述的系統晶片，其中若所述選擇信號指示自所述閒置操作狀態至所述作用操作狀態的所述改變，則所述操作頻率設定電路經組態以將所述功能方塊的所述操作頻率自一第一頻率提高至一第二頻率，且在所述功能方塊的所述操作狀態自所述閒置操作狀態至所述作用操作狀態的所述改變之後的第一時段期滿之後，將所述操作頻率自所述第二頻率提高至一第三頻率。
  18. 如申請專利範圍第17項所述的系統晶片，其中所述操作頻率設定電路經進一步組態以在所述功能方塊的所述操作狀態自所述閒置操作狀態至所述作用操作狀態的所述改變之後的一第二時段期滿之後，將所述操作頻率自所述第三頻率提高至一第四頻 率。
  19. 如申請專利範圍第16項所述的系統晶片，其中所述操作頻率設定電路包括：一分頻器電路，其經組態以根據與所述功能方塊的所述操作狀態相關聯的分頻因子來對所述系統晶片的參考時脈的頻率分頻，以設定所述功能方塊的所述操作頻率。
  20. 如申請專利範圍第16項所述的系統晶片，其中所述操作頻率設定電路包括：一選擇電路，其經組態以基於所述選擇信號而選擇多個分頻因子的其中之一；且其中所述操作頻率設定電路經組態以基於所述所選擇的分頻因子而設定所述功能方塊的所述操作頻率。
  21. 如申請專利範圍第20項所述的系統晶片，其中所述操作頻率設定電路更包括：一分頻器電路，其經組態以基於所述所選擇的分頻因子而對一參考時脈的頻率分頻，以設定所述功能方塊的所述操作頻率。
  22. 如申請專利範圍第20項所述的系統晶片，其中所述操作頻率設定電路更包括：一暫存器電路，其經組態以儲存所述多個分頻因子，其中所述選擇電路經組態以自所述暫存器電路選擇所述多個分頻因子的其中之一。
  23. 如申請專利範圍第16項所述的系統晶片，更包括： 一查找表，其經組態以儲存多個分頻因子，所述查找表經進一步組態以回應於所述選擇信號而輸出所述多個分頻因子中的所選擇者，其中所述操作頻率設定電路經組態以基於所述所選擇的分頻因子而設定所述功能方塊的所述操作頻率。
  24. 如申請專利範圍第23項所述的系統晶片，其中所述操作頻率設定電路更包括：一分頻器電路，其經組態以基於所述所選擇的分頻因子而對一參考時脈的頻率分頻，以設定所述功能方塊的所述操作頻率。
TW101146938A 2011-12-12 2012-12-12 系統晶片以及其操作方法 TWI564705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110133195A KR101851614B1 (ko) 2011-12-12 2011-12-12 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
US13/687,637 US8928385B2 (en) 2011-12-12 2012-11-28 Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same

Publications (2)

Publication Number Publication Date
TW201331748A TW201331748A (zh) 2013-08-01
TWI564705B true TWI564705B (zh) 2017-01-01

Family

ID=48571413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146938A TWI564705B (zh) 2011-12-12 2012-12-12 系統晶片以及其操作方法

Country Status (5)

Country Link
US (2) US8928385B2 (zh)
JP (1) JP5997029B2 (zh)
KR (1) KR101851614B1 (zh)
CN (1) CN103163940B (zh)
TW (1) TWI564705B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5613605B2 (ja) * 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
JP2013003911A (ja) * 2011-06-17 2013-01-07 Sony Corp 電子機器、電子機器の制御方法およびプログラム
US9823990B2 (en) 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
EP3053003A4 (en) 2013-09-30 2017-05-24 Intel Corporation Early wake-warn for clock gating control
US20150194951A1 (en) * 2014-01-06 2015-07-09 Nvidia Corporation Toggling a clocked component using a slow clock to address bias temperature instability aging
US9678556B2 (en) * 2014-02-10 2017-06-13 Qualcomm Incorporated Dynamic clock and voltage scaling with low-latency switching
CA3238603A1 (en) * 2014-03-18 2015-09-18 Smartrek Technologies Inc. Mesh network system and techniques
DE102015112253A1 (de) 2014-08-26 2016-03-03 Samsung Electronics Co., Ltd. Integrierte Leistungsverwaltungsschaltung, Leistungsverwaltungsverfahren, mobile Vorrichtung und Takteinstellverfahren
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
CN104216502B (zh) * 2014-08-28 2017-02-15 华南理工大学 一种具有前瞻属性的SoC动态电压频率调节方法
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
FR3030177B1 (fr) * 2014-12-16 2016-12-30 Stmicroelectronics Rousset Dispositif electronique comprenant un module de reveil d'un appareil electronique distinct d'un coeur de traitement
US9413361B1 (en) 2015-01-28 2016-08-09 Apple Inc. Closed loop clock signal generator with multiple reference clocks
US10120408B2 (en) * 2015-09-30 2018-11-06 Texas Instruments Incorporated Event controlled clock switching
CN105892614A (zh) * 2015-12-18 2016-08-24 乐视移动智能信息技术（北京）有限公司 一种智能终端的功耗管控方法及系统
US10139884B2 (en) * 2015-12-23 2018-11-27 Toshiba Memory Corporation Power loss protection for solid state drives
US10296076B2 (en) 2016-05-16 2019-05-21 Qualcomm Incorporated Supply voltage droop management circuits for reducing or avoiding supply voltage droops
US10061368B2 (en) * 2016-05-26 2018-08-28 International Business Machines Corporation Enhancing performance of one or more slower partitions of an integrated circuit to improve performance of the integrated circuit
US9628089B1 (en) * 2016-06-24 2017-04-18 Qualcomm Incorporated Supply voltage tracking clock generator in adaptive clock distribution systems
LU93286B1 (en) * 2016-11-03 2018-05-14 Iee Sa Signal Generator Circuit
CN108268117B (zh) * 2017-01-03 2023-05-26 三星电子株式会社 半导体装置以及半导体系统
CN107179820B (zh) * 2017-05-03 2020-08-07 珠海全志科技股份有限公司 处理装置运行的保护方法及设备
CN109426329A (zh) * 2017-08-30 2019-03-05 比亚迪股份有限公司 片上系统及其时钟频率动态控制方法和装置
CN109698696B (zh) * 2017-10-24 2021-06-18 比亚迪半导体股份有限公司 时钟分频方法、装置、系统、片上系统及存储介质
US10761581B2 (en) * 2017-12-08 2020-09-01 Smartech Worldwide Limited Method and module for programmable power management, and system on chip
US11144086B1 (en) * 2018-01-22 2021-10-12 Marvell Israel (M.I.S.L) Ltd. Systems and methods for dynamic configuration of a device clock
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
CN110888520B (zh) 2018-08-21 2021-07-09 慧荣科技股份有限公司 操作频率调整方法及装置
TWI770516B (zh) * 2018-08-21 2022-07-11 慧榮科技股份有限公司 操作頻率調整方法及電腦程式產品及裝置
TWI697839B (zh) * 2018-08-21 2020-07-01 慧榮科技股份有限公司 操作頻率調整方法及電腦程式產品及裝置
KR102800350B1 (ko) 2019-10-16 2025-04-28 삼성전자주식회사 클럭 사이클에 기반하여 전력을 모니터링하는 동적 전력 모니터, 프로세서, 및 시스템 온 칩
US11251801B2 (en) * 2019-11-11 2022-02-15 Realtek Semiconductor Corporation Frequency adjusting apparatus and frequency adjusting method
JP6876113B2 (ja) * 2019-11-13 2021-05-26 レノボ・シンガポール・プライベート・リミテッド 情報処理装置および制御方法
CN111541451B (zh) 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法和时钟电路
US11249530B1 (en) 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller
TWI766514B (zh) * 2020-12-30 2022-06-01 新唐科技股份有限公司 電子裝置及其供電方法
KR20220117999A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US20230031295A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. Reduced power clock generator for low power devices
US11971741B2 (en) * 2021-08-06 2024-04-30 Qualcomm Incorporated Aging mitigation
CN116743612A (zh) * 2022-03-02 2023-09-12 华为技术有限公司 管理网络芯片的方法、装置、通信设备和存储介质
US20220268837A1 (en) * 2022-05-10 2022-08-25 Intel Corporation Techniques For Reduction Of Degradation In Channels Caused By Bias Temperature Instability
DE102022116987B3 (de) * 2022-07-07 2023-11-02 Preh Gmbh Schaltungsanordnung und Verfahren zur Betriebszustandssteuerung eines Schaltkreises
US12375070B2 (en) * 2023-03-16 2025-07-29 Texas Instruments Incorporated Dynamic control of a multi-trim oscillator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527846A (en) * 2003-10-15 2005-08-16 Qualcomm Inc High speed media access control with legacy system interoperability
TW200711401A (en) * 2005-06-10 2007-03-16 Quellan Inc Method and system for automatic control in an interference cancellation device
US7602226B1 (en) * 2003-11-20 2009-10-13 Integrated Device Technology, Inc. Method and apparatus for clock generation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131616A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp プログラマブルクロツク分周器
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor
IL110181A (en) * 1994-06-30 1998-02-08 Softchip Israel Ltd Install microprocessor and peripherals
JP4181317B2 (ja) * 2000-10-26 2008-11-12 松下電器産業株式会社 集積回路の電力管理システム
JP2002182776A (ja) * 2000-12-18 2002-06-26 Kenwood Corp 動作周波数制御システム及び動作周波数制御方法
JP2003256065A (ja) * 2002-02-26 2003-09-10 Nec Corp クロック制御方法、クロック制御回路及びデータ処理装置
US6922111B2 (en) * 2002-12-20 2005-07-26 Intel Corporation Adaptive frequency clock signal
JP2004206480A (ja) 2002-12-25 2004-07-22 Seiko Epson Corp 半導体集積回路
US7171577B2 (en) * 2003-10-06 2007-01-30 Texas Instruments Incorporated Methods and apparatus for a system clock divider
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP4490298B2 (ja) * 2004-03-02 2010-06-23 三菱電機株式会社 プロセッサ電力制御装置及びプロセッサ電力制御方法
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置
KR100661174B1 (ko) * 2005-09-23 2006-12-26 삼성전자주식회사 절전을 위한 클럭의 자동 온/오프가 가능한 모듈장치 및 그클럭 자동 온/오프방법
JP4402641B2 (ja) * 2005-11-25 2010-01-20 キヤノン株式会社 クロック供給装置及びその制御方法
JP2008123402A (ja) 2006-11-15 2008-05-29 Yaskawa Electric Corp 可変クロック発生回路および可変クロック発生回路を備えたサーボドライブ装置
KR20100114987A (ko) * 2009-04-17 2010-10-27 삼성전자주식회사 클락 주파수를 조절할 수 있는 방법과 장치
CN102270030B (zh) * 2010-05-07 2015-09-09 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527846A (en) * 2003-10-15 2005-08-16 Qualcomm Inc High speed media access control with legacy system interoperability
US7602226B1 (en) * 2003-11-20 2009-10-13 Integrated Device Technology, Inc. Method and apparatus for clock generation
TW200711401A (en) * 2005-06-10 2007-03-16 Quellan Inc Method and system for automatic control in an interference cancellation device

Also Published As

Publication number Publication date
US9054680B2 (en) 2015-06-09
JP5997029B2 (ja) 2016-09-21
JP2013122759A (ja) 2013-06-20
KR101851614B1 (ko) 2018-06-12
US8928385B2 (en) 2015-01-06
CN103163940A (zh) 2013-06-19
KR20130066398A (ko) 2013-06-20
TW201331748A (zh) 2013-08-01
US20130147526A1 (en) 2013-06-13
CN103163940B (zh) 2017-10-03
US20150084675A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
TWI564705B (zh) 系統晶片以及其操作方法
US11635800B2 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
US8271812B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
CN103576833B (zh) 存储器控制器的训练、功率门控和动态频率改变
US9391615B2 (en) Clock monitor and system on chip including the same
US20140173311A1 (en) Methods and Systems for Operating Multi-Core Processors
US9411404B2 (en) Coprocessor dynamic power gating for on-die leakage reduction
US9880608B2 (en) Application processor for adjusting clock signal using hardware power management unit and devices including the same
HK1163274A (zh) 系統中針對處理器休眠和喚醒事件的硬件自動性能狀態轉換
HK1163274B (zh) 系統中針對處理器休眠和喚醒事件的硬件自動性能狀態轉換