TWI564645B - 畫素陣列及畫素單元的修補方法 - Google Patents

Description

畫素陣列及畫素單元的修補方法

本發明是有關於一種畫素陣列及畫素單元的修補方法，且特別是有關於一種利於進行暗點化的畫素陣列及畫素單元的修補方法。

近年來，雖然平面顯示器技術已趨成熟，但顯示面板的組成元件，如主動元件陣列基板，在製造過程之中難免會產生一些點瑕疵（dot defect）。一般來說，若能通過修補方式將上述的點瑕疵修補成暗點，就可以不需要報廢丟棄這些有瑕疵的顯示面板。

現行的畫素單元的修補方式通常是採用雷射熔接（laser welding)及雷射切割（laser cutting)的搭配來進行，以將畫素電極連接至共用電位，進而達到暗點化效果。然而，由於顯示面板的結構趨於複雜，因此畫素電極在修補後仍有可能未確實地連接至共用電位，而使得暗點化失敗。

本發明提供一種畫素陣列，其結構有利於對瑕疵畫素進行暗點化。

本發明提供另一種畫素陣列，其具有經暗點化的瑕疵畫素。

本發明另提供一種畫素單元的修補方法，其可達到將瑕疵畫素確實暗點化之目的。

本發明的畫素陣列包括多個畫素單元，其中每一個畫素單元包括第一子畫素以及第二子畫素。第一子畫素包括第一主動元件以及與第一主動元件的汲極電性連接的第一畫素電極。第二子畫素包括第二主動元件以及與第二主動元件的汲極電性連接的第二畫素電極，其中第一畫素電極與第二主動元件的汲極具有交疊處且形成第一電容。

本發明的畫素陣列包括多個畫素單元，其中每一個畫素單元包括第一子畫素、第二子畫素、第一電極以及第二電極。第一子畫素包括第一主動元件以及與第一主動元件的汲極電性連接的第一畫素電極。第二子畫素包括第二主動元件以及與第二主動元件的汲極電性連接的第二畫素電極，其中第一畫素電極與第二主動元件的汲極的交疊處具有第一熔接點。第一畫素電極與第二畫素電極經由第一熔接點與共同電位電性連接。

本發明的畫素單元的修補方法包括以下步驟。提供畫素單元，其包括第一子畫素、第二子畫素、第一電極以及第二電極。第一子畫素包括第一主動元件以及與第一主動元件的汲極電性連接的第一畫素電極。第二子畫素包括第二主動元件以及與第二主動元件的汲極電性連接的第二畫素電極，其中第一畫素電極與第二主動元件的汲極具有第一交疊處。進行雷射切割製程，切割提供訊號至第一主動元件與第二主動元件的訊號線。進行雷射熔接製程，以於第一交疊處形成第一熔接點，其中第一畫素電極與第二畫素電極經由第一熔接點與共同電位電性連接。

基於上述，在本發明之畫素陣列的第一與第二子畫素中，第一畫素電極與第二主動元件的汲極具有交疊處且形成電容。當畫素單元中的第一或第二子畫素發生瑕疵時，第二子畫素可以經由第一子畫素與熔接點而電性連接至共同電位，即可達到將畫素單元暗點化的目的。因此，本發明之畫素陣列的設計有利於對畫素單元進行修補，使得採用此畫素陣列的顯示面板具有良好的顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明一實施例之畫素陣列的示意圖，圖1B為圖1A畫素單元的局部放大示意圖，圖1C為圖1B之畫素單元的等效電路示意圖。為了說明方便，在圖1A中是以繪示畫素陣列包括2x2個畫素單元為例，但本發明不以此為限。

請同時參照圖1A至圖1C，畫素陣列10包括多個畫素單元100。每一個畫素單元100包括第一子畫素P1、第二子畫素P2、掃描線GL以及資料線DL。第一子畫素P1包括第一主動元件T1以及第一畫素電極PE1。第一主動元件T1例如是包括閘極G1、通道層CH1、源極S1以及汲極D1。閘極G1與掃描線GL電性連接，源極S1與資料線DL電性連接。通道層CH1例如是配置於閘極G1上方且位於源極S1與汲極D1之間。第一畫素電極PE1與汲極D1電性連接。第二子畫素P2包括第二主動元件T2以及第二畫素電極PE2。第二主動元件T2例如是包括閘極G2、通道層CH2、源極S2以及汲極D2。閘極G2與掃描線GL電性連接，源極S2與資料線DL電性連接。通道層CH2例如是配置於閘極G2上方且位於源極S2與汲極D2之間。第二畫素電極PE2與汲極D2電性連接。

第一畫素電極PE1與第二主動元件T2的汲極D2具有第一交疊處且形成第一電容C1。在本實施例中，汲極D2包括用以電性連接至資料線DL的部分以及經由通孔與第二畫素電極PE2電性連接的部分。此外，汲極D2更包括位於第一畫素電極PE1下方以形成第一交疊處的部分。在本實施例中，與第二主動元件T2的汲極D2交疊的第一畫素電極PE1例如是位於電性連接至汲極D1的通孔附近。也就是說，第一畫素電極PE1例如是由汲極D1上方進一步延伸至第二主動元件T2的汲極D2上方。

在本實施例中，畫素單元100例如是更包括第一電極E1、第二電極E2以及第三電極E3。在本實施例中，第一電極E1、第二電極E2以及第三電極E3例如是構成分享電容器。第一電極E1例如是與第一畫素電極PE1電性連接。第二電極E2例如是與第一電極E1具有第二交疊處且形成第二電容C2。第三電極E3例如是電性連接至共同電位V _CS且與第二電極E2具有第三交疊處且形成第三電容C3。在本實施例中，第三電極E3例如是經由通孔與共同線CL電性連接，但本發明不限於此，在其他實施例中，第三電極E3也可以實質上屬於共同線CL的一部分。在本實施例中，第一電極E1與第一畫素電極PE1例如是一體成形。在本實施例中，例如是更包括電容電極110，用以與共同線CL形成電容。在圖1C中，C _LC1、C _LC2表示液晶電容，C _ST1、C _ST2表示儲存電容，V _COM表示彩色濾光基板側的共同電極(未繪示)的共同電位，V _CS表示畫素陣列側的共同線CL的共同電位，此為本領域所周知，於此不贅述。在本實施例中，第一畫素電極PE1與第二畫素電極PE2分別與彩色濾光基板側的共同電極(電位為V _COM)之間形成液晶電容C _LC1和C _LC2，但不以此為限。

在本實施例中，畫素單元100例如是更包括與掃描線GL平行設置的訊號線SL以及分享開關元件Tsh，其中分享開關元件Tsh例如是包括閘極Gsh、通道層CHsh、源極Ssh以及汲極Dsh。分享開關元件Tsh的閘極Gsh例如是與訊號線SL電性連接。通道層CHsh例如是配置於閘極Gsh上方且位於源極Ssh與汲極Dsh之間。在本實施例中，分享開關元件Tsh的源極Ssh例如是與第二主動元件T2的汲極D2電性連接。分享開關元件Tsh的汲極Dsh例如是與第二電極E2電性連接。在本實施例中，分享開關元件Tsh的源極Ssh與第二主動元件T2的汲極D2例如是一體成形。分享開關元件Tsh的汲極Dsh與第二電極E2例如是一體成形。

如圖1C所示，在本實施例中，第一畫素電極PE1與第二主動元件T2的汲極D2形成第一電容C1，第二電極E2與第一電極E1(與第一畫素電極PE1電性連接)形成第二電容C2，電性連接至共同電位V _CS的第三電極E3與第二電極E2形成第三電容C3。因此，當第二子畫素P2發生瑕疵時，可藉由電性連接第一畫素電極PE1、第一電極E1、第二電極E2以及第三電極E3，使得第二主動元件T2的汲極D2電性連接至共同電位V _CS，以達到確實使第二子畫素P2暗點化的目的。

應用前述的畫素陣列，針對畫素單元進行修補舉例說明如下。圖2A為對圖1B之畫素單元進行修補後的示意圖，以及圖2B為圖2A之經修補的畫素單元的等效電路示意圖。

請同時參照圖2A與圖2B，當畫素單元100中的第一子畫素P1或第二子畫素P2發生瑕疵時，藉由使第二子畫素P2、第一子畫素P1及第一至第三電極E1、E2、E3彼此電性連接，可形成一連接至共同電位V _CS的路徑Pw（如粗線箭頭所示），以使得第一子畫素P1與第二子畫素P2被暗點化，詳細說明如下。首先，進行雷射切割製程，切割提供訊號至第一主動元件T1與第二主動元T2的資料線DL。也就是說，資料線DL具有一切割處CS，使得第一主動元件T1與第二主動元件T2與掃描線GL電性連接但與資料線DL經由切割處CS電性分離。接著，對第二子畫素P2的汲極D2與第一畫素電極PE1的第一交疊處進行熔接可形成第一熔接點W1，以使第二子畫素P2的汲極D2與第一子畫素P1的第一畫素電極PE1電性連接。然後，對第一電極E1與第二電極E2的第二交疊處進行熔接可形成第二熔接點W2，以經由第一電極E1使第一畫素電極PE1與第二電極E2電性連接。而後，對第二電極E2與第三電極E3的第三交疊處進行熔接可形成第三熔接點W3，以經由第二電極E2使第一電極E1電性連接至共同電位V _CS。如此一來，第二子畫素P2經由路徑Pw電性連接至共同電位V _CS，以被暗點化。

在本實施例中，第二子畫素P2也有可能經由汲極D2、分享開關元件Tsh的源極Ssh、第二電極E2、第三熔接點W3以及第三電極E3的路徑而電性連接至共同電位V _CS，進而被暗點化。然而，由於此路徑需經過分享開關元件Tsh，而分享開關元件Tsh的閘極Gsh關閉會使第二子畫素P2的電容浮接，電位易受耦合影響，進而容易導致暗點化失敗。因此，本實施例藉由第一子畫素P1的第一畫素電極PE1與第二子畫素P2的汲極D2延伸而彼此重疊的設計，使第二子畫素P2能經由汲極D2、第一熔接點W1、第一子畫素P1的第一畫素電極PE1、第一電極E1、第二熔接點W2、第二電極E2、第三熔接點W3以及第三電極E3的路徑Pw電性連接至共同電位V _CS。由於此路徑Pw不須經過分享開關元件Tsh，因此能使第二子畫素P2被確實暗點化。如此一來，達到修補畫素單元100進行的目的。

圖3A為本發明一實施例之畫素陣列的示意圖，圖3B為圖3A畫素單元的局部放大示意圖，圖3C為圖3B之畫素單元的等效電路示意圖。圖3A的畫素陣列與圖1A相似，以下就不同處進行說明。在本實施例中，汲極D2與第一畫素電極PE1具有第一交疊處且形成第一電容C1。第一電極E1例如是第一畫素電極PE1的一部分，以及第二電極E2例如是共同線CL的一部分。第二電極E2與第一電極E1具有第二交疊處且形成第二電容C2。第三電極E3例如是電性連接至共同電位V _CS且與另一電極E4具有第三交疊處且形成第二電容C3。

圖4A為對圖3B之畫素單元進行修補後的示意圖，以及圖4B為圖4A之經修補的畫素單元的等效電路示意圖。

請參照圖4A與圖4B，當畫素單元100a中的第一子畫素P1或第二子畫素P2發生瑕疵時，藉由使第二子畫素P2、第一子畫素P1及第一電極E1與第二電極E2彼此電性連接，可形成一連接至共同電位V _CS的路徑Pw（如粗線箭頭所示），以使得第一子畫素P1與第二子畫素P2被暗點化，詳細說明如下。首先，進行雷射切割製程，切割提供訊號至第一主動元件T1與第二主動元T2的資料線DL。接著，對第二子畫素P2的汲極D2與第一畫素電極PE1的第一交疊處進行熔接可形成第一熔接點W1，以使第二子畫素P2的汲極D2與第一子畫素P1的第一畫素電極PE1電性連接。然後，對第一電極E1與第二電極E2的第二交疊處進行熔接可形成第二熔接點W2，以經由第一電極E1使第一畫素電極PE1電性連接至具有共同電位V _CS的第二電極E2。如此一來，第二子畫素P2經由路徑Pw電性連接至共同電位V _CS，以被確實暗點化。

在本實施例中，藉由第一子畫素P1的第一畫素電極PE1與第二子畫素P2的汲極D2延伸而彼此重疊的設計，使第二子畫素P2能經由汲極D2、第一熔接點W1、第一畫素電極PE1、第一電極E1、第二熔接點W2以及第二電極E2的路徑Pw電性連接至共同電位V _CS，以達到確實使第一子畫素P1與第二子畫素P2暗點化的目的，進而修補畫素單元100a。

圖5A為本發明一實施例之畫素陣列的示意圖，圖5B為圖5A畫素單元的局部放大示意圖，圖5C為圖5B之畫素單元的等效電路示意圖。圖5A的畫素陣列與圖1A相似，不同處在於本實施例的畫素陣列不具有分享開關元件，以及本實施例的畫素陣列具有電阻調配元件(divider)以及於不同位置處形成儲存電容。因此，在圖5A的畫素陣列10b與圖1A的畫素陣列10中，使用相同或相似的標號來表示相同或相似的元件，且相關說明皆可參照前文。以下，將僅針對兩者之間的差異進行說明。

請同時參照圖5A至圖5C，在本實施例中，第一畫素電極PE1與第二主動元件T2的汲極D2具有第一交疊處且形成第一電容C1(標示於圖5C)。畫素單元100b例如是包括第一電極E1、第二電極E2以及電阻調配元件Rst。第一電極E1例如是與第一畫素電極PE1電性連接。在本實施例中，第一電極E1與第一畫素電極PE1例如是一體成形。第二電極E2例如是電性連接至共同電位V _CS且與第一電極E1具有第二交疊處且形成第二電容C2。在本實施例中，第二電極E2例如是與共同線CL一體成形。在本實施例中，第二畫素電極PE2例如是進一步延伸而與第二電極E2具交疊處且形成C _ST2。電阻調配元件Rst例如是包括閘極Gst、通道層CHst、源極Sst以及汲極Dst，其中源極Sst與第一主動元件T1的汲極D1電性連接。汲極Dst例如是電性連接至共同電位V _CS。在本實施例中，源極Sst與第一主動元件T1的汲極D1例如是一體成形。在本實施例中，畫素單元100b例如是更包括電容電極110。

圖6A為對圖5B之畫素單元進行修補後的示意圖，以及圖6B為圖6A之經修補的畫素單元的等效電路示意圖。

請參照圖6A與圖6B，當畫素單元100b中的第一子畫素P1或第二子畫素P2發生瑕疵時，藉由使第二子畫素P2、第一子畫素P1及第一電極E1與第二電極E2彼此電性連接，可形成一連接至共同電位V _CS的路徑Pw（如粗線箭頭所示），以使得第一子畫素P1與第二子畫素P2被暗點化，詳細說明如下。首先，進行雷射切割製程，切割提供訊號至第一主動元件T1與第二主動元T2的資料線DL。也就是說，資料線DL具有一切割處CS，使得第一主動元件T1與第二主動元件T2與掃描線GL電性連接但與資料線DL經由切割處CS電性分離。接著，對第二子畫素P2的汲極D2與第一畫素電極PE1的第一交疊處進行熔接可形成第一熔接點W1，以使第二子畫素P2的汲極D2與第一子畫素P1的第一畫素電極PE1電性連接。然後，對第一電極E1與第二電極E2的第二交疊處進行熔接可形成第二熔接點W2，以經由第二電極E2使第一電極E1電性連接至共同電位V _CS。如此一來，第二子畫素P2經由路徑Pw電性連接至共同電位V _CS，以被暗點化。

在本實施例中，藉由第一子畫素P1的第一畫素電極PE1與第二子畫素P2的汲極D2延伸而彼此重疊的設計，使第二子畫素P2能經由汲極D2、第一熔接點W1、第一畫素電極PE1、第一電極E1、第二熔接點W2以及第二電極E2的路徑Pw電性連接至共同電位V _CS，以達到確實使第一子畫素P1與第二子畫素P2暗點化的目的，進而修補畫素單元100b。

圖7A為本發明一實施例之畫素陣列的示意圖，圖7B為圖7A畫素單元的局部放大示意圖，圖7C為圖7B之畫素單元的等效電路示意圖。圖7A的畫素陣列的構件與圖1A大致相同，不同處在於本實施例的第一子畫素與第二子畫素分別連接至不同的資料線，以及本實施例的畫素陣列於不同位置處形成儲存電容且不具有分享開關元件。因此，在圖7A的畫素陣列10c與圖1A的畫素陣列10中，使用相同或相似的標號來表示相同或相似的元件，且相關說明皆可參照前文。以下，將僅針對兩者之間的差異進行說明。

請同時參照圖7A至圖7C，在本實施例中，畫素陣列10c包括多個畫素單元100c。每一個畫素單元100c包括第一子畫素P1、第二子畫素P2、掃描線GL、第一資料線DL1以及第二資料線DL2。其中，第一子畫素P1的第一主動元件T1的閘極G1與掃描線GL電性連接，第一主動元件T1的源極S1與第一資料線DL1電性連接。第二子畫素P2的第二主動元件T2的閘極G2與掃描線GL電性連接，第二主動元件T2的源極S2與第二資料線DL2電性連接。

第一畫素電極PE1與第二主動元件T2的汲極D2具有第一交疊處且形成第一電容C1。畫素單元100c例如是更包括第一電極E1與第二電極E2。第一電極E1例如是與第一畫素電極PE1電性連接。在本實施例中，第一電極E1與第一畫素電極PE1例如是一體成形。第二電極E2例如是電性連接至共同電位V _CS且與第一電極E1具有第二交疊處且形成第二電容C2。在本實施例中，第二電極E2實質上與共同線CL一體成形。在本實施例中，第二畫素電極PE2例如是進一步延伸而與第二電極E2具有交疊處且形成C _ST2。

圖8A為對圖7B之畫素單元進行修補後的示意圖，以及圖8B為圖8A之經修補的畫素單元的等效電路示意圖。

請參照圖8A與圖8B，當畫素單元100c中的第一子畫素P1或第二子畫素P2發生瑕疵時，藉由使第二子畫素P2、第一子畫素P1及第一電極E1與第二電極E2彼此電性連接，可形成一連接至共同電位V _CS的路徑Pw（如粗線箭頭所示），以使得第一子畫素P1與第二子畫素P2被暗點化被暗點化，詳細說明如下。首先，進行雷射切割製程，切割提供訊號至第一主動元件T1與第二主動元件T2的第一資料線DL1與第二資料線DL2。也就是說，第一資料線DL1與第二資料線DL2分別具有一切割處CS1、CS2，使得第一主動元件T1與第二主動元件T2與掃描線GL電性連接但與第一資料線DL1與第二資料線DL2經由切割處CS1、CS2電性分離。接著，對第二子畫素P2的汲極D2與第一畫素電極PE1的第一交疊處進行熔接可形成第一熔接點W1，以使第二子畫素P2的汲極D2與第一子畫素P1的第一畫素電極PE1電性連接。然後，對第一電極E1與第二電極E2的第二交疊處進行熔接可形成第二熔接點W2，以經由第二電極E2使第一電極E1電性連接至共同電位V _CS。如此一來，第二子畫素P2經由路徑Pw電性連接至共同電位V _CS，以被確實暗點化。

在本實施例中，藉由第一子畫素P1的第一畫素電極PE1與第二子畫素P2的汲極D2延伸而彼此重疊的設計，使第二子畫素P2能經由汲極D2、第一熔接點W1、第一畫素電極PE1、第一電極E1、第二熔接點W2以及第二電極E2的路徑Pw電性連接至共同電位V _CS，以達到確實使第一子畫素P1與第二子畫素P2暗點化的目的，進而修補畫素單元100c。

由上述實施例可知，當畫素單元100、100a、100b、100c中的第一子畫素P1或第二子畫素P2發生瑕疵時，可經由第一熔接點W1電性連接至共同電位V _CS，達到將第一子畫素P1與第二子畫素P2確實暗點化的目的，如圖9A與圖9B所示。更進一步而言，當畫素單元中的第一子畫素P1或第二子畫素P2發生瑕疵時，可藉由使第二子畫素P2、第一子畫素P1及第一與第二電極E1、E2(或第一至第三電極E1、E2、E3)經由第一熔接點W1與第二熔接點W2彼此電性連接而連接至共同電位V _CS，達到將第一子畫素P1與第二子畫素P2確實暗點化的目的。因此，採用此畫素陣列10、10a、10b、10c的顯示面板具有良好的顯示品質。

綜上所述，本發明之畫素陣列的第一與第二子畫素中，第一子畫素的畫素電極與第二子畫素的汲極延伸至彼此交疊以形成電容。當畫素單元中的第一子畫素或第二子畫素發生瑕疵時，可以經由切割與熔接使得第二子畫素經由第一子畫素與第一電極以及第二電極(或第一電極連接至第二電極與第三電極)電性連接至共同電位，即可達到將第一子畫素與第二子畫素確實暗點化的目的。故，本發明之畫素單元的結構有利於對子畫素進行確實暗點化，使得採用此畫素陣列的顯示面板具有良好的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、10a、10b、10c‧‧‧畫素陣列
100、100a、100b、100c‧‧‧畫素單元
110‧‧‧電容電極
C1、C2、C3、C_LC1、C_LC2、C_ST1、C_ST2‧‧‧電容
CH1、CH2、CHsh、CHst‧‧‧通道層
CL‧‧‧共同線
CS‧‧‧切割處
D1、D2、Dsh、Dst‧‧‧汲極
DL‧‧‧資料線
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
E1‧‧‧第一電極
E2‧‧‧第二電極
E3‧‧‧第三電極
E4‧‧‧電極
G1、G2、Gsh‧‧‧閘極
GL‧‧‧掃描線
P1‧‧‧第一子畫素

P2‧‧‧第二子畫素

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

Pw‧‧‧路徑

S1、S2、Ssh‧‧‧源極

SL‧‧‧訊號線

T1‧‧‧第一主動元件

T2‧‧‧第二主動元件

Tsh‧‧‧分享開關元件

V_CS、V_COM‧‧‧共同電位

W1‧‧‧第一熔接點

W2‧‧‧第二熔接點

W3‧‧‧第三熔接點

圖1A為本發明一實施例之畫素陣列的示意圖。 圖1B為圖1A畫素單元的局部放大示意圖。 圖1C為圖1B之畫素單元的等效電路示意圖。 圖2A為對圖1B之畫素單元進行修補後的示意圖。 圖2B為圖2A之經修補的畫素單元的等效電路示意圖。 圖3A為本發明一實施例之畫素陣列的示意圖。 圖3B為圖3A畫素單元的局部放大示意圖。 圖3C為圖3B之畫素單元的等效電路示意圖。 圖4A為對圖3B之畫素單元進行修補後的示意圖。 圖4B為圖4A之經修補的畫素單元的等效電路示意圖。 圖5A為本發明一實施例之畫素陣列的示意圖。 圖5B為圖5A畫素單元的局部放大示意圖。 圖5C為圖5B之畫素單元的等效電路示意圖。 圖6A為對圖5B之畫素單元進行修補後的示意圖。 圖6B為圖6A之經修補的畫素單元的等效電路示意圖。 圖7A為本發明一實施例之畫素陣列的示意圖。 圖7B為圖7A畫素單元的局部放大示意圖。 圖7C為圖7B之畫素單元的等效電路示意圖。 圖8A為對圖7B之畫素單元進行修補後的示意圖。 圖8B為圖8A之經修補的畫素單元的等效電路示意圖。 圖9A為本發明一實施例之畫素單元的等效電路示意圖。 圖9B為本發明一實施例之經修補的畫素單元的等效電路示意圖。

100‧‧‧畫素單元

110‧‧‧電容電極

C1、C2、C3‧‧‧電容

CH1、CH2、CHsh‧‧‧通道層

CL‧‧‧共同線

D1、D2、Dsh‧‧‧汲極

DL‧‧‧資料線

E1‧‧‧第一電極

E2‧‧‧第二電極

E3‧‧‧第三電極

G1、G2、Gsh‧‧‧閘極

GL‧‧‧掃描線

P1‧‧‧第一子畫素

P2‧‧‧第二子畫素

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

S1、S2、Ssh‧‧‧源極

SL‧‧‧訊號線

T1‧‧‧第一主動元件

T2‧‧‧第二主動元件

Tsh‧‧‧分享開關元件

Claims (20)

1. 一種畫素陣列，包括多個畫素單元，其中該些畫素單元中至少一個包括：一第一子畫素，包括一第一主動元件以及與該第一主動元件的一汲極電性連接的一第一畫素電極；一第二子畫素，包括一第二主動元件以及與該第二主動元件的一汲極電性連接的一第二畫素電極，其中該第一畫素電極與該第二主動元件的該汲極具有交疊處且形成一第一電容；以及一掃描線，其中該第一主動元件及該第二主動元件分別與該掃描線電性連接，且該第一畫素電極與該第二畫素電極位於該掃描線的兩側。
2. 如申請專利範圍第1項所述的畫素陣列，更包括：一第一電極，與該第一畫素電極電性連接；以及一第二電極，與該第一電極具有交疊處且形成一第二電容。
3. 如申請專利範圍第2項所述的畫素陣列，其中該第一畫素電極與該第一電極一體成形。
4. 如申請專利範圍第2項所述的畫素陣列，其中該第二電極電性連接至一共同電位。
5. 如申請專利範圍第2項所述的畫素陣列，更包括一第三電極，電性連接至一共同電位，該第三電極與該第二電極具有交疊處且形成一第三電容。
6. 如申請專利範圍第2項所述的畫素陣列，更包括： 一訊號線；以及一分享開關元件，包括一閘極、一源極以及一汲極，其中該分享開關元件之該閘極與該訊號線電性連接，該分享開關元件之該源極與該第二主動元件的該汲極電性連接，以及該分享開關元件的該汲極與該第二電極電性連接。
7. 如申請專利範圍第2項所述的畫素陣列，其中該第二畫素電極與該第二電極具有交疊處。
8. 如申請專利範圍第1項所述的畫素陣列，更包括一資料線，其中該第一主動元件及該第二主動元件分別與該資料線電性連接。
9. 如申請專利範圍第1項所述的畫素陣列，更包括一電阻調配元件，包括一閘極、一源極以及一汲極，其中該電阻調配元件之該源極與該第一主動元件的該汲極電性連接。
10. 如申請專利範圍第1項所述的畫素陣列，更包括一第一資料線以及一第二資料線，其中該第一主動元件與該第一資料線電性連接，該第二主動元件與該第二資料線電性連接。
11. 一種畫素陣列，包括多個畫素單元，其中該些畫素單元中至少一個包括：一第一子畫素，包括一第一主動元件以及與該第一主動元件的一汲極電性連接的一第一畫素電極；以及一第二子畫素，包括一第二主動元件以及與該第二主動元件的一汲極電性連接的一第二畫素電極，其中該第一畫素電極與該 第二主動元件的該汲極的交疊處具有一第一熔接點，其中該第一畫素電極與該第二畫素電極經由該第一熔接點與該共同電位電性連接。
12. 如申請專利範圍第11項所述的畫素陣列，更包括一第一電極與一第二電極，該第一電極與該第一畫素電極電性連接，該第二電極電性連接至一共同電位且與該第一電極的交疊處具有一第二熔接點。
13. 如申請專利範圍第12項所述的畫素陣列，更包括一第三電極，電性連接至該共同電位，該第三電極與該第二電極的交疊處具有一第三熔接點，該第二電極經由該第三熔接點電性連接至該共同電位。
14. 如申請專利範圍第12項所述的畫素陣列，其中該第一畫素電極與該第一電極一體成形。
15. 如申請專利範圍第12項所述的畫素陣列，更包括：一訊號線；以及一分享開關元件，包括一閘極、一源極以及一汲極，其中該分享開關元件之該閘極與該訊號線電性連接，該分享開關元件之該源極與該第二主動元件的該汲極電性連接，以及該分享開關元件的該汲極與該第二電極電性連接。
16. 如申請專利範圍第12項所述的畫素陣列，其中該第二畫素電極與該第二電極具有交疊處。
17. 如申請專利範圍第11項所述的畫素陣列，更包括一掃描線與一資料線，其中該資料線具有一切割處，該第一主動元件與該第二主動元件與該掃描線電性連接但與該資料線經由該切割處電性分離。
18. 如申請專利範圍第11項所述的畫素陣列，更包括一電阻調配元件，包括一閘極、一源極以及一汲極，其中該電阻調配元件之該源極與該第一主動元件的該汲極電性連接。
19. 如申請專利範圍第11項所述的畫素陣列，更包括一掃描線、一第一資料線以及一第二資料線，其中該第一資料線與該第二資料線分別具有一切割處，該第一主動元件與該掃描線電性連接但與該第一資料線經由該切割處電性分離，該第二主動元件與該掃描線電性連接但與該第二資料線經由該切割處電性分離。
20. 一種畫素單元的修補方法，包括：提供一畫素單元，其包括：一第一子畫素，包括一第一主動元件以及與該第一主動元件的一汲極電性連接的一第一畫素電極；以及一第二子畫素，包括一第二主動元件以及與該第二主動元件的一汲極電性連接的一第二畫素電極，其中該第一畫素電極與該第二主動元件的該汲極具有一第一交疊處；進行一雷射切割製程，切割提供訊號至該第一主動元件與該第二主動元件的訊號線；以及進行一雷射熔接製程，以於該第一交疊處形成一第一熔接 點，其中該第一畫素電極與該第二畫素電極經由該第一熔接點與該共同電位電性連接。