TWI559411B

TWI559411B - 半導體裝置及半導體製程

Info

Publication number: TWI559411B
Application number: TW103108227A
Authority: TW
Inventors: 黃哲豪; 歐英德
Original assignee: 日月光半導體製造股份有限公司
Priority date: 2014-03-10
Filing date: 2014-03-10
Publication date: 2016-11-21
Also published as: TW201535544A

Description

半導體裝置及半導體製程

本發明係關於半導體封裝之領域，且更特定言之，係關於一種3-D半導體裝置及用於製造該3-D半導體裝置之半導體製程。

在堆疊式晶片封裝中，可以垂直堆疊式方式將多個積體電路晶片封裝於單一封裝結構中。此情形增加堆疊密度，從而使封裝結構較小，且常常縮減信號必須在晶片之間橫穿之路徑的長度。因此，堆疊式晶片封裝傾向於增加在晶片之間的信號傳輸速度。另外，堆疊式晶片封裝允許將具有不同功能之晶片整合於單一封裝結構中。矽穿孔(Through Silicon Via,TSV)之使用因其具有可在晶片之間提供短垂直導電路徑之能力而成為實現堆疊式晶片封裝整合之關鍵技術。

本發明之一方面係關於一種半導體裝置。在一實施例中，該半導體裝置包含一基板；一導電通道(Conductive Via)，其形成於該基板中，該導電通道具有與該基板之一非主動面(Inactive Surface)實質上共平面之一第一末端；一電路層，其鄰設(disposed adjacent)於該基板之一主動面(Active Surface)且電性連接至該導電通道之一第二末端；一重新分佈層(Redistribution Layer)，其鄰設於該基板之該非主動面，該重新分佈層具有一第一部分及一第二部分，該第一部分位於該第一末端上且電性連接至該第一末端，該第二部分向上定位且遠離該第一部分；及一晶粒，其鄰設於該基板之該非主動面且電性連接至該重新分佈層之該第二部分。該半導體裝置可進一步包括一介電層，其位於該基板之該非主動面與該重新分佈層之該第二部分之間，及一保護層，其覆蓋該重新分佈層及該介電層，該保護層具有開口以曝露該重新分佈層之部分。該等開口促進該晶粒與該重新分佈層之間的該電性連接。另外，該半導體裝置可包括複數個凸塊下金屬層(under bump metallurgy,UBM)，該等凸塊下金屬層(UBM)鄰設於該基板之該主動面且電性連接至該電路層。該電路層及該晶粒各自可包括一或多個整合式被動裝置(Integrated Passive Device,IPD)。該導電通道可包括包含以下各者之一導電通道：一晶種層，其包含垂直地設置之一環形部分，及一基底部分，該基底部分係與該環形部分鄰接且鄰近於及實質上平行於該主動面；及一第二金屬層，其位於該晶種層之內部表面上。在其他實施例中，該導電通道可為一實心柱體。

在另一實施例中，形成於該基板之該基板中之該導電通道可自該基板之該非主動面突出。在此狀況下，該重新分佈層可位於該導電通道之突出尖端之所有表面(包括側表面)上，以提供增強型電性接觸及較緊固附接。

本發明之另一方面係關於製造一半導體裝置。在一實施例中，一種製成一半導體裝置之方法包含：(a)提供一晶圓，該晶圓具有一基板及一電路層，其中該基板具有一主動面及一非主動面，且該電路層鄰設於該主動面；(b)形成複數個凸塊下金屬層(UBM)在該電路層上；(c)將一載體附接至該晶圓，其中該等凸塊下金屬層(UBM)面對該載體；(d)形成一重新分佈層在該非主動面上；(e)附接一晶粒鄰近於該非主動面，其中該晶粒電性連接至該重新分佈層；及(f)形成一封膠體鄰近於該非主動面以包覆該晶粒。在步驟(a)中，該電路層可包含複數個第一接墊、複數個第二接墊、一第一保護層及一第一介電層；該第一介電層位於該基板之該主動面上；該等第一接墊及該等第二接墊位於該第一介電層上；該第一保護層覆蓋該等第一接墊且具有複數個開口以曝露該等第二接墊。在步驟(b)中，可在該第一保護層之該等開口中形成該等凸塊下金屬層(UBM)以接觸該等第二接墊。在步驟(c)之後，半導體製程可包含以下步驟：(c1)在該基板中形成複數個互連金屬以電性連接該電路層；及(c2)形成一重新分佈層鄰近於該非主動面，其中該重新分佈層電性連接至該等互連金屬。另外，步驟(c1)可包含以下步驟：(c11)自該基板之該非主動面形成複數個圓柱形空腔，其中該等圓柱形空腔曝露該電路層之一局部；(c12)在該等圓柱形空腔中形成該等互連金屬；(c13)自該基板之該非主動面形成複數個圓形凹槽，其中每一該等圓形凹槽環繞每一該等互連金屬；及(c14)在每一該等圓形凹槽中形成一絕緣環。

1‧‧‧半導體裝置

1a‧‧‧半導體裝置

1b‧‧‧半導體裝置

2‧‧‧晶粒

3‧‧‧封膠體

10‧‧‧晶圓

11‧‧‧基板

12‧‧‧第一介電層

13‧‧‧電路層

14a‧‧‧第一接墊

14b‧‧‧第二接墊

15‧‧‧第一整合式被動裝置(IPD)

16‧‧‧第一保護層

18‧‧‧第一晶種層

20‧‧‧光阻層

21‧‧‧焊線

22‧‧‧第一金屬層

24‧‧‧凸塊下金屬層(UBM)

26‧‧‧載體

28‧‧‧黏接層

29‧‧‧第二整合式被動裝置(IPD)

30‧‧‧光阻層

32‧‧‧第二晶種層

34‧‧‧第二金屬層

35‧‧‧互連金屬

36‧‧‧中心絕緣材料

37‧‧‧第一末端

38‧‧‧光阻層

40‧‧‧第二介電層

42‧‧‧第三晶種層

44‧‧‧光阻層

46‧‧‧第三金屬層

48‧‧‧重新分佈層

50‧‧‧第二保護層

52‧‧‧表面處理層

54‧‧‧焊球

56‧‧‧光阻層

111‧‧‧主動面

112‧‧‧非主動面

113‧‧‧圓柱形空腔

114‧‧‧圓形凹槽

115‧‧‧通孔

116‧‧‧中心部分

121‧‧‧開口

161‧‧‧開口

201‧‧‧開口

202‧‧‧主動面

203‧‧‧非主動面

204‧‧‧接墊

211‧‧‧第一球狀部

301‧‧‧開口

351‧‧‧內部部分

361‧‧‧絕緣環

381‧‧‧開口

401‧‧‧開口

441‧‧‧開口

501‧‧‧開口

561‧‧‧環開口

圖1顯示根據本發明之一實施例之半導體裝置的剖面圖；圖2(a)顯示圖1之半導體裝置之局部放大剖面圖；圖2(b)顯示根據本發明之另一實施例之半導體裝置的局部放大剖面圖；圖3顯示根據本發明之另一實施例之半導體裝置的剖面圖；圖4至圖19顯示根據本發明之一實施例的用於製造半導體裝置之半導體製程；及圖20至圖23顯示根據本發明之另一實施例的用於製造半導體裝置之半導體製程。貫穿圖式及詳細描述而使用共同參考數字以指示相同元件。本發明將自結合隨附圖式之以下詳細描述更顯而易見。

參看圖1，顯示根據本發明之一實施例之半導體裝置1的剖面圖。該半導體裝置1包含一基板11、一第一介電層12、一電路層13、複數個凸塊下金屬層(UBM)24、複數個互連金屬35、一中心絕緣材料36、一絕緣環361、一第二介電層40、一重新分佈層(Redistribution Layer)48、一第二保護層50、一晶粒2、複數個焊線21、複數個焊球54及一封膠體(Molding Compound)3。

該基板11具有一主動面111、一非主動面112及複數個通孔(Through Hole)115。在此實施例中，該基板11之材料為諸如矽或鍺之半導體材料。然而，在其他實施例中，該基板11之材料可為玻璃。

該第一介電層12位於該基板11之主動面111上。在此實施例中，該第一介電層12之材料為氧化矽或氮化矽。然而，在其他實施例中，該第一介電層12可包括諸如聚醯亞胺(polyamide,PI)或聚丙烯(polypropylene,PP)之聚合物。

該電路層13鄰設(disposed adjacent)於該基板11之主動面111。在此實施例中，該電路層13位於該第一介電層12上，且包括複數個第一接墊(Pad)14a、複數個第二接墊14b及一第一保護層16。該等第一接墊14a、該等第二接墊14b及該第一保護層16位於該第一介電層12上。該等第一接墊14a及該等第二接墊14b為該電路層13之金屬層(未圖示)中之一者的局部。在此實施例中，該等金屬層之材料為銅。該第一保護層16覆蓋該等第一接墊14a且具有複數個開口161以曝露該等第二接墊14b。在此實施例中，該第一保護層16包括諸如聚醯亞胺(PI)或聚丙烯(PP)之聚合物。然而，在其他實施例中，第一保護層16之材料可為氧化矽或氮化矽。

在此實施例中，該電路層13進一步包括至少一第一整合式被動裝置(IPD)15，該第一整合式被動裝置(IPD)15位於第一介電層12上且係由該第一保護層16所覆蓋。因此，該第一整合式被動裝置(IPD)15鄰近於該基板11之主動面111。在此實施例中，該第一整合式被動裝置(IPD)15為電感器。然而，該第一整合式被動裝置(IPD)15可包括電容器、電阻器，或電感器、電容器及電阻器之組合。

每一該等凸塊下金屬層(UBM)24位於該第一保護層16之每一該等開口161中以接觸第二接墊14b，使得該等凸塊下金屬層(UBM)24電性連接至該電路層13。在此實施例中，該凸塊下金屬層(UBM)24包含一第一金屬層22及一第一晶種層18。該第一金屬層22為單層或多層結構。該第一晶種層18之材料為氮化鉭，且該第一金屬層22之材料為以下各者之混合物：鎳(Ni)、鈀(Pd)及金(Au)；鎳(Ni)及金(Au)；或鎳(Ni)及鈀(Pd)。然而，可省略該第一晶種層18。該等焊球54位於該等凸塊下金屬層(UBM)24上。

每一該等互連金屬35位於該基板11之各別每一該等通孔115中，且電性連接至該電路層13及該重新分佈層48。在本實施例中，該等互連金屬35進一步延伸通過該第一介電層12以接觸該第一接墊14a。該互連金屬35具有一第二金屬層34及一環繞該第二金屬層34之第二晶種層32，且該第二晶種層32之基底接觸該第一接墊14a。該第二晶種層32包含垂直地(相對於該等通孔115)設置之環形部分，且該第二晶種層32之基底係與該環形部分鄰接且鄰近於及實質上平行於該主動面111。在本實施例中，該中心絕緣材料36位於內部部分351中。可以理解的是，該互連金屬35可代替地為實心柱體(Pillar)，且因而將省略該中心絕緣材料36。該第二晶種層32之材料為氮化鉭或鉭鎢，且該第二金屬層34之材料為銅。然而，可省略該第二晶種層32。

在此實施例中，該絕緣環361位於該通孔115中且環繞該互連金屬35。如圖1所示，該絕緣環361具有一底部表面，且該底部表面接觸該第一介電層12；亦即，該絕緣環361未延伸至該第一介電層12中，且該互連金屬35部分地延伸至該電路層13。因此，該互連金屬35之底部表面不與該絕緣環361之底部表面共平面，且該互連金屬35之長度大於該絕緣環361之長度。該中心絕緣材料36之材料可為聚合物，其相同於該絕緣環361。

該第二介電層40位於該基板11之非主動面112上，且具有複數個開口401以曝露該等互連金屬35。在此實施例中，該第二介電層40包括諸如聚醯亞胺(PI)或聚丙烯(PP)之聚合物。然而，在其他實施例中，該第二介電層40之材料可為氧化矽或氮化矽。

該重新分佈層48鄰設於該基板11之非主動面112。在此實施例中，該重新分佈層48位於該第二介電層40上及該第二介電層40之開口401中以接觸該等互連金屬35。在此實施例中，該重新分佈層48包含一第三晶種層42及一第三金屬層46。該第三晶種層42之材料為氮化鉭或鉭鎢，且該第三金屬層46之材料為銅。然而，可省略該第三晶種層42。

該第二保護層50覆蓋該重新分佈層48及該第二介電層40，且具有複數個開口501以曝露該重新分佈層48之局部。在此實施例中，一表面處理層(Surface Finish Layer)52電鍍於該重新分佈層48之曝露局部上。

該晶粒2鄰設於該基板11之非主動面112且電性連接至該重新分佈層48。在此實施例中，該晶粒2具有一主動面202、一非主動面203、複數個接墊204及至少一第二整合式被動裝置(IPD)29。該等接墊204及該第二整合式被動裝置(IPD)29鄰設於該晶粒2之主動面202。在此實施例中，該第二整合式被動裝置(IPD)29為電感器。然而，該第二整合式被動裝置(IPD)29可包括電容器、電阻器，或電感器、電容器及電阻器之組合。在此實施例中，該第一整合式被動裝置(IPD)15鄰設於該基板11之主動面111，且該第二整合式被動裝置(IPD)29鄰設於該晶粒2之主動面202。該第一整合式被動裝置(IPD)15與該第二整合式被動裝置(IPD)29之間的磁場干擾與距離成反比。因此，若該晶粒2 鄰設於該基板11之非主動面112，則該晶粒2相比於位在該基板11之主動面111上之晶粒將具有較大距離。基於以下公式：

頻率Q因數(Frequency Q-factor)係與電感(L)相關，且在電阻(R)及電容(C)恆定時與電感(L)成比例。為此，具有增強型電感之此實施例具有增強型頻率Q因數。

該晶粒2之非主動面203黏附於該第二保護層50上。該等接墊204經由該等焊線21而電性連接至該重新分佈層48之曝露局部上之表面處理層52。亦即，該等焊線21連接該晶粒2及該重新分佈層48。在此實施例中，該等焊線21之結合類型為反向結合(reverse bond)。反向結合之第一步驟為在該晶粒2之接墊204上形成一第一球狀部211。接著，使該導線21之尖端形成另一球狀部且結合於該表面處理層52上。最後，在牽引該導線21以接觸該第一球狀部211之後切斷該導線21。

該封膠體3鄰設於該基板11之非主動面112，且包覆該晶粒2及該等焊線21。在此實施例中，該封膠體3位於該第二保護層50上。

參看圖2(a)，顯示半導體裝置1之局部放大剖面圖。如圖所示，該導電通道(包含位於該通孔115中之該互連金屬35、該中心絕緣材料36及該絕緣環361)具有一與該基板11之非主動面112實質上共平面之第一末端37。另外，該絕緣環361使該導電通道與該基板11隔離。該絕緣環361為形成於該基板11中之空心圓柱。該第二晶種層32位於該絕緣環361之內側側壁(Inboard Sidewall)上。該第二金屬層34位於該第二晶種層32之內側側壁上。該第二晶種層32及該第二金屬層34亦為相似於該絕緣環361之空心圓柱。該中心絕緣材料36位於該第二金屬層34內。因此，該導電通道包含以同心環形設計而形成之該外部絕緣環361、該第二晶種層32、該第二金屬層34及該中心絕緣材料36。

在此實施例中，該晶粒2鄰設於且電性連接至該基板11之非主動面112，且來自該晶粒2之信號經由該等互連金屬35而傳輸至該基板11之主動面111上之該電路層13。亦即，該等焊線21亦鄰設於該基板11之非主動面112，藉此防止該基板11之主動面111上之該電路層13在導線結合製程及晶粒附接製程期間受到損壞。另外，眾所周知，將焊線按壓至結合接墊(Bonding Pad)，且在該焊線與該結合接墊之間應用超音波摩擦以完成導線結合製程。該等第二接墊14b之厚度為約0.3μm至1μm，且該重新分佈層48之厚度為約2μm至5μm。然而，該第二接墊14b之厚度小於該重新分佈層48或該表面處理層52之厚度。因此，若對該基板11之主動面111之該等第二接墊14b執行導線結合製程，則該等第二接墊14b容易受到損壞。

在此實施例中，該第二整合式被動裝置(IPD)29鄰設於該晶粒2之主動面202，且該第一整合式被動裝置(IPD)15鄰近於該基板11之主動面111。另外，該晶粒2之非主動面203黏附於該第二保護層50上，且鄰近於該基板11之非主動面112。因此，該晶粒2之非主動面203該及基板11之非主動面112位於該晶粒2之主動面202與該基板11之主動面111之間。因此，該第二整合式被動裝置(IPD)29與該第一整合式被動裝置(IPD)15之間的距離相對較大，此情形導致高頻率Q因數。

參看圖2(b)，顯示根據本發明之另一實施例之半導體裝置1a的局部放大剖面圖。此實施例之半導體裝置1a實質上相似於圖1之半導體裝置1，且相同元件賦與相同元件編號。此實施例之半導體裝置1a與圖1之半導體裝置1之間的差異在於：該第一末端37自該基板11之非主動面112突出。在此狀況下，該絕緣環361與該非主動面112實質上共平面，但該等互連金屬35及該中心絕緣材料36自該非主動面112突出。在此實施例中，該重新分佈層48位於該導電通道之第一末端37之側向表面及末端表面上，如圖所示，以提供與等該互連金屬35之增強型電性接觸且提供與該第一末端37之較緊固附接。

參看圖3，顯示根據本發明之另一實施例之半導體裝置的剖面圖。此實施例之半導體裝置1b實質上相似於圖1之半導體裝置1，且相同元件賦與相同元件編號。此實施例之半導體裝置1b與圖1之半導體裝置1之間的差異被描述如下。在此實施例中，該等焊線21之結合類型為前向結合(Forward Bond)。前向結合之第一步驟為將該導線21結合至該晶粒2之接墊204。接著，在牽引該等導線21以接觸該表面處理層52之後切斷導線21。

參看圖4至圖19，顯示根據本發明之一實施例的用於製造半導體裝置之半導體製程。

參看圖4，提供一晶圓10。該晶圓10具有一基板11、一第一介電層12及一電路層13。一般而言，在晶圓代工廠之製程(Foundry's Process)之後，該第一介電層12及該電路層13將已經設置於該基板11上。該基板11具有一主動面111及一非主動面112。在此實施例中，該基板11之材料為諸如矽或鍺之半導體材料。然而，在其他實施例中，該基板11之材料可為玻璃。該第一介電層12位於該基板11之主動面111上。在此實施例中，該第一介電層12之材料為氧化矽或氮化矽。然而，在其他實施例中，該第一介電層12可包括諸如聚醯亞胺(PI)或聚丙烯(PP)之聚合物。

該電路層13鄰設於該基板11之主動面111。在此實施例中，該電路層13位於該第一介電層12上，且包括複數個第一接墊14a、複數個第二接墊14b及一第一保護層16。該等第一接墊14a及該等第二接墊14b為該電路層13之金屬層(未圖示)中之一者的局部。在此實施例中，該等金屬層之材料為銅。該第一保護層16覆蓋該等第一接墊14a且具有複數個開口161以曝露該等第二接墊14b。在此實施例中，該第一保護層16包括諸如聚醯亞胺(PI)或聚丙烯(PP)之聚合物。然而，在其他實施例中，該第一保護層16之材料可為氧化矽或氮化矽。應注意的是，若在此初始步驟處僅提供該基板11，則該製程進一步包含形成該第一介電層12及該電路層13之步驟。

在此實施例中，該電路層13進一步包括至少一第一整合式被動裝置(IPD)15，該第一整合式被動裝置(IPD)15位於該第一介電層12上且係由該第一保護層16所覆蓋。因此，該第一整合式被動裝置(IPD)15鄰近於該基板11之主動面111。在此實施例中，該第一整合式被動裝置(IPD)15為電感器，然而，該第一整合式被動裝置(IPD)15可為電容器、電阻器，或電感器、電容器及電阻器之組合。

參看圖5，在該第一保護層16及其開口161上形成一第一晶種層18。該第一晶種層18接觸該等開口161中之該等第二接墊14b。接著，在該第一晶種層18上形成一光阻層20，且該光阻層20具有複數個開口201以曝露該第一晶種層18之局部。該第一晶種層18之材料為氮化鉭。接著，在該光阻層20之開口201中形成一第一金屬層22。該第一金屬層22為單層或多層機構，且該第一金屬層22之材料為以下各者之混合物：鎳(Ni)、鈀(Pd)及金(Au)；鎳(Ni)及金(Au)；或鎳(Ni)及鈀(Pd)。

參看圖6，移除該光阻層20。接著，移除未被該第一金屬層22覆蓋之第一晶種層18，以形成複數個凸塊下金屬層(UBM)24。

參看圖7，藉由使用一黏接層28而將該晶圓10附接至該載體26，其中該等凸塊下金屬層(UBM)24面對該載體26。

參看圖8，在該基板11之非主動面112上形成一光阻層30，且該光阻層30具有複數個開口301以藉由蝕刻製程(諸如，濕式蝕刻或乾式蝕刻)而曝露非主動面112之局部。接著，自該基板11之非主動面112形成複數個圓柱形空腔113，其對應於該光阻層30之開口301。該等圓柱形空腔113延伸通過該基板11及該第一介電層12，使得該第一介電層 12具有複數個開口121。亦即，每一該等開口121為每一該等圓柱形空腔113之局部，且貫穿該第一介電層12。應注意的是，該等圓柱形空腔113之位置必須對應於該等第一接墊14a之位置，使得該等第一接墊14a由該等圓柱形空腔113所曝露。

參看圖9，在該等圓柱形空腔113中形成複數個互連金屬35以電性連接該電路層13。在此實施例中，在該等圓柱形空腔113中形成一第二晶種層32，且該第二晶種層32接觸第一接墊14a。接著，在該第二晶種層32上形成一第二金屬層34。該第二晶種層32之材料為氮化鉭或鉭鎢，且該第二金屬層34之材料為銅。該第二晶種層32及該第二金屬層34形成該互連金屬35。然而，可省略該第二晶種層32，亦即，此位置處之該第二金屬層34即為該互連金屬35。在此實施例中，該互連金屬35界定一內部部分351。

參看圖10，在該內部部分351中填充一中心絕緣材料36。在其他實施例中，圖7中之該第二金屬層34可填滿該圓柱形空腔113，亦即，該互連金屬35可為實心柱體，且可省略該中心絕緣材料36。

參看圖11，在該基板11之非主動面112上形成一光阻層38，且該光阻層38具有複數個開口381以曝露該等互連金屬35。接著，根據該等開口381而自該基板11之非主動面112形成複數個圓形凹槽114，其中該等圓形凹槽114環繞該等互連金屬35。在此實施例中，該等圓形凹槽114僅貫穿該基板11以形成複數個通孔115。

參看圖12，在該圓形凹槽114中形成一絕緣環361以環繞該等互連金屬35。在此實施例中，該中心絕緣材料36之材料為聚合物，其相同於該絕緣環361之材料。在此實施例中，該絕緣環361未延伸至該第一介電層12中；因此，該互連金屬35之底部表面不與該絕緣環361之底部表面共平面。

參看圖13，在該基板11之非主動面112上形成一第二介電層40，且該第二介電層40具有複數個開口401以曝露該等互連金屬35。在此實施例中，該第二介電層40包括諸如聚醯亞胺(PI)或聚丙烯(PP)之聚合物。然而，在其他實施例中，該第二介電層40之材料可為氧化矽或氮化矽。接著，在該第二介電層40及其開口401上形成一第三晶種層42以接觸該等開口401中之該等互連金屬35。該第三晶種層42之材料為氮化鉭或鉭鎢。

參看圖14，在該第三晶種層42上形成一光阻層44，且該光阻層44具有複數個開口441以曝露該第三晶種層42之局部。接著，在該光阻層44之開口441中形成一第三金屬層46。該第三金屬層46之材料為銅。

參看圖15，移除該光阻層44。接著，移除未被該第三金屬層46覆蓋之第三晶種層42，以形成一重新分佈層48。然而，可省略該第三晶種層42，亦即，此位置處之第三金屬層46即為該重新分佈層48。

參看圖16，在該第二介電層40及該重新分佈層48上形成一第二保護層50，且該第二保護層50具有複數個開口501以曝露該重新分佈層48之局部。該第二保護層50之材料可相同於該第二介電層40之材料。接著，在該重新分佈層48之曝露局部上電鍍一表面處理層52。

參看圖17，附接一晶粒2鄰近於該基板11之非主動面112，且將該晶粒2電性連接至該等凸塊下金屬層(UBM)24。在此實施例中，該晶粒2具有一主動面202、一非主動面203、複數個接墊204及至少一第二整合式被動裝置(IPD)29。該等接墊204及該第二整合式被動裝置(IPD)29鄰設於該晶粒2之主動面202。在此實施例中，該第二整合式被動裝置(IPD)29為電感器，然而，該第二整合式被動裝置(IPD)29可為電容器、電阻器，或電感器、電容器及電阻器之組合。該晶粒2之非主動面203黏附於該第二保護層50上。該等接墊204經由該等焊線21而電性連接至該重新分佈層48之曝露局部上之該表面處理層52。亦即，該等焊線21連接該晶粒2及該重新分佈層48。在此實施例中，該等焊線21之結合類型為反向結合。反向結合之第一步驟為在該晶粒2之接墊204上形成球狀部211。接著，在該導線21之尖端上形成另一球狀部且將其結合於表面修整部52上。最後，在牽引導線21以接觸該球狀部211之後切斷導線21。

在此實施例中，該晶粒2及該等焊線21鄰設於該基板11之非主動面112，藉此防止該基板11之主動面111上之該電路層13在導線結合製程及晶粒附接製程期間受到損壞。眾所周知，將該焊線按壓至該結合接墊，且應用超音波摩擦以完成導線結合。然而，該等第二接墊14b之厚度小於該重新分佈層48或該表面處理層52之厚度，使得若將對該基板11之主動面111之第二接墊14b執行導線結合製程，則該等第二接墊14b將容易受到損壞。接著，形成該封膠體3鄰近於該基板11之非主動面112而以包覆該晶粒2及該等焊線21。在此實施例中，該封膠體3位於第二保護層50上。

參看圖18，移除該載體26及該黏接層28。

參看圖19，在該凸塊下金屬層(UBM)24上形成複數個焊球54。接著，切割該晶圓10以形成複數個如圖1所示之半導體裝置1。

眾所周知，結合(Bonding)及解結合(De-bonding)對薄晶圓而言係為高風險製程。因此，若一薄晶圓經歷重複性結合及解結合製程，則破裂(Cracking)或斷裂(Breaking)之可能性相對高。在此實施例中，在該製程中使用僅一個載體26，且將該晶圓10結合至該載體26及使該晶圓10自該載體26解結合僅一次，以防止該晶圓10破裂或斷裂。亦即，此實施例具有僅一個解結合步驟，且該封膠體3在該解結合步驟之前已經形成於該晶圓10上，因此，該晶圓10被強化且在該解結合步驟期間不容易受到損壞。因此，良率大為提高。另外，此實施例之半導體製程被簡化，以減少製造成本。

參看圖20至圖23，顯示根據本發明之另一實施例的用於製造半導體裝置之半導體製程。此實施例之半導體製程之初始步驟相同於圖1至圖7之步驟。

參看圖20，在該基板11之非主動面112上形成一光阻層56，且該光阻層56具有複數個環開口561以藉由蝕刻製程(諸如，濕式蝕刻或乾式蝕刻)而曝露該基板11之非主動面112。接著，根據該等環開口561而自基板11之非主動面112形成複數個圓形凹槽114，其中每一該等圓形凹槽114環繞一中心部分116，該中心部分116係為該基板11之局部。在此實施例中，該圓形凹槽114僅貫穿該基板11以形成複數個通孔115。

參看圖21，在該等圓形凹槽114中形成一絕緣環361以環繞該中心部分116。

參看圖22，移除該中心部分116以形成複數個圓柱形空腔113。該等圓柱形空腔113貫穿該基板11及第一介電層12，使得該第一介電層12具有複數個開口121。亦即，每一該等開口121係為每一該等圓柱形空腔113之局部，且貫穿該第一介電層12。應注意的是，該等圓柱形空腔113之位置必須對應於該等第一接墊14a之位置，使得該等第一接墊14a由該等圓柱形空腔113曝露。

參看圖23，在該等圓柱形空腔113中形成複數個互連金屬35以電性連接該電路層13。在此實施例中，在該等圓柱形空腔113中形成一第二晶種層32，且該第二晶種層32接觸該等第一接墊14a。接著，在該第二晶種層32上形成一第二金屬層34。該第二晶種層32之材料為氮化鉭或鉭鎢，且該第二金屬層34之材料為銅。該第二晶種層32及該第二金屬層34形成該互連金屬35。然而，可省略該第二晶種層32，亦即，此位置處之該第二金屬層34即為該互連金屬35。在此實施例中，該互連金屬35界定一內部部分351。接著，在該內部部分351中填充一中心絕緣材料36，如圖12所示。在其他實施例中，圖23中之該第二金屬層34可填滿該圓柱形空腔113，亦即，該互連金屬35可為實心柱體，且可省略該中心絕緣材料36。此實施例之後續步驟相同於圖12至圖19之步驟。

雖然已參考本發明之特定實施例而描述及說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由附加申請專利範圍界定的本發明之真實精神及範疇的情況下，可進行各種改變且可替換等效者。該等說明可未必按比例繪製。歸因於製造製程及容限，在本發明之藝術演現與實際設備之間可存在差別。可存在未特定地說明的本發明之其他實施例。本說明書及圖式應被認為是說明性的而非限制性的。可進行修改以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改皆意欲在至此附加之申請專利範圍之範疇內。雖然已參考按特定次序執行之特定操作而描述本文所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可對此等操作進行組合、再分或重新排序以形成等效方法。因此，除非本文有特定指示，否則該等操作之次序及分組並非本發明之限制。