TWI555991B

TWI555991B - 積體電路及判斷積體電路之接腳連接狀況的方法

Info

Publication number: TWI555991B
Application number: TW104104593A
Authority: TW
Inventors: 溫竣貴; 施鴻民; 郭哲宇
Original assignee: 友達光電股份有限公司
Priority date: 2015-02-11
Filing date: 2015-02-11
Publication date: 2016-11-01
Also published as: US9857420B2; CN104698334B; US20160231377A1; TW201629515A; CN104698334A

Description

積體電路及判斷積體電路之接腳連接狀況的方法

本發明係有關於一種積體電路，特別是一種可供使用者判斷接腳連接狀況之資訊的積體電路。

為符合使用者的需求，電子裝置中的積體電路常須配合機構設計而透過不同材質的線材與其他電路連接，例如筆記型電腦之顯示面板的影像資料積體電路，其接腳即可能係經由軟性電路板或玻璃基板上的印刷電路與其他電路相耦接。由於積體電路如影像資料積體電路可能係設置於電子裝置之機構中較為複雜的部位，因此當電子裝置被檢測出故障時，較難以檢測出問題產生的原因。

在先前技術中，為檢測出電子裝置故障的原因，會檢測積體電路之接腳連接狀況，亦即積體電路的每一個接腳是否皆已確實的與線路連接。由於部分接腳可能透過軟性電路板與其他電路連接，而軟性電路板的連接狀況無法由外觀上直接得知，因此可能須將電子裝置的機構拆開，並利用電表量測外部電路連接至積體電路之接腳間的阻值是否正常，若阻值過大，則表示積體電路的接腳與其他電路的連接狀況不良。然而由於積體電路的體積較小，而若在接線較為複雜的情況下，利用電表量測阻值的方式則更加顯得困難且複雜。另外利用電表量測阻值時，亦可能破壞機構而使得維修更加困難，甚至無法還原。因此如何有效地判斷積體電路之接腳連接狀況即成為一個有待解決的課題。

本發明之一實施例提供一種積體電路，積體電路包含感測輸出接腳、驅動器、第一感測輸入接腳、第二感測輸入接腳及感測器。驅動器用以經由感測輸出接腳輸出感測訊號。第一感測輸入接腳經由第一外部線路耦接於感測輸出接腳，並可用以接收感測訊號。第二感測輸入接腳經由第二外部線路耦接於感測輸出接腳，並可用以接收感測訊號。感測器耦接於第一感測輸入接腳及第二感測輸入接腳，並可用以將第一感測輸入接腳所接收之感測訊號與時脈訊號進行比較以產生第一比較結果，及將第二感測輸入接腳所接收之感測訊號與時脈訊號進行比較以產生第二比較結果，該感測訊號為脈波寬度調變訊號。

本發明之一實施例提供一種判斷積體電路之接腳連接狀況的方法。積體電路包含感測輸出接腳、第一感測輸入接腳及第二感測輸入接腳。其方法包含經由感測輸出接腳輸出感測訊號，第一感測輸入接腳經由第一外部線路接收感測訊號，第二感測輸入接腳經由第二外部線路接收感測訊號，將時脈訊號與第一感測輸入接腳所接收之感測訊號的責任週期比較，以產生第一比較結果，將時脈訊號與第二感測輸入接腳所接收之感測訊號的責任週期比較，以產生第二比較結果，及根據至少第一比較結果及第二比較結果判斷積體電路之接腳連接狀況，該感測訊號為脈波寬度調變訊號。

100、200、300‧‧‧積體電路

110、310‧‧‧感測輸出接腳

120、320‧‧‧驅動電路

130、132、134、140、142 146、330、340‧‧‧感測輸入接腳

150、350‧‧‧感測器

160、170、190、360、370‧‧‧開關

180‧‧‧功能電路

C1‧‧‧附屬電路

C2‧‧‧面板電路

G‧‧‧玻璃板

A1、A2、A3、A4‧‧‧外部線路

L1、L2、L_G1、L_G2、L_G3 L_G4、L_G5‧‧‧導電走線

SIG_A、SIG_A1、SIG_A2、SIG_A1’ SIG_A1”、SIG_A2’、SIG_A2” SIG_B、SIG_B1、SIG_B2‧‧‧感測訊號

V1‧‧‧高電位

V2‧‧‧低電位

T1、T2、T3、T4‧‧‧時段

CK‧‧‧時脈訊號

T_CK‧‧‧週期

第1圖為本發明一實施例之積體電路的示意圖。

第2圖為本發明一實施例之時脈訊號與感測訊號的比較圖。

第3圖為本發明一實施例之感測訊號之責任週期與外部線路阻抗的對照曲線圖。

第4圖為本發明另一實施例之積體電路的示意圖。

第5圖為本發明另一實施例之積體電路的示意圖。

第6圖為判斷第1圖之積體電路之接腳連接狀況的方法流程圖。

第7圖為判斷第4圖之積體電路之接腳連接狀況的方法流程圖。

第8圖為判斷第5圖之積體電路之接腳連接狀況的方法流程圖。

第1圖為本發明一實施例之積體電路100的示意圖。積體電路100包含感測輸出接腳110、驅動器120、感測輸入接腳130、140及感測器150。驅動器120可用以經由感測輸出接腳110輸出感測訊號SIG_A。感測輸入接腳130可經由外部線路A1耦接於感測輸出接腳110，因此感測輸入接腳130可經由外部線路A1接收感測輸出接腳110所發出的感測訊號。感測輸入接腳140可經由外部線路A2耦接於感測輸出接腳110，因此感測輸入接腳140可經由外部線路A2接收自感測輸出接腳110所發出的感測訊號。在第1圖中，驅動器120與感測器150雖以兩個不同的硬體單元表示，然而本發明並不以此為限，在本發明的其他實施例中，驅動器120與感測器150亦可設置於相同的硬體單元中。

感測器150耦接於感測輸入接腳130及感測輸入接腳140。由於感測訊號SIG_A經過外部線路A1後可能會衰減，因此感測輸入接腳130所接收之感測訊號SIG_A1可能會與感測訊號SIG_A有所差異。感測器150可將感測輸入接腳130所接收之感測訊號SIG_A1與時脈訊號CK進行比較以產生第一比較結果，並可將感測輸入接腳140所接收之感測訊號SIG_A2與時脈訊號CK進行比較以產生第二比較結果。時脈訊號CK可由感測器150自行產生，亦或感測器150可根據積體電路100中其他元件所產生的時脈訊號作為時脈訊號CK。根據第一比較結果及第二比較結果可得知感測輸入接腳130與外部線路A1的連接狀況以及感測輸入接腳140與外部線路A2的連接狀況。

第2圖為本發明一實施例之時脈訊號CK、感測訊號SIG_A及SIG_A1 的比較圖。在第2圖的實施例中，感測輸出接腳110所輸出的感測訊號SIG_A可為脈波寬度調變訊號(Pulse Width Modulation,PWM)，且其責任週期(Duty Cycle)為二分之一(50%)，亦即感測訊號SIG_A處於高電位V1的時段T1會與感測訊號SIG_A處於低電位V2的時段T2相等。由於外部線路A1具有阻抗，因此感測輸入接腳130實際上所接收之感測訊號SIG_A1會有所延遲，導致感測訊號SIG_A1處於高電位V1的時段T3會小於時段T1，而感測訊號SIG_A1處於非高電位V1的時段T4則會大於時段T3，亦即感測訊號SIG_A1的責任週期會小於二分之一。當外部線路A1的阻抗越大時，感測訊號SIG_A1的波形變化延遲會越嚴重，因此感測訊號SIG_A1的責任週期會越短；而當外部線路A1的阻抗越小時，感測訊號SIG_A1的波形則會越接近感測訊號SIG_A的波形。

申言之，感測器150可將時脈訊號CK與感測訊號SIG_A1相比較以得知時段T3及T4的大小以取得感測訊號SIG_A1的責任週期。在本發明之一實施例中，感測訊號SIG_A1的責任週期可表示為T3/(T3+T4)，由於在第2圖中，時段T3約為時脈訊號CK之週期T_CK的2倍，而時段T4約為時脈訊號CK之週期T_CK的4倍，因此感測訊號SIG_A1的責任週期即為33.33%。在本發明之其他實施例中，亦可選擇頻率較高的時脈訊號與感測訊號比較與取得更為精確的責任週期。此外，雖然在上述實施例中，係根據感測訊號SIG_A1處於高電位V1的時段T3作為計算感測訊號SIG_A1之責任週期的標準，然而本發明並不以此為限；在本發明的其他實施例中，亦可根據感測訊號SIG_A1處於高電位V1之75%以上的時段作為計算感測訊號SIG_A1之責任週期的標準，又或可藉由其他的標準判斷感測訊號SIG_A1的責任週期，而皆應屬本發明之範疇。

在本發明之一實施例中，感測器150將時脈訊號CK與感測訊號SIG_A1進行比較所產生之第一比較結果即包含感測訊號SIG_A1的責任週期之資訊，而根據感測訊號SIG_A1的責任週期即可推算出外部線路A1的阻抗大小。第3圖為本發明之一實施例之感測訊號責任週期(%)與阻抗(歐姆)的對照曲線圖，然而本發明並不以第3圖所示的責任週期與阻抗對照關係為限，在本發明的其他實施例中，亦可能因為積體電路的功能不同或所應用的系統不同，而產生不同的責任週期與阻抗對照關係。根據第3圖所示之責任週期與阻抗對照關係，當感測輸入接腳130所接收到感測訊號SIG_A1的責任週期為50%，亦即感測訊號SIG_A1與感測輸出接腳110所發出的感測訊號SIG_A具有相同的責任週期時，即可判斷外部線路A1的阻抗即為0歐姆，而當感測輸入接腳130所接收到感測訊號SIG_A1的責任週期為有33.3%時，則表示外部線路A1的阻抗約為150歐姆，亦即感測訊號SIG_A1即係因為受到外部線路A1的阻抗損耗而導致有所延遲。如此一來，即可根據感測訊號SIG_A1的責任週期得知外部線路A1的阻抗大小。

同樣地，感測器150亦可將時脈訊號CK與感測輸入接腳140所接收到的感測訊號SIG_A2進行比較以產生第二比較結果，而第二比較結果可包含感測訊號SIG_A2的責任週期資訊。如此一來，使用者即可根據第一比較結果及第二比較結果中感測訊號SIG_A1及SIG_A2的責任週期長短得知積體電路100之接腳的連接狀況。例如當感測訊號SIG_A1的責任週期明顯小於感測訊號SIG_A2之責任週期時，即表示外部線路A1的阻抗可能過大，因此輸入接腳130與外部線路A1可能有接觸不良的問題。

在本發明之一實施例中，當驅動器120並未輸出感測訊號SIG_A時，感測輸出接腳110及感測輸入接腳130及140可另作為積體電路100之其他訊號的輸入或輸出接腳。申言之，本發明積體電路100平時可為具有其他主要功能的積體電路，而當使用者需要量測接腳連接狀況時才啟動驅動器120並發出感測訊號SIG_A，而感測輸出接腳110、感測輸入接腳130及140亦可透過開關來切換是否用於執行主要功能或是量測連接狀況的功能。例如在第1圖中，當積體電路100執行其主要功能時，開關190可導通功能電路180與感測輸入接腳130間的電性連接，並截止感測器150與感測輸入接腳130間的電性連接，使得功能電路180可透過感測輸入接腳130輸出控制訊號，此時感測輸入接腳130即為積體電路100的輸出接腳。反之，當使用者欲量測接腳連接狀況時，開關190即可截止功能電路180與感測輸入接腳130間的電性連接，並導通感測器150與感測輸入接腳130間的電性連接，此時感測輸入接腳130即可用以接收感測訊號SIG_A1。在本發明之一實施例中，由於在積體電路100執行主要功能時，感測輸入接腳130是用以輸出訊號，因此當感測輸入接腳130用以接收感測訊號時，可能會有輸入阻抗不足的問題，為解決此一問題，可使感測輸入接腳130經由反向器耦接至感測器150以增加輸入阻抗。

在本發明之一實施例中，積體電路100可透過軟性電路板與其他電路連接，在第1圖中，積體電路100與附屬電路C1之間可透過軟性電路板FPC相連接，當積體電路100在執行其主要功能時，感測輸出接腳110、感測輸入接腳130及140可經由軟性電路板FPC輸出控制訊號至附屬電路C1或自附屬電路C1接收輸入訊號，此時感測輸出接腳110、感測輸入接腳130及140之間可能並未有電性連接。而當使用者欲量測積體電路100的接腳連接狀況時，使用者可在軟性電路板FPC之靠近附屬電路C1的一側設置導電走線L1以使感測輸出接腳110與感測輸入接腳130相耦接，及設置導電走線L2以使感測輸出接腳110與感測輸入接腳140相耦接，亦即外部走線A1可包含軟性電路板FPC及導電走線L1，而外部走線A2可包含軟性電路板FPC及導電走線L2。當欲使積體電路100執行其主要功能時，則將導電走線L1及L2移除。如此一來，在量測積體電路100的接腳連接狀況時即可量測到外部線路A1及A2中軟性電路板FPC的阻抗以得知軟性電路板FPC的連接狀況是否良好，因此可增加找到問題成因的機率並避免破壞電子裝置的機構。

雖然在第1圖中，積體電路100係透過軟性電路板FPC與附屬電路C1相耦接，然而本發明並不以此為限，在本發明之其他實施例中，積體電路100亦可透過印刷電路板與其他電路相耦接。

第4圖為本發明另一實施例之積體電路200的示意圖。積體電路 200的與積體電路100可根據相似原理操作，其差別在於積體電路200可另包含感測輸入接腳132、134、142及144，感測輸入接腳132及134可分別經由外部線路A1’及A1”耦接於感測輸出接腳110，並可用以接收經由感測輸出接腳110所發出的感測訊號。感測輸入接腳142及144可分別經由外部線路A2’及A2”耦接於感測輸出接腳110，並可用以接收經由感測輸出接腳110所發出的感測訊號。

在本發明之一實施例中，積體電路200可另包含開關160及170。開關160可用以控制感測輸入接腳130、132、134及感測器150之間的電性連接，以使感測器150可接收感測輸入接腳130實際上所接收之感測訊號SIG_A1、感測輸入接腳132實際上所接收之感測訊號SIG_A1’或感測輸入接腳134實際上所接收感測訊號SIG_A1”。開關170可用以控制感測輸入接腳140、142、144及感測器150之間的電性連接，以使感測器150可接收感測輸入接腳140實際上所接收之感測訊號SIG_A2、感測輸入接腳142實際上所接收之感測訊號SIG_A2’或感測輸入接腳144實際上所接收感測訊號SIG_A2”。

在本發明之一實施例中，當使用者欲測量感測輸入接腳132及142與感測輸出接腳110之間的連接狀況時，開關160可導通感測輸入接腳132與感測器150間的電性連接，並截止感測輸入接腳130及134與感測器150間的電性連接，而開關170則可導通輸入接腳142與感測器150間的電性連接，並截止感測輸入接腳140及144與感測器150間的電性連接，此時感測器150即可將感測輸入接腳132實際上所接收之感測訊號SIG_A1’與時脈訊號比較以產生第三比較結果，並將感測輸入接腳142實際上所接收之感測訊號SIG_A2’與時脈訊號比較以產生第四比較結果。而使用者即可根據第三比較結果及第四比較結果得知外部線路A1’及A2’的連接狀況。

透過開關160及開關170輪流導通各輸入接腳與感測器150的電性連接，即可分別量測積體電路200之各個接腳的連接狀況。雖然第5圖中積體電路100包含感測輸入接腳130、132、134、140、142及144，然而本發明並不以此為限，在本發明的其他實施例中，積體電路100亦可包含其他數量的感測輸入接腳。

在本發明之一實施例中，由於感測輸入接腳與感測輸出接腳之間的距離亦可能會影響到外部線路的阻抗，因此可選擇位於積體電路200中段的接腳作為感測輸出接腳110，並可使感測輸入接腳130與感測輸入接腳140設置在相對於感測輸出接腳110的對稱位置上，感測輸入接腳132與感測輸入接腳142設置在相對於感測輸出接腳110的對稱位置上，及感測輸入接腳134與感測輸入接腳144可設置在相對於感測輸出接腳110的對稱位置上。

第5圖為本發明另一實施例之積體電路300的示意圖。積體電路300的與積體電路100可根據相似原理操作。積體電路300可包含驅動器320輸出接腳310、輸入接腳330、340以及感測器350。驅動器320可經由感測輸出接腳110發出感測訊號SIG_A，並可經由感測輸出接腳310發出感測訊號SIG_B。感測輸入接腳330可經由外部線路A3耦接於感測輸出接腳310，並用以接收感測訊號由感測輸出接腳310所傳出的感測訊號。感測輸入接腳340則可經由外部線路A4耦接於感測輸出接腳310，並用以接收感測訊號由感測輸出接腳310所傳出的感測訊號。

在本發明之一實施例中，積體電路300還可包含開關360及370。開關360可用以控制感測輸入接腳130、感測輸入接腳330及感測器350之間的電性連接，以使感測器350可接收感測輸入接腳130實際上所接收之感測訊號SIG_A1或感測輸入接腳330實際上所接收感測訊號SIG_B1。開關370可用以控制感測輸入接腳140、感測輸入接腳340及感測器350之間的電性連接，以使感測器350可接收感測輸入接腳140實際上所接收之感測訊號SIG_A2或感測輸入接腳340實際上所接收感測訊號SIG_B2。

當使用者欲測量感測輸入接腳130及140與感測輸出接腳110之間的連接狀況時，開關360可導通輸入接腳130與感測器350間的電性連接且開關370可導通輸入接腳140與感測器350間的電性連接，此時感測器350 即可將感測輸入接腳130實際上所接收之感測訊號SIG_A1與時脈訊號比較以產生第一比較結果，並將感測輸入接腳140實際上所接收之感測訊號SIG_A2與時脈訊號比較以產生第二比較結果。而當使用者欲測量感測輸入接腳330及340與感測輸出接腳310之間的連接狀況時，開關360可導通輸入接腳330與感測器350間的電性連接且開關370可導通輸入接腳340與感測器350間的電性連接，此時感測器350即可將感測輸入接腳330實際上所接收之感測訊號SIG_B1與時脈訊號比較以產生第五比較結果，並將感測輸入接腳340實際上所接收之感測訊號SIG_B2與時脈訊號比較以產生第六比較結果。

在本發明之一實施例中，積體電路300可為筆記型電腦的影像驅動電路，因此積體電路300可設置於玻璃板G上，並用以根據附屬電路C1所傳來的影像資料驅動設置於玻璃板G上方的面板電路C2。積體電路300之感測輸出接腳110、感測輸入接腳130及感測輸入接腳140可透過軟性電路板FPC與附屬電路C1相耦接，而感測輸出接腳310、感測輸入接腳330及感測輸入接腳340則可經由玻璃板G上的導電走線L_G1、L_G2及L_G3與面板電路C2相耦接。在積體電路300執行其主要功能時，感測輸出接腳310、感測輸入接腳330及感測輸入接腳340之間可能並未有電性連接，而當使用者欲量測積體電路300的接腳連接狀況時，使用者可在玻璃板G上設置導電走線L_G4以使感測輸出接腳310及感測輸入接腳330相耦接，並在玻璃板G上設置導電走線L_G5以使感測輸出接腳310及感測輸入接腳340相耦接，亦即外部走線A3可包含導電走線L_G1、L_G2及L_G4，而外部走線A4則可包含導電走線L_G1、L_G3及L_G5。結束測量後，若欲使積體電路300執行其主要功能，則可再將導電走線L_G4及L_G5移除。由於外部線路A1及A3具有不同的電氣特性，因此積體電路300可根據外部線路的差異，輸出不同大小的感測訊號以分別測量包含軟性電路板的外部線路A1及A2之阻抗以及包含玻璃板G上之走線的外部線路A3及A4阻抗。

利用積體電路100、200及300即可在不破壞機構的情況下，有效地量測到積體電路之接腳的連接狀況，而有助於快速了解電子裝置的故障原因。

第6圖為判斷積體電路100之接腳連接狀況的方法500的流程圖，方法500包含步驟S510-S550：S510：感測輸入接腳130經由外部線路A1接收感測訊號；S520：感測輸入接腳140經由外部線路A2接收感測訊號；S530：將時脈訊號與感測輸入接腳130所接收之感測訊號SIG_A1的責任週期比較，以產生第一比較結果；S540：將時脈訊號與感測輸入接腳140所接收之感測訊號SIG_A2的責任週期比較，以產生第二比較結果；S550：根據第一比較結果及第二比較結果判斷積體電路100之接腳連接狀況。

在本發明之一實施例中，方法500亦可應用於積體電路200，然而本發明並不以此為限。第6圖為本發明另一實施例之判斷積體電路200之接腳連接狀況的方法600的流程圖，方法600包含步驟S610-S630：S610：使每一感測輸入接腳132及134分別經由外部線路A1’及A1”接收感測訊號；S620：使每一感測輸入接腳142及144分別經由外部線路A2’及A2”接收感測訊號；S630：根據每一感測輸入接腳132及134所接收之感測訊號SIG_A1’及SIG_A1”與時脈訊號所產生之比較結果及每一感測輸入接腳142及144所接收之感測訊號SIG_A2’及SIG_A2”與時脈訊號所產生之比較結果判斷積體電路200之接腳連接狀況。

在本發明之一實施例中，方法500亦可應用於積體電路300，然而本發明並不以此為限。第8圖為本發明另一實施例之判斷積體電路300之接腳連接狀況的方法700的流程圖，方法700包含步驟S710-S740： S710：經由感測輸出接腳310輸出感測訊號SIG_B；S720：感測輸入接腳330經由外部線路A3接收感測訊號；S730：感測輸入接腳340經由外部線路A4接收感測訊號；S740：根據感測輸入接腳330所接收之感測訊號SIG_B1與時脈訊號所產生之第五比較結果及感測輸入接腳340所接收之感測訊號SIG_B2與時脈訊號所產生之第六比較結果判斷積體電路300之接腳連接狀況。

根據方法500、600及700即可在不破壞機構的情況下，有效地量測到積體電路之接腳的連接狀況，而有助於快速了解電子裝置的故障原因。

綜上所述，根據本發明之實施例所提供之積體電路及判斷積體電路之接腳連接狀況的方法，使用者即可在不破壞機構的情況下，有效地量測到積體電路之接腳與外部電路的連接狀況，而有助於快速了解電子裝置的故障原因。且由於機構並未被破壞，因此在取得故障原因之後，更可簡化維修的複雜度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧積體電路

110‧‧‧感測輸出接腳

120‧‧‧驅動電路

130、140‧‧‧感測輸入接腳

150‧‧‧感測器

180‧‧‧功能電路

160、170、190‧‧‧開關

A1、A2‧‧‧外部線路

L1、L2‧‧‧導電走線

C1‧‧‧附屬電路

SIG_A、SIG_A1、SIG_A2‧‧‧感測訊號

Claims

一種積體電路，包含：一功能電路，用以執行一主要功能；一第一感測輸出接腳；一驅動器，用以經由該第一感測輸出接腳輸出一第一感測訊號；一第一感測輸入接腳，經由一第一外部線路耦接於該第一感測輸出接腳，用以接收該第一感測訊號；一第二感測輸入接腳，經由一第二外部線路耦接於該第一感測輸出接腳，用以接收該第一感測訊號；及一感測器，耦接於該第一感測輸入接腳及該第二感測輸入接腳，用以將該第一感測輸入接腳所接收之該第一感測訊號與一時脈訊號進行比較以產生一第一比較結果，及將該第二感測輸入接腳所接收之該第一感測訊號與該時脈訊號進行比較以產生一第二比較結果；其中當該驅動器未輸出該第一感測訊號時，該第一感測輸出接腳、該第一感測輸入接腳及該第二感測輸入接腳另用以根據該主要功能作為該積體電路之其他訊號的輸入或輸出接腳。
如請求項1所述之積體電路，其中經由該第一感測輸出接腳輸出之該第一感測訊號係為責任週期為二分之一的脈波寬度調變訊號。
如請求項1所述之積體電路，另包含：至少一第三感測輸入接腳，每一第三感測輸入接腳經由一第三外部線路耦接於該第一感測輸出接腳，用以接收該第一感測訊號；及至少一第四感測輸入接腳，每一第四感測輸入接腳經由一第四外部線路耦接於該第一感測輸出接腳，用以接收該第一感測訊號；其中該感測器另用以將每一第三感測輸入接腳所接收之該第一感測訊號與該時脈訊號進行比較產生一第三比較結果，及將每一第四感測輸入接腳所接收之該第一感測訊號與該時脈訊號進行比較以產生一第四比較結果。
如請求項3所述之積體電路，另包含：一第一開關，用以控制該第一感測輸入接腳、每一第三感測輸入接腳及該感測器之間的電性連接，以使該感測器接收該第一感測輸入接腳或每一第三感測輸入接腳中之一第三感測輸入接腳所接收之該第一感測訊號；及一第二開關，用以控制該第二感測輸入接腳、每一第四感測輸入接腳及該感測器之間的電性連接，以使該感測器接收該第二感測輸入接腳或每一第四感測輸入接腳中之一第四感測輸入接腳所接收之該第一感測訊號。
如請求項1或3所述之積體電路，另包含：一第二感測輸出接腳；一第五感測輸入接腳，經由一第五外部線路耦接於該第二感測輸出接腳，用以接收一第二感測訊號；及一第六感測輸入接腳，經由一第六外部線路耦接於該第二感測輸出接腳，用以接收該第二感測訊號；其中：該驅動器另用以經由該第二感測輸出接腳發出該第二感測訊號；及該感測器另用以將該第五感測輸入接腳所接收之該第二感測訊號與該時脈訊號比較以產生一第五比較結果，及將該第六感測輸入接腳所接收之該第二感測訊號與該時脈訊號比較以產生一第六比較結果。
如請求項5所述之積體電路，另包含：一第三開關，用以控制該第一感測輸入接腳、該第五感測輸入接腳及該感測器之間的電性連接，以使該感測器接收該第一感測輸入接腳所接收之該第一感測訊號或該第五感測輸入接腳所接收該第二感測訊號；及一第四開關，用以控制該第二感測輸入接腳、該第六感測輸入接腳及該感測器之間的電性連接，以使該感測器接收該第二感測輸入接腳所接收之該第一感測訊號或該第六感測輸入接腳所接收該第二感測訊號。
如請求項5所述之積體電路，其中該積體電路係設置於一玻璃板上，且該第五外部線路與該第六外部線路係各包含設置於該玻璃板上之一線路。
如請求項1所述之積體電路，其中該第一外部線路及該第二外部線路各包含一軟性電路板之線路及一印刷電路板之線路。
一種判斷積體電路之接腳連接狀況的方法，該積體電路包含一第一感測輸出接腳、一第一感測輸入接腳及一第二感測輸入接腳，該方法包含：經由該第一感測輸出接腳輸出一第一感測訊號；該第一感測輸入接腳經由一第一外部線路接收該第一感測訊號；該第二感測輸入接腳經由一第二外部線路接收該第一感測訊號；將一時脈訊號與該第一感測輸入接腳所接收之該第一感測訊號的責任週期比較，以產生一第一比較結果；將該時脈訊號與該第二感測輸入接腳所接收之該第一感測訊號的責任週期比較，以產生一第二比較結果；根據至少該第一比較結果及該第二比較結果判斷該積體電路之接腳連接狀況；及當執行該積體電路之一主要功能時，停止經由該第一感測輸出接腳輸出該第一感測訊號，並經由該第一感測輸出接腳、該第一感測輸入接腳及該第二感測輸入接腳輸入或輸出一控制訊號。
如請求項9所述之方法，其中經由該第一感測輸出接腳輸出之該第一感測訊號係為責任週期為二分之一的脈波寬度調變訊號(Pulse Width Modulation,PWM)。
如請求項9所述之方法，其中：該積體電路另包含至少一第三感測輸入接腳及至少一第四感測輸入接腳；該方法另包含：使每一第三感測輸入接腳經由一第三外部線路接收該第一感測訊號；使每一第四感測輸入接腳經由一第四外部線路接收該第一感測訊號；及根據每一第三感測輸入接腳所接收之該第一感測訊號與該時脈訊號之一第三比較結果及每一第四感測輸入接腳所接收之該第一感測訊號與該時脈訊號之一第四比較結果判斷該積體電路之接腳連接狀況。
如請求項9或11所述之方法，其中：該積體電路另包含一第二感測輸出接腳、一第五感測輸入接腳及一第六感測輸入接腳；該方法另包含：經由該第二感測輸出接腳輸出一第二感測訊號；該第五感測輸入接腳經由一第五外部線路接收該第二感測訊號；該第六感測輸入接腳經由一第六外部線路接收該第二感測訊號；及根據該第五感測輸入接腳所接收之該第二感測訊號與該時脈訊號之一第五比較結果及該第六感測輸入接腳所接收之該第二感測訊號與該時脈訊號之一第六比較結果判斷該積體電路之接腳連接狀況。
如請求項12所述之方法，其中該積體電路係設置於一玻璃板上，且該第五外部線路與該第六外部線路係各包含設置於該玻璃板上之一線路。
如請求項9所述之方法，其中該第一外部線路及該第二外部線路各包含一軟性電路板之線路及一印刷電路板之線路。
一種判斷積體電路之接腳連接狀況的方法，該積體電路包含一第一感測輸出接腳、一第一感測輸入接腳及一第二感測輸入接腳，該方法包含：經由該第一感測輸出接腳輸出一第一感測訊號；該第一感測輸入接腳經由一第一外部線路接收該第一感測訊號；該第二感測輸入接腳經由一第二外部線路接收該第一感測訊號；將一時脈訊號與該第一感測輸入接腳所接收之該第一感測訊號的責任週期比較，以產生一第一比較結果；將該時脈訊號與該第二感測輸入接腳所接收之該第一感測訊號的責任週期比較，以產生一第二比較結果；根據該第一比較結果中該第一感測訊號之責任週期與該時脈訊號之責任週期的比例計算該第一外部線路之一阻抗值；及根據該第二比較結果中該第二感測訊號之責任週期與該時脈訊號之責任週期的比例計算該第二外部線路之一阻抗值；其中該第一感測訊號係為脈波寬度調變訊號(Pulse Width Modulation,PWM)。