TWI553830B - 積體電路電感器 - Google Patents

Description

積體電路電感器

本發明一般而言係關於積體電路(IC)設計，且特定而言係關於可整合於此等設計內之被動組件。

此項技術中已知之IC電感器通常在一單個裝置層中包括一螺旋金屬跡線，或可能在一層對中包括兩個相對纏繞之螺旋。由於此等設計之限制，因此已在專利文獻中建議替代類型之IC電感器。

舉例而言，美國專利申請公開案2012/0319236闡述由包含交織導電線之一導電路徑形成之一電感器。在導電路徑中可存在兩個、三個或三個以上交織導電線。導電線可由一積體電路之介電堆疊中之導電結構形成。介電堆疊可包含金屬層且可包含導通體層，該等金屬層包含導電跡線，該等導通體層包含用於互連跡線之導通體。

作為另一實例，美國專利8,344,479闡述藉由藉助連續導通體互連一積體電路中之各種金屬層而形成之IC電感器。據稱使用連續導通體比用於高頻率應用之現有方法改良Q因子。

舉例而言，PCT國際公開案WO 2013/101131中闡述三維IC電感器。此一電感器使用導電穿體導通體形成於一IC晶粒中，該等導電穿體導通體通過晶粒之主體且接觸晶粒之前側上之一或多個金屬互連層且在晶粒之背側端接。在另一實施例中，穿體導通體可通過安置於晶粒之主體中之一插塞中之一介電材料。在另一態樣中，一個三維電感 器可包含由晶片上金屬化層之堆疊形成之導體及安置於金屬化層之間的絕緣層中之導電穿層導通體。

下文中闡述之本發明之實施例提供用於可嵌入於多層IC中之被動組件(諸如電感器)之經改良設計。

因此根據本發明之一實施例提供一種形成於包含交替導電及絕緣層之一電路結構中之電感裝置。該裝置在複數個該等導電層中包含形成一各別交錯環路對之跡線及該複數個該等導電層中之每一者中之至少一個互連分段。在該複數個該等導電層當中之每一層中，該各別對中之至少一個環路藉由至形成於該層上方或下方之另一層中之一互連分段之跨接件閉合。

在一所揭示實施例中，該電路結構係形成於一半導體晶圓上之一積體電路，其中該等導電及絕緣層交替地沈積於該半導體晶圓上。通常，該等跨接件包含延續穿過該至少一個環路之各別端處之墊與該互連分段之間的一介入絕緣層之導通體。

在所揭示實施例中，每一各別對中之該等交錯環路包含：一第一環路，其包含一第一內跡線及一第一外跡線；及一第二環路，其包含一第二內跡線及一第二外跡線，以使得該第一內跡線含納於該第二外跡線內，且該第二內跡線含納於該第二外跡線內。該等內及外跡線可具有直線形狀，而該互連分段在該等內與外跡線之間以對角方式延續。

在某些實施例中，該複數個該等導電層包含至少三個或至少四個連續導電層。

通常，該複數個該等導電層中之該等交錯環路藉由該等導電層之間的連結件串聯互連。在一所揭示實施例中，串聯之該等交錯環路在該複數個該等導電層當中之一第一層與一次末層之間延續且連接至 位於該第一層中之端子接觸墊，且該裝置在毗鄰於該次末層之一最後導電層中包含界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路之一跡線。另一選擇係，該裝置在毗鄰於該次末層之一最後導電層中包含界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路對之一跡線。

根據本發明之一實施例，亦提供一種用於在包含交替導電及絕緣層之一電路結構中產生一電感裝置之方法。該方法包含在複數個該等導電層中之每一者中形成界定一各別交錯環路對之跡線及至少一個互連分段。在該等導電層之間形成跨接件，以使得在該複數個該等導電層當中之每一層中，該各別對中之至少一個環路藉由至形成於該層上方或下方之另一層中之一互連分段之該等跨接件閉合。

依據本發明之實施例之以下詳細說明連同圖式在內將更全面地理解本發明，其中：

10‧‧‧多層積體電路電感器/電感器/積體電路電感器

12‧‧‧晶圓

14‧‧‧導電跡線/跡線

16‧‧‧連續金屬層/金屬層/毗鄰金屬層

18‧‧‧絕緣層

19‧‧‧導通體

20‧‧‧接觸墊/端子接觸墊/墊

22‧‧‧接觸墊/端子接觸墊/墊

24‧‧‧外左跡線/外跡線/跡線

20‧‧‧內右跡線/內跡線/跡線

28‧‧‧外右跡線/外跡線/跡線

30‧‧‧內左跡線/內跡線/跡線

31‧‧‧對角分段

32‧‧‧墊

34‧‧‧墊

36‧‧‧互連分段/分段

38‧‧‧對應墊

40‧‧‧對應墊

42‧‧‧墊

44‧‧‧對應墊/墊

46‧‧‧墊

48‧‧‧對應墊

49‧‧‧外右跡線

50‧‧‧外左跡線/跡線

51‧‧‧對角分段

52‧‧‧內右跡線/跡線

53‧‧‧墊

54‧‧‧墊

55‧‧‧內左跡線

56‧‧‧互連分段/分段

58‧‧‧對應墊

60‧‧‧對應墊

62‧‧‧墊

64‧‧‧對應墊

66‧‧‧墊

68‧‧‧對應墊

69‧‧‧內左跡線

70‧‧‧墊

71‧‧‧外右跡線

72‧‧‧墊

73‧‧‧墊

74‧‧‧互連分段

75‧‧‧墊

76‧‧‧墊

77‧‧‧內右跡線

78‧‧‧墊

79‧‧‧外左跡線

80‧‧‧對應墊

81‧‧‧外左跡線

82‧‧‧對應墊

84‧‧‧墊

85‧‧‧墊

86‧‧‧墊

87‧‧‧墊

88‧‧‧互連分段

89‧‧‧內左跡線

90‧‧‧墊

91‧‧‧外右跡線

92‧‧‧墊

94‧‧‧對應墊

95‧‧‧環路

96‧‧‧對應墊

98‧‧‧共同觸點

100‧‧‧共同觸點

102‧‧‧互連分段

104‧‧‧外左跡線

106‧‧‧內右跡線

108‧‧‧對角連接分段

110‧‧‧內左跡線

112‧‧‧外右跡線

圖1A係根據本發明之一實施例之一IC電感器之一示意性俯視圖；圖1B係圖1A之IC電感器之一示意性剖視圖；圖2至圖6係根據本發明之一實施例之一IC電感器之連續層之示意性俯視圖；且圖7係根據本發明之一替代實施例之一IC電感器之底部層之一示意性俯視圖。

本發明之實施例提供使用由彼此覆蓋之互連金屬跡線構成之三維線圈之積體多層電感器。線圈可在如所要一樣多之連續層上方延伸，僅受限於所討論之裝置中可用金屬層之數目。(連續金屬層由絕緣層分離，如此項技術中已知，其中導通體通過絕緣層以互連金屬跡 線。)因此，此等電感器可包括三個、四個或甚至四個以上連續導電層上之跡線。所揭示實施例之此特徵使得能夠形成具有高電感同時佔據最小量之晶片「佔用面積」之IC電感器。

在各圖中所展示及下文中較詳細闡述之實施例中，每一層含納兩個交錯環路，其中跨接件(通常以導通體之形式)到達上方層或下方層中之互連分段以便橋接環路之間的重疊之點。每一層中之環路藉由連結件(通常以其他導通體之形式)連接至上方層及下方層中之對應環路。該等連結件經組態以便形成自一第一金屬層(其可係IC之上部金屬層)中之接觸墊延伸穿過IC裝置之層到達電感器之一最後金屬層之兩個交錯線圈，其中線圈之端彼此串聯連接。最後層可包含用於差動運算之一共同觸點。

儘管所揭示實施例具體而言係關於其中連續金屬及絕緣層沈積於一半導體晶圓上之形成於一IC中之電感器，但本發明之原理可類似地應用於可形成於(舉例而言)陶瓷或其他介電基板上之其他種類之多層電路結構中。

現在參考示意性地圖解說明根據本發明之一實施例之一多層IC電感器10之圖1A及圖1B。圖1A係展示其上形成有電感器之一晶圓12之一上部表面上之電感器10之一俯視圖，而圖1B係沿著圖1A中之線1B-1B截取之一剖視圖。電感器10包括形成於晶圓12上之連續金屬層16中之導電跡線14。金屬層16與諸如二氧化矽層之絕緣層18交替，如IC製作技術中已知。毗鄰金屬層16中之跡線藉由通過絕緣層18之導通體19互連。在上部金屬層中，如圖1A中所展示，跡線14連接至端子接觸墊20及22，端子接觸墊20及22將電感器10連接至晶圓12上或外之其他電路元件。

圖2至圖6係根據本發明之一實施例之IC電感器10之連續金屬層之示意性俯視圖。自圖2中所展示之上部金屬層(在以下說明中稱作 M5)經由圖3至圖5中分別展示之中間層M4、M3及M2至圖6中所展示之參與電感器之最底下的金屬層(在此實例中，M1)以下降次序呈現該等層。為方便起見，上部層(M5)可稱作第一層，而最底下的層(M1)稱作最後層(且M2稱作「次末層」)，儘管在實務中，首先製作最底下的層，且最後製作上部層。但在一替代實施例中，可顛倒該等層之次序以使得如圖2中所展示之第一層形成於最底下的金屬層中，而圖6中所展示之最後層形成於上部金屬層中。

如早先所述，電感器10經由層M5中之端子接觸墊20及22連接至IC中之(或IC外側之)其他電路元件，如圖2中所展示。墊20及22連接至各別環路：墊20連接至由一外左跡線24及一內右跡線26構成之一環路，而墊22連接至由一外右跡線28及一內左跡線30構成之另一環路。如在各圖中可見，內跡線26含納於外跡線28內，而內跡線30含納於外跡線24內。根據IC設計中之常見實務，內跡線26及30以及外跡線24及28具有直線形狀，但另一選擇係可使用其他非直線形狀之跡線。

跡線24及26可由M5內之一對角分段31連接，而跡線28及30可由層M4中之一互連分段36(圖3)連接。出於此後一目的，層M5中之跡線28及30之端處之墊32及34分別藉由導通體(諸如圖1B中之導通體19)向下穿過跨接至分段36之端處之對應墊38及40。層M5中之兩個環路藉由在分別在M5中之跡線30及26之端處之墊42及46至層M4中之對應墊44及48之間的連結導通體連接。

如圖3中所展示，上文所闡述之互連圖案在層M4中重複，但以鏡像重複：自墊44開始之一外右跡線49經由M4內之一對角分段51連接至一內左跡線55，從而界定一環路。在另一環路中，一外左跡線50藉由層M5中之一互連分段56(圖2)連接至一內右跡線52。再次，跡線50及52之端處之墊53及54藉由導通體分別向上穿過跨接至分段56之端處之對應墊58及60。層M4中之兩個環路藉由在墊62及66至層M3中之對 應墊64及68之間的連結導通體連接(圖4)。

層M5及M4中之環路圖案之鏡像在每一連續層對中重複。因此，包括一內左跡線69及一外右跡線71之層M3中之一環路藉由層M2中之一互連分段74閉合(圖5)，互連分段74具有藉由導通體分別連接至層M3中之墊70及72之墊75及73。層M3中之另一環路包括一內右跡線77及一外左跡線79。層M3中之兩個環路藉由在M3中之墊76及78與M2中之對應墊80及82之間的連結導通體連接至層M2中之對應環路。包括一外左跡線81及一內右跡線83之層M2中之一環路藉由層M3中之一互連分段88閉合，互連分段88藉由導通體在墊85及87處連接至M2中之墊84及86。層M2中之另一環路包括一內左跡線89及一外右跡線91。

下表展示環路互連之圖案：

層對中之上文系列之環路可繼續無限期地向下穿過與形成於IC上之金屬層一樣多之金屬層。然而，在本實施例中，為簡潔起見，該系列在層M1處終止：層M2中之兩個環路之端處之墊90及92(圖5)藉由連結導通體連接至M1中之對應墊94及96(圖6)。在此實例中，M1僅含納一單個環路95，從而在螺旋向下穿過下伏層之兩個線圈之端之間形成一串聯連接。可在用於差動運算之兩個螺旋之會麵點處提供一共同觸點98。

圖7係根據本發明之一替代實施例之一IC電感器之底部層之一示 意性俯視圖。此圖展示可代替圖6中所展示之層之層M1之一替代版本。在本實施例中，層M1包含兩個環路，儘管電感器本身在層M1中結束，但該兩個環路連接下方之下一層(M0)中之特徵。

在圖7中所展示之實施例中，包括一外左跡線104及一內右跡線106之一環路藉助M1中之一對角連接分段108完全形成於層M1中。包括一內左跡線110及一外右跡線112之另一環路藉由層M0中之一互連分段102閉合，互連分段102如上文所闡釋藉由跨接件導通體連接。兩個環路彼此連接之點處之一共同觸點100亦可形成於M0中。

儘管附圖展示構成所繪示電感器之環路對之一特定幾何佈局，但熟習此項技術者在閱讀本說明之後將明瞭具有透過至上方及下方之金屬層之跨接件之互連的實施上文實施例之拓撲原理之其他幾何佈局且該等其他幾何佈局視為在本發明之範疇內。如早先所述，此種類之電感裝置適合在不僅包含半導體積體電路晶片，且亦包含由交替絕緣及導電層構成之其他類型之電路結構的不同類型之多層電路中製作。

因此應瞭解，藉由實例方式引用上文所闡述實施例，且本發明不限於上文中已特定展示及闡述之內容。而是，本發明之範疇包含上文中所闡述之各種特徵之組合及子組合兩者，以及熟習此項技術者在閱讀上述說明後將旋即想到且在先前技術中未揭示之對該等各種特徵之變化及修改。

10‧‧‧多層積體電路電感器/電感器/積體電路電感器

12‧‧‧晶圓

14‧‧‧導電跡線/跡線

20‧‧‧接觸墊/端子接觸墊/墊

22‧‧‧接觸墊/端子接觸墊/墊

Claims (20)

1. 一種形成於包括交替導電及絕緣層之一電路結構中之電感裝置，該裝置在複數個導電層中包括該複數個導電層之每一者中之形成一各別交錯環路對(pair)之跡線(traces)及至少一個互連分段(segment)，其中在該複數個該等導電層之每一層中，該各別對中之至少一個環路藉由形成於該層上方或下方之另一層中之一互連分段之跨接件閉合，且每一層中之該互連分段與該層上方或下方之另一層中之另一互連分段交叉(crosses)。
2. 如請求項1之裝置，其中該電路結構係形成於一半導體晶圓上之一積體電路，其中該等導電及絕緣層交替地沈積於該半導體晶圓上。
3. 如請求項1之裝置，其中該等跨接件包括延續穿過該至少一個環路之各別端處之墊與該互連分段之間的一介入絕緣層之導通體。
4. 如請求項1至3中任一項之裝置，其中每一各別對中之該等交錯環路包括：一第一環路，其包括一第一內跡線及一第一外跡線；及一第二環路，其包括一第二內跡線及一第二外跡線，以使得該第一內跡線含納於該第二外跡線內，且該第一內跡線含納於該第二外跡線內。
5. 如請求項4之裝置，其中該等內及外跡線具有直線形狀，且該互連分段在該等內與外跡線之間以對角方式延續。
6. 如請求項1至3中任一項之裝置，其中該複數個該等導電層包括至少三個連續導電層。
7. 如請求項6之裝置，其中該複數個該等導電層包括至少四個連續導電層。
8. 如請求項1至3中任一項之裝置，其中該複數個該等導電層中之該等交錯環路藉由該等導電層之間的連結件串聯互連。
9. 如請求項8之裝置，其中串聯之該等交錯環路在該複數個該等導電層當中之一第一層與一次末層之間延續且連接至位於該第一層中之端子接觸墊，且其中該裝置在毗鄰於該次末層之一最後導電層中包括界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路之一跡線。
10. 如請求項8之裝置，其中串聯之該等交錯環路在該複數個該等導電層當中之一第一層與一次末層之間延續且連接至位於該第一層中之端子接觸墊，且其中該裝置在毗鄰於該次末層之一最後導電層中包括界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路對之一跡線。
11. 一種用於在一包含交替導電及絕緣層之電路結構中產生一電感裝置之方法，該方法包括：在複數個導電層之每一者中形成界定一各別交錯環路對之跡線及至少一個互連分段；及在該等導電層之間形成跨接件，以使得在該複數個導電層之每一層中，該各別對中之至少一個環路藉由形成於該層上方或下方之另一層中之一互連分段之該等跨接件閉合，其中每一層中之該互連分段與該層上方或下方之另一層中之另一互連分段交叉。
12. 如請求項11之方法，其中該電路結構係形成於一半導體晶圓上之一積體電路，且其中形成該等跡線包括在該半導體晶圓上交替地沈積該等導電及絕緣層。
13. 如請求項11之方法，其中形成該等跨接件包括形成延續穿過該至少一個環路之各別端處之墊與該互連分段之間的一介入絕緣層之導通體。
14. 如請求項11至13中任一項之方法，其中每一各別對中之該等交錯環路包括：一第一環路，其包括一第一內跡線及一第一外跡線；及一第二環路，其包括一第二內跡線及一第二外跡線，以使得該第一內跡線含納於該第二外跡線內，且該第一內跡線含納於該第二外跡線內。
15. 如請求項14之方法，其中該等內及外跡線具有直線形狀，且該互連分段在該等內與外跡線之間以對角方式延續。
16. 如請求項11至13中任一項之方法，其中形成該等跡線包括在至少三個連續導電層中形成該等交錯環路。
17. 如請求項16之方法，其中形成該等跡線包括在至少四個連續導電層中形成該等交錯環路。
18. 如請求項11至13中任一項之方法，其中形成該等跨接件包括藉由該等導電層之間的連結件串聯互連該複數個該等導電層中之該等交錯環路。
19. 如請求項18之方法，其中串聯之該等交錯環路在該複數個該等導電層當中之一第一層與一次末層之間延續且連接至位於該第一層中之端子接觸墊，且其中該方法包括在毗鄰於該次末層之一最後導電層中形成界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路之一跡線。
20. 如請求項18之方法，其中串聯之該等交錯環路在該複數個該等導電層當中之一第一層與一次末層之間延續且連接至位於該第一層中之端子接觸墊，且 其中該方法包括在毗鄰於該次末層之一最後導電層中形成界定藉由其他跨接件連接至該次末層中之該等交錯環路之另一環路對之一跡線。