[go: up one dir, main page]

TWI553871B - 金屬氧化物半導體場效電晶體結構及其製造方法 - Google Patents

金屬氧化物半導體場效電晶體結構及其製造方法 Download PDF

Info

Publication number
TWI553871B
TWI553871B TW103146033A TW103146033A TWI553871B TW I553871 B TWI553871 B TW I553871B TW 103146033 A TW103146033 A TW 103146033A TW 103146033 A TW103146033 A TW 103146033A TW I553871 B TWI553871 B TW I553871B
Authority
TW
Taiwan
Prior art keywords
layer
field effect
effect transistor
transistor structure
photoresist layer
Prior art date
Application number
TW103146033A
Other languages
English (en)
Other versions
TW201539760A (zh
Inventor
傅勁逢
嚴佑展
柯誌欣
李俊鴻
林煥哲
張惠政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201539760A publication Critical patent/TW201539760A/zh
Application granted granted Critical
Publication of TWI553871B publication Critical patent/TWI553871B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10W42/00—
    • H10P50/73—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

金屬氧化物半導體場效電晶體結構及其製造方法
本揭露係有關於半導體技術，且特別是有關於金屬氧化物半導體場效電晶體結構之製造方法。
在鰭式場效電晶體(FinFET)的製造期間，具有一蓋層的一源極/汲極部和一磊晶層會因數個蝕刻製程而受到損害。若源極/汲極部受損，在一閘極金屬層形成於鰭式場效電晶體結構內之後，鰭式場效電晶體結構的矽鰭會直接接觸鰭結構的一磊晶矽定義層。因此，會引起閘極金屬層的漏電，且因漏電而發生操作失效。
本發明一實施例提供一種金屬氧化物半導體場效電晶體結構之製造方法，包括：形成一磊晶層；在磊晶層上形成一蓋層；在磊晶層上形成一第一溝槽；以及在第一溝槽內沉積一保護層，其中保護層的材料擇自於由鍺及矽鍺所組成的群組。
本發明另一實施例提供一種金屬氧化物半導體場效電晶體結構，包括：一磊晶層；一蓋層，形成於磊晶層上；以及一保護層，沉積於磊晶層上方金屬氧化物半導體場效電晶體結構的一第一溝槽內，其中保護層的材料擇自於由鍺及矽鍺 所組成的群組。
本發明又一實施例提供一種金屬氧化物半導體場效電晶體結構之製造方法，包括：形成一磊晶層；在磊晶層上形成一蓋層；圖案化金屬氧化物半導體場效電晶體結構的一內層介電層，以在磊晶層上形成一第一溝槽；在第一溝槽內沉積一保護層；在保護層及內層介電層上形成一底層光阻層；在底層光阻層上形成一第一光阻層；以及在第一光阻層上形成一第二光阻層，其中保護層的材料擇自於由鍺及矽鍺所組成的群組。
100、600、1500‧‧‧鰭式場效電晶體結構
110、910、1610‧‧‧第一光阻層
120、920、1620‧‧‧第二光阻層
130、630、1530‧‧‧內層介電層
140、940、1640‧‧‧底層光阻層
150、650、1550‧‧‧基底層
160、660、1560‧‧‧閘極層
165、665、1565‧‧‧第一閘極
166、666‧‧‧第一金屬部
167、667‧‧‧第一閘極上板
168、668‧‧‧第一左側間隙壁
169、669‧‧‧第一右側間隙壁
170、670、1570‧‧‧蓋層
171、671‧‧‧第一閘極底座
175、675、1575‧‧‧第二閘極
176、676‧‧‧第二金屬部
177、677‧‧‧第二閘極上板
178、678‧‧‧第二左側間隙壁
179、679‧‧‧第二右側間隙壁
180、680、1580‧‧‧磊晶層
181、681‧‧‧第二閘極底座
185、685、1585‧‧‧第三閘極
186、686‧‧‧第三金屬部
187、687‧‧‧第三閘極上板
188、688‧‧‧第三左側間隙壁
179、689‧‧‧第三右側間隙壁
191、691‧‧‧第三閘極底座
195、695、1595‧‧‧淺溝槽隔離層
210、690、1594‧‧‧第一溝槽
310、1010、1710‧‧‧第二溝槽
710、1597‧‧‧保護層
1110‧‧‧第三溝槽
1310‧‧‧第四溝槽
1800‧‧‧方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822‧‧‧階段
第1-5圖係繪示出鰭式場效電晶體結構的製造期間的鰭式場效電晶體結構剖面示意圖。
第6-14圖係繪示出根據一第一實施例之鰭式場效電晶體結構的製造期間的鰭式場效電晶體結構剖面示意圖。
第15-17圖係繪示出根據一第二實施例之鰭式場效電晶體結構的製造期間的鰭式場效電晶體結構剖面示意圖。
第18圖係繪示出金屬氧化物半導體場效電晶體結構之製造方法流程圖。
第1-5圖係繪示出鰭式場效電晶體結構100的製造期間的鰭式場效電晶體結構100剖面示意圖。
在第1圖中，鰭式場效電晶體結構100一開始包括一第一光阻層110、一第二光阻層120、一內層介電(inter-layer, ILD)層130、一底層光阻層140、一閘極層160、一基底層150、一蓋層170及一磊晶層180。鰭式場效電晶體結構100的一源極/汲極部包括蓋層170及磊晶層180。可利用三層光阻(thr-layer photoresist)技術以形成第一光阻層110、第二光阻層120及底層光阻層140，其中第一光阻層110可由光阻材料與矽的混合物所構成；第二光阻層120可由一光阻材料所構成；且底層光阻層140可由高分子所構成。底層光阻層140中的用語”底層”係其與第一光阻層110及第二光阻層120的相對位置，且未用以限定本發明的範圍。
閘極層160可包括三個例示性閘極部分，包括一第一閘極165、一第二閘極175及一第三閘極185。第一閘極165包括一第一金屬部166、一第一閘極上板167、一第一閘極底座171、一第一左側間隙壁168及一第一右側間隙壁169。第二閘極175包括一第二金屬部176、一第二閘極上板177、一第二閘極底座181、一第二左側間隙壁178及一第二右側間隙壁179。第三閘極185包括一第三金屬部186、一第三閘極上板187、一第三閘極底座191、一第三左側間隙壁188及一第三右側間隙壁189。
第一閘極上板167、第二閘極上板177及第三閘極上板187可實質上由氮化矽所組成。
鰭式場效電晶體結構100可更包括作為隔離的一淺溝槽隔離(shallow trench isolation,STI)層195。淺溝槽隔離層195夾設於第一閘極165與第二閘極175之間。
在第2圖中，進行一第一蝕刻製程。其完全地蝕刻 第二光阻層120。而隨著第二光阻層120的一圖案而完全地蝕刻第一光阻層110的一部分，且也完全地蝕刻底層光阻層140的一部分，用以形成一第一溝槽210。在第一蝕刻製程中係露出部分的內層介電層130。
用於第一蝕刻製程的蝕刻劑對於內層介電層130可具有高選擇比。
在第3圖中，進行一第二蝕刻製程，其完全地蝕刻第一光阻層110。完全地蝕刻位於第一溝槽210內的底層光阻層140以及蓋層170以形成一第二溝槽310。完全地蝕刻內層介電層130的露出部分。用於第二蝕刻製程的蝕刻劑對於內層介電層130、底層光阻層140及第二閘極上板可具有相似的選擇比。
如第3圖所示，由於完全地蝕刻蓋層170，磊晶層180在後續製程中實質上未被蓋層170所覆蓋及保護。
在第4圖中，進行一第三蝕刻製程。其完全地蝕刻第二閘極上板及蝕刻用以保護第二閘極上板的部份的第二右側間隙壁。用於第三蝕刻製程的蝕刻劑對於內層介電層130及磊晶層180可具有高選擇比。
在第5圖中，進行一第四蝕刻製程。其完全地蝕刻先前位於內層介電層130上的底層光阻層140。用於第四蝕刻製程的蝕刻劑對於內層介電層130及磊晶層180可具有高選擇比。
由於磊晶層180因第二蝕刻製程而露出，因此磊晶層180於後續製程中會有明顯的損害。如此一來，有可能影響到鰭式場效電晶體結構100的操作。
第6-14圖係繪示出根據第一實施例之鰭式場效電 晶體結構600的製造期間的鰭式場效電晶體結構600剖面示意圖。
在第6圖中，鰭式場效電晶體結構600一開始包括一內層介電(ILD)層630、一閘極層660、一基底層650、一蓋層670及一磊晶層680。鰭式場效電晶體結構600的一源極/汲極部包括蓋層670及磊晶層680。藉由圖案化內層介電層630形成一第一溝槽690，且其位於蓋層670及磊晶層680上方。
在一範例中，蓋層670實質上由矽所組成，而磊晶層680則實質上由矽鍺所組成。
閘極層660可包括三個例示性閘極部分，包括一第一閘極665、一第二閘極675及一第三閘極685。第一閘極665包括一第一金屬部666、一第一閘極上板667、一第一閘極底座671、一第一左側間隙壁668及一第一右側間隙壁669。第二閘極675包括一第二金屬部676、一第二閘極上板677、一第二閘極底座681、一第二左側間隙壁678及一第二右側間隙壁679。第三閘極685包括一第三金屬部686、一第三閘極上板687、一第三閘極底座691、一第三左側間隙壁688及一第三右側間隙壁689。
第一閘極上板667、第二閘極上板677及第三閘極上板687可實質上由氮化矽所組成。
鰭式場效電晶體結構600可更包括作為隔離的一淺溝槽隔離(STI)層695。淺溝槽隔離層695夾設於第一閘極665與第二閘極675之間。
在第7圖中，在第一溝槽690內形成一保護層710， 用以保護蓋層670及磊晶層680。在一些範例中，保護層710的材料為鍺或矽鍺，使保護層710能夠耐受某些上述的蝕刻製程。
在一範例中，保護層710突出於第一溝槽690。在第8圖中，可利用一額外的化學機械研磨(chemical-mechanical polishing,CMP)來平坦化保護層710的一突出部分。
在第9圖中，一底層光阻層940形成於保護層970及內層介電層630上。一第一光阻層910形成於底層光阻層940上。一第二光阻層920形成於第一光阻層910上。
在一範例中，第一光阻層910實質上由矽與光阻(PR)的混合物所組成。
在第10圖中，進行一第一蝕刻製程。其完全地蝕刻第二光阻層920以圖案化底層光阻層940及第一光阻層910，用以形成一第二溝槽1010。內層介電層630的一第一部及保護層的一第一部會直接接觸第二溝槽1010。
在一範例中，用於第一蝕刻製程的蝕刻劑對於內層介電層630可具有高選擇比。在另一範例中，用於第一蝕刻製程的蝕刻劑可為氣體且擇自於實質上由N2/H2混合氣體、O2氣體、CO2氣體、CO氣體及SO2氣體等等所組成的群組。
在第11圖中，進行一第二蝕刻製程。其完全地蝕刻第一光阻層910、蝕刻部分的內層介電層630及蝕刻部分的保護層710，以形成一第三溝槽1110。保護層710的一第二部分會直接接觸第三溝槽1110。
在一範例中，用於第二蝕刻製程的蝕刻劑可為CF4/CHF3混合氣體。
在第12圖中，進行一第三蝕刻製程。其完全地蝕刻底層光阻層940。
在一範例中，用於第三蝕刻製程的蝕刻劑為O2氣體或為N2/H2混合氣體、CO2氣體、CO氣體及SO2氣體等等。
在第13圖中，進行一第四蝕刻製程。其完全地蝕刻保護層710以形成一第四溝槽1310。
在一第一範例中，第四蝕刻製程為乾蝕刻製程。
在一第二範例中，第四蝕刻製程為濕蝕刻製程。
在一第三範例中，用於第四蝕刻製程的蝕刻劑為過氧化硫混合物(sulfuric peroxide mixture,SPM)。
在一第四範例中，用於第四蝕刻製程的蝕刻劑為氨過氧化物混合物(ammonia peroxide mixture,APM)
在第14圖中，進行一第五蝕刻製程。去除第一閘極上板和第二閘極上板。
由於蓋層670藉由犧牲保護層710而受到保護，磊晶層680仍受到蓋層670的保護。如此一來，磊晶層680在後續的製程中能減輕損害，且維持鰭式場效電晶體結構600的操作正確性。
第15-17圖係繪示出根據第二實施例之鰭式場效電晶體結構1500的製造期間的鰭式場效電晶體結構1500剖面示意圖。
在第15圖中，鰭式場效電晶體結構1500一開始包括一內層介電(ILD)層1530、一閘極層1560、一基底層1550、一蓋層1570及一磊晶層1580。鰭式場效電晶體結構1500的一源 極/汲極部包括蓋層1570及磊晶層1580。藉由圖案化內層介電層1530形成一第一溝槽1594，且其位於蓋層1570及磊晶層1580上方。
閘極層1560可包括三個例示性閘極部分，包括一第一閘極1565、一第二閘極1575及一第三閘極1585。
鰭式場效電晶體結構1500可更包括作為隔離的一淺溝槽隔離(STI)層1595。淺溝槽隔離層1595夾設於第一閘極1565與第二閘極1575之間。
不同於第7圖中形成突出的保護層710，如第15圖所示，在第一溝槽1594內形成具有頂面凹入的保護層1597。
在第16圖中，一底層光阻層1640形成於保護層1597及內層介電層1530上。一第一光阻層1610形成於底層光阻層1640上。一第二光阻層1620形成於第一光阻層1610上。
在第17圖中，完全地蝕刻第二光阻層1620以圖案化底層光阻層1640及第一光阻層1610，用以形成一第二溝槽1710。
在完全地蝕刻第一光阻層1610、蝕刻部分的內層介電層1530及蝕刻部分的保護層1597之後，形成的鰭式場效電晶體結構1500會相同於第12圖所示。後續對鰭式場效電晶體結構1500所進行的製程也相同於第13-14圖所示。
因此，在完成鰭式場效電晶體結構1500的製作之前，鰭式場效電晶體結構1500也可減輕磊晶層1580在製程中的損害。
第18圖係繪示出金屬氧化物半導體場效電晶體 (MOSFET)結構之製造方法1800流程圖。此方法1800包括以下的階段：形成一磊晶層(階段1802)；在磊晶層上形成一蓋層(階段1804)；在磊晶層上形成一第一溝槽(階段1806)；在第一溝槽內沉積一保護層(階段1808)；在保層及內層介電層上形成一底層光阻層(階段1810)；在底層光阻層上形成一第一光阻層(階段1812)；在第一光阻層形成一第二光阻層(階段1814)；完全地蝕刻第二光阻層以圖案化底層光阻層及第一光阻層，用以形成一第二溝槽(階段1816)；完全地蝕刻第一光阻層、內層介電層的第一部分及保護層的第一部分以形成一第三溝槽(階段1818)；完全地蝕刻底層光阻層(階段1820)；完全地蝕刻保護層的第二部分。
本揭露教示一種金屬氧化物半導體場效電晶體結構之製造方法。在此方法中，形成一磊晶層。在磊晶層上形成一蓋層。在磊晶層上形成一第一溝槽。在第一溝槽內沉積一保護層。保護層的材料擇自於由鍺及矽鍺所組成的群組。
本揭露也教示一種金屬氧化物半導體場效電晶體結構。金屬氧化物半導體場效電晶體結構包括一磊晶層、一蓋層及一保護層。蓋層形成於磊晶層上。保護層沉積於磊晶層上方金屬氧化物半導體場效電晶體結構的第一溝槽內。保護層的材料擇自於由鍺及矽鍺所組成的群組。
本揭露也教示另一種金屬氧化物半導體場效電晶體結構之製造方法。在此方法中，形成一磊晶層。在磊晶層上形成一蓋層。圖案化金屬氧化物半導體場效電晶體結構的一內層介電層已在磊晶層上形成一第一溝槽。在第一溝槽內沉積一 保護層。在保護層及內層介電層上形成一底層光阻層。在底層光阻層上形成一第一光阻層。在地一光阻層上形成一第二光阻層。保護層的材料擇自於由鍺及矽鍺所組成的群組。
此書面說明係採用範例來揭露本揭露的實施例，其包括最佳實施例，且也使任何所屬技術領域中具有通常知識者能夠製作及使用本揭露各個不同實施例。本揭露的可專利範圍可包括所屬技術領域中具有通常知識者所思及的其他範例。任何所屬技術領域中具有通常知識者可明瞭各個不同實施例可在沒有一個或更多特定細節下，或連同其他替代的及/或額外的方法、材料或部件來實施。所熟習的結構、材料或操作並未繪示或進一步詳細說明，以避免混淆本揭露各個不同實施例的型態。圖式所繪示的各個不同實施例係闡明範例之陳述，且無需依比例繪示。特定的特徵部件、結構、材料或特性可依任何適當方式結合於一個或更多實施例中。在其他實施例中可包括各個不同的額外膜層及/或結構，及/或可省略所述的特徵部件。各個不同的操作可視為依序的多個各別操作，其為最有助於理解本揭露的方式。然而，說明的順序不應解釋為表示這些操作需具有順序相依性。特別的是這些操作不需以提供的順序來實施。此處所述的操作可以不同順序方式、接連的方式或並行的方式來實施所述實施例。可進行及/或說明各個不同的額外操作。在額外的實施例中可省略上述操作。
此書面說明及後續的申請專利範圍中或許會包括如左、右、頂、底、之上、之下、上、下、第一及第二等等用語，其僅作為描述而非作為限定之用。舉例來說，表示相對垂 直位置的這些用語可指的是基底或積體電路的裝置側(或主動表面)的位置為該基底的”頂”表面。基底實際上可處於任何方位，使得於標準的地面參考框架下，基底的”頂”側可能會低於”底”側，且其依然以”頂”為用語。此處(包含申請專利範圍)所使用的用語”位於...上”除非有特別指明，否則可不表示一第一層位於一第二層正上方且與其接觸，也許存在一第三層位於第一層與其上的第二層之間。在一範例中，有關於此處(包含申請專利範圍)所述的”源極”及”汲極”的結構、佈局、材料、操作、電壓大小或電流大小是可互換的，這是由於電晶體具有對稱的”源極”及”汲極”裝置。”基底”用語所指的是任何包括一或多個半導體材料的結構體，其包括但不限於半導體塊材，例如半導體晶圓(可以是單獨個體或包括其上方其他材料的組件)及半導體材料層(可以是單獨個體或包括其他材料)。此處所述的裝置或物件的實施例可在若干位置及態樣下製造、使用及裝運。所屬技術領域中具有通常知識者將可明瞭圖式中各個部件的各種等效組合及等效置換。
1800‧‧‧方法
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822‧‧‧階段

Claims (8)

  1. 一種金屬氧化物半導體場效電晶體結構之製造方法，包括：形成一磊晶層；在該磊晶層上形成一蓋層；圖案化該金屬氧化物半導體場效電晶體結構的一內層介電層以在該磊晶層上形成一第一溝槽；在該第一溝槽內沉積一保護層；在該保護層及該內層介電層上形成一底層光阻層；在該底層光阻層上形成一第一光阻層；以及在該第一光阻層上形成一第二光阻層，其中該保護層的材料擇自於由鍺及矽鍺所組成的群組。
  2. 如申請專利範圍第1項所述之金屬氧化物半導體場效電晶體結構之製造方法，更包括：對該保護層進行一化學機械研磨製程。
  3. 如申請專利範圍第1項所述之金屬氧化物半導體場效電晶體結構之製造方法，更包括：完全地蝕刻該第二光阻層以圖案化該底層光阻層及該第一光阻層，用以形成一第二溝槽；完全地蝕刻該第一光阻層、該內層介電層的一第一部及該保護層的一第一部以形成一第三溝槽；完全地蝕刻該底層光阻層；以及完全地蝕刻該保護層的該第二部。
  4. 如申請專利範圍第3項所述之金屬氧化物半導體場效電晶體結構之製造方法，其中完全地蝕刻該保護層的該第二部 包括利用乾蝕刻，以完全地蝕刻該保護層的該第二部。
  5. 如申請專利範圍第3項所述之金屬氧化物半導體場效電晶體結構之製造方法，其中完全地蝕刻該保護層的該第二部包括利用濕蝕刻，以完全地蝕刻該保護層的該第二部。
  6. 如申請專利範圍第3項所述之金屬氧化物半導體場效電晶體結構之製造方法，其中完全地蝕刻該保護層的該第二部包括利用過氧化硫混合物或利用氨過氧化物混合物，以完全地蝕刻該保護層的該第二部。
  7. 一種金屬氧化物半導體場效電晶體結構，包括：一磊晶層；一蓋層，形成於該磊晶層上；一內層介電層，圖案化於該金屬氧化物半導體場效電晶體結構上，以形成一第一溝槽；一保護層，沉積於該磊晶層上方該金屬氧化物半導體場效電晶體結構的該第一溝槽內；一底層光阻層，形成於該保護層及該內層介電層上；一第一光阻層，形成於該底層光阻層上；以及一第二光阻層，形成於該第一光阻層上，其中該保護層的材料擇自於由鍺及矽鍺所組成的群組。
  8. 如申請專利範圍第7項所述之金屬氧化物半導體場效電晶體結構，其中該第一光阻層係由矽與光阻的混合物所形成且其中該磊晶層係由矽鍺所形成，而該蓋層係由矽所形成。
TW103146033A 2014-02-12 2014-12-29 金屬氧化物半導體場效電晶體結構及其製造方法 TWI553871B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/178,399 US9343412B2 (en) 2014-02-12 2014-02-12 Method of forming MOSFET structure

Publications (2)

Publication Number Publication Date
TW201539760A TW201539760A (zh) 2015-10-16
TWI553871B true TWI553871B (zh) 2016-10-11

Family

ID=53775539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146033A TWI553871B (zh) 2014-02-12 2014-12-29 金屬氧化物半導體場效電晶體結構及其製造方法

Country Status (3)

Country Link
US (3) US9343412B2 (zh)
CN (1) CN104835742B (zh)
TW (1) TWI553871B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191300A1 (en) * 2011-12-31 2014-07-10 Ritesh Jhaveri Hard mask etch stop for tall fins
US20140335674A1 (en) * 2013-05-13 2014-11-13 United Microelectronics Corp. Manufacturing method of semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674971B1 (ko) * 2005-04-27 2007-01-26 삼성전자주식회사 Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
US7557000B2 (en) * 2006-11-20 2009-07-07 Semiconductor Manufacturing International (Shanghai) Corporation Etching method and structure using a hard mask for strained silicon MOS transistors
US8980706B2 (en) * 2008-09-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate N/P patterning
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
KR101714003B1 (ko) * 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US9263339B2 (en) * 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8557666B2 (en) * 2011-09-13 2013-10-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US20130149830A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein
US8664060B2 (en) * 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US8962433B2 (en) * 2012-06-12 2015-02-24 United Microelectronics Corp. MOS transistor process
US20140004677A1 (en) * 2012-06-29 2014-01-02 GlobalFoundries, Inc. High-k Seal for Protection of Replacement Gates
US8828825B2 (en) * 2012-07-16 2014-09-09 Texas Instruments Incorporated Method of substantially reducing the formation of SiGe abnormal growths on polycrystalline electrodes for strained channel PMOS transistors
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
US8728927B1 (en) * 2012-12-10 2014-05-20 International Business Machines Corporation Borderless contacts for semiconductor transistors
US9029919B2 (en) * 2013-02-01 2015-05-12 Globalfoundries Inc. Methods of forming silicon/germanium protection layer above source/drain regions of a transistor and a device having such a protection layer
US9076736B2 (en) * 2013-03-14 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device fabrication
US8765546B1 (en) * 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US9633835B2 (en) * 2013-09-06 2017-04-25 Intel Corporation Transistor fabrication technique including sacrificial protective layer for source/drain at contact location
US9112031B2 (en) * 2013-11-08 2015-08-18 International Business Machines Corporation Reduced resistance finFET device with late spacer self aligned contact
US20150228776A1 (en) * 2014-02-07 2015-08-13 Globalfoundries Inc. Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices
US20160104673A1 (en) * 2014-10-09 2016-04-14 United Microelectronics Corp. Fin-shaped field-effect transistor with a germanium epitaxial cap and a method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191300A1 (en) * 2011-12-31 2014-07-10 Ritesh Jhaveri Hard mask etch stop for tall fins
US20140335674A1 (en) * 2013-05-13 2014-11-13 United Microelectronics Corp. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20160247896A1 (en) 2016-08-25
TW201539760A (zh) 2015-10-16
CN104835742A (zh) 2015-08-12
US11127837B2 (en) 2021-09-21
US20150228483A1 (en) 2015-08-13
CN104835742B (zh) 2018-08-31
US9343412B2 (en) 2016-05-17
US20200058765A1 (en) 2020-02-20
US10461170B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
CN105374871B (zh) 鳍状结构及其形成方法
US9123773B1 (en) T-shaped single diffusion barrier with single mask approach process flow
TW201434109A (zh) ＦｉｎＦＥＴ元件與其形成方法
US10276437B2 (en) Contact structure of gate structure
CN111276543A (zh) 制造半导体器件的方法
TWI728966B (zh) 半導體元件及其製作方法
TWI553871B (zh) 金屬氧化物半導體場效電晶體結構及其製造方法
US10141429B2 (en) FinFET having isolation structure and method of forming the same
US9287372B2 (en) Method of forming trench on FinFET and FinFET thereof
US9263330B2 (en) Semiconductor device, method for forming contact and method for etching continuous recess
CN107968053A (zh) 半导体器件及其形成方法
CN103531467B (zh) 半导体器件及其形成方法
CN113496948B (zh) 半导体器件及其形成方法
JP2012186474A5 (zh)
US20170077287A1 (en) Method of Forming FinFET
CN104409356B (zh) 形成鳍式场效应晶体管的方法
CN104465398B (zh) 一种FinFET制备方法
KR20120122634A (ko) 오버레이 버니어 형성방법
CN104465397A (zh) 一种FinFET制备方法
CN106971974A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees