TWI551361B

TWI551361B - 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品

Info

Publication number: TWI551361B
Application number: TW100148422A
Authority: TW
Inventors: 莫斯塔法奧茲科奇; 古史塔維雷莫斯; 亞德奇連
Original assignee: 德國艾托特克公司
Priority date: 2010-12-23
Filing date: 2011-12-23
Publication date: 2016-10-01
Also published as: TW201244836A

Description

獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品

本發明係關於銅打線接合於基材，特別是印刷電路板及積體電路基材的方法，該印刷電路板及該積體電路基材具有包含銅接合部分及鈀或鈀合金層之層總成及其中銅打線接合於上述層總成之基材。

在印刷電路板(PCB)及積體電路(IC)基材製造中，需要使電子組件接合於在基材之一側或兩側上產生之銅結構之所選接合區域(作為接合部分之接合墊)。該互連就接合強度而言必須可靠，亦即施加於接合互連之熱應力決不應引起此互連損壞。

導線接合為積體電路封裝中晶片連接至積體電路基材之一種較佳方法且其在商業積體電路生產中佔70%以上。當前用於積體電路基材之主要打線接合方法為金打線接合，其中金打線接合於電解沈積之鎳及金層上。或者，金打線接合於鎳、鈀及金之表面上(ENEPIG)。在所有情況下，銅打線接合於最終金層上。最近，積體電路基材工業中已引入銅打線接合技術作為金打線接合之替代方法。當前銅打線接合標準為使用接合於層序列上之銅線接合物，該層序列係由沈積於基材之銅打線接合部分上之第一電解鎳層及第二金層組成。

微電子封裝中打線接合之機械可靠性在很大程度上取決於基材(印刷電路板、PCB或積體電路基材)上之接合楔與接合墊之間界面處金屬間化合物之形成及發展，其為成功接合所必需。

難以使金或銅打線接合於銅接合墊表面上的主要原因為銅金屬鍍層氧化之趨勢較高。

打線接合部分通常由銅製成。若其保持裸露或外部曝露於大氣及濕氣，則銅層之焊接及打線接合性質由於表面氧化或腐蝕而退化。因此，為保持焊接或打線接合性質，裸露或曝露之銅層通常經鎳電鍍或無電極電鍍。電鍍鎳層長期保護銅免受腐蝕性大氣損害。又，鎳層藉由充當擴散障壁層而保護銅以免在焊接組裝步驟期間被焊料溶解。此外，電鍍鎳層起界面膜作用，以防止隨後電鍍之銅層與金層彼此間擴散。隨後，以電解或無電極方式電鍍約0.5 μm厚度之打線接合金，以賦予有助於打線接合製程之性質。該等製程描述於例如US 5,235,139及US 6,733,823中。

US 2007/0104929係關於電鍍印刷電路板之方法，其包含以下步驟：(a)提供具有預定電路圖案之印刷電路板，該印刷電路板具有用於在其上表面安裝半導體之打線接合部分及用於連接外部部件與印刷電路板之焊接部分；(b)在印刷電路板中除打線接合部分及焊接部分以外的其餘部分上形成光致阻焊層(photo solder resist layer)；(c)在打線接合部分及焊接部分上形成鈀或鈀合金無電極電鍍層；及(d)將鈀或鈀合金電鍍層浸漬於含有水溶性金化合物之取代型浸漬式金電鍍溶液中，以在鈀或鈀合金電鍍層上形成金或金合金無電極電鍍層。

US 2006/055023係關於包含疊層及防氧化層之晶片載體。防氧化層為位於接合指墊或其他接點之表面上，使用簡易快速塗膜技術形成之非電解金屬塗層或有機防氧化膜。

US 5,175,609係關於用於抗腐蝕及抗應力互連多層冶金墊(其包含根據互連冶金學依序沈積之鉻層、鎳層及貴重或相對貴重金屬層)或多層冶金墊(其包含根據互連冶金學依序沈積之鉻層、可溶性貴重金屬層、鎳層及貴重或相對貴重金屬層)之新穎結構及方法。

EP 0 697 805 A1係關於藉由以下步驟製造印刷電路板之方法：提供具有銅電路圖案、孔洞及接合區之電路板；用阻焊遮罩覆蓋電路圖案；及使電路板與無電極電鍍鈀溶液接觸足以提供最終鈀處理層的時間，該最終鈀處理層厚度足以保護孔洞中及接合區上之銅沈積物免於形成氧化物且相對光滑及平坦以提供優良可焊性及優良打線接合能力。通常藉由在電路板上電鍍銅來設置銅電路圖案、孔洞及接合區。接著，鈀層可直接設置於銅上或設置於最初沈積於銅上之無電極電鍍鎳層上。

因此，本發明之一個目標為提供在具有由銅製成之打線接合部分之基材上沈積的層，該層確保非常可靠地形成打線接合且不含金層。如本文所用之金屬層意謂形成於打線接合部分上之至少一個由鈀或鈀合金製成之金屬層，其適用作銅打線接合表面。

本發明之另一目標為提供形成該層、同時在該金屬層上形成穩定打線接合，更特定言之銅打線接合之方法。

本發明之另一目標為提供積體電路基材，該積體電路基材具有銅結構，其中該銅結構經塗覆金屬層。

本發明之另一目標為提供印刷電路板，該印刷電路板具有銅結構，其中該銅結構經塗覆金屬層。

為實現該等目標，本發明提供金屬層總成，其包含

(i)至少一個打線接合部分層，其由銅或銅合金製成；且沈積於其上

(ii)金屬層，其為鈀或鈀合金層；

(iii)銅線，其打線接合於鈀或鈀合金層上。

步驟(ii)中沈積之鈀或鈀合金層之厚度為0.01-5.0 μm，較佳為0.05-2.0 μm且更佳為0.1-0.5 μm。

在該方法之較佳實施例中，鈀層由純鈀組成。在另一較佳實施例中，打線接合部分上之層總成不含鎳或鎳合金層，而僅含直接電鍍於打線接合部分上之鈀或鈀合金層。

鈀係自無電極(自催化)電鍍鈀浴中沈積，該鈀浴包含

▇鈀離子源；

▇錯合劑；

▇還原劑。

迄今，通常在由銅或銅合金製成之打線接合部分層上電鍍鎳或鎳合金層。該鎳層之厚度通常為0.5-10.0 μm。

本發明之方法中不再需要電鍍鎳或鎳合金層。

本發明者發現在打線接合部分之銅或銅合金上鍍純鈀層尤其有利。根據一個實施例(其中在電鍍鈀或鈀層之前，由銅或銅合金製成之打線接合部分上未沈積鎳或鎳合金層)，純鈀甚至更佳。本發明之純鈀層為鈀含量超過99.0 wt.%，較佳超過99.5 wt.%鈀或更佳超過99.9 wt.%或超過99.99 wt.%鈀之層。

在該方法之另一實施例中，鈀電鍍層為合金層，其包含90至99.9 wt.%鈀及0.1至10.0 wt.%磷或硼。

在本發明之較佳實施例中，金屬層僅包含一個鈀或鈀合金層，例如鈀-磷層，其直接形成於基材之銅或銅合金打線接合部分上。

通常，藉由預先用酸清潔劑處理且接著於微蝕刻浴中還原表面氧化銅來為接合部分之銅或銅合金表面電鍍作好準備。

為達成本發明之目的，可在沈積鈀或鈀合金層之前對銅或銅合金打線接合部分有利地施用另一活化步驟。該活化溶液可包含產生薄鈀層之鈀鹽。該層極薄且通常不覆蓋整個銅或銅合金打線接合部分。其不視為層總成中之不同層，而是視為活化作用，其形成除鈀/鈀合金層以外的金屬晶種層。該晶種層之厚度通常為幾埃(angstrom)。該晶種層藉由浸漬式交換法電鍍至銅或銅合金層。

若藉由無電極(自催化)電鍍方法沈積鈀層，則該活化溶液尤其較佳。

此鈀/鈀合金層較佳電鍍至設置於積體電路基材或印刷電路板上之銅或銅合金結構上。

積體電路基材包含載體主體及設置於該載體主體一側或兩側上的銅結構。因此，在金屬結構上塗覆鈀或鈀合金層。隨後，銅打線接合於鈀或鈀合金層上。

銅線較佳為純銅線。或者，其可為銅合金線。又，銅線或銅合金線可塗覆金或鈀，較佳為鈀。鈀塗層之厚度可例如介於5-50 nm之間，較佳為10-25 nm。金塗層可具有相同厚度範圍。

銅結構包含打線接合部分(亦稱為接合墊)，其用於連接電子組件與基材；導線，其用於襯墊之間及金屬化孔洞與襯墊之間的電連接；及其他導體區域，例如接地區域、屏蔽區域及其類似區域。鈀或鈀合金層較佳僅塗覆於焊接及接合部分上，而不塗覆於導線及其他導體區域上。

與先前技術相比，本發明之層總成提供電子組件與基材之間最可靠的接合連接。

本發明之層總成亦不含電鍍於鈀或鈀合金層上之金層。此不僅僅是顯著降低了總製程成本。本發明者亦發現，省去金層大大增強打線接合效能。

本發明之方法較佳包含藉由無電極(自催化)電鍍沈積鈀或鈀合金層。

無電極(自催化)電鍍涉及借助於無電極電鍍溶液中所含的還原劑還原金屬來沈積金屬，該還原劑因此氧化。基材金屬因此將氧化且從而溶解。在此情況下不使用電鍍溶液中所含的還原劑。

此外，較佳可藉由使基材之至少一個銅線部分與含有鈀離子源及還原劑之溶液(其不含磷且引起純鈀層沈積)接觸來沈積純鈀層。

適用於沈積純鈀層之無電極(自催化)電鍍浴組合物描述於例如US 5,882,736中。該電鍍浴含有鈀鹽、一或多種氮化錯合劑及甲酸或甲酸衍生物，但不含次磷酸鹽及/或胺硼烷化合物。溶液之pH值高於4。較佳使用一級胺、二級胺或三級胺或多元胺作為氮化錯合劑。其為例如伸乙基-二胺；1,3-二胺基-丙烷、1,2-雙(3-胺基-丙基-胺基)-乙烷；2-二乙基-胺基-乙基-胺；及二伸乙基-三胺。此外，亦可使用二伸乙基-三胺-五乙酸；硝基-乙酸；N-(2-羥基-乙基)-伸乙基-二胺；伸乙基-二胺-N,N-二乙酸；2-(二甲基-胺基)-乙基-胺；1,2-二胺基-丙基-胺；1,3-二胺基-丙基-胺；3-(甲基-胺基)-丙基-胺；3-(二甲基-胺基)-丙基-胺；3-(二乙基-胺基)-丙基-胺；雙(3-胺基-丙基)-胺；1,2-雙(3-胺基-丙基)-烷基-胺；二伸乙基-三胺；三伸乙基-四胺；四伸乙基-五胺；五伸乙基-六胺；及該等氮化錯合劑之任何所要混合物。然而，含硫化合物不作為穩定劑與錯合劑一起使用。

更佳的是，用於以無電極方式沈積純鈀層之溶液為水溶液且含有鈀鹽(諸如氯化鈀或硫酸鈀)、作為還原劑之不含次磷酸鹽之化合物(例如甲酸、礦物酸(諸如硫酸及鹽酸)或礦物鹼(例如氫氧化鈉或氫氧化鉀))、錯合劑(例如胺化合物，諸如伸乙二胺)及(若需要)穩定化合物。或者，其他可使用之無電極電鍍鈀沈積溶液及方法在此項技術中熟知且描述於：美國專利第5,292,361號、第4,424,241號、第4,341,846號、第4,279,951號及第4,255,194號中。

在本發明之另一較佳實施例中，基材之一側或兩側設置有保形遮罩，除該一側或兩側上之至少一個銅打線部分上塗有鈀或鈀合金層之區域外，該保形遮罩覆蓋該基材之該一側或兩側上之所有區域。保形遮罩較佳可為阻焊遮罩，例如可曝光及可顯影遮罩。該遮罩可以例如環氧樹脂為基礎且層壓、旋塗、滾塗或以類似方式施加於電路載體表面。隨後其曝露於光化性光且經顯影以暴露表面上將沈積層總成之區域。該等區域將設置打線接合部分。可形成保形遮罩使得基材表面上之暴露區域大於銅結構中形成之打線接合部分，藉此使基材之部分介電質表面區域曝光，或使得基材表面上之暴露區域小於銅結構中形成之打線接合部分，以便僅暴露銅結構中形成之打線接合部分。

根據本發明之方法，所曝光之由銅或銅合金製成之打線接合部分鍍有純鈀或鈀合金層。

鈀合金層較佳為具有0.1-10 wt.%，更佳0.5-7 wt.%磷含量之鈀-磷層。本發明之純鈀層為鈀含量超過99.0 wt.%，較佳超過99.5 wt.%鈀或更佳超過99.9 wt.%或超過99.99 wt.%鈀之層。較佳為純鈀層。

在所曝光之打線接合部分上電鍍鈀或鈀合金以形成鈀或鈀合金電鍍層。

以下更詳細描述在打線接合部分上形成無電極鈀或鈀合金電鍍層。

電鍍溶液中所用的還原劑決定是否電鍍純鈀或鈀合金(鈀-磷、鈀-硼)。舉例而言，適用於本發明之典型無電極電鍍鈀溶液包含(但不限於)作為鈀來源之硫酸鈀；作為還原劑之次磷酸鈉或二甲胺硼烷、甲醛或甲酸；作為錯合劑之乳酸及作為緩衝劑之丁二酸。為獲得鈀電鍍層之緻密結構，無電極電鍍鈀溶液之pH值較佳在4.5至5.5範圍內。

鈀或鈀合金電鍍製程係在約45℃至80℃下進行1分鐘至60分鐘而得到厚度在0.05至5.0 μm，更佳0.1至1.0 μm且更佳0.1至0.5 μm範圍內之鈀或鈀合金電鍍層。

電鍍浴中錯合劑之濃度係視鈀含量而定。通常，錯合劑與鈀之莫耳比為5:1至50:1，其中電鍍浴中錯合劑之濃度為每公升電鍍浴0.05公克至100公克。

塗覆溶液之pH值通常大於4。在pH值低於4之情況下，溶液變得不穩定且由於產生氫氣而傾向於自分解。在pH值稍低於4之情況下，金屬表面上主要沈積黏性不良的黑色鈀層，而在pH值低於約2之情況下，鈀自溶液中沈澱析出。在此情況下，基材上所得沈澱物呈黑色且黏性不足。

塗覆溶液之pH值較佳在5至6範圍內。在pH值大於7之情況下，鹼性浴使鈀以膠結方式(亦即無明亮光澤或黏著至基材)沈積於金屬表面上之傾向增強。此外，鹼塗覆溶液會侵蝕塗覆於電路板上之有機抗性膜，諸如阻焊遮罩。

若在打線接合部分之銅或銅合金層上直接沈積純鈀層，則較佳對銅表面進行預處理。為達成此目的，通常於氧化性酸性溶液(例如硫酸與過氧化氫之溶液)中進行蝕刻清洗。較佳隨後再於酸性溶液(諸如硫酸溶液)中進行清洗。清洗後，較佳用含有鈀之溶液(諸如硫酸鈀溶液，其含有其他酸，例如硫酸、甲烷磺酸及磷酸)活化表面。通常，使基材在25℃至30℃下於活化浴中浸漬1至4分鐘。

該活化步驟由於以下原因而為較佳：後續沈積步驟，例如於無電極(自催化)鈀浴中，該浴含有藉由鈀金屬之存在催化性活化之還原劑。因此，必須利用浸漬過程在銅表面上沈積至少一些鈀，其中更貴重的金屬鈀置換較不貴重的銅。若銅表面直接浸漬於自催化鈀浴中，則亦可發生此初始浸漬式鈀沈積，且一旦沈積極少量鈀，則該過程以自催化沈積方式進行。發現自催化鈀浴組合物可被過量銅離子去活化。若在自催化鈀浴中進行初始浸漬式鈀沈積，則不可避免地發生銅離子增濃。因此，在製備環境中，可較佳在自催化鈀浴前之額外步驟中應用浸漬式鈀浴(先前描述之活化溶液)以延長自催化鈀浴之使用壽命。

接著，在較佳實施例中，可沖洗表面且接著在上述活化鈀浴中預處理後用無電極(自催化)鈀浴處理；在另一情況下，其可立即用無電極(自催化)鈀浴處理而不在活化鈀浴中進行預處理。

以下實例用於說明本發明之多種態樣。

實例

使用單面PCB(陣列大小61.8×113.8 mm)作為基材。陣列由兩張單卡(50×50 mm)組成。總銅厚度為30 μm(+/- 5 μm)。可在該基材之任何區域上進行打線接合。

基底材料為Hitachi MCL-E679FGB-(S)，FR4 18/80，300 μm。

所用電鍍順序展示於下表中：

表1A：在銅打線接合部分上電鍍純鈀(根據本發明)

表1B：使用浸漬式方法在銅墊上電鍍鈀(比較)

表2：在銅打線接合部分上電鍍鎳及純鈀

表3：在銅打線接合部分上電鍍鎳及鈀-磷合金

表4：在銅打線接合部分上電鍍鎳、純鈀及金(比較)

根據表1 A/B-4使用之組分：

進行之測試：拉拔測試

在如表1 A/B-4中所述沈積金屬層後，該等電鍍打線接合部分在165℃下接合於銅墊之具有Heraeus Maxsoft銅線(直徑0.8 μm)之部分上。使用微環境銅套組(Microenvironment Copper Kit)、使用Kulicke and Soffa Max Ultra打線接合器進行銅接合製程。形成氣體(5%/95% H₂/N₂)在形成期間保護無空氣焊球(free-air ball)。接合工具為Kulicke and Soffa CuPRAplus毛細管，其具有1.25密耳(mil)倒角直徑(CD)及60°內部倒角(ICA)。接合在超音波(US)處理存在下進行。

在接合之前，用此項技術中已知的電漿蝕刻方法清洗鈀表面。

用Dage 4000 T p拉拔測試器進行拉拔測試。

測試結果展示於表5中。測試10種接合樣品且表5中提供平均值。測試「表編號」指示如以上表1 A/B-4之電鍍順序。所得金屬層之厚度以μm表示。US處理時間在90秒與140秒之間變化。以公克拉力表示之相應拉拔強度值提供於表5中。

US(超音波)處理時間

表5：所得平均拉拔強度值之結果

如自表5之資料顯而易見，第1A號樣品之拉拔強度值在所有US處理時間中最高。拉拔強度值越高，則基材與銅線之間的接合越優良，此為所需的。接合強度值低於2.1視為不足以形成基材與銅線之間的可靠接合，介於2.2與3.9之間的值視為可接受。等於或高於4.0之值視為優良。當使用浸漬式鈀電鍍方法(第1B號樣品)電鍍鈀層時，與本發明之無電極(自催化)電鍍方法相比，接合效能顯著較弱。

第1號樣品之所有值均高於5，亦即第1號樣品極佳。此實例對應於本發明之尤其較佳實施例，其中鈀層為純鈀層且不經中間鎳或鎳合金層而直接沈積於銅打線接合部分上。

第2號樣品及第3號樣品亦係藉由本發明之方法獲得且含有介於基材(更特定言之，打線接合部分)與鈀層之間的額外鎳層。所得平均拉拔強度值低於較佳實施例，但仍然可接受。

根據對應於比較實例之實驗添加金層(第4號樣品)作為總成之最終層意外引起所得平均拉拔強度值顯著降低。因此，接合效能較差。八個值中的三個值視為「不合格」，八個值中的五個值視為「可接受」且不存在極佳值。

迄今，咸信金為最適用於打線接合之層。

因此，藉由本發明之方法提供的層序列就所得平均拉拔強度值而言，產生極佳的銅打線接合結果，表明銅線與基材之處理表面之間的接合優良。

對根據表1A(無電極(自催化)電鍍方法，本發明)及1B(浸漬式電鍍方法，比較)之電鍍方法所製備之樣品進行其他接合測試以確定本發明方法產生較佳接合效能。

測試如下所列四種樣品(具有兩種不同鈀層厚度)之Cu打線接合能力：

表1A：

無電極電鍍Pd(自催化)90 nm(Pd厚度90 nm)

無電極電鍍Pd(自催化)150 nm(Pd厚度150 nm)

表1B：

浸漬式Pd 100 nm，(Pd厚度100 nm)

浸漬式Pd 150 nm，(Pd厚度150 nm)

測試條件為「原樣」狀態(剛電鍍且未經熱處理)及在150℃熱處理4小時後。無電極(自催化)電鍍有鈀之所有樣品在兩種測試條件下均可與Cu接合。在浸漬式電鍍有Pd之樣品中，僅樣品「浸漬式Pd 150 nm」可在「原樣」條件下接合。樣品「浸漬式Pd 100 nm」在兩種測試條件下均不可接合，樣品「浸漬式Pd 150 nm」在熱處理「150℃，4小時」後不可接合。樣品在打線接合製程期間接合失敗。因此沒有銅線可固定於表面上且無法進行銅線拉拔測試。此外，浸漬式電鍍有Pd之兩種樣品在熱處理後顯示明顯變色。

除非另有說明，否則接合設備及參數如同上文所述，其中詳細參數設定如下。所用銅線：Hereaus Cu Maxsoft，Φ=20 μm，斷裂負載7.3 g，溫度：200℃。

表6：用於打線接合測試之參數設定

每個樣品進行30次拉拔。拉拔測試驗收準則係根據DVS 2811標準：最小斷裂力>50%線斷裂負載(>4.95 g)；變異係數CV(標準差與平均值之比率)<0.15(<15%)。在接合前，所有樣品均用氬電漿預處理10分鐘。

表7：表面處理之拉拔強度(g)；老化=按原樣

表8：表面處理之拉拔強度(g)；老化=4小時，150℃

如自表7及8顯而易見，由無電極(自催化)鈀沈積法獲得之鈀層之接合效能高於由浸漬式沈積獲得之鈀層之接合效能。在老化後及100 nm厚度下，浸漬式電鍍之鈀層完全不可接合且因此不適用於本發明之接合方法。

Claims

一種在基材上形成銅線之方法，該基材具有至少一個由銅或銅合金製成之打線接合部分，該方法包含以下步驟：(i)提供具有至少一個由銅或銅合金製成之打線接合部分的基材；(ii)在該至少一個打線接合部分上形成具有鈀含量超過99.9wt.%之鈀層，或包含90.0-99.9wt.%鈀及0.1-10.0wt.%磷之鈀合金層；及隨後(iii)將銅線接合於該鈀或鈀合金層上，及其中步驟(ii)之該鈀或鈀合金層係直接在該銅或銅合金接合部分上形成。
如請求項1之方法，其中該鈀或鈀合金層之厚度為0.05-5.0μm。
如請求項1或2之方法，其中該鈀或鈀合金層之厚度為0.1-0.5μm。
如請求項1之方法，其中該鈀係自無電極(自催化)電鍍鈀浴中沈積，該無電極電鍍鈀浴包含：鈀離子源；錯合劑；還原劑。
一種層總成，其包含：(i)至少一個打線接合部分層，其由銅或銅合金製成；且於其上直接沈積： (ii)具有鈀含量超過99.9wt.%之鈀層，或包含90.0-99.9wt.%鈀及0.1-10.0wt.%磷之鈀合金層；及(iii)打線接合於該鈀或鈀合金層上之銅。
一種印刷電路板，其具有如請求項5之層總成，及另外，用於連接外部部件與該印刷電路板之焊接部分。
一種積體電路，其具有如請求項5之層總成。