[go: up one dir, main page]

TWI550921B - 氮化物半導體結構 - Google Patents

氮化物半導體結構 Download PDF

Info

Publication number
TWI550921B
TWI550921B TW103124565A TW103124565A TWI550921B TW I550921 B TWI550921 B TW I550921B TW 103124565 A TW103124565 A TW 103124565A TW 103124565 A TW103124565 A TW 103124565A TW I550921 B TWI550921 B TW I550921B
Authority
TW
Taiwan
Prior art keywords
buffer layer
layer
nitride semiconductor
semiconductor structure
nitride
Prior art date
Application number
TW103124565A
Other languages
English (en)
Other versions
TW201605077A (zh
Inventor
宣融
胡智威
詹益仁
Original Assignee
嘉晶電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 嘉晶電子股份有限公司 filed Critical 嘉晶電子股份有限公司
Priority to TW103124565A priority Critical patent/TWI550921B/zh
Priority to CN201410552714.3A priority patent/CN105280770B/zh
Priority to US14/623,504 priority patent/US9419160B2/en
Publication of TW201605077A publication Critical patent/TW201605077A/zh
Application granted granted Critical
Publication of TWI550921B publication Critical patent/TWI550921B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1226—Active materials comprising only Group IV materials comprising multiple Group IV elements, e.g. SiC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H10P14/3208—
    • H10P14/3216—
    • H10P14/3252—
    • H10P14/3254—
    • H10P14/3416—

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

氮化物半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種氮化物半導體結構。
近年來，氮化物發光二極體已廣泛地應用於各領域。在氮化物半導體結構中，由於矽基板具備高導熱以及低成本等優點，因此，以矽基板為基礎的大尺寸的氮化物半導體已成為氮化物發光二極體中的重要元件。
然而，以氮化鎵(GaN)半導體層為例，氮化鎵半導體層與矽基板之間的晶格差異為17%，且兩者之間的熱膨脹係數差異為54%。上述差異除了在冷卻期間會因熱應力過大而造成薄膜破裂外，也會使氮化鎵半導體層在磊晶過程中產生內應力，進而造成薄膜龜裂並形成缺陷。因此，如何解決氮化物半導體層與矽基板之間晶格與熱膨脹係數不匹配的問題，以減少晶片的破裂、避免缺陷的產生，為當前所需研究的課題。
本發明提供一種氮化物半導體結構，改善氮化鎵與矽之間晶格與熱膨脹係數不匹配的問題，以減少晶片的破裂，並避免缺陷的產生。
本發明提供一種氮化物半導體結構。氮化物半導體結構包括基板、碳化矽成核層、複合緩衝層以及氮化物半導體層。碳化矽成核層位於基板上。複合緩衝層位於碳化矽成核層上。氮化物半導體層位於複合緩衝層上。此外，氮化物半導體結構為無氮化鋁(AlN free)的半導體結構。
在本發明的一實施例中，上述複合緩衝層包括第一緩衝層以及第二緩衝層，第一緩衝層接觸碳化矽成核層。
在本發明的一實施例中，上述第一緩衝層包括AlxGaN層，其中0<x<1。
在本發明的一實施例中，上述第二緩衝層包括相互交疊的多個AlyGa1-yN層以及多個AlzGa1-zN層，其中0<y<1，0<z<1且y不等於z。
在本發明的一實施例中，其中x>(y+z)/2。
在本發明的一實施例中，上述第二緩衝層包括氮化鋁鎵塊體層。
在本發明的一實施例中，上述第二緩衝層包括鋁含量步階漸變的氮化鋁鎵漸變層。
在本發明的一實施例中，上述第二緩衝層包括鋁含量連 續漸變的氮化鋁鎵漸變層。
在本發明的一實施例中，上述複合緩衝層更包括第三緩衝層，位於氮化物半導體層與第二緩衝層之間。
在本發明的一實施例中，上述第三緩衝層包括碳化矽層。
在本發明的一實施例中，上述第三緩衝層包括相互交疊的多個碳化矽層與多個氮化鎵層。
在本發明的一實施例中，上述第三緩衝層的厚度介於約5奈米至100奈米之間。
在本發明的一實施例中，上述碳化矽成核層為立方晶系。
在本發明的一實施例中，上述碳化矽成核層的厚度介於50奈米至3000奈米之間。
在本發明的一實施例中，上述第一緩衝層的厚度介於約0.1微米至3微米之間。
在本發明的一實施例中，上述第二緩衝層的厚度介於約0.1微米至3微米之間。
在本發明的一實施例中，上述第一緩衝層以及第二緩衝層的厚度總合介於0.2微米至4微米之間。
在本發明的一實施例中，上述基板的材料包括矽、氧化鋁或玻璃。
在本發明的一實施例中，上述基板為圖案化基板。
在本發明的一實施例中，上述氮化物半導體層的厚度介於1微米至8微米之間。
基於上述，在本發明的氮化物半導體結構中，藉由碳化矽成核層以及複合緩衝層的配置，改善氮化鎵與矽之間晶格與熱膨脹係數不匹配的問題，以克服兩者之間缺陷過多的缺點。此外，習知的氮化物半導體結構通常具有氮化鋁，但氮化鋁的磊晶時間長，導致機台產能降低。有鑒於此，本發明提供一種無氮化鋁的氮化物半導體結構，可節省磊晶時間以及減少機台預防維護(preventive maintenance，PM)的次數。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b、200、300、400‧‧‧氮化物半導體結構
102‧‧‧基板
104‧‧‧碳化矽成核層
106、206‧‧‧第一緩衝層
108、208、308‧‧‧第二緩衝層
110、114‧‧‧第三緩衝層
114a‧‧‧碳化矽層
114b‧‧‧氮化鎵層
112‧‧‧氮化物半導體層
120a、120b、220、320、420‧‧‧複合緩衝層
206a、206c‧‧‧AlxGaN層
206b‧‧‧AlN層
208a、208b、208c‧‧‧子緩衝層
308a‧‧‧AlyGa1-yN層
308b‧‧‧AlzGa1-zN層
圖1是依照本發明的一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖2是依照本發明的另一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖3是依照本發明的又一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖4是依照本發明的再一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖5是依照本發明的再一實施例所繪示的氮化物半導體結構的剖面示意圖。
圖6是依照本發明的一實例的氮化物半導體結構的XRD繞射圖譜。
圖1是依照本發明的一實施例所繪示的氮化物半導體結構的剖面示意圖。圖2是依照本發明的另一實施例所繪示的氮化物半導體結構的剖面示意圖。
請參照圖1，本發明的氮化物半導體結構100a包括基板102、碳化矽成核層104、複合緩衝層120a以及氮化物半導體層112。基板102的材料包括矽、氧化鋁(Al2O3)或玻璃。在一實施例中，基板102例如是矽基板，其結晶方向(crystal orientation)例如是(111)。基板102可為圖案化基板，例如是圖案化的矽基板。矽基板的圖案可為規則或不規則的微米圖案或奈米圖案。在一實施例中，基板102經圖案化後可包括多數個凹陷(未繪示)，以使後續形成於基板102上的磊晶層(例如碳化矽成核層104)能夠側向成長，並減少差排(dislocation)的產生。
碳化矽成核層104位於基板102上。在此實施例中，碳化矽成核層104可與基板102接觸，但本發明並不以此為限。在另一實施例中(未繪示)，碳化矽成核層104與基板102之間可存在中介層。形成碳化矽成核層104的方法包括進行化學氣相沈積法(chemical vapor deposition，CVD)，其中反應溫度為約1200℃至1300℃。此外，碳化矽成核層104可成長於平坦的矽基板或 者圖案化的矽基板上。碳化矽成核層104的厚度例如是介於約50奈米至3000奈米之間。碳化矽成核層104例如是立方晶系(cubic)，其結晶方向例如是(111)。
複合緩衝層120a位於碳化矽成核層104上。在此實施例中，複合緩衝層120a可與碳化矽成核層104接觸，但本發明並不以此為限。在另一實施例中(未繪示)，複合緩衝層120a與碳化矽成核層104之間可存在中介層。在一實施例中，複合緩衝層120a至少包括第一緩衝層106以及第二緩衝層108。第一緩衝層106例如是接觸碳化矽成核層104。第一緩衝層106包括AlxGaN層，其中0<x<1。形成第一緩衝層106的方法包括進行有機金屬化學氣相沈積法(metal organic chemical vapor deposition，MOCVD)，其反應溫度例如是約1000℃至1100℃。第一緩衝層106的厚度例如是介於約0.1微米至3微米之間。
第二緩衝層108位於第一緩衝層106上。在此實施例中，第二緩衝層108可為塊體層(bulk layer)，例如是氮化鋁鎵(AlyGaN)塊體層，其中0<y<1。在一實施例中，AlyGaN塊體層中的鋁含量為特定值。此外，第一緩衝層106中的AlxGaN層的鋁含量例如是大於第二緩衝層108中的AlyGaN塊體層的鋁含量。形成第二緩衝層108的方法包括進行有機金屬化學氣相沈積法，其反應溫度例如是1000℃至1100℃。第二緩衝層108的厚度例如是介於約0.1微米至3微米之間。在一實施例中，第二緩衝層108的厚度例如是大於第一緩衝層106的厚度。第一緩衝層106以及 第二緩衝層108的厚度總合例如是介於0.2微米至4微米之間。在另一實施例中，第一緩衝層106以及第二緩衝層108的厚度總合例如是介於2微米至4微米之間。
在一實施例中，複合緩衝層120a可選擇性地更包括第三緩衝層110，如圖1所示。第三緩衝層110例如是位於第二緩衝層108上。第三緩衝層110是作為應力舒緩層，用以舒緩第二緩衝層108與後續形成之氮化物半導體層112之間的應力。在一實施例中，第三緩衝層110可為單層之低溫緩衝層，例如碳化矽層，如圖1所示。形成第三緩衝層110的方法包括進行有機金屬化學氣相沈積法，其反應溫度例如是800℃至900℃。第三緩衝層110厚度例如是介於約5奈米至100奈米之間。
請繼續參照圖1，氮化物半導體層112位於複合緩衝層120a上。在一實施例中，氮化物半導體層112例如是位於第三緩衝層110上。換言之，第三緩衝層110例如是位於氮化物半導體層112與第二緩衝層108之間。氮化物半導體層112的材料包括氮化鎵(GaN)。形成氮化物半導體層112的方法包括進行有機金屬化學氣相沈積法，其反應溫度例如是1000℃至1100℃。在一實施例中，氮化物半導體層112的厚度例如是介於1微米至8微米之間。在另一實施例中，氮化物半導體層112的厚度例如是介於2微米至8微米之間。在又一實施例中，氮化物半導體層112的厚度例如是介於4微米至8微米之間。
在圖1的實施例中，是以單層的第三緩衝層110為例來 說明之，但並不用以限定本發明。在另一實施例中，第三緩衝層也可為多層結構，如圖2之第三緩衝層114所示。第三緩衝層114可包括超晶格(superlattice)結構，例如是相互交疊的多個碳化矽層114a與多個氮化鎵層114b。形成第三緩衝層114的方法包括進行有機金屬化學氣相沈積法，其反應溫度例如是800℃至900℃。第三緩衝層114的厚度例如是介於約5奈米至50奈米之間。值得注意的是，圖2為顯示部分超晶格結構，碳化矽層114a以及氮化鎵層114b的層數不限於此。
值得注意的是，在本發明的氮化物半導體結構100a、100b中，利用碳化矽成核層104取代習知的氮化鋁層，可避免由於氮化鋁的長時間磊晶而造成產能降低的問題。此外，在本發明的複合緩衝層120a、120b中，下層的第一緩衝層106(即AlxGaN層)具有較高的鋁含量，可補償碳化矽成核層104的表面缺陷，提升磊晶層的品質。另外，本發明的複合緩衝層120a中，上層的第二緩衝層108(即AlyGaN層)具有較低的鋁含量，可以提供壓縮應力(compress strain)，以減少氮化鎵與矽之間因熱膨脹係數差異而產生的拉伸應力(tensile stress)，進而避免晶片破裂。換言之，本發明的氮化物半導體結構100a、100b為無氮化鋁(AlN free)的半導體結構，可節省磊晶時間以及減少機台預防維護(preventive maintenance，PM)的次數。
此外，在圖1及圖2之氮化物半導體結構100a、100b中，第二緩衝層108均為塊體層，但本發明並不以此為限。在其他實 施例中，第二緩衝層也可為漸變層(grading layer)或超晶格結構，如圖3及圖4所示。
圖3是依照本發明的又一實施例所繪示的氮化物半導體結構的剖面示意圖。值得注意的是，圖3的氮化物半導體結構200與圖1的氮化物半導體結構100a的差別在於第二緩衝層的組成不同。
請參照圖3，本發明的氮化物半導體結構200包括基板102、碳化矽成核層104、複合緩衝層220以及氮化物半導體層112。複合緩衝層220包括第一緩衝層106、第二緩衝層208以及選擇性第三緩衝層110。基板102、碳化矽成核層104、第一緩衝層106、第三緩衝層110以及氮化物半導體層112的材料及製造方法如上述，於此不再加以贅述。此外，在圖3的結構中，是以第三緩衝層110為單層結構為例來說明之，但並不用以限定本發明。在另一實施例中，第三緩衝層110可為多層或超晶格結構。
第二緩衝層208位於第一緩衝層106上。第二緩衝層208包括多數個漸變層，例如是鋁含量漸變的氮化鋁鎵(AlyGaN)漸變層，其中0<y<1。在一實施例中，第二緩衝層208包括鋁含量步階漸變(step graded)的氮化鋁鎵漸變層。如圖2所示，第二緩衝層208可包括(但不限於)子緩衝層(sub-buffer layer)208a、子緩衝層208b以及子緩衝層208c。子緩衝層208a、子緩衝層208b以及子緩衝層208c中的鋁含量為步階式遞減。舉例而言，子緩衝層208a中的鋁含量大於子緩衝層208b，且子緩衝層208b中的鋁 含量大於子緩衝層208c，但本發明並不以此為限。在另一實施例中，子緩衝層208a、子緩衝層208b以及子緩衝層208c中的鋁含量也可為步階式遞增。在又一實施例中，第二緩衝層208包括鋁含量連續漸變(continuously graded)的氮化鋁鎵漸變層，例如是鋁含量隨著氮化鋁鎵漸變層的厚度而減少，但本發明並不以此為限。在另一實施例中，鋁含量隨著氮化鋁鎵漸變層的厚度而增加。在一實施例中，第一緩衝層106(即AlxGaN層)的鋁含量例如是大於第二緩衝層208(即AlyGaN漸變層)中鋁含量的最大值。在另一實施例中，第一緩衝層106(即AlxGaN層)的鋁含量例如是大於第二緩衝層208(即AlyGaN漸變層)的平均鋁含量。
在圖3的複合緩衝層220中，下層的第一緩衝層106(即AlxGaN層)具有較高的鋁含量，可補償碳化矽成核層104的表面缺陷，提升磊晶層的品質。另外，在複合緩衝層220中，上層的第二緩衝層108為鋁含量漸變的氮化鋁鎵層漸變層，可減緩氮化鎵與矽之間因熱膨脹係數差異所造成的應力。此外，本發明的氮化物半導體結構200亦為無氮化鋁的半導體結構，可節省磊晶時間以及減少機台預防維護的次數。
圖4是依照本發明的再一實施例所繪示的氮化物半導體結構的剖面示意圖。值得注意的是，圖4的氮化物半導體結構300與圖1的氮化物半導體結構100a的差別在於第二緩衝層的組成不同。
請參照圖4，本發明的氮化物半導體結構300包括基板 102、碳化矽成核層104、複合緩衝層320以及氮化物半導體層112。複合緩衝層320包括第一緩衝層106、第二緩衝層308以及選擇性第三緩衝層110。基板102、碳化矽成核層104、第一緩衝層106、第三緩衝層110以及氮化物半導體層112的材料及製造方法如上述，於此不再加以贅述。此外，在圖4的結構中，是以第三緩衝層110為單層結構為例來說明之，但並不用以限定本發明。在另一實施例中，第三緩衝層110可為多層或超晶格結構。
第二緩衝層308位於第一緩衝層106上。第二緩衝層308包括由多個AlyGa1-yN層308a以及多個AlzGa1-zN層308b相互交疊的超晶格結構，其中0<y<1，0<z<1且y不等於z。值得注意的是，圖4為顯示部分超晶格結構，AlyGa1-yN層308a以及AlzGa1-zN層308b的層數不限於此。此外，第二緩衝層308的平均鋁含量小於第一緩衝層106的鋁含量。換言之，AlxGaN層、AlyGa1-yN層308a以及AlzGa1-zN層308b中鋁含量的關係為x>(y+z)/2。在一實施例中，第一緩衝層106(即AlxGaN層)的鋁含量例如是大於AlyGa1-yN層308a或AlzGa1-zN層308b中鋁含量的最大值。
在圖4的複合緩衝層320中，下層的第一緩衝層106(即AlxGaN層)具有較高的鋁含量，可補償碳化矽成核層104的表面缺陷，提升磊晶層的品質。另外，在複合緩衝層320中，上層的第二緩衝層308為超晶格結構(即AlyGa1-yN層/AlzGa1-zN層)，且第二緩衝層308的平均鋁含量小於第一緩衝層106的鋁含量，可減緩氮化鎵與矽之間因熱膨脹係數差異所造成的應力。此外， 本發明的氮化物半導體結構300亦為無氮化鋁的半導體結構，可節省磊晶時間以及減少機台預防維護的次數。
此外，在圖1至圖4之氮化物半導體結構100a、100b、200、300中，第一緩衝層106均為單層且為無氧化鋁結構，但本發明並不以此為限。在其他實施例中，第一緩衝層也可為多層且選擇性地包含氧化鋁，如圖5所示。
圖5是依照本發明的再一實施例所繪示的氮化物半導體結構的剖面示意圖。值得注意的是，圖5的氮化物半導體結構400與圖1的氮化物半導體結構100a的差別在於第一緩衝層的結構不同。
請參照圖5，本發明的氮化物半導體結構400包括基板102、碳化矽成核層104、複合緩衝層420以及氮化物半導體層112。複合緩衝層420包括第一緩衝層206、第二緩衝層108以及選擇性第三緩衝層110。基板102、碳化矽成核層104以及氮化物半導體層112的材料及製造方法如上述，於此不再加以贅述。在圖5的結構中，第二緩衝層108以及選擇性第三緩衝層110是以單層結構為例，但並不用以限定本發明。意即，第二緩衝層108也可以是如氮化物半導體結構200、300所示之多數個漸變層或超晶格結構；選擇性第三緩衝層110也可以是如氮化物半導體結構100b所示之超晶格結構。
請繼續參照圖5，第一緩衝層206可包括AlxGaN層與AlN層，其中0<x<1。在一實施例中，第一緩衝層206可包括(但 不限於)AlxGaN層206a、AlN層206b以及AlxGaN層206c。AlN層206b例如是位於AlxGaN層206a、206c之間，但本發明並不以此為限。AlxGaN層206a、206c的組成可以是相同或不相同。在一實施例中，第一緩衝層206中的鋁含量大於第二緩衝層108。形成AlxGaN層206a、AlN層206b以及AlxGaN層206c的方法包括進行有機金屬化學氣相沈積法，其反應溫度例如是約1000℃至1100℃。AlxGaN層206a、206c的厚度例如是介於約0.5微米至2微米之間。AlN層206b的厚度例如是介於約0.01微米至0.05微米之間。
在圖5的實施例中，除了第一緩衝層206具有較高的鋁含量，可補償碳化矽成核層104的表面缺陷之外，在AlxGaN層206a、206c中配置AlN層206b更可提高氮化物半導體結構400整體的均勻度，增加結構的應力補償特性，進而改善氮化鎵與矽之間晶格與熱膨脹係數不匹配的問題。
圖6是依照本發明的一實例的氮化物半導體結構的XRD繞射圖譜。
本發明的一實例的氮化物半導體結構包括矽基板、碳化矽成核層、複合緩衝層以及氮化物半導體層。碳化矽成核層的厚度為300奈米。複合緩衝層為連續漸變的氮化鋁鎵漸變層，且其厚度為2微米。氮化物半導體層的厚度約為2微米。
請參照圖6，於繞射角(2θ)為14.24度的位置可看出Si(111)結晶面。於繞射角為17.32度的位置可看出GaN(0002) 結晶面。於繞射角為17.83度的位置可看出SiC(111)結晶面。並且，於繞射角約為16.5度的位置出現SiaC1-a的峰值，此結果顯示成核層與矽基板間存在過渡層。由上述結果可得知，藉由本發明的碳化矽成核層以及複合緩衝層，氮化鎵半導體層可順利成長於矽基板上。
綜上所述，本發明的氮化物半導體結構中，藉由碳化矽成核層以及複合緩衝層的配置，改善氮化鎵與矽之間晶格與熱膨脹係數不匹配的問題，以克服兩者之間缺陷過多的缺點。此外，本發明的複合緩衝層可為多層、漸變層、超晶格結構或任意組合，且其上層的平均鋁含量小於其下層的平均鋁含量，以有效減緩氮化鎵與矽之間因熱膨脹係數差異所造成的應力。另外，習知的氮化物半導體結構通常具有氮化鋁，但藉由MOCVD所形成的氮化鋁需要較長的磊晶時間，導致機台產能降低。有鑒於此，本發明提供一種無氮化鋁的氮化物半導體結構，可節省磊晶時間以及減少機台預防維護的次數。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧氮化物半導體結構
102‧‧‧基板
104‧‧‧碳化矽成核層
106‧‧‧第一緩衝層
108‧‧‧第二緩衝層
110‧‧‧第三緩衝層
112‧‧‧氮化物半導體層
120a‧‧‧複合緩衝層

Claims (18)

  1. 一種氮化物半導體結構，包括：一基板；一碳化矽成核層，位於該基板上；一複合緩衝層，位於該碳化矽成核層上；以及一氮化物半導體層，位於該複合緩衝層上，其中該氮化物半導體結構為一無氮化鋁(AlN free)的半導體結構，其中該複合緩衝層包括一第一緩衝層以及一第二緩衝層，該第一緩衝層接觸該碳化矽成核層，其中該第一緩衝層包括一AlxGaN層，其中0<x<1。
  2. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第二緩衝層包括相互交疊的多個AlyGa1-yN層以及多個AlzGa1-zN層，其中0<y<1，0<z<1且y不等於z。
  3. 如申請專利範圍第2項所述的氮化物半導體結構，其中x>(y+z)/2。
  4. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第二緩衝層包括一氮化鋁鎵塊體層。
  5. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第二緩衝層包括鋁含量步階漸變的一氮化鋁鎵漸變層。
  6. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第二緩衝層包括鋁含量連續漸變的一氮化鋁鎵漸變層。
  7. 如申請專利範圍第1項所述的氮化物半導體結構，其中該複合緩衝層更包括一第三緩衝層，該第三緩衝層位於該氮化物半導體層與該第二緩衝層之間。
  8. 如申請專利範圍第7項所述的氮化物半導體結構，其中該第三緩衝層包括碳化矽層。
  9. 如申請專利範圍第7項所述的氮化物半導體結構，其中該第三緩衝層包括相互交疊的多個碳化矽層與多個氮化鎵層。
  10. 如申請專利範圍第7項所述的氮化物半導體結構，其中該第三緩衝層的厚度介於5奈米至100奈米之間。
  11. 如申請專利範圍第1項所述的氮化物半導體結構，其中該碳化矽成核層為立方晶系。
  12. 如申請專利範圍第1項所述的氮化物半導體結構，其中該碳化矽成核層的厚度介於50奈米至3000奈米之間。
  13. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第一緩衝層的厚度介於0.1微米至3微米之間。
  14. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第二緩衝層的厚度介於0.1微米至3微米之間。
  15. 如申請專利範圍第1項所述的氮化物半導體結構，其中該第一緩衝層以及該第二緩衝層的厚度總合介於0.2微米至4微米之間。
  16. 如申請專利範圍第1項所述的氮化物半導體結構，其中該基板的材料包括矽、氧化鋁或玻璃。
  17. 如申請專利範圍第1項所述的氮化物半導體結構，其中該基板為圖案化基板。
  18. 如申請專利範圍第1項所述的氮化物半導體結構，其中該氮化物半導體層的厚度介於1微米至8微米之間。
TW103124565A 2014-07-17 2014-07-17 氮化物半導體結構 TWI550921B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103124565A TWI550921B (zh) 2014-07-17 2014-07-17 氮化物半導體結構
CN201410552714.3A CN105280770B (zh) 2014-07-17 2014-10-17 氮化物半导体结构
US14/623,504 US9419160B2 (en) 2014-07-17 2015-02-17 Nitride semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124565A TWI550921B (zh) 2014-07-17 2014-07-17 氮化物半導體結構

Publications (2)

Publication Number Publication Date
TW201605077A TW201605077A (zh) 2016-02-01
TWI550921B true TWI550921B (zh) 2016-09-21

Family

ID=55075282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124565A TWI550921B (zh) 2014-07-17 2014-07-17 氮化物半導體結構

Country Status (3)

Country Link
US (1) US9419160B2 (zh)
CN (1) CN105280770B (zh)
TW (1) TWI550921B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6472513B2 (ja) * 2014-10-22 2019-02-20 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 検証情報を送信するための方法および端末
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
TWI631668B (zh) 2017-11-22 2018-08-01 Elite Advanced Laser Corporation 氮化物半導體結構
CN110767784A (zh) * 2019-11-06 2020-02-07 錼创显示科技股份有限公司 半导体结构
TWI730494B (zh) 2019-11-06 2021-06-11 錼創顯示科技股份有限公司 半導體結構
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140103354A1 (en) * 2012-10-12 2014-04-17 Industrial Technology Research Institute Nitride semiconductor structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7368757B2 (en) * 2004-12-24 2008-05-06 Covalent Materials Corporation Compound semiconductor and compound semiconductor device using the same
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7956370B2 (en) 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
KR20140006295A (ko) * 2012-07-02 2014-01-16 삼성전자주식회사 반도체 디바이스

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140103354A1 (en) * 2012-10-12 2014-04-17 Industrial Technology Research Institute Nitride semiconductor structure

Also Published As

Publication number Publication date
CN105280770B (zh) 2018-06-05
CN105280770A (zh) 2016-01-27
US9419160B2 (en) 2016-08-16
US20160020346A1 (en) 2016-01-21
TW201605077A (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI550921B (zh) 氮化物半導體結構
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
CN106663596B (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用于生产半导体结构的方法
JP5133927B2 (ja) 化合物半導体基板
JP5462377B1 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
CN103531612A (zh) 半导体器件
TW201419575A (zh) 氮化物半導體結構
TWI684203B (zh) 無裂痕氮化鎵材料
JP6226627B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4907476B2 (ja) 窒化物半導体単結晶
JP2007067077A (ja) 窒化物半導体素子およびその製造方法
JP6138974B2 (ja) 半導体基板
JPWO2017145199A1 (ja) 半導体基体及び半導体装置
CN106206891B (zh) 氮化物半导体结构
CN113451468A (zh) 含氮半导体元件
JP2013069878A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9401420B2 (en) Semiconductor device
US9159788B2 (en) Nitride semiconductor structure
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
CN114823853B (zh) 氮化物半导体外延结构
JP5489269B2 (ja) 窒化物半導体基板及びその製造方法
HK1232669A1 (zh) 包括在缓冲层堆叠上的iii-v型有源半导体层的半导体结构和用於生产半导体结构的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees