TWI550769B - 介層窗製程用的溝塡處理方法 - Google Patents
介層窗製程用的溝塡處理方法 Download PDFInfo
- Publication number
- TWI550769B TWI550769B TW104100957A TW104100957A TWI550769B TW I550769 B TWI550769 B TW I550769B TW 104100957 A TW104100957 A TW 104100957A TW 104100957 A TW104100957 A TW 104100957A TW I550769 B TWI550769 B TW I550769B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trench filling
- trench
- pattern
- via process
- Prior art date
Links
Classifications
-
- H10W20/085—
-
- H10P50/73—
-
- H10P95/08—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
本發明是有關於一種半導體元件製程,且特別是有關於一種介層窗製程用的溝填處理方法。
在積體電路蓬勃發展的今日,元件縮小化與積集化是必然之趨勢,也是業界積極發展的重要課題。而整個半導體製程中影響元件尺寸的關鍵就在於微影(photolithography)製程的技術。而且,隨著半導體元件的高度積體化,積體電路的關鍵尺寸(critical dimension,CD)愈來愈小,故微影製程所需的解析度愈來愈高。
其中,在進行半導體製程時,常需要對各種開口進行溝填(gap fill)處理。將半導體製程中所形成的開口利用各種的沈積方法填入各種材料而形成溝填材料層,例如是在淺溝渠隔離(Shallow Trench Isolation,STI)結構的溝渠中填入絕緣材料,在內層介電層結構(Inter-Layer Dielectric,ILD)的接觸窗中填入導體層,在內金屬介電層(Inter-Metal Dielectric,IMD)結構的介層窗中填入導體層,或是在金屬內連線的雙重鑲嵌(dual damascene)開口中填入導體層等。
然而,在溝填處理時,若圖案密集區與圖案疏鬆區的圖案密度相差過大,則會使得圖案密集區與圖案疏鬆區上之光阻層厚度不一致而造成階梯高度差(step height)。階梯高度差會使得溝填材料層具有不同的厚度與不平坦的表面,造成後續的曝光步驟容易產生散焦(de-focus)及造成蝕刻不均勻的缺點,而影響了微影製程的解析度。
因此,習知的溝填處理方法可使用回蝕法(etching back),使表面能夠趨於平坦化,使得後續形成於基底與開口表面的底層抗反射層或其他材質層能夠保持良好的平坦特性。然而,習知的回蝕法並無法處理因圖案密度所造成各開口的溝填材料層的厚度不均(即階梯高度差)。此外,對於習知的回蝕法,亦有溝填材料層易受後續製程中的溶劑侵蝕的問題,而使得填入開口中的溝填材料層的厚度差異以及圖案表面的不平坦等問題無法被解決。
有鑑於此,本發明提供一種介層窗製程用的溝填處理方法,用以消除在不同圖案密度下所造成的填入開口中的溝填材料層的厚度差異的階梯高度差,避免因填入開口中的溝填材料層的厚度差異而造成的散焦。另外,透過本發明的介層窗製程用的溝填處理方法,可用以保護溝填材料層,防止在後續製程中溝填材料層受到溶劑侵蝕。
本發明的介層窗製程用的溝填處理方法,包括:提供一基底,基底中已形成有多個開口,基底可區分為一圖案密集區與一圖案疏鬆區,其中圖案密集區的開口圖案密度大於圖案疏鬆區的開口圖案密度;於基底上形成一正型光阻層,以填入這些開口,其中正型光阻層在圖案疏鬆區表面的厚度大於圖案密集區表面的厚度;只對基底表面的正型光阻層進行曝光;對經曝光的正型光阻層進行顯影,而在多個開口中形成一溝填材料層,其中溝填材料層在圖案密集區與圖案疏鬆區具有相同厚度;在溝填材料層與基底表面塗布一反應試劑,形成一反應層,其中在溝填材料層該反應層之間形成有一頂蓋層;以及利用一溶劑清除反應層,而在溝填材料層上留有頂蓋層。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中多個開口是藉由微影與蝕刻製程來形成。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中多個開口包括選自於介層窗開口、接觸窗開口、溝渠、雙重鑲嵌開口中的任一種或其所組成之族群。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中正型光阻層的形成方法包括旋轉塗佈法。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中正型光阻層是使用由苯酚甲醛衍生物、甲基丙烯酸酯、丙烯酸酯或聚羥基苯乙烯中的任一種或其所組成的正型光阻。
在本發明的一實施例中,上述的介層窗製程用的溝填處
理方法,其中曝光所使用的光線的波長為248nm。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中顯影是使用顯影劑進行。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中顯影劑包含氫氧化四甲基銨。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中反應試劑包含水溶性樹脂與交聯劑。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中溶劑為去離子水。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中在清除反應層後,更於基底與頂蓋層上形成一底層抗反射層或光阻層。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中底層抗反射層的材料包括選自於屬於無機型態的鈦、二氧化鈦、氮化鈦、氧化鉻、碳、α-矽,或者屬於有機型態的包含一光吸收劑與一聚合物的材料的任一種或其所組成的材料。
在本發明的一實施例中,上述的介層窗製程用的溝填處理方法,其中更可於底層抗反射層或光阻層上形成一平坦層。
基於上述,依據本發明所提出的介層窗製程用的溝填處理方法,藉由於開口中填入正型光阻後,在後續的曝光製程中,調整曝光參數,只對基底表面的正型光阻層進行曝光,僅少部分
的光線對於填入多個開口的正型光阻層曝光。如此經由顯影而僅移除基底表面的正型光阻層。藉此,消除在溝填處理過程中在不同圖案密度下所造成的填入開口中的溝填材料層的厚度差異的階梯高度差,而避免因開口中的溝填材料層的厚度差異所造成的散焦,亦可隨需求而調整曝光參數,控制不同圖案密度下填入開口中的溝填材料層的厚度。另外,透過本發明所提出的介層窗製程用的溝填處理方法可用以保護溝填材料層,防止在後續製程中溝填材料層受到溶劑的侵蝕。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧基底
110‧‧‧多個開口
120‧‧‧正型光阻層
125‧‧‧經曝光的正型光阻層
130‧‧‧溝填材料層
140‧‧‧反應層
150‧‧‧頂蓋層
160‧‧‧底層抗反射層
170‧‧‧平坦層
a‧‧‧圖案密集區
b‧‧‧圖案疏鬆區
E‧‧‧曝光處理
h、h1、h2‧‧‧厚度
W‧‧‧溶劑處理
圖1A至圖1I是依照本發明的一實施例的介層窗製程用的溝填處理方法的製程剖面圖。
下文中參照所附圖式來更充分地描述本發明實施例。然而,本發明可以多種不同的形式來實踐,並不限於文中所述之實施例。以下實施例中所提到的方向用語,例如「上」等,僅是參考附加圖式的方向,因此使用的方向用語是用來詳細說明,而非用來限制本發明。此外,在圖式中為明確起見可能將各層的尺寸
以及相對尺寸作誇張的描繪。
以下,說明本發明一實施例的一種介層窗製程用的溝填處理方法。
首先,請參照圖1A,提供基底100。此基底100例如是矽基底或具有介電層、半導體材料層、或導電層覆蓋之半導體結構。此基底100上已形成有多個開口110,其中這些多個開口110例如是介層窗開口、接觸窗開口、溝渠、雙重鑲嵌開口中的任一種或其所組成之族群。這些多個開口是藉由微影與蝕刻製程來形成。
這些多個開口使基底100可區分為圖案密集區a與圖案疏鬆區b,其中圖案密集區a的開口圖案密度大於圖案疏鬆區b的開口圖案密度(在此:圖案密度是指每一單位面積的開口數目)。圖案密集區a表示存在有兩個以上的開口,且這些開口之間的間隔較小。圖案疏鬆區b例如是只具有單一個開口,或者開口之間的間距很大。圖案密集區a例如是用以形成記憶胞的區域。圖案疏鬆區b例如是記憶體結構中的字元線外接電壓的區域。
接著,請參照圖1B,利用旋轉塗佈法於基底100上形成正型光阻層120,以填入多個開口110。由於圖案密集區與圖案疏鬆區的密度相差甚大,使得圖案密集區與圖案疏鬆區上的正型光阻層120厚度不一致因而造成階梯高度差。正型光阻層120在該圖案疏鬆區b表面的厚度h2大於該圖案密集區a表面的厚度h1,階梯高度差為h2-h1。正型光阻層120的材料例如是苯酚甲醛衍生
物、甲基丙烯酸酯、丙烯酸酯或聚羥基苯乙烯中的任一種或其所組成的正型光阻。
在此實施例中,正型光阻層120的材料例如是市售的光阻劑(FUJIFILM Electronic Materials製的KrF光阻Fujifilm GKR5315D7(480nm)或者JSR股份有限公司製的ArF光阻AR2772)為例進行說明。
然後,請參照圖1C,僅對基底100表面的正型光阻層120進行曝光處理E,而得到經曝光的正型光阻層125。在此實施例中的曝光僅對於基底表面進行,僅少部分的光線對於填入多個開口110的正型光阻層120曝光。此外,亦可隨需求而調整曝光參數,控制不同圖案密度下填入開口中的正型光阻層120的曝光深度。在此實施例中,所使用的光線的波長為248nm。
接著,請參照圖1D,進行顯影製程,移除經曝光的正型光阻層125,在多個開口中形成溝填材料層130,其中溝填材料層130在圖案密集區a與該圖案疏鬆區b具有相同厚度h,不具有階梯高度差。此外,亦可藉由調整曝光參數,而產生在圖案密集區a與該圖案疏鬆區b具有不同厚度的階梯高度的溝填材料層130。在此實施例中,顯影是使用顯影劑進行,顯影劑例如是包含氫氧化四甲基銨。
在上述實施例中,藉由於開口中填入正型光阻後,在後續的曝光製程中,調整曝光參數,只對基底表面的正型光阻層進行曝光,僅少部分的光線對於填入多個開口的正型光阻層曝光,
如此在顯影製程中,僅移除基底表面的正型光阻層。藉此,消除在溝填處理過程中在不同圖案密度下所造成的填入開口中的溝填材料層的厚度差異的階梯高度差,而避免因開口中的溝填材料層的厚度差異所造成的散焦,亦可隨需求而控制不同圖案密度下所造成的填入開口中的溝填材料層的厚度。
在完成圖1A到圖1D後,得到了在多個開口中形成的溝填材料層130,其中溝填材料層130在圖案密集區a與該圖案疏鬆區b具有相同厚度h。接著,請參照圖1E,在該填材料層130與基底100表面塗布一反應試劑,形成一反應層140,其中在溝填材料層130與反應層140之間形成有一頂蓋層150。
反應試劑的材料例如是包含水溶性樹脂(water soluble resin)與交聯劑(crosslinker)。在此實施例中,反應層140是藉由化學性微縮增強微影解析度(Resolution Enhance Lithography Assisted by Chemical Shrink,RELACS)製程所形成,反應試劑的材料例如是市售的RELACS試劑(AZ R200T,安智電子材料股份有限公司)。反應層140的形成方法例如是旋轉塗佈法。
頂蓋層150例如是由水溶性樹脂與交聯劑與光阻藉由化學反應所產生的不溶於水的材料層,用以保護溝填材料層130,避免其在後續製程中遭受溶劑腐蝕。
然後,請參照圖1F到圖1G,利用一溶劑進行溶劑處理W而清除反應層140,而在溝填材料層130上留有頂蓋層150。溶劑只要是可以溶解反應層140,且不會對頂蓋層150有影響者,並
沒有特別的限定,其中就成本考量,溶劑較佳為去離子水。在此實施例中,頂蓋層150表面的位置高於基底100表面的位置。然而,頂蓋層150表面的位置相對於基底100表面的位置可隨需求任意調整,並沒有特別的限定。
請參照圖1H,在本發明一實施例中,在清除反應層140後,更於基底100與頂蓋層150上形成一底層抗反射層160或光阻層。值得注意的是,雖然在此實施例中,是以基底100與頂蓋層150上形成一底層抗反射層160為例進行說明,然而本發明並不以此為限。在其他實施例中,亦可根據需求在基底100與頂蓋層150上形成不同的薄膜。底層抗反射層160的材料例如是包括選自於屬於無機型態的鈦、二氧化鈦、氮化鈦、氧化鉻、碳、α-矽,或者屬於有機型態的包含一光吸收劑與一聚合物的材料的任一種或其所組成的材料。底層抗反射層160的形成方法例如是旋轉塗佈法。
接著,請參照圖1I,在本發明一實施例中,在底層抗反射層160的表面形成平坦層170。平坦層170的材料例如是有機材料或無機材料,平坦層170的材料可視需求而定,並沒有特別的限制。平坦層170的形成方法例如是旋轉塗佈法。
上述本發明的方法可廣泛應用於各類製程中,且較習知方法簡易。本發明可應用的實例包括深溝渠式電容器製程與雙金屬鑲嵌製程等。
綜上所述,本發明所提出之接觸窗開口的形成方法中,
藉由於開口中填入正型光阻後,在後續的曝光製程中,調整曝光參數,只對基底表面的正型光阻層進行曝光,僅少部分的光線對於填入多個開口的正型光阻層曝光,如此在顯影製程中,僅移除基底表面的正型光阻層。藉此,消除在溝填處理過程中在不同圖案密度下所造成的填入開口中的溝填材料層的厚度差異。
而且,在多個開口中形成溝填材料層,可使得在不同圖案密度的開口的溝填材料層具有相同厚度h與平坦的表面,消除不同圖案密度下各開口內的溝填材料層的階梯高度差,因此可以減低厚度差異所造成的散焦。
此外,對於頂蓋層表面的位置相對於基底表面的位置可隨需求來調整,即可隨需求而控制不同圖案密度下所造成的填入開口中的溝填材料層的厚度。頂蓋層表面的位置相對於基底表面的位置例如是頂蓋層表面高於基底表面、頂蓋層表面水平於基底表面或者頂蓋層表面低於基底表面。在本發明一實施例中,頂蓋層表面高於基底表面。
另外,透過在形成有溝填材料層的多個開口表面覆蓋一層反應層,使反應層與溝填材料層,而形成具有保護溝填材料層功能的頂蓋層。藉由頂蓋層的保護,可確保溝填材料層在後續的製程處理中不會受到其他溶劑腐蝕。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍
當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
110‧‧‧多個開口
130‧‧‧溝填材料層
150‧‧‧頂蓋層
160‧‧‧底層抗反射層
170‧‧‧平坦層
a‧‧‧圖案密集區
b‧‧‧圖案疏鬆區
Claims (13)
- 一種介層窗製程用的溝填處理方法,包括:提供一基底,該基底中已形成有多個開口,該基底可區分為一圖案密集區與一圖案疏鬆區,其中該圖案密集區的開口圖案密度大於該圖案疏鬆區的開口圖案密度;於該基底上形成一正型光阻層,以填入該些開口,其中該正型光阻層在該圖案疏鬆區表面的厚度大於該圖案密集區表面的厚度;僅對該基底表面的該正型光阻層進行曝光;對經曝光的該正型光阻層進行顯影,而在多個開口中形成一溝填材料層,其中該溝填材料層在該圖案密集區與該圖案疏鬆區具有相同厚度;在該溝填材料層與該基底表面塗布一反應試劑,形成一反應層,其中在該溝填材料層與該反應層之間形成有一頂蓋層;以及利用一溶劑清除該反應層,而在該溝填材料層上留有該頂蓋層。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該多個開口是藉由微影與蝕刻製程來形成。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該多個開口包括選自於介層窗開口、接觸窗開口、溝渠、雙重鑲嵌開口中的任一種或其所組成之族群。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方 法,其中該正型光阻層的形成方法包括旋轉塗佈法。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該正型光阻層是使用由苯酚甲醛衍生物、甲基丙烯酸酯、丙烯酸酯或聚羥基苯乙烯中的任一種或其所組成的正型光阻。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該曝光所使用的光線的波長為248nm。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該顯影是使用顯影劑進行。
- 如申請專利範圍第7項所述的介層窗製程用的溝填處理方法,其中該顯影劑包含氫氧化四甲基銨。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該反應試劑包含水溶性樹脂與交聯劑。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中該溶劑為去離子水。
- 如申請專利範圍第1項所述的介層窗製程用的溝填處理方法,其中在清除該反應層後,更於該基底與該頂蓋層上形成一底層抗反射層或光阻層。
- 如申請專利範圍第11項所述的介層窗製程用的溝填處理方法,其中該底層抗反射層的材料包括選自於屬於無機型態的鈦、二氧化鈦、氮化鈦、氧化鉻、碳、α-矽,或者屬於有機型態的包含一光吸收劑與一聚合物的材料的任一種或其所組成的材料。
- 如申請專利範圍第11項所述的介層窗製程用的溝填處理方法,其中更可於該底層抗反射層或光阻層上形成一平坦層。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104100957A TWI550769B (zh) | 2015-01-12 | 2015-01-12 | 介層窗製程用的溝塡處理方法 |
| CN201510049648.2A CN105990214A (zh) | 2015-01-12 | 2015-01-30 | 介层窗制作工艺用的沟填处理方法 |
| US14/691,591 US9368396B1 (en) | 2015-01-12 | 2015-04-21 | Gap fill treatment for via process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104100957A TWI550769B (zh) | 2015-01-12 | 2015-01-12 | 介層窗製程用的溝塡處理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201626501A TW201626501A (zh) | 2016-07-16 |
| TWI550769B true TWI550769B (zh) | 2016-09-21 |
Family
ID=56100633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104100957A TWI550769B (zh) | 2015-01-12 | 2015-01-12 | 介層窗製程用的溝塡處理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9368396B1 (zh) |
| CN (1) | CN105990214A (zh) |
| TW (1) | TWI550769B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW535215B (en) * | 2002-05-16 | 2003-06-01 | Taiwan Semiconductor Mfg | Method for planarizing photo-resist |
| TW200306645A (en) * | 2002-04-17 | 2003-11-16 | Nec Electronics Corp | Method of fabricating patterns with a dual damascene process |
| TW200928592A (en) * | 2007-08-28 | 2009-07-01 | Tokyo Ohka Kogyo Co Ltd | Method for forming patterns and material for coating film |
| US20140070292A1 (en) * | 2012-09-07 | 2014-03-13 | International Business Machines Corporation | Deep trench capacitor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482716B1 (en) * | 2000-01-11 | 2002-11-19 | Infineon Technologies North America Corp. | Uniform recess depth of recessed resist layers in trench structure |
| US7141485B2 (en) * | 2003-06-13 | 2006-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits |
| TWI262558B (en) * | 2004-03-05 | 2006-09-21 | Promos Technologies Inc | Planarization method of spin-on material layer and manufacturing method of photoresist layer |
| US20080020327A1 (en) | 2006-07-19 | 2008-01-24 | International Business Machines Corporation | Method of formation of a damascene structure |
-
2015
- 2015-01-12 TW TW104100957A patent/TWI550769B/zh active
- 2015-01-30 CN CN201510049648.2A patent/CN105990214A/zh active Pending
- 2015-04-21 US US14/691,591 patent/US9368396B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200306645A (en) * | 2002-04-17 | 2003-11-16 | Nec Electronics Corp | Method of fabricating patterns with a dual damascene process |
| TW535215B (en) * | 2002-05-16 | 2003-06-01 | Taiwan Semiconductor Mfg | Method for planarizing photo-resist |
| TW200928592A (en) * | 2007-08-28 | 2009-07-01 | Tokyo Ohka Kogyo Co Ltd | Method for forming patterns and material for coating film |
| US20140070292A1 (en) * | 2012-09-07 | 2014-03-13 | International Business Machines Corporation | Deep trench capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US9368396B1 (en) | 2016-06-14 |
| TW201626501A (zh) | 2016-07-16 |
| CN105990214A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102637883B1 (ko) | 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 | |
| US8119531B1 (en) | Mask and etch process for pattern assembly | |
| US8173358B2 (en) | Method of forming fine patterns of a semiconductor device | |
| US9069249B2 (en) | Self aligned patterning with multiple resist layers | |
| US6436810B1 (en) | Bi-layer resist process for dual damascene | |
| US7595267B2 (en) | Method of forming contact hole of semiconductor device | |
| TW201919128A (zh) | 半導體裝置的製作方法 | |
| US11018052B2 (en) | Interconnect structure and method of forming the same | |
| US20090298291A1 (en) | Method for forming a pattern of a semiconductor device | |
| US6573176B2 (en) | Method for forming dual damascene line structure | |
| US9543160B2 (en) | Reducing defects in patterning processes | |
| CN101335184B (zh) | 形成半导体器件的微图案的方法 | |
| TWI550769B (zh) | 介層窗製程用的溝塡處理方法 | |
| US8409457B2 (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| JPH11194499A (ja) | 半導体装置の製造方法 | |
| KR20090086821A (ko) | 반도체 소자의 형성 방법 | |
| TWI803645B (zh) | 平面化半導體結構的方法 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR20070063319A (ko) | 반도체소자의 미세 라인패턴의 형성 방법 | |
| KR20110108712A (ko) | 반도체 장치의 콘택 홀 제조 방법 | |
| KR100571418B1 (ko) | 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법 | |
| US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
| KR20060000872A (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
| KR20070066614A (ko) | 반사방지막을 이용한 반도체 소자의 제조방법 |