[go: up one dir, main page]

TWI548188B - Ｄｃ－ｄｃ轉換器及其製造方法 - Google Patents

Ｄｃ－ｄｃ轉換器及其製造方法 Download PDF

Info

Publication number
TWI548188B
TWI548188B TW100144210A TW100144210A TWI548188B TW I548188 B TWI548188 B TW I548188B TW 100144210 A TW100144210 A TW 100144210A TW 100144210 A TW100144210 A TW 100144210A TW I548188 B TWI548188 B TW I548188B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
transistor
film
based oxide
insulating film
Prior art date
Application number
TW100144210A
Other languages
English (en)
Other versions
TW201233026A (en
Inventor
高橋圭
伊藤良明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201233026A publication Critical patent/TW201233026A/zh
Application granted granted Critical
Publication of TWI548188B publication Critical patent/TWI548188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

DC-DC轉換器及其製造方法
所公開的發明的一個方式係關於一種DC-DC轉換器及其製造方法。
近年來，由於需要直流電源的裝置多樣化，所以為了驅動以與輸入電壓不同的直流電壓驅動的電路而在很多情況下採用DC-DC轉換器(參照專利文獻1、專利文獻2以及專利文獻3)。
[專利文獻1]　日本專利申請公開第2009-148129號公報
[專利文獻2]　日本專利申請公開第2003-235251號公報
[專利文獻3]　日本專利申請公開第2009-254110號公報
DC-DC轉換器包括電壓轉換電路及控制該電壓轉換電路的控制電路。由於高電壓施加到電壓轉換電路的元件，所以作為電壓轉換電路的元件使用高耐壓的功率裝置。使用這種功率裝置的電壓轉換電路能夠僅利用較高的輸入電壓而驅動。作為這種功率裝置，例如可以舉出使用氧化物半導體材料的元件(再者，例如，將氧化物半導體膜用於通道形成區的電晶體)。
另一方面，控制電壓轉換電路的控制電路的元件被要求進行高速驅動。作為這種能夠進行高速驅動的元件，例如可以舉出使用矽材料的元件(例如，將矽膜用於通道形成區的電晶體或使用單晶矽基板形成的電晶體)。然而，使用矽材料的元件不是高耐壓的元件，因此對該元件不能施加高電壓。
因為矽的能隙較窄，所以若施加高電壓，則有可能發生如雪崩那樣產生電子的雪崩擊穿。當發生雪崩擊穿時，該元件會被損壞。另一方面，因為氧化物半導體的能隙較寬，所以不容易發生雪崩擊穿，從而元件被損壞的可能性小。
這裏，考慮到只利用單一的較高的輸入電壓使包括電壓轉換電路及控制電路的DC-DC轉換器工作的情況。從減小DC-DC轉換器所占的面積的觀點來看，只利用單一的輸入電壓是較佳的。然而，雖然可以利用該較高的輸入電壓而驅動電壓轉換電路，但是由於該較高的輸入電壓作為控制電路的電壓太高，所以有可能損壞控制電路。因此，難以僅利用該單一的較高的輸入電壓使包括電壓轉換電路及控制電路的DC-DC轉換器工作。
因此，在被施加較高的輸入電壓的輸入端子與控制電路之間設置降低該較高的輸入電壓的元件。若將降低了的電壓供應給控制電路，則損壞控制電路的憂慮消除。
作為這種降低較高的輸入電壓的元件，可以使用上述功率裝置。然而，當設置控制電路及降低該較高的輸入電壓的電壓值的功率裝置時，有可能增大DC-DC轉換器所占的面積。
鑒於上述問題，所公開的發明的一個方式的目的之一在於提供一種利用單一的高輸入電壓而驅動的包括電壓轉換電路及控制電路的DC-DC轉換器。
此外，所公開的發明的一個方式的目的之一在於抑制DC-DC轉換器所占的面積的增大。
此外，所公開的發明的一個方式的目的之一在於藉由利用同一製程製造電壓轉換電路的功率裝置及降低輸入電壓的功率裝置，而減少製造製程及製造成本。
作為降低該單一的較高的輸入電壓的電壓值的功率裝置及電壓轉換電路的功率裝置，採用作為高耐壓的半導體元件的使用氧化物半導體材料的元件。並且，作為控制電路的元件，採用低耐壓的半導體元件，諸如使用矽材料的元件。此外，使該功率裝置與控制電路的元件重疊。
即使作為控制電路的元件採用低耐壓的半導體元件，諸如使用矽材料的元件，該功率裝置也降低較高的輸入電壓的電壓值，因此控制電路不會受到損傷。
由於使該功率裝置與控制電路的元件重疊，所以能夠抑制DC-DC轉換器所占的面積的增大。
此外，在所公開的發明的一個方式中，藉由同一製程製造作為電壓轉換電路的功率裝置的使用氧化物半導體材料的元件與作為降低輸入電壓的功率裝置的使用氧化物半導體材料的元件。因此，能夠減少製造製程及製造成本。
所公開的發明的一個方式關於一種DC-DC轉換器，包括：被施加輸入電壓的輸入端子；與該輸入端子連接且包括第一電晶體的電壓轉換電路；控制該電壓轉換電路且包括在通道形成區中包含矽材料的第二電晶體的控制電路；以及設置在該輸入端子與該控制電路之間並將該輸入電壓轉換成低於該輸入電壓的電源電壓的第三電晶體，其中，該第一電晶體及該第三電晶體為在通道形成區中包含氧化物半導體材料的電晶體，並且，該第一電晶體及該第三電晶體以夾著絕緣膜的方式層疊在該第二電晶體上。
所公開的發明的一個方式關於一種DC-DC轉換器的製造方法，包括如下步驟：在絕緣表面上形成將矽材料用於第一通道形成區的第一電晶體；以覆蓋該第一電晶體的方式形成絕緣膜；以及在該絕緣膜上形成將氧化物半導體材料用於第二通道形成區的第二電晶體及將該氧化物半導體材料用於第三通道形成區的第三電晶體，其中，該第二電晶體構成電壓轉換電路，該第一電晶體構成控制該電壓轉換電路的控制電路，並且，該第三電晶體設置在輸入端子與該控制電路之間並將施加到該輸入端子的輸入電壓轉換成低於該輸入電壓的電源電壓。
在所公開的發明的一個方式中，該氧化物半導體材料為四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體中的任一種。
在所公開的發明的一個方式中，該電壓轉換電路為降壓型電壓轉換電路。
在所公開的發明的一個方式中，該電壓轉換電路為回掃型電壓轉換電路。
在所公開的發明的一個方式中，該電壓轉換電路為正向式電壓轉換電路。
另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數詞不表示特定發明的事項的固有名稱。
根據所公開的發明，能夠獲得利用單一的高輸入電壓而驅動且具有電壓轉換電路及控制電路的DC-DC轉換器。
根據所公開的發明的一個方式，能夠抑制DC-DC轉換器所占的面積的增大。
在所公開的發明的一個方式中，由於藉由同一製程製造電壓轉換電路的功率裝置及降低輸入電壓的功率裝置，所以可以減少製造製程及製造成本。
下面，將參照圖式詳細說明本說明書所公開的發明的實施方式。但是，本說明書所公開的發明可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本說明書所公開的發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。注意，在如下所述的圖式中，同一部分或具有相同功能的部分用同一圖式標記表示，並且省略對它們的重複說明。
注意，在本說明書所公開的發明中，半導體裝置是指藉由利用半導體而工作的所有元件及裝置，並且將包括電子電路、顯示裝置及發光裝置等的電氣裝置以及安裝有該電氣裝置的電子裝置包括在其範圍內。
<電路結構>
圖1所示的DC-DC轉換器包括：控制電路111；電壓轉換電路121；被施加輸入電壓Vin的輸入端子102；將氧化物半導體材料用於通道形成區的電晶體，例如作為在通道形成區中具有氧化物半導體膜的電晶體(下面稱為氧化物半導體電晶體)的電晶體101；以及輸出從電壓轉換電路121輸出的輸出電壓Vout的輸出端子131。
電晶體101的源極及汲極中的一方連接於被施加輸入電壓Vin的輸入端子102以及電壓轉換電路121的電晶體124的源極及汲極中的一方。電晶體101的源極及汲極中的另一方以及閘極連接於控制電路111。
作為氧化物半導體電晶體的電晶體101是可以承受高電壓的功率裝置。施加到電晶體101的源極及汲極中的一方的輸入電壓Vin根據施加到閘極的閘極電壓而被轉換為具有低於輸入電壓Vin的電壓值的電源電壓VDD。
作為輸入電壓Vin，例如使用對來自家庭用電源的電壓進行交流-直流轉換(AC-DC轉換)而得到的電壓。當作為輸入電壓Vin使用對來自家庭用電源的電壓進行交流-直流轉換而得到的電壓時，輸入電壓Vin的有效值為141V。因此，這種較高的輸入電壓Vin有可能損壞控制電路111。因此，藉由在被施加輸入電壓Vin的輸入端子102與控制電路111之間設置作為高耐壓功率裝置的氧化物半導體電晶體，能夠抑制控制電路111的損壞。
電晶體101為如上那樣在通道形成區中具有氧化物半導體膜的電晶體。
作為這種氧化物半導體膜的材料，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，後面說明在通道形成區中具有氧化物半導體膜的電晶體(氧化物半導體電晶體)的結構及製造製程。
控制電路111電連接於電晶體101的源極及汲極中的另一方、電晶體101的閘極以及電壓轉換電路121。再者，控制電路111被施加具有低於電源電壓VDD的值的電源電壓VSS。作為電源電壓VSS，例如可以使用接地電壓GND。
圖2示出圖1所示的控制電路111的詳細電路結構的例子。
圖2的控制電路111包括內部電壓產生電路(也稱為“調節器”)110及內部控制電路130。內部電壓產生電路110為產生電源電壓VDD的電路，其包括運算放大器112、電阻器113以及電阻器114。
運算放大器112的反相輸入端子電連接於電阻器113的一方端子及電阻器114的一方端子。運算放大器112的非反相輸入端子電連接於被施加參考電壓Vref的端子115。運算放大器112的輸出端子連接於電晶體101的閘極。
作為構成運算放大器112的電晶體，可以使用能夠進行高速驅動的電晶體，例如將矽材料用於通道形成區的電晶體。另外，後面說明將矽材料用於通道形成區的電晶體的結構及製造製程。
在將矽材料用於通道形成區的情況下，能夠獲得n通道型電晶體及p通道型電晶體。若將在通道形成區中具有矽的電晶體用作構成運算放大器112的電晶體，則能夠進行高速驅動而且可以成為n通道型電晶體及p通道型電晶體的兩者。
電阻器113的一方端子電連接於運算放大器112的反相輸入端子及電阻器114的一方端子。電阻器113的另一方端子電連接於電晶體101的源極及汲極中的另一方以及內部控制電路130的第一端子。
電阻器114的一方端子電連接於電阻器113的一方端子及運算放大器112的反相輸入端子。電阻器114的另一方端子施加有電源電壓VSS。
內部控制電路130為進行電壓控制或電流控制的電路。作為電壓控制或電流控制的實例，例如可以舉出脈衝寬度調變(Pulse Width Modulation(PWM))控制、滯環控制。在本實施方式中，電源電壓VDD由內部控制電路130被轉換為施加到電晶體124的閘極的閘極電壓。根據該閘極電壓，輸入電壓Vin被轉換為輸出電壓Vout。
內部控制電路130的第一端子電連接於電晶體101的源極及汲極中的另一方以及電阻器113的另一方端子。內部控制電路130的第二端子被施加電源電壓VSS。此外，內部控制電路130的第三端子電連接於電晶體124的閘極。此外，雖然未圖示，但是輸出電壓Vout的一部分回饋到內部控制電路130。可以藉由以電連接於輸出輸出電壓Vout的輸出端子131的方式設置分壓電路並且利用該分壓電路對輸出電壓Vout進行分壓，來產生這種輸出電壓Vout的一部分。
圖2所示的電壓轉換電路121為降壓型電壓轉換電路。圖2所示的電壓轉換電路121包括電晶體124、二極體123、線圈122以及電容器125。
電晶體124的源極及汲極中的一方連接於電晶體101的源極及汲極中的一方以及被施加輸入電壓Vin的輸入端子102。電晶體124的源極及汲極中的另一方電連接於二極體123的輸出端子及線圈122的一方端子。電晶體124的閘極電連接於內部控制電路130的第三端子。
作為電晶體124，與電晶體101同樣地使用作為功率裝置的氧化物半導體電晶體。藉由作為電晶體124使用氧化物半導體電晶體，能夠抑制電晶體124因施加較高的輸入電壓Vin而受到的損壞。
二極體123的輸出端子電連接於電晶體124的源極及汲極中的另一方及線圈122的一方端子。二極體123的輸入端子被施加電源電壓VSS。
線圈122的一方端子電連接於二極體123的輸出端子以及電晶體124的源極及汲極中的另一方。線圈122的另一方端子電連接於電容器125的一方端子及輸出輸出電壓Vout的輸出端子131。
電容器125的一方端子電連接於線圈122的另一方端子及輸出輸出電壓Vout的輸出端子131。電容器125的另一方端子被施加電源電壓VSS。
在圖2中雖然說明降壓型電壓轉換電路121，但是電壓轉換電路121不侷限於降壓型，如果需要，則也可以形成升壓型電壓轉換電路或升降壓型電壓轉換電路代替降壓型電壓轉換電路。
在圖3中，說明使用回掃型電壓轉換電路的DC-DC轉換器。
圖3所示的DC-DC轉換器包括控制電路111、電壓轉換電路141、被施加輸入電壓Vin的輸入端子102、電晶體101以及輸出從電壓轉換電路141輸出的輸出電壓Vout的輸出端子131。
圖3所示的電壓轉換電路141包括具有線圈142及線圈146的變壓器149、電晶體144、二極體143以及電容器145。
線圈142的一方端子電連接於電晶體101的源極及汲極中的一方以及被施加輸入電壓Vin的輸入端子102。線圈142的另一方端子電連接於電晶體144的源極及汲極中的一方。
電晶體144的源極及汲極中的一方電連接於線圈142的另一方端子。電晶體144的源極及汲極中的另一方被施加電源電壓VSS。電晶體144的閘極電連接於內部控制電路130的第三端子。
線圈146的一方端子電連接於二極體143的輸入端子。線圈146的另一方端子被施加電源電壓VSS。
二極體143的輸入端子電連接於線圈146的一方端子。二極體143的輸出端子電連接於電容器145的一方端子及輸出端子131。
電容器145的一方端子電連接於二極體143的輸出端子及輸出端子131。電容器145的另一方端子被施加電源電壓VSS。
藉由上述方式可以得到一種利用單一的較高的輸入電壓Vin而驅動的包括電壓轉換電路141及控制電路111的DC-DC轉換器。
在圖4中，說明使用正向式電壓轉換電路的DC-DC轉換器。
圖4所示的DC-DC轉換器包括控制電路111、電壓轉換電路151、被施加輸入電壓Vin的輸入端子102、電晶體101以及輸出從電壓轉換電路151輸出的輸出電壓Vout的輸出端子131。
圖4所示的電壓轉換電路151包括具有線圈152及線圈156的變壓器159、電晶體154、二極體153、二極體157、線圈158以及電容器155。
線圈152的一方端子電連接於電晶體101的源極及汲極中的一方以及被施加輸入電壓Vin的輸入端子102。線圈152的另一方端子電連接於電晶體154的源極及汲極中的一方。
電晶體154的源極及汲極中的一方電連接於線圈152的另一方端子。電晶體154的源極及汲極中的另一方被施加電源電壓VSS。電晶體154的閘極電連接於內部控制電路130的第三端子。
線圈156的一方端子電連接於二極體153的輸入端子。線圈156的另一方端子被施加電源電壓VSS。
二極體153的輸入端子電連接於線圈156的一方端子。二極體153的輸出端子電連接於二極體157的輸出端子及線圈158的一方端子。
二極體157的輸出端子電連接於二極體153的輸出端子及線圈158的一方端子。二極體157的輸入端子被施加電源電壓VSS。
線圈158的一方端子電連接於二極體153的輸出端子及二極體157的輸出端子。線圈158的另一方端子電連接於電容器155的一方端子及輸出端子131。
電容器155的一方端子電連接於線圈158的另一方端子及輸出端子131。電容器155的另一方端子被施加電源電壓VSS。
藉由上述方式可以得到一種利用單一的較高的輸入電壓Vin而驅動的包括電壓轉換電路151及控制電路111的DC-DC轉換器。
<疊層結構及其製造製程>
這裏，下面說明層疊構成運算放大器112的電晶體和作為氧化物半導體電晶體的電晶體101的疊層結構、以及該疊層結構的製造製程。另外，在本實施方式中，作為構成運算放大器112的電晶體，使用將矽材料用於通道形成區的電晶體。
首先，如圖5A所示，藉由眾所周知的CMOS的製造方法在基板700的絕緣表面上形成n通道型電晶體704及p通道型電晶體705。在本實施方式中示出使用從單晶半導體基板分離的單晶半導體膜形成n通道型電晶體704及p通道型電晶體705的實例。
簡單地說明單晶半導體膜的具體製造方法的一例。首先，對單晶半導體基板注入由加速了的離子構成的離子束。藉由注入離子束，使在離半導體基板的表面有一定深度的區域中的結晶結構錯亂。藉由使結晶結構錯亂，形成被局部脆弱化的脆弱層。可以根據離子束的加速能量及離子束的入射角來調整形成脆弱層的區域的深度。並且，將半導體基板與形成有絕緣膜701的基板700以夾著該絕緣膜701的方式彼此貼合。在使半導體基板與基板700重合之後，對半導體基板及基板700的一部分施加1N/cm2以上且500N/cm2以下，較佳為11N/cm2以上且20N/cm2以下左右的壓力，來進行貼合。當施加壓力時，半導體基板與絕緣膜701從該部分開始接合，最終密接的整個面實現接合。接著，藉由進行加熱處理，存在於脆弱層中的微孔彼此結合，從而微孔的體積增大。其結果是，作為半導體基板的一部分的單晶半導體膜在脆弱層處從半導體基板分離。將上述加熱處理的溫度設定為不超過基板700的應變點的溫度。然後，藉由利用蝕刻等將上述單晶半導體膜加工成所希望的形狀，而可以形成島狀半導體膜702及島狀半導體膜703。
使用絕緣膜701上的島狀半導體膜702形成n通道型電晶體704，而使用絕緣膜701上的島狀半導體膜703形成p通道型電晶體705。此外，n通道型電晶體704包括閘極電極706，而p通道型電晶體705包括閘極電極707。並且，n通道型電晶體704在島狀半導體膜702與閘極電極706之間包括絕緣膜708。p通道型電晶體705在島狀半導體膜703與閘極電極707之間包括絕緣膜708。
雖然對可以用作基板700的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，作為基板700，可以使用藉由熔融法或浮法而製造的玻璃基板、石英基板、陶瓷基板等。當後面的加熱處理的溫度較高時，作為玻璃基板較佳使用應變點為730℃以上的玻璃基板。此外，還可以使用包括不鏽鋼基板的金屬基板或在矽基板的表面上形成絕緣膜而成的基板。與上述基板相比，由具有撓性的合成樹脂如塑膠等構成的基板的耐熱溫度一般有低的趨勢，但是若可耐受製造製程中的處理溫度，則也可以被使用。
注意，在本實施方式中，雖然說明使用單晶半導體膜形成n通道型電晶體704及p通道型電晶體705的實例，但是本發明不侷限於該結構。例如，既可以使用利用氣相生長法形成在絕緣膜701上的多晶半導體膜，又可以藉由眾所周知的技術將上述半導體膜晶體化。作為眾所周知的晶體化法，有使用雷射的雷射晶體化法、使用催化元素的晶體化法。或者，也可以組合使用催化元素的晶體化法和雷射晶體化法。此外，在使用石英等具有優越的耐熱性的基板的情況下，也可以採用使用電熱爐的熱晶體化法、使用紅外光燈的燈退火晶體化法、使用催化元素的晶體化法、以及組合了950℃左右的高溫退火法的晶體化法。此外，作為n通道型電晶體704及p通道型電晶體705，也可以使用在單晶矽基板上形成通道形成區、源極區及汲極區的電晶體。
此外，在圖5A中，藉由在將導電膜形成在絕緣膜708上之後藉由蝕刻等將上述導電膜加工成所希望的形狀，而與閘極電極706及閘極電極707一起形成佈線711。
接著，如圖5A所示，以覆蓋n通道型電晶體704、p通道型電晶體705及佈線711的方式形成絕緣膜712。另外，在本實施方式中，雖然示出使用單層的絕緣膜712的情況，但是上述絕緣膜712不需要是單層，也可以層疊兩層以上的絕緣膜而用作絕緣膜712。
絕緣膜712使用能夠承受後面的製造製程中的加熱處理的溫度的材料。明確而言，較佳使用氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氧化鋁等來形成絕緣膜712。
還可以藉由CMP法等使絕緣膜712的表面平坦化。
接著，如圖5A所示，在絕緣膜712上形成氧化物半導體電晶體724的閘極電極713及氧化物半導體電晶體781的閘極電極773。氧化物半導體電晶體724相當於圖1至圖4中的電晶體101。氧化物半導體電晶體781相當於圖1及圖2中的電晶體124、圖3中的電晶體144、以及圖4中的電晶體154。
作為閘極電極713及閘極電極773的材料，可以分別使用鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料的導電膜或這些金屬的氮化物的單層或疊層。另外，若能夠承受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料也可以使用鋁、銅。為了避免耐熱性或腐蝕性的問題，鋁或銅較佳與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層的疊層結構的閘極電極713及閘極電極773，較佳採用鋁膜上層疊有鉬膜的兩層結構、銅膜上層疊有鉬膜的兩層結構、銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構、或者層疊氮化鈦膜與鉬膜的兩層結構。作為具有三層的疊層結構的閘極電極713及閘極電極773，較佳採用以鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜為中間層且以鎢膜、氮化鎢膜、氮化鈦膜或鈦膜為上下層而層疊的結構。
此外，作為閘極電極713及閘極電極773，也可以分別使用氧化銦、氧化銦氧化錫、氧化銦氧化鋅、氧化鋅、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等的具有透光性的氧化物導電膜。
閘極電極713及閘極電極773的厚度分別為10nm至400nm，較佳為100nm至200nm。在本實施方式中，在藉由使用鎢靶材的濺射法形成150nm厚的閘極電極用導電膜之後，藉由蝕刻將該導電膜加工(構圖)成所希望的形狀，來形成閘極電極713及閘極電極773。另外，較佳的是，所形成的閘極電極的端部具有錐形狀，因為層疊在其上的閘極絕緣膜的覆蓋性提高。另外，也可以藉由噴墨法形成抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光刻掩模，因此可以減少製造成本。
接著，如圖5B所示，在閘極電極713及閘極電極773上形成閘極絕緣膜714。閘極絕緣膜714藉由利用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化鉭膜的單層或疊層來形成。閘極絕緣膜714較佳儘量不包含水分、氫、氧等的雜質。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並且作為濺射氣體使用氧、或者氧和氬的混合氣體。
由於藉由去除雜質實現i型化的氧化物半導體(高純度化的氧化物半導體)對介面態及介面電荷非常敏感，所以高純度化的氧化物半導體與閘極絕緣膜714之間的介面很重要。因此，與高純度化的氧化物半導體接觸的閘極絕緣膜被要求高品質化。
例如，使用μ波(頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣膜，所以是較佳的。這是因為如下緣故：藉由將高純度化的氧化物半導體與高品質閘極絕緣膜密接，降低介面態，從而可以形成良好的介面特性。
當然，只要能夠作為閘極絕緣膜714形成品質好的絕緣膜，就可以採用其他成膜方法諸如濺射法、電漿CVD法等。此外，也可以使用其膜性質及與氧化物半導體之間的介面特性藉由成膜後的熱處理得到改善的絕緣膜。無論在哪一種情況下，採用如下絕緣膜即可：不僅作為閘極絕緣膜的膜性質良好，而且降低閘極絕緣膜與氧化物半導體之間的介面態密度，而可以形成良好的介面。
也可以形成層疊有使用阻擋性高的材料的絕緣膜和諸如氧化矽膜及氧氮化矽膜等氮的含有比率低的絕緣膜的閘極絕緣膜714。在此情況下，將氧化矽膜、氧氮化矽膜等的絕緣膜形成在阻擋性高的絕緣膜和氧化物半導體膜之間。作為阻擋性高的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等的氣圍中的雜質或包含在基板內的鹼金屬、重金屬等的雜質侵入到氧化物半導體膜中、閘極絕緣膜714中或者氧化物半導體膜與其他絕緣膜的介面及其附近。此外，藉由以與氧化物半導體膜接觸的方式形成氮的含有比率低的絕緣膜諸如氧化矽膜、氧氮化矽膜等，可以防止阻擋性高的絕緣膜直接接觸於氧化物半導體膜。
例如，也可以作為第一閘極絕緣膜藉由濺射法形成厚度為50nm以上且200nm以下的氮化矽膜(SiNy(y>0))，並且在第一閘極絕緣膜上作為第二閘極絕緣膜層疊厚度為5nm以上且300nm以下的氧化矽膜(SiOx(x>0))，來形成厚度為100nm的閘極絕緣膜714。閘極絕緣膜714的厚度可以根據電晶體被要求的特性適當地設定，從而也可以為350nm至400nm左右。
在本實施方式中形成的閘極絕緣膜714具有在藉由濺射法形成的厚度為50nm的氮化矽膜上層疊藉由濺射法形成的厚度為100nm的氧化矽膜的結構。
另外，閘極絕緣膜714與後面形成的氧化物半導體膜接觸。因為當氧化物半導體膜含有氫時對其特性造成壞影響，所以閘極絕緣膜714較佳不包含氫、羥基及水分。為了使閘極絕緣膜714中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成有閘極電極713及閘極電極773的基板700進行預熱，來使吸附到基板700的水分或氫等雜質脫離並排氣。另外，預熱的溫度是100℃以上且400℃以下，較佳是150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳為低溫泵。注意，也可以省略該預熱處理。
接著，在閘極絕緣膜714上形成厚度為2nm以上且200nm以下，較佳為3nm以上且50nm以下，更佳為3nm以上且20nm以下的氧化物半導體膜。利用該氧化物半導體膜形成氧化物半導體電晶體724的通道形成區及氧化物半導體電晶體781的通道形成區。作為靶材使用氧化物半導體藉由濺射法形成氧化物半導體膜。此外，氧化物半導體膜可以在稀有氣體(例如氬)氣圍下、在氧氣圍下或在稀有氣體(例如氬)和氧的混合氣圍下藉由濺射法形成。
另外，較佳在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射，而去除附著在閘極絕緣膜714的表面上的塵埃。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氣圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氣圍。此外，也可以在對氬氣圍添加氧、一氧化二氮等的氣圍下進行反濺射。此外，也可以在對氬氣圍添加氯、四氟化碳等的氣圍下進行反濺射。
如上所述，作為氧化物半導體膜的材料，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。
在本實施方式中，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的靶材的濺射法而得到的厚度為30nm的In-Ga-Zn-O類氧化物半導體的薄膜用作氧化物半導體膜。作為上述靶材，例如可以使用In2O3:Ga2O3:ZnO=1:1:0.5(莫爾數比)、In2O3:Ga2O3:ZnO=1:1:1(莫爾數比)或In2O3:Ga2O3:ZnO=1:1:2(莫爾數比)的靶材。此外，包含In、Ga及Zn的靶材的填充率為90%以上且100%以下，較佳為95%以上且低於100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
此外，藉由使靶材的純度成為99.99%以上，可以減少混入到氧化物半導體膜中的鹼金屬、氫原子、氫分子、水、羥基或氫化物等。此外，藉由使用該靶材，可以降低氧化物半導體膜中的諸如鋰、鈉、鉀等鹼金屬的濃度。
在本實施方式中，將基板放置在保持為減壓狀態的處理室內，去除處理室內的殘留水分並且引入去除了氫及水分的濺射氣體，並使用上述靶材在基板700上形成氧化物半導體膜。在進行成膜時，也可以將基板溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質的濃度。此外，可以減輕由濺射造成的損傷。為了去除殘留在處理室中的水分，較佳使用吸附型真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。在採用低溫泵來對沉積室進行排氣時，例如排出氫原子、水(H2O)等的包含氫原子的化合物(更佳地，還有包含碳原子的化合物)等，由此能夠降低在該沉積室中形成的氧化物半導體膜所包含的雜質的濃度。
此外，藉由將濺射裝置的處理室的洩漏率設定為1×10-10Pa‧m3/秒以下，可以減少當藉由濺射法形成膜時混入到氧化物半導體膜中的鹼金屬、氫化物等的雜質。此外，藉由作為排氣系統使用吸附型真空泵，可以降低鹼金屬、氫原子、氫分子、水、羥基或氫化物等的雜質從排氣系統倒流。
另外，作為濺射氣體，適當地使用稀有氣體(典型為氬)、氧、或者稀有氣體和氧的混合氣體。此外，作為濺射氣體，較佳使用氫、水、羥基或氫化物等雜質被去除了的高純度氣體。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比為100%)氣圍。另外，較佳使用脈衝直流(DC)電源，因為可以減少在成膜時發生的塵埃並且膜厚度分佈也變得均勻。
另外，為了使氧化物半導體膜中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成到閘極絕緣膜714的基板700進行預熱，來使吸附到基板700的水分或氫等的雜質脫離並排氣。另外，預熱的溫度是100℃以上且400℃以下，較佳是150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳為低溫泵。注意，還可以省略該預熱處理。此外，也可以在後面進行的絕緣膜723的成膜之前對形成到電極716至電極720、電極779及電極780的基板700也同樣地進行該預熱處理。
接著，如圖5B所示，藉由蝕刻等將氧化物半導體膜加工(構圖)成所希望的形狀，在閘極絕緣膜714上的與閘極電極713重疊的位置形成島狀的氧化物半導體膜715，並且在閘極絕緣膜714上的與閘極電極773重疊的位置形成島狀的氧化物半導體膜775。
也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜715及島狀的氧化物半導體膜775的抗蝕劑掩模。當利用噴墨法形成抗蝕劑掩模時不需要光掩模，因此可以降低製造成本。
另外，作為用來形成島狀的氧化物半導體膜715及島狀的氧化物半導體膜775的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。作為用於乾蝕刻的蝕刻氣體，較佳使用包含氯的氣體(氯類氣體，例如，氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。此外，還可以使用包含氟的氣體(氟類氣體，例如，四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
作為用於濕蝕刻的蝕刻液，也可以使用ITO-07N(日本關東化學公司製造)。此外，濕蝕刻後的蝕刻液藉由清洗與被蝕刻掉的材料一起被去除。也可以提純包括該被去除了的材料的蝕刻液的廢液，並且再次利用所包括的材料。藉由從該蝕刻之後的廢液收集氧化物半導體膜所包含的如銦等的材料並再次利用，而可以有效地利用資源並實現低成本化。
另外，較佳在後續製程的形成導電膜之前進行反濺射，來去除附著在氧化物半導體膜715、氧化物半導體膜775以及閘極絕緣膜714的表面的抗蝕劑殘渣等。
另外，有時在藉由濺射等形成的氧化物半導體膜中包含多量的水分或氫等的雜質。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個方式中，為了減少氧化物半導體膜中的水分或氫等的雜質，在氮、氧、超乾燥空氣或者稀有氣體(氬、氦等)的氣圍下對氧化物半導體膜715及氧化物半導體膜775進行加熱處理。較佳的是，上述氣體的含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下。
藉由對氧化物半導體膜715及氧化物半導體膜775進行加熱處理，可以使氧化物半導體膜715及氧化物半導體膜775中的水分或氫脫離。明確而言，可以在300℃以上且700℃以下，較佳在300℃以上且500℃以下進行加熱處理。例如，可以以500℃進行3分鐘以上且6分鐘以下左右的加熱處理。當作為加熱處理採用RTA法時，可以在短時間內進行脫水化或脫氫化，因此也可以以超過玻璃基板的應變點的溫度進行處理。
在本實施方式中，使用加熱處理裝置中之一的電爐。
注意，加熱處理裝置不侷限於電爐，還可以具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用由燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體如氬等的稀有氣體或氮。
另外，在加熱處理中，較佳在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳將引入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。
藉由上述製程可以降低氧化物半導體膜715及氧化物半導體膜775中的氫濃度而實現高純度化。據此，可以實現氧化物半導體膜的穩定化。此外，藉由玻璃轉變溫度以下的加熱處理，可以形成載子密度極少且能隙寬的氧化物半導體膜。因此，可以使用大面積基板製造電晶體，從而可以提高量產性。此外，藉由使用該氫濃度被降低的高純度化的氧化物半導體膜，可以製造耐壓性高且導通截止比高的電晶體。
另外，當加熱氧化物半導體膜時，雖然也根據氧化物半導體膜的材料或加熱條件，但是有時整個層不是非晶體且在其表面上形成結晶。氧化物半導體膜較佳是包括進行了大致垂直於氧化物半導體膜的表面的c軸配向的結晶的非單晶體。
接著，藉由部分地蝕刻絕緣膜708、絕緣膜712及閘極絕緣膜714，形成到達島狀的半導體膜702、島狀的半導體膜703及佈線711的接觸孔。
然後，在以覆蓋氧化物半導體膜715及氧化物半導體膜775的方式藉由濺射法或真空蒸鍍法形成導電膜之後，藉由蝕刻等對該導電膜進行加工，而如圖5C所示那樣形成用作源極電極、汲極電極或佈線的電極716至電極720、電極779以及電極780。
另外，電極716及電極717接觸於島狀的半導體膜702。電極717及電極718接觸於島狀的半導體膜703。電極719接觸於佈線711及氧化物半導體膜715。電極720接觸於氧化物半導體膜715。電極779及電極780接觸於氧化物半導體膜775。
作為成為電極716至電極720、電極779以及電極780的導電膜的材料，可以舉出選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素、以上述元素為主要成分的合金或組合上述元素而成的合金膜等。此外，還可以採用在鋁、銅等的金屬膜的下側或上側層疊鉻、鉭、鈦、鉬、鎢等的高熔點金屬膜的結構。此外，鋁或銅較佳與高熔點金屬材料組合而使用，以便避免耐熱性或腐蝕性的問題。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
此外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁膜、還在其上層疊的鈦膜的三層結構等。
此外，也可以使用導電金屬氧化物形成成為電極716至電極720、電極779以及電極780的導電膜。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫、氧化銦氧化鋅、或者使該金屬氧化物材料包含矽或氧化矽的材料。
當在形成導電膜後進行加熱處理時，較佳使導電膜具有承受該加熱處理的耐熱性。
另外，適當地調整各個材料及蝕刻條件，以便在對導電膜進行蝕刻時，氧化物半導體膜715及氧化物半導體膜775盡可能不被去除。根據蝕刻條件，有時島狀的氧化物半導體膜715及氧化物半導體膜775中的露出的一部分被部分地蝕刻，而形成槽部(凹部)。
在本實施方式中，作為導電膜使用鈦膜。因此，可以使用包含氨和過氧化氫水的溶液(過氧化氫氨水)對導電膜選擇性地進行濕蝕刻。或者，也可以使用包含氯(Cl2)、氯化硼(BCl3)等的氣體對導電膜進行乾蝕刻。
另外，為了減少在光刻製程中使用的光掩模數及製程數，還可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是使透射的光具有多種強度的掩模。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，並且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。因此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以減少曝光掩模數，並且還可以減少與其對應的光刻製程，所以可以實現製程的簡化。
接著，進行使用N2O、N2或Ar等的氣體的電漿處理。藉由該電漿處理去除附著在露出的氧化物半導體膜的表面上的吸附水等。此外，也可以使用氧和氬的混合氣體進行電漿處理。
另外，在進行電漿處理之後，如圖6A所示，以覆蓋電極716至電極720、電極779、電極780、氧化物半導體膜715以及氧化物半導體膜775的方式形成絕緣膜723。絕緣膜723較佳儘量不包含水分、氫、氧等的雜質，既可以是單層的絕緣膜又可以是由層疊的多個絕緣膜構成的絕緣膜。當在絕緣膜723中包含氫時，該氫侵入到氧化物半導體膜中或者該氫抽出氧化物半導體膜中的氧，從而有可能氧化物半導體膜的背通道部低電阻化(n型化)而形成寄生通道。因此，重要的是，為了使絕緣膜723成為儘量不包含氫的膜，在成膜方法中不使用氫。上述絕緣膜723較佳使用阻擋性高的材料。例如，作為阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。
當作為絕緣膜723使用層疊的多個絕緣膜時，將諸如氧化矽膜、氧氮化矽膜等的氮的含有比率低的絕緣膜形成在與上述阻擋性高的絕緣膜相比接近於氧化物半導體膜715及氧化物半導體膜775的一側。然後，以夾著氮的含有比率低的絕緣膜且與電極716至電極720、電極779、電極780、氧化物半導體膜715以及氧化物半導體膜775重疊的方式形成阻擋性高的絕緣膜。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等雜質侵入到氧化物半導體膜715中、氧化物半導體膜775中、閘極絕緣膜714中、氧化物半導體膜715與其他絕緣膜的介面及其附近、或者氧化物半導體膜775與其他絕緣膜的介面及其附近。此外，藉由以接觸於氧化物半導體膜715及氧化物半導體膜775的方式形成諸如氧氮化矽膜等的氮的比率低的絕緣膜，可以防止使用阻擋性高的材料的絕緣膜直接接觸於氧化物半導體膜715及氧化物半導體膜775。
在本實施方式中，形成具有在藉由濺射法形成的厚度為200nm的氧化矽膜上層疊有藉由濺射法形成的厚度為100nm的氮化矽膜的結構的絕緣膜723。可以將成膜時的基板溫度設定為室溫以上且300℃以下。在本實施方式中，將成膜時的基板溫度設定為100℃。
另外，也可以在形成絕緣膜723之後進行加熱處理。在氮、超乾燥空氣或稀有氣體(氬、氦等)的氣圍下，較佳在200℃以上且400℃以下，例如250℃以上且350℃以下的溫度下進行該加熱處理。較佳的是，上述氣體的含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下。在本實施方式中，例如在氮氣圍下以250℃進行1個小時的加熱處理。或者，也可以在形成電極716至電極720、電極779及電極780之前，與為了減少水分或氫而對氧化物半導體膜進行的上述加熱處理同樣進行高溫且短時間的RTA處理。即使在因對氧化物半導體膜進行的前面的加熱處理而在氧化物半導體膜715及氧化物半導體膜775中產生氧缺陷時，也藉由在設置包含氧的絕緣膜723之後進行加熱處理，從絕緣膜723對氧化物半導體膜715及氧化物半導體膜775供應氧。並且，藉由對氧化物半導體膜715及氧化物半導體膜775供應氧，可以減少氧化物半導體膜715及氧化物半導體膜775中的成為施體的氧缺陷而獲得滿足化學計量比的結構或包含其以上的氧的結構。較佳在氧化物半導體膜715及氧化物半導體膜775中包含超過化學計量比的氧。其結果是，可以使氧化物半導體膜715及氧化物半導體膜775趨近於i型，降低因氧缺陷而導致的電晶體的電特性的偏差，從而實現電特性的提高。進行該加熱處理的定時只要是形成絕緣膜723之後就沒有特別的限制，而藉由兼作該加熱處理與諸如形成樹脂膜時的加熱處理、用來使透明導電膜低電阻化的加熱處理的其他製程，可以不增加製程數而使氧化物半導體膜715及氧化物半導體膜775趨近於i型。
此外，也可以藉由在氧氣圍下對氧化物半導體膜715及氧化物半導體膜775進行加熱處理，對氧化物半導體添加氧，來減少氧化物半導體膜715及氧化物半導體膜775中的成為施體的氧缺陷。加熱處理的溫度例如是100℃以上且低於350℃，較佳是150℃以上且低於250℃。上述用於氧氣圍下的加熱處理的氧氣體較佳不包含水、氫等。或者，較佳的是，將引入到加熱處理裝置中的氧氣體的純度設定為6N(99.9999%)以上，較佳設定為7N(99.99999%)以上(也就是說，將氧中的雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。
或者，也可以藉由採用離子植入法或離子摻雜法等對氧化物半導體膜715及氧化物半導體膜775添加氧來減少成為施體的氧缺陷。例如，可以將以2.45GHz的微波電漿化了的氧添加到氧化物半導體膜715及氧化物半導體膜775中。
藉由上述製程形成氧化物半導體電晶體724及氧化物半導體電晶體781。
氧化物半導體電晶體724包括閘極電極713、閘極電極713上的閘極絕緣膜714、在閘極絕緣膜714上與閘極電極713重疊的氧化物半導體膜715、形成在氧化物半導體膜715上的一對電極719及電極720、以及形成在氧化物半導體膜715上的絕緣膜723。
同樣地，氧化物半導體電晶體781包括閘極電極773、閘極電極773上的閘極絕緣膜714、在閘極絕緣膜714上與閘極電極773重疊的氧化物半導體膜775、形成在氧化物半導體膜775上的一對電極779及電極780、以及形成在氧化物半導體膜775上的絕緣膜723。
另外，圖6A所示的氧化物半導體電晶體724具有通道蝕刻結構，其中在電極719和電極720之間，氧化物半導體膜715的一部分被蝕刻。同樣地，圖6A所示的氧化物半導體電晶體781具有通道蝕刻結構，其中在電極779和電極780之間，氧化物半導體膜775的一部分被蝕刻。
注意，雖然作為氧化物半導體電晶體724及氧化物半導體電晶體781分別使用單閘結構的電晶體而進行說明，但是根據需要，也可以形成多閘結構的電晶體，該多閘結構的電晶體藉由具有電連接的多個閘極電極而具有多個通道形成區。
圖6A所示的n通道型電晶體704及p通道型電晶體705可以用作構成圖2至圖4所示的運算放大器112的電晶體，圖6A所示的氧化物半導體電晶體724可以用作圖1至圖4所示的電晶體101，並且圖6A所示的氧化物半導體電晶體781可以用作圖1及圖2所示的電晶體124、圖3所示的電晶體144以及圖4所示的電晶體154。
據此，可以將構成運算放大器112的電晶體與作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)夾著絕緣膜712層疊在同一基板700上。因此，可以抑制DC-DC轉換器所占的面積的增大。
此外，由於可以藉由相同的製造製程製造作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)，所以可以減少製造製程及製造成本。
圖6B示出具有與圖6A不同的結構的疊層結構。
在圖6B中示出n通道型電晶體704及p通道型電晶體705。再者，在圖6B中，在n通道型電晶體704及p通道型電晶體705上形成有使用氧化物半導體膜且具有通道保護結構的底閘型的氧化物半導體電晶體725及氧化物半導體電晶體751。
氧化物半導體電晶體725包括形成在絕緣膜712上的閘極電極730、閘極電極730上的閘極絕緣膜731、在閘極絕緣膜731上與閘極電極730重疊的島狀的氧化物半導體膜732、形成在島狀的氧化物半導體膜732上的與閘極電極730重疊的位置中的通道保護膜733、形成在氧化物半導體膜732上的電極734及電極735、以及形成在電極734、電極735及通道保護膜733上的絕緣膜736。
氧化物半導體電晶體751包括形成在絕緣膜712上的閘極電極750、閘極電極750上的閘極絕緣膜731、在閘極絕緣膜731上與閘極電極750重疊的島狀的氧化物半導體膜752、形成在島狀的氧化物半導體膜752上的與閘極電極750重疊的位置中的通道保護膜753、形成在氧化物半導體膜752上的電極754及電極755、以及形成在電極754、電極755及通道保護膜753上的絕緣膜736。
藉由設置通道保護膜733及通道保護膜753，可以防止在後面的製程中對氧化物半導體膜732及氧化物半導體膜752中的成為通道形成區的部分造成諸如蝕刻時的電漿或蝕刻劑所導致的膜減少等的損傷。因此，能夠提高電晶體的可靠性。
通道保護膜733及通道保護膜753可以使用包含氧的無機材料(氧化矽、氮氧化矽、氧氮化矽、氧化鋁或氧氮化鋁等)形成。通道保護膜733及通道保護膜753可以利用電漿CVD法或熱CVD法等的氣相生長法或濺射法形成。在形成通道保護膜733及通道保護膜753之後，對通道保護膜733及通道保護膜753進行蝕刻來加工其形狀。在此，藉由濺射法形成氧化矽膜並且使用利用光刻法形成的掩模對該氧化矽膜進行蝕刻加工來形成通道保護膜733及通道保護膜753。
藉由將包含氧的無機材料用於通道保護膜733及通道保護膜753，即使因用來減少水分或氫的加熱處理而在氧化物半導體膜732及氧化物半導體膜752中產生氧缺陷，也可以將氧從通道保護膜733供應給氧化物半導體膜732並將氧從通道保護膜753供應給氧化物半導體膜752，從而減少成為施體的氧缺陷而獲得滿足化學計量比的結構或包含其以上的氧的結構。較佳在氧化物半導體膜732及氧化物半導體膜752中包含超過化學計量比的氧。因此，可以使通道形成區趨近於i型。藉由使通道形成區趨近於i型，可以減少由於氧缺陷產生的氧化物半導體電晶體725及氧化物半導體電晶體751的電特性的不均勻性，而可以實現電特性的提高。
圖6B所示的n通道型電晶體704及p通道型電晶體705可以用作構成圖2至圖4所示的運算放大器112的電晶體，圖6B所示的氧化物半導體電晶體725可以用作圖1至圖4所示的電晶體101，並且圖6B所示的氧化物半導體電晶體751可以用作圖1及圖2所示的電晶體124、圖3所示的電晶體144以及圖4所示的電晶體154。
據此，可以將構成運算放大器112的電晶體與作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)夾著絕緣膜712層疊在同一基板700上。因此，可以抑制DC-DC轉換器所占的面積的增大。
此外，由於可以藉由相同的製造製程製造作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)，所以可以減少製造製程及製造成本。
在圖6C中示出n通道型電晶體704及p通道型電晶體705。再者，在圖6C中，在n通道型電晶體704及p通道型電晶體705上形成有使用氧化物半導體膜的底接觸型的氧化物半導體電晶體726及氧化物半導體電晶體760。
氧化物半導體電晶體726包括形成在絕緣膜712上的閘極電極741、閘極電極741上的閘極絕緣膜742、閘極絕緣膜742上的電極743及電極744、夾著閘極絕緣膜742與閘極電極741重疊的氧化物半導體膜745以及形成在氧化物半導體膜745上的絕緣膜746。
氧化物半導體電晶體760包括形成在絕緣膜712上的閘極電極761、閘極電極761上的閘極絕緣膜742、閘極絕緣膜742上的電極763及電極764、夾著閘極絕緣膜742與閘極電極761重疊的氧化物半導體膜765以及形成在氧化物半導體膜765上的絕緣膜746。
圖6C所示的n通道型電晶體704及p通道型電晶體705可以用作構成圖2至圖4所示的運算放大器112的電晶體，圖6C所示的氧化物半導體電晶體726可以用作圖1至圖4所示的電晶體101，並且圖6C所示的氧化物半導體電晶體760可以用作圖1及圖2所示的電晶體124、圖3所示的電晶體144以及圖4所示的電晶體154。
據此，可以將構成運算放大器112的電晶體與作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)夾著絕緣膜712層疊在同一基板700上。因此，可以抑制DC-DC轉換器所占的面積的增大。
此外，由於可以藉由相同的製造製程製造作為氧化物半導體電晶體的電晶體101及電壓轉換電路的電晶體(電晶體124、電晶體144及電晶體154)，所以可以減少製造製程及製造成本。
101．．．電晶體
102．．．輸入端子
110．．．內部電壓產生電路
111．．．控制電路
112．．．運算放大器
113．．．電阻器
114．．．電阻器
115．．．端子
121．．．電壓轉換電路
122．．．線圈
123．．．二極體
124．．．電晶體
125．．．電容器
130．．．內部控制電路
131．．．輸出端子
141．．．電壓轉換電路
142．．．線圈
143．．．二極體
144．．．電晶體
145．．．電容器
146．．．線圈
149．．．變壓器
151．．．電壓轉換電路
152．．．線圈
153．．．二極體
154．．．電晶體
155．．．電容器
156．．．線圈
157．．．二極體
158．．．線圈
159．．．變壓器
700．．．基板
701．．．絕緣膜
702．．．半導體膜
703．．．半導體膜
704．．．n通道型電晶體
705．．．p通道型電晶體
706．．．閘極電極
707．．．閘極電極
708．．．絕緣膜
711．．．佈線
712．．．絕緣膜
713．．．閘極電極
714．．．閘極絕緣膜
715．．．氧化物半導體膜
716．．．電極
717．．．電極
718．．．電極
719．．．電極
720．．．電極
723．．．絕緣膜
724．．．氧化物半導體電晶體
725．．．氧化物半導體電晶體
726．．．氧化物半導體電晶體
730．．．閘極電極
731．．．閘極絕緣膜
732．．．氧化物半導體膜
733．．．通道保護膜
734．．．電極
735．．．電極
736．．．絕緣膜
741．．．閘極電極
742．．．閘極絕緣膜
743．．．電極
744．．．電極
745．．．氧化物半導體膜
746．．．絕緣膜
750．．．閘極電極
751．．．氧化物半導體電晶體
752．．．氧化物半導體膜
753．．．通道保護膜
754．．．電極
755．．．電極
760．．．氧化物半導體電晶體
761．．．閘極電極
763．．．電極
764．．．電極
765．．．氧化物半導體膜
773．．．閘極電極
775．．．氧化物半導體膜
779．．．電極
780．．．電極
781．．．氧化物半導體電晶體
在圖式中：
圖1為DC-DC轉換器的電路圖；
圖2為DC-DC轉換器的電路圖；
圖3為DC-DC轉換器的電路圖；
圖4為DC-DC轉換器的電路圖；
圖5A至5C為示出電晶體的疊層結構的剖面圖；
圖6A至6C為示出電晶體的疊層結構的剖面圖。
102．．．輸入端子
101．．．電晶體
111．．．控制電路
124．．．電晶體
121．．．電壓轉換電路
131．．．輸出端子
125．．．電容器
122．．．線圈
123．．．二極體
Vin．．．輸入電壓
VDD．．．電源電壓
VSS．．．電源電壓
Vout．．．輸出電壓

Claims (10)

  1. 一種DC-DC轉換器，包括：輸入端子，被施加輸入電壓；電壓轉換電路，與該輸入端子連接且具有第一電晶體；控制電路，控制該電壓轉換電路且具有在通道形成區中包含矽材料的第二電晶體；以及第三電晶體，設置在該輸入端子與該控制電路之間並被配置以將該輸入電壓轉換為電源電壓，其中，該第一電晶體及該第三電晶體為在一通道形成區中各包含氧化物半導體材料的電晶體，其中，該第一電晶體及該第三電晶體的該氧化物半導體材料夾著絕緣膜疊在該第二電晶體的該矽材料上，並且其中，該第三電晶體被配置以從該第三電晶體的源極及汲極的其中一者供應電源電壓至該控制電路。
  2. 根據申請專利範圍第1項之DC-DC轉換器，其中，該氧化物半導體材料為In-Sn-Ga-Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體、In-O類氧化物半導體、Sn-O類氧化 物半導體、Zn-O類氧化物半導體中的任一種。
  3. 根據申請專利範圍第1項之DC-DC轉換器，其中，該電壓轉換電路為降壓型電壓轉換電路、回掃型電壓轉換電路及正向式電壓轉換電路的其中一者。
  4. 根據申請專利範圍第1項之DC-DC轉換器，其中，該電源電壓低於該輸入電壓。
  5. 根據申請專利範圍第1項之DC-DC轉換器，其中，該第三電晶體的閘極係電連接到該控制電路。
  6. 根據申請專利範圍第1項之DC-DC轉換器，其中，該第三電晶體的閘極係電連接到包含於該控制電路中的運算放大器的輸出端子。
  7. 根據申請專利範圍第1項之DC-DC轉換器，其中，該第三電晶體的該源極及該汲極的其中一者係電連接到該控制電路，並且其中，該第三電晶體的該源極及該汲極的其中另一者係電連接到該輸入端子。
  8. 一種DC-DC轉換器的製造方法，包括如下步驟：形成在一通道形成區中包含矽材料的第二電晶體；形成覆蓋該第二電晶體的絕緣膜；以及在該絕緣膜上形成在一通道形成區中各包含氧化物半導體材料的第一電晶體及第三電晶體，其中，電壓轉換電路包括該第二電晶體，其中，控制該電壓轉換電路的控制電路包括第一電晶體， 其中，該第三電晶體設置在輸入端子與該控制電路之間，並將施加到該輸入端子的輸入電壓轉換為低於該輸入電壓的電源電壓，其中，該第一電晶體及該第三電晶體的該氧化物半導體材料夾著絕緣膜疊在該第二電晶體的該矽材料上，並且其中，該第三電晶體被配置以從該第三電晶體的源極及汲極的其中一者供應電源電壓至該控制電路。
  9. 根據申請專利範圍第8項之DC-DC轉換器的製造方法，其中，該氧化物半導體材料為In-Sn-Ga-Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體、In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體中的任一種。
  10. 根據申請專利範圍第8項之DC-DC轉換器的製造方法，其中，該電壓轉換電路為降壓型電壓轉換電路、回掃型電壓轉換電路及正向式電壓轉換電路的其中一者。
TW100144210A 2010-12-03 2011-12-01 Ｄｃ－ｄｃ轉換器及其製造方法 TWI548188B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010270316 2010-12-03

Publications (2)

Publication Number Publication Date
TW201233026A TW201233026A (en) 2012-08-01
TWI548188B true TWI548188B (zh) 2016-09-01

Family

ID=46162100

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144210A TWI548188B (zh) 2010-12-03 2011-12-01 Ｄｃ－ｄｃ轉換器及其製造方法

Country Status (4)

Country Link
US (1) US9224757B2 (zh)
JP (5) JP5908263B2 (zh)
KR (1) KR101855713B1 (zh)
TW (1) TWI548188B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
TWI561951B (en) 2012-01-30 2016-12-11 Semiconductor Energy Lab Co Ltd Power supply circuit
JP5975907B2 (ja) * 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9331689B2 (en) * 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
CN105099166A (zh) * 2014-05-14 2015-11-25 成都国星通信有限公司 一种提高复用使能管脚上电稳定性的方法及芯片
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
CN205987969U (zh) * 2016-08-17 2017-03-01 卓尔悦欧洲控股有限公司 电子烟及其供电电路
KR102605008B1 (ko) 2018-01-24 2023-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US11948945B2 (en) 2019-05-31 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication device with the semiconductor device
TWI693784B (zh) * 2019-10-09 2020-05-11 奇源科技有限公司 靜電吸附板用驅動電路及使用該驅動電路之靜電吸附裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US7468304B2 (en) * 2005-09-06 2008-12-23 Canon Kabushiki Kaisha Method of fabricating oxide semiconductor device
US20080316663A1 (en) * 2005-10-21 2008-12-25 Nxp B.V. Esd Protection for Pass-Transistors in a Voltage Regulator
US20090243087A1 (en) * 2008-03-25 2009-10-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20090280600A1 (en) * 2004-03-12 2009-11-12 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US20090290387A1 (en) * 2008-05-20 2009-11-26 Wheeler William R Switching power supply with increased efficiency at light load

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07254706A (ja) * 1993-11-29 1995-10-03 Texas Instr Inc <Ti> 高電圧デバイス構造およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4066231B2 (ja) 2002-02-08 2008-03-26 ローム株式会社 スイッチングレギュレータ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4872197B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5160210B2 (ja) 2007-12-18 2013-03-13 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ駆動回路
JP2009158528A (ja) 2007-12-25 2009-07-16 Sharp Corp 半導体装置
JP5157603B2 (ja) 2008-04-04 2013-03-06 ミツミ電機株式会社 昇圧型ｄｃ−ｄｃコンバータおよび電源駆動用半導体集積回路
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010038820A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
TWI489628B (zh) * 2009-04-02 2015-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
WO2012026337A1 (en) 2010-08-26 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Dc-dc converter and semiconductor device
US8704504B2 (en) 2010-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
US20090280600A1 (en) * 2004-03-12 2009-11-12 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7468304B2 (en) * 2005-09-06 2008-12-23 Canon Kabushiki Kaisha Method of fabricating oxide semiconductor device
US20080316663A1 (en) * 2005-10-21 2008-12-25 Nxp B.V. Esd Protection for Pass-Transistors in a Voltage Regulator
US20090243087A1 (en) * 2008-03-25 2009-10-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20090290387A1 (en) * 2008-05-20 2009-11-26 Wheeler William R Switching power supply with increased efficiency at light load

Also Published As

Publication number Publication date
US9224757B2 (en) 2015-12-29
JP2021114629A (ja) 2021-08-05
JP5908263B2 (ja) 2016-04-26
JP2019149930A (ja) 2019-09-05
JP7179901B2 (ja) 2022-11-29
JP2012135191A (ja) 2012-07-12
JP6243945B2 (ja) 2017-12-06
US20120140523A1 (en) 2012-06-07
JP6876736B2 (ja) 2021-05-26
JP2016149565A (ja) 2016-08-18
JP2018050067A (ja) 2018-03-29
JP6501852B2 (ja) 2019-04-17
KR101855713B1 (ko) 2018-05-10
KR20120061744A (ko) 2012-06-13
TW201233026A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
TWI548188B (zh) Ｄｃ－ｄｃ轉換器及其製造方法
JP7335394B2 (ja) 半導体装置
JP7307235B2 (ja) 半導体装置
JP6498641B2 (ja) 半導体装置
TWI611588B (zh) 電壓調整器電路及半導體裝置
TWI569122B (zh) 電壓調整器電路
JP5710918B2 (ja) 半導体装置及びその作製方法
JP6334770B2 (ja) コンパレータ及びその作製方法
JP2012015491A (ja) 光電変換装置