[go: up one dir, main page]

TWI548086B - 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 - Google Patents

溝渠式橫向擴散金屬氧化半導體元件及其製造方法 Download PDF

Info

Publication number
TWI548086B
TWI548086B TW104107946A TW104107946A TWI548086B TW I548086 B TWI548086 B TW I548086B TW 104107946 A TW104107946 A TW 104107946A TW 104107946 A TW104107946 A TW 104107946A TW I548086 B TWI548086 B TW I548086B
Authority
TW
Taiwan
Prior art keywords
trench
substrate
region
layer
forming
Prior art date
Application number
TW104107946A
Other languages
English (en)
Other versions
TW201628187A (zh
Inventor
吉田浩介
Original Assignee
鉅晶電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鉅晶電子股份有限公司 filed Critical 鉅晶電子股份有限公司
Publication of TW201628187A publication Critical patent/TW201628187A/zh
Application granted granted Critical
Publication of TWI548086B publication Critical patent/TWI548086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/667—Vertical DMOS [VDMOS] FETs having substrates comprising insulating layers, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

溝渠式橫向擴散金屬氧化半導體元件及其製造方法
本發明是有關於一種半導體元件，且特別是有關於一種溝渠式橫向擴散金屬氧化半導體元件及其製造方法。
橫向擴散金氧半導體(lateral diffusion metal oxide semiconductor，LDMOS)元件是半導體製程中廣為使用的一種電源元件。LDMOS電晶體可提供較高的崩潰電壓(Vbd)，並且在操作時可具有低的接通電阻(on-resistance，Ron)，因此，LDMOS電晶體被廣泛應用於電力裝置中。
橫向擴散金氧半導體(laterally diffused metal oxide semiconductor,LDMOS)元件可與互補式金氧半導體製程整合，藉以在單一晶片上製造控制、邏輯以及電源開關。
隨著半導體元件積集度的提高，目前業界提出一種溝渠式橫向擴散金屬氧化半導體電晶體，其具有設置於基底中的溝渠 式閘極。習知的溝渠式橫向擴散金屬氧化半導體電晶體的溝渠式閘極頂部通常會低於基底表面，因此形成於層間絕緣層中的暴露溝渠式閘極頂部的開口的深度會大於暴露平面式閘極頂部的開口的深度。在形這些深度不同的開口時，需要不同的製程參數(例如蝕刻的時間等)，如此一來，導致溝渠式橫向擴散金屬氧化半導體電晶體的製造成本上升以及製程步驟繁複。
而且，溝渠式閘極頂部低於基底表面，使得溝渠式閘極與源極/汲極區之間的距離很小，而會因金屬矽化物製程而在溝渠式閘極與源極/汲極區之間形成短路。
本發明提供一種溝渠式橫向擴散金屬氧化半導體元件，溝渠式閘極突出基底表面，可避免溝渠式閘極與摻雜區因金屬矽化物而電性連接，提升元件效能。
本發明提供一種溝渠式橫向擴散金屬氧化半導體元件的製造方法，所形成的溝渠式閘極突出基底表面，而減少了溝渠式閘極與閘極的高度差，可以在不改變製程條件的情況下，於層間絕緣層中形成分別暴露溝渠式閘極頂部與閘極頂部的開口。
本發明的溝渠式橫向擴散金屬氧化半導體元件，設置於基底上，包括：電晶體以及溝渠式橫向擴散金屬氧化半導體電晶體。電晶體設置於基底的第一區，電晶體具有閘極。溝渠式橫向擴散金屬氧化半導體電晶體設置於基底的第二區。溝渠式橫向擴 散金屬氧化半導體電晶體具有第一井區、第二井區、溝渠式閘極、閘極介電層、第一摻雜區以及第二摻雜區。第一井區設置於基底的第二區中；第二井區具有第一導電型，設置於第一井區中；溝渠式閘極設置於基底的溝渠中，其中溝渠式閘極突出基底表面，且溝渠位於第二井區中。閘極介電層設置於溝渠式閘極與基底之間。第一摻雜區具有第一導電型，設置於溝渠式閘極兩側的基底中。第二摻雜區具有第二導電型，設置於溝渠式閘極與第一摻雜區之間的基底中。
在本發明的一實施例中，上述的溝渠式閘極突出基底表面的部分的高度低於閘極的高度。
在本發明的一實施例中，上述的溝渠式閘極突出基底表面的部分的高度高於閘極的高度。
在本發明的一實施例中，上述的溝渠式橫向擴散金屬氧化半導體元件具有間隙壁，間隙壁設置於溝渠式閘極突出基底表面的部分的側壁。
在本發明的一實施例中，上述的溝渠式橫向擴散金屬氧化半導體元件，包括：第三井區、第三摻雜區以及元件隔離結構。第三井區具有第二導電型，設置於第一井區中。第三摻雜區具有第二導電型，設置於第三井區中。元件隔離結構設置於基底中，以隔離第二井區與第三井區。
在本發明的一實施例中，上述溝渠的深度大於第二井區底部的接面深度。
在本發明的一實施例中，上述基底為絕緣層上有矽基 底。上述溝渠的底部到達絕緣層上有矽基底的絕緣層。
在本發明的一實施例中，上述溝渠式橫向擴散金屬氧化 半導體元件，更包括多個溝渠式隔離結構。多個溝渠式隔離結構設置於基底中，以隔離第一區與第二區，其中各溝渠式隔離結構分別包括導體層以及設置於導體層與基底之間的介電層。
在本發明的一實施例中，上述溝渠式橫向擴散金屬氧化 半導體元件，更包括埋入層以及多個溝渠式隔離結構。埋入層具有第一導電型，設置於基底中，且位於第一井區下方。多個溝渠式隔離結構設置於基底中，貫通埋入層，以隔離第一區與第二區，其中各溝渠式隔離結構分別包括絕緣層以及設置於絕緣層底部的第四摻雜區。
在本發明的一實施例中，上述溝渠式橫向擴散金屬氧化 半導體元件更包括第五摻雜區。第五摻雜區具有第二導電型，連接分別設置在第二井區兩側的第三井區中的兩個第三摻雜區。
在本發明的一實施例中，上述第一井區沿著溝渠式閘極 的延伸方向交錯地的具有第一導電型及第二導電型。
在本發明的一實施例中，上述溝渠式橫向擴散金屬氧化 半導體元件更包括第六摻雜區。第六摻雜區具有第一導電型，並連接分別設置在兩個相鄰第二井區的兩個第一井區。
本發明的溝渠式橫向擴散金屬氧化半導體元件的製造方法，包括下列步驟：提供基底，此基底包括第一區與第二區。於 基底的第二區形成第一井區。於第一井區中形成第二井區。於基底的第二區形成溝渠式閘極結構，溝渠式閘極結構突出基底表面，且位於第二井區中，其中溝渠式閘極結構包括溝渠式閘極以及設置於溝渠式閘極與該基底之間的閘極介電層。於溝渠式閘極結構兩側的基底表面形成第一摻雜區。於溝渠式閘極結構與第一摻雜區之間的基底表面形成第二摻雜區。
在本發明的一實施例中，上述溝渠式橫向擴散金屬氧化半導體元件的製造方法，更包括於溝渠式閘極結構突出基底表面的部分的側壁形成間隙壁。
在本發明的一實施例中，於基底的第二區形成溝渠式閘極結構的步驟包括：於基底上形成圖案化罩幕層。以圖案化罩幕層為罩幕，移除部分基底，以於基底中形成溝渠。於溝渠表面形成閘極介電層。移除圖案化罩幕層。於基底上形成填滿溝渠的導體層。圖案化導體層，以形成溝渠式閘極。
在本發明的一實施例中，於圖案化導體層的步驟中，更包括：於基底的第一區形成閘極。
在本發明的一實施例中，於基底的第二區形成溝渠式閘極結構的步驟包括：於基底上形成第一導體層。於第一導體層上形成圖案化罩幕層。以圖案化罩幕層為罩幕，移除部分第一導體層以及部分基底，以於基底中形成溝渠。移除圖案化罩幕層後，於第一導體層及溝渠表面形成介電層。於基底上形成填滿溝渠的第二導體層。移除第二導體層，以暴露出介電層。移除部分介電 層，以形成閘極介電層，圖案化第一導體層，以形成溝渠式閘極。
在本發明的一實施例中，於圖案化第一導體層的步驟中，更包括：於基底的第一區形成閘極。
在本發明的一實施例中，移除第二導體層的步驟包括進行化學機械研磨製程。
在本發明的一實施例中，於基底的第二區形成溝渠式閘極結構的步驟包括下列步驟。於該基底上形成第一導體層。於第一導體層上形成犧牲層。於犧牲層上形成圖案化罩幕層。以圖案化罩幕層為罩幕，移除部分犧牲層、部分第一導體層以及部分基底，以於基底中形成溝渠。移除圖案化罩幕層後，於溝渠表面形成閘極介電層。於基底上形成填滿溝渠的第二導體層。移除第二導體層，以暴露出犧牲層。移除犧牲層後，圖案化第一導體層，以形成溝渠式閘極。
在本發明的一實施例中，於圖案化第一導體層的步驟中，更包括：於基底的第一區形成閘極。
在本發明的一實施例中，移除第二導體層的步驟包括進行化學機械研磨製程。
在本發明的一實施例中，於基底的第二區形成溝渠式閘極結構的步驟包括下列步驟。於基底上形成第一導體層。於第一導體層上形成圖案化罩幕層。以圖案化罩幕層為罩幕，移除部分第一導體層以及部分基底，以於基底中形成溝渠。於溝渠表面形成閘極介電層。於基底上形成填滿溝渠的第二導體層。移除第二 導體層，以暴露出圖案化罩幕層。移除圖案化罩幕層後，圖案化第一導體層，以形成溝渠式閘極。
在本發明的一實施例中，於圖案化第一導體層的步驟中，更包括：於基底的第一區形成閘極。
在本發明的一實施例中，移除第二導體層的步驟包括進行化學機械研磨製程。
基於上述，本發明的溝渠式橫向擴散金屬氧化半導體元件及其製造方法，溝渠式閘極突出基底表面，可減少溝渠式閘極與閘極的高度差，可以在不改變製程條件的情況下，於層間絕緣層中形成分別暴露溝渠式閘極頂部與閘極頂部的開口。
而且，溝渠式閘極突出基底表面的部分的側壁設置有間隙壁，因此可避免溝渠式閘極與摻雜區因金屬矽化物而電性連接。
此外，溝渠式橫向擴散金屬氧化半導體電晶體的閘極介電層不會產生電場，因此可以避免漏電流。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100a、200‧‧‧基底
102、202‧‧‧磊晶層
104、204‧‧‧第一區
106、206‧‧‧第二區
108、208‧‧‧元件隔離結構
110‧‧‧電晶體
112‧‧‧溝渠式橫向擴散金屬氧化半導體電晶體
114、246‧‧‧閘極
116‧‧‧閘極介電層
118、120‧‧‧源極/汲極區
122、152、248、250‧‧‧間隙壁
124、126、128、140、214、222、224、228‧‧‧井區
130、244‧‧‧溝渠式閘極
132、238‧‧‧閘極介電層
134、134a、136、142、142a、178、252、254、256、258‧‧‧摻雜區
138、166、236‧‧‧溝渠
144、218‧‧‧降低表面電場擴散層
146、260‧‧‧層間絕緣層
148、262‧‧‧插塞
150、264‧‧‧導線
154‧‧‧金屬矽化物層
156‧‧‧N型柱區(N-pillar region)
158‧‧‧P型柱區(P-pillar region)
160、176‧‧‧絕緣層
162‧‧‧矽層
164、174‧‧‧溝渠式隔離結構
168、240、266、270、278‧‧‧導體層
170、210、268、274、276‧‧‧介電層
172‧‧‧埋入層
212、216、220、226、232、242‧‧‧圖案化光阻層
230‧‧‧圖案化罩幕層
234‧‧‧開口
236‧‧‧溝渠
272‧‧‧犧牲層
圖1A是依照本發明的一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的剖面示意圖。
圖1B~圖1D分別為依照本發明的一實施例的一種溝渠式橫 向擴散金屬氧化半導體元件的立體結構示意圖。
圖2~圖4分別為依照本發明的其他實施例的一種溝渠式橫向擴散金屬氧化半導體元件的剖面示意圖。
圖5A~圖5J是依照本發明的一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。
圖6A~圖6D是依照本發明的另一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。
圖7A~圖7D是依照本發明的另一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。
圖8A~圖8D是依照本發明的另一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。
圖1A是依照本發明的一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的剖面示意圖。圖1B~圖1D是依照本發明的一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的立體結構示意圖。在圖1B~圖1D中，構件與圖1A相同者，給予相同的標號，並省略其詳細說明。
請參照圖1A，溝渠式橫向擴散金屬氧化半導體元件設置於基底100上。基底100包括磊晶層102，且可區分第一區104與第二區106，在基底100中形成有元件隔離結構108。元件隔離結構108例如是淺溝渠隔離結構。溝渠式橫向擴散金屬氧化半導 體元件包括電晶體110及溝渠式橫向擴散金屬氧化半導體電晶體112(Trench LDMOS)。
電晶體110例如設置於基底100的第一區104。電晶體110包括閘極114(平面式閘極)、閘極介電層116以及源極/汲極區118、源極/汲極區120。
閘極114的材質包括導體材料，例如摻雜多晶矽等。閘極介電層116的材質例如是氧化矽。在電晶體110下方例如設置有井區124。電晶體110例如是N型金氧半導體電晶體或P型金氧半導體電晶體。根據電晶體110的型態，井區124可為N型井區或P型井區。在閘極110的側壁例如設置有間隙壁122。間隙壁122的材質包括氧化矽、氮化矽、氮氧化矽等。
溝渠式橫向擴散金屬氧化半導體電晶體112例如設置於基底100的第二區106。溝渠式橫向擴散金屬氧化半導體電晶體112包括：井區126、井區128、溝渠式閘極130、閘極介電層132、摻雜區134、摻雜區136。
井區126例如設置於基底100的第二區106中。井區126可為第一導電井區或第二導電型井區(亦即，N型井區或P型井區)。井區128具有第一導電型，設置於井區126中。
溝渠式閘極130例如設置於基底100的溝渠138中，其中溝渠式閘極130突出基底100表面，且溝渠138位於井區128中。溝渠138的深度大於井區128底部的接面深度。溝渠式閘極130突出基底100表面的部分的高度可高於或低於閘極114的高 度。溝渠式閘極130的材質包括導體材料，例如摻雜多晶矽等。 溝渠式閘極130突出基底100表面的部分的側壁更設置有間隙壁152。間隙壁152的材質包括氧化矽、氮化矽、氮氧化矽等。
閘極介電層132例如設置於溝渠式閘極130與基底100 之間。閘極介電層132的材質例如是氧化矽。摻雜區134具有第一導電型，且設置於溝渠式閘極130兩側的基底100中。摻雜區136具有第二導電型，且設置於溝渠式閘極130與摻雜區134之間的基底100中。
溝渠式橫向擴散金屬氧化半導體元件更包括井區140、摻 雜區142。井區140具有第二導電型，設置於井區126中。摻雜區142具有第二導電型，設置基底100中且位於井區140上。其中井區128與井區140由元件隔離結構108所隔離。在井區128與井區140之間的元件隔離結構108下方更選擇性地設置有降低表面電場擴散層144。降低表面電場擴散層144可為第一導電型摻雜區。在溝渠式橫向擴散金屬氧化半導體元件中，當第一導電型為P型時，則第二導電型為N型；當第一導電型為N型時，則第二導電型為P型。
溝渠式橫向擴散金屬氧化半導體元件更包括層間絕緣層 146、多個插塞148、多個導線150。層間絕緣層146設置於基底100上。層間絕緣層146之材質的材質例如是磷矽玻璃、硼磷矽玻璃等。多個導線150分別設置於層間絕緣層146上。多個導線150分別藉由設置於層間絕緣層146中的多個插塞148而電性連接電 晶體110及溝渠式橫向擴散金屬氧化半導體電晶體112的各電極。導線150及插塞148之材質包括金屬材料，例如鎢、銅、鋁等。
在閘極114、源極/汲極區118、源極/汲極區120、溝渠式閘極130、摻雜區134、摻雜區136及摻雜區142表面也可以設置有金屬矽化物層154。
在一實施例中，如圖1B所示，溝渠式橫向擴散金屬氧化半導體元件具有外汲極(Outer Drain)佈局，溝渠式橫向擴散金屬氧化半導體電晶體112兩側的井區140上的摻雜區142藉由具有相同導電型態的摻雜區142a而連接在一起。摻雜區142a連接分別設置在井區128兩側的井區140中的兩個摻雜區142。
在一實施例中，如圖1C所示，溝渠式橫向擴散金屬氧化半導體元件有內汲極(Inner Drain)佈局，井區140兩側的溝渠式橫向擴散金屬氧化半導體電晶體112的摻雜區134藉由具有相同導電型態的摻雜區134a而連接在一起。摻雜區134a連接分別設置在兩個相鄰井區128的該些摻雜區134。
在一實施例中，如圖1D所示，溝渠式橫向擴散金屬氧化 半導體元件具有超級接合汲極(Super junction Drain)佈局，溝渠式橫向擴散金屬氧化半導體電晶體112兩側的摻雜區142藉由具有相同導電型態的摻雜區142a而連接在一起。溝渠式橫向擴散金屬氧化半導體電晶體112包括多個交錯配置的N型柱區(N-pillar region)156以及P型柱區(P-pillar region)158。在N型柱區(N-pillar region)156中，井區126為N型井區；在P型柱區(P-pillar region)158中，井區126為P型井區。井區126沿著溝渠式閘極130的延伸方向交錯地具有第一導電型及第二導電型。
圖2~圖4分別為依照本發明的其他實施例的一種溝渠式 橫向擴散金屬氧化半導體元件的剖面示意圖。在圖2~圖4中，構件與圖1A相同者，給予相同的標號，並省略其詳細說明。
在一實施例中，如圖2所示，溝渠式橫向擴散金屬氧化 半導體元件設置於基底100a上。基底100a例如是絕緣層上有矽基底。絕緣層上有矽基底包括絕緣層160以及矽層162。
在一實施例中，如圖3所示，溝渠式橫向擴散金屬氧化 半導體元件設置於基底100a上。基底100a例如是絕緣層上有矽基底。絕緣層上有矽基底包括絕緣層160以及矽層162。溝渠138的底部到達絕緣層上有矽基底的絕緣層160。溝渠式橫向擴散金屬氧化半導體元件更包括多個溝渠式隔離結構164。溝渠式隔離結構164設置於基底100a中的溝渠166，以隔離第一區104與第二區106。各溝渠式隔離結構164分別包括導體層168以及介電層170。 導體層168的材質包括摻雜多晶矽等。介電層170設置於導體層168與基底100a之間。介電層170的材質例如是氧化矽。溝渠166的底部到達絕緣層上有矽基底的絕緣層160。溝渠式隔離結構164與溝渠式閘極結構(溝渠式閘極130與閘極介電層132)例如是在相同製程中製作出來。
在一實施例中，如圖4所示，溝渠式橫向擴散金屬氧化 半導體元件設置於基底100上。在基底100中設置有埋入層172。 埋入層172具有第一導電型，且位於井區126下方。溝渠式橫向擴散金屬氧化半導體元件更包括多個溝渠式隔離結構174。多個溝渠式隔離結構174設置於基底100中，貫通埋入層172，以隔離第一區104與第二區106。各溝渠式隔離結構174分別包括絕緣層176以及摻雜區178。摻雜區178設置於絕緣層176底部。
在本發明的溝渠式橫向擴散金屬氧化半導體元件中，溝渠式閘極130突出基底100表面，而減少了溝渠式閘極130與閘極114的高度差，可以在不改變製程條件的情況下，於層間絕緣層146中形成分別暴露溝渠式閘極130頂部與閘極114頂部的開口。
而且，溝渠式閘極130突出基底100表面的部分的側壁 設置有間隙壁152，因此可避免溝渠式閘極130與摻雜區136因金屬矽化物而電性連接。此外，溝渠式橫向擴散金屬氧化半導體電晶體112的閘極介電層132不會產生電場，因此可以避免漏電流。
圖5A~圖5J是依照本發明的一實施例的一種溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。
請參照圖5A，提供基底200。此基底200例如是矽基底。基底200包括磊晶層202，且可區分第一區204與第二區206。
然後，在基底200中形成元件隔離結構208。元件隔離結構208例如是淺溝渠隔離結構(Shallow Trench Isolation，STI)。元件隔離結構208的形成方法包括：先於基底上形成圖案化的墊層 與圖案化的罩幕層，而暴露出部分基底。然後，以圖案化的罩幕層為罩幕，移除暴露的部分基底，而於基底中形成多個溝渠。接著，於基底上形成隔離材料層，以覆蓋圖案化的罩幕層，並且填滿溝渠。接下來，移除溝渠以外的隔離材料層、圖案化的罩幕層以及圖案化的墊層，以形成隔離結構。然後，於基底200上形成介電層210。介電層210的材質例如是氧化矽。介電層210的形成方法例如是熱氧化法或化學氣相沈積法。
於基底200上形成一層圖案化光阻層212，以暴露出第二 區206。圖案化光阻層212例如是經由曝光及顯影而形成。然後，以圖案化光阻層212為罩幕，於基底200的第二區206形成井區214。井區214的形成方法例如是離子植入法。井區214可為第一導電型井區或第二導電型井區(亦即，N型井區或P型井區)。
請參照圖5B，移除圖案化光阻層212。移除圖案化光阻 層212的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成另一層圖案化光阻層216，以暴露欲形成降低表面電場擴散層218的區域。圖案化光阻層216例如是經由曝光及顯影而形成。 以圖案化光阻層216為罩幕，於基底200中形成降低表面電場擴散層218。降低表面電場擴散層218的形成方法例如是離子植入法。降低表面電場擴散層218可為第一導電型摻雜區。
請參照圖5C，移除圖案化光阻層216。移除圖案化光阻 層216的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成另一層圖案化光阻層220，以暴露欲形成第一導電型井區的 區域。圖案化光阻層220例如是經由曝光及顯影而形成。以圖案化光阻層220為罩幕，於基底200的第二區206形成井區222，並於基底200的第一區204形成井區224。井區222、井區224的形成方法例如是離子植入法。
請參照圖5D，移除圖案化光阻層220。移除圖案化光阻層220的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成另一層圖案化光阻層226，以暴露欲形成第二導電型井區的區域。圖案化光阻層226例如是經由曝光及顯影而形成。以圖案化光阻層226為罩幕，於基底200的第二區206形成井區228。井區228的形成方法例如是離子植入法。
請參照圖5E，移除圖案化光阻層226。移除圖案化光阻層226的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成罩幕層。罩幕層的材料例如是氮化矽。此罩幕層之形成方法例如是化學氣相沈積法。然後，於罩幕層上形成一層圖案化光阻層232，以暴露欲形成溝渠的區域。圖案化光阻層232例如是經由曝光及顯影而形成。以圖案化光阻層232為罩幕，移除部分罩幕層，而形成具有開口234的圖案化罩幕層230。
請參照圖5F，移除圖案化光阻層232。移除圖案化光阻層232的方法例如是進行濕式去光阻、灰化等製程。然後，以圖案化罩幕層230為罩幕，移除部分基底200，而形成溝渠236。然後，於此溝渠236表面上形成一層閘極介電層238。閘極介電層238的材質例如是氧化矽。閘極介電層238的形成方法例如是熱氧 化法或化學氣相沈積法。
請參照圖5G，移除圖案化罩幕層230。移除圖案化罩幕 層230的方法例如是濕式蝕刻法或乾式蝕刻法。然後，於基底200上形成導體層240，此導體層240在基底200上保持一設定厚度，並填滿溝渠236。導體層240的材質例如是摻雜的多晶矽。此導體層240之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。當然，在製作導體層240時，於沈積製程之後，更可以進行平坦化製程。平坦化製程例如是化學機械研磨製程。
請參照圖5H，於基底200上形成另一層圖案化光阻層 242，以覆蓋欲形成閘極的區域。圖案化光阻層242例如是經由曝光及顯影而形成。以圖案化光阻層242為罩幕，移除部分導體層240，而於基底200的第一區204形成閘極246，並於基底200的第二區206形成溝渠式閘極244。閘極介電層238與溝渠式閘極244構成溝渠式閘極結構。
請參照圖5I，於溝渠式閘極244突出基底200表面的部分的側壁形成間隙壁250，並於閘極246的側壁形成間隙壁248。間隙壁248、間隙壁250之形成方法例如是先於基底200上形成一層絕緣層(未圖示)後，利用非等向性蝕刻法移除部分絕緣層以形成之。間隙壁248、間隙壁250之材質例如是氧化矽、氮化矽或氮氧化矽。
於溝渠式閘極結構兩側的基底200表面形成摻雜區252。然後於溝渠式閘極結構與摻雜區252之間的基底200表面形成摻雜區258，並於閘極246兩側的基底200中形成摻雜區254(源極/汲極區)，於井區228表面形成摻雜區256。摻雜區252、摻雜區254(源極/汲極區)、摻雜區256、摻雜區258的形成方法例如是離子植入法。
請參照圖5J，接著，於基底200上形成層間絕緣層260。 層間絕緣層260的材質例如是磷矽玻璃、硼磷矽玻璃等。層間絕緣層260的形成方法例如是化學氣相沈積法。然後，移除部分層間絕緣層260，而形成多個開口。移除部分層間絕緣層260的方法包括進行微影蝕刻製程。然後，於開口形成插塞262，插塞262的形成方法例如是先於基底200上形成一層填滿開口之導體材料層後，利用化學機械研磨法移除部分導體材料層，直到暴露出層間絕緣層260。然後，於層間絕緣層260上形成多個導線264。導線264的形成方法例如是先於基底200上形成一層導體材料層後，進行微影蝕刻製程，移除部分導體材料層。後續完成溝渠式橫向擴散金屬氧化半導體元件之製程為習知技藝者所周知，在此不再贅述。
在上述溝渠式橫向擴散金屬氧化半導體元件的製造方法 中，導體層240在基底200上保持一設定厚度，由導體層240製造出的溝渠式閘極244突出基底200表面，而溝渠式閘極244突出基底200表面的部分的高度可以由導體層240的厚度來決定。
圖6A~圖6D是依照本發明的另一實施例的一種溝渠式橫 向擴散金屬氧化半導體元件的製造流程剖面示意圖。圖6A~圖6D是接續於上述圖5D後的溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。在圖6A~圖6D中，構件與圖5A~圖5J相同者，給予相同的標號，並省略其詳細說明。
請參照圖6A，移除圖案化光阻層226。移除圖案化光阻 層226的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成導體層266。導體層266的材料例如是摻雜多晶矽。此導體層266之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。
於導體層266上形成罩幕層。罩幕層的材料例如是氮化 矽。此罩幕層之形成方法例如是化學氣相沈積法。然後，於罩幕層上形成一層圖案化光阻層232，以暴露欲形成溝渠的區域。圖案化光阻層232例如是經由曝光及顯影而形成。以圖案化光阻層232為罩幕，移除部分罩幕層，而形成具有開口234的圖案化罩幕層230。
請參照圖6B，移除圖案化光阻層232。移除圖案化光阻 層232的方法例如是進行濕式去光阻、灰化等製程。然後，以圖案化罩幕層230為罩幕，移除部分導體層266、部分基底200，而形成溝渠236。然後，移除圖案化罩幕層230。移除圖案化罩幕層230的方法例如是濕式蝕刻法或乾式蝕刻法。然後，於導體層266 表面及溝渠236表面上形成一層介電層268。介電層268的材質例如是氧化矽。介電層268的形成方法例如是熱氧化法或化學氣相沈積法。
請參照圖6C，於溝渠236中填入導體層270。在導體層270的製造方法，例如先於基底200上沈積一層導體材料層，然後進行平坦化製程，直到露出介電層268的表面。平坦化製程例如是乾式蝕刻法或化學機械研磨製程。導體材料層(導體層270)的材質例如是摻雜的多晶矽。導體材料層之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。
請參照圖6D，移除導體層266表面的介電層268，留下位於溝渠236內的閘極介電層238。移除介電層268的方法例如是濕式蝕刻法。於基底200上形成另一層圖案化光阻層242，以覆蓋欲形成閘極的區域。圖案化光阻層242例如是經由曝光及顯影而形成。以圖案化光阻層242為罩幕，移除部分導體層266，而於基底200的第一區204形成閘極246，並且不使用圖案化光阻層242為罩幕而於基底200的第二區206也形成溝渠式閘極244。閘極介電層238與溝渠式閘極244構成溝渠式閘極結構。後續製程如上述圖5I、圖5J所示，在此不再贅述。
在上述溝渠式橫向擴散金屬氧化半導體元件的製造方法中，在基底200上形成有導體層266後，再形成導體層270。因此 製造出的溝渠式閘極244突出基底200表面，而溝渠式閘極244突出基底200表面的部分的高度可以由導體層266的厚度來決定。
圖7A~圖7D是依照本發明的另一實施例的一種溝渠式橫 向擴散金屬氧化半導體元件的製造流程剖面示意圖。圖7A~圖7D是接續於上述圖5D後的溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。在圖7A~圖7D中，構件與圖5A~圖5J相同者，給予相同的標號，並省略其詳細說明。
請參照圖7A，移除圖案化光阻層226。移除圖案化光阻 層226的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成導體層266。導體層266的材料例如是摻雜多晶矽。此導體層266之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。於導體層266上形成犧牲層272。犧牲層272的材料例如是氧化矽。此犧牲層272之形成方法例如是化學氣相沈積法。
於導體層266上形成罩幕層。罩幕層的材料例如是氮化 矽。此罩幕層之形成方法例如是化學氣相沈積法。然後，於罩幕層上形成一層圖案化光阻層232，以暴露欲形成溝渠的區域。圖案化光阻層232例如是經由曝光及顯影而形成。以圖案化光阻層232為罩幕，移除部分罩幕層，而形成具有開口234的圖案化罩幕層230。
請參照圖7B，移除圖案化光阻層232。移除圖案化光阻 層232的方法例如是進行濕式去光阻、灰化等製程。然後，以圖案化罩幕層230為罩幕，移除部分犧牲層272、部分導體層266、部分基底200，而形成溝渠236。然後，移除圖案化罩幕層230。移除圖案化罩幕層230的方法例如是濕式蝕刻法或乾式蝕刻法。然後，於溝渠236表面上形成一層介電層274。介電層274的材質例如是氧化矽。介電層274的形成方法例如是熱氧化法或化學氣相沈積法。
請參照圖7C，於溝渠236中填入導體層270。在導體層270的製造方法，例如先於基底200上沈積一層導體材料層，然後進行平坦化製程，直到露出犧牲層272的表面。平坦化製程例如是乾式蝕刻法或化學機械研磨製程。導體材料層(導體層270)的材質例如是摻雜的多晶矽。導體材料層之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。
請參照圖7D，移除導體層266表面的犧牲層272，留下位於溝渠236內的閘極介電層238。移除犧牲層272的方法例如是濕式蝕刻法。於基底200上形成另一層圖案化光阻層242，以覆蓋欲形成閘極的區域。圖案化光阻層242例如是經由曝光及顯影而形成。以圖案化光阻層242為罩幕，移除部分導體層266，而於基底200的第一區204形成閘極246，並且不使用圖案化光阻層242為罩幕而於基底200的第二區206形成溝渠式閘極244。閘極介電 層238與溝渠式閘極244構成溝渠式閘極結構。後續製程如上述圖5I、圖5J所示，在此不再贅述。
在上述溝渠式橫向擴散金屬氧化半導體元件的製造方法中，在基底200上形成有導體層266及犧牲層212後，再形成導體層270。因此製造出的溝渠式閘極244突出基底200表面，而溝渠式閘極244突出基底200表面的部分的高度可以由導體層266及犧牲層212的厚度來決定。
圖8A~圖8D是依照本發明的另一實施例的一種溝渠式橫 向擴散金屬氧化半導體元件的製造流程剖面示意圖。圖8A~圖8D是接續於上述圖5D後的溝渠式橫向擴散金屬氧化半導體元件的製造流程剖面示意圖。在圖8A~圖8D中，構件與圖5A~圖5J相同者，給予相同的標號，並省略其詳細說明。
請參照圖8A，移除圖案化光阻層226。移除圖案化光阻層226的方法例如是進行濕式去光阻、灰化等製程。於基底200上形成導體層266。導體層266的材料例如是摻雜多晶矽。此導體層266之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。
於導體層266上形成罩幕層。罩幕層的材料例如是氮化 矽。此罩幕層之形成方法例如是化學氣相沈積法。然後，於罩幕層上形成一層圖案化光阻層232，以暴露欲形成溝渠的區域。圖案化光阻層232例如是經由曝光及顯影而形成。以圖案化光阻層232 為罩幕，移除部分罩幕層，而形成具有開口234的圖案化罩幕層230。
請參照圖8B，移除圖案化光阻層232。移除圖案化光阻層232的方法例如是進行濕式去光阻、灰化等製程。然後，以圖案化罩幕層230為罩幕，移除部分導體層266、部分基底200，而形成溝渠236。然後，於導體層266表面及溝渠236所暴露的基底200表面上形成一層介電層276。介電層276的材質例如是氧化矽。介電層276的形成方法例如是熱氧化法或化學氣相沈積法。
請參照圖8C，於溝渠236中填入導體層278。導體層278的製造方法，例如先於基底200上沈積一層導體材料層，然後進行平坦化製程，直到露出圖案化罩幕層230的表面。平坦化製程例如是乾式蝕刻法或化學機械研磨製程。導體材料層(導體層278)的材質例如是摻雜的多晶矽。導體材料層之形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成之；或者以臨場植入摻質的方式，利用化學氣相沈積法而形成之。
請參照圖8D，移除圖案化罩幕層230。移除圖案化罩幕層230的方法例如是濕式蝕刻法或乾式蝕刻法。於基底200上形成另一層圖案化光阻層242，以覆蓋欲形成閘極的區域。圖案化光阻層242例如是經由曝光及顯影而形成。以圖案化光阻層242為罩幕，移除部分導體層266，而於基底200的第一區204形成閘極246，並且不使用圖案化光阻層242為罩幕而於基底200的第二區 206形成溝渠式閘極244。閘極介電層238與溝渠式閘極244構成溝渠式閘極結構。後續製程如上述圖5I、圖5J所示，在此不再贅述。
在上述溝渠式橫向擴散金屬氧化半導體元件的製造方法中，在基底200上形成有導體層266及圖案化罩幕層230後，先形成導體層278，在移除圖案化罩幕層230。因此製造出的溝渠式閘極244突出基底200表面，而溝渠式閘極244突出基底200表面的部分的高度可以由導體層266的厚度來決定。
在本發明的溝渠式橫向擴散金屬氧化半導體元件的製造方法中，溝渠式閘極244與閘極246可在同一製程中製作出來。因此製程較為簡便。而且，溝渠式閘極244突出基底200表面，可減少溝渠式閘極244與閘極246的高度差，可以在不改變製程條件的情況下，於層間絕緣層260中形成分別暴露溝渠式閘極244頂部與閘極246頂部的開口。
而且，溝渠式閘極244突出基底200表面的部分的側壁設置有間隙壁250，因此可避免溝渠式閘極244與摻雜區252因金屬矽化物而電性連接。此外，溝渠式橫向擴散金屬氧化半導體電晶體的閘極介電層238不會產生電場，因此可以避免漏電流。
綜上所述，本發明的溝渠式橫向擴散金屬氧化半導體元件及其製造方法，溝渠式閘極突出基底表面，可減少溝渠式閘極與閘極的高度差，可以在不改變製程條件的情況下，於層間絕緣層形成分別暴露溝渠式閘極頂部與閘極頂部的開口。
而且，溝渠式閘極突出基底表面的部分的側壁設置有間隙壁，因此可避免溝渠式閘極與摻雜區因金屬矽化物而電性連接。此外，溝渠式橫向擴散金屬氧化半導體電晶體的閘極介電層不會產生電場，因此可以避免漏電流。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧磊晶層
104‧‧‧第一區
106‧‧‧第二區
108‧‧‧元件隔離結構
110‧‧‧電晶體
112‧‧‧溝渠式橫向擴散金屬 氧化半導體電晶體
114‧‧‧閘極
116‧‧‧閘極介電層
118、120‧‧‧源極/汲極區
122、152‧‧‧間隙壁
124、126、128、140‧‧‧井區
130‧‧‧溝渠式閘極
132‧‧‧閘極介電層
134、136、142‧‧‧摻雜區
138‧‧‧溝渠
144‧‧‧降低表面電場擴散層
146‧‧‧層間絕緣層
148‧‧‧插塞
150‧‧‧導線
154‧‧‧金屬矽化物層

Claims (24)

  1. 一種溝渠式橫向擴散金屬氧化半導體元件，設置於一基底上，包括：一電晶體，設置於該基底的一第一區，該電晶體包括一閘極；以及一溝渠式橫向擴散金屬氧化半導體電晶體，設置於該基底的一第二區，包括：一第一井區，設置於該基底的該第二區中；一第二井區，具有一第一導電型，設置於該第一井區中；一第三井區，具有該第二導電型，設置於該第一井區中；一溝渠式閘極，設置於該基底的一溝渠中，其中該溝渠式閘極突出該基底表面，且該溝渠位於該第二井區中；以及一閘極介電層，設置於該溝渠式閘極與該基底之間；一第一摻雜區，具有該第一導電型，設置於該溝渠式閘極兩側的該基底中；一第二摻雜區，具有一第二導電型，設置於該溝渠式閘極與該第一摻雜區之間的該基底中一第三摻雜區，具有該第二導電型，設置於該第三井區中；以及一元件隔離結構，設置於該基底中，以隔離該第二井區與該第三井區。
  2. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半 導體元件，其中該溝渠式閘極突出該基底表面的部分的高度低於該閘極的高度。
  3. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，其中該溝渠式閘極突出該基底表面的部分的高度高於該閘極的高度。
  4. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，更包括一間隙壁，設置於該溝渠式閘極突出該基底表面的部分的側壁。
  5. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，其中該溝渠的深度大於該第二井區底部的接面深度。
  6. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，其中該基底為一絕緣層上有矽基底。
  7. 如申請專利範圍第6項所述的溝渠式橫向擴散金屬氧化半導體元件，其中該溝渠的底部到達該絕緣層上有矽基底的一絕緣層。
  8. 如申請專利範圍第7項所述的溝渠式橫向擴散金屬氧化半導體元件，更包括：多個溝渠式隔離結構，設置於該基底中，以隔離該第一區與該第二區，其中各該些溝渠式隔離結構分別包括一導體層以及設置於該導體層與該基底之間的一介電層。
  9. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，更包括： 一埋入層，具有該第一導電型，設置於該基底中，且位於該第一井區下方；以及多個溝渠式隔離結構，設置於該基底中，貫通該埋入層，以隔離該第一區與該第二區，其中各該些溝渠式隔離結構分別包括一絕緣層以及設置於該絕緣層底部的一第四摻雜區。
  10. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，更包括一第五摻雜區，具有第二導電型，連接分別設置在該第二井區兩側的該第三井區中的兩個該第三摻雜區。
  11. 如申請專利範圍第10項所述的溝渠式橫向擴散金屬氧化半導體元件，其中該第一井區沿著該溝渠式閘極的延伸方向交錯地具有該第一導電型及該第二導電型。
  12. 如申請專利範圍第1項所述的溝渠式橫向擴散金屬氧化半導體元件，更包括第六摻雜區，具有該第一導電型，並連接分別設置在兩個相鄰該第二井區的該些第一摻雜區。
  13. 一種溝渠式橫向擴散金屬氧化半導體元件的製造方法，包括：提供一基底，該基底包括一第一區與一第二區；於該基底的該第二區形成一第一井區；於該第一井區中形成一第二井區；於該基底的該第二區形成一溝渠式閘極結構，該溝渠式閘極結構突出該基底表面，且位於該第二井區中，其中該溝渠式閘極結構包括一溝渠式閘極以及設置於該溝渠式閘極與該基底之間的 一閘極介電層，其中於該基底的該第二區形成該溝渠式閘極結構的步驟包括：於該基底上形成一第一導體層；於該第一導體層上形成一圖案化罩幕層；以該圖案化罩幕層為罩幕，移除部分該第一導體層以及部分該基底，以於該基底中形成一溝渠；於該溝渠表面形成該閘極介電層；於該基底上形成填滿該溝渠的一第二導體層；移除該第二導體層，以暴露出該圖案化罩幕層；移除該圖案化罩幕層；以及圖案化該第一導體層，以形成該溝渠式閘極；於該溝渠式閘極結構兩側的該基底表面形成一第一摻雜區；以及於該溝渠式閘極結構與該第一摻雜區之間的該基底表面形成一第二摻雜區。
  14. 如申請專利範圍第13項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，更包括於該溝渠式閘極結構突出該基底表面的部分的側壁形成一間隙壁。
  15. 如申請專利範圍第13項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，其中移除該第二導體層的步驟包括進行一化學機械研磨製程。
  16. 如申請專利範圍第13項所述的溝渠式橫向擴散金屬氧化 半導體元件的製造方法，其中於圖案化該第一導體層的步驟中，更包括：於該基底的該第一區形成一閘極。
  17. 一種溝渠式橫向擴散金屬氧化半導體元件的製造方法，包括：提供一基底，該基底包括一第一區與一第二區；於該基底的該第二區形成一第一井區；於該第一井區中形成一第二井區；於該基底的該第二區形成一溝渠式閘極結構，該溝渠式閘極結構突出該基底表面，且位於該第二井區中，其中該溝渠式閘極結構包括一溝渠式閘極以及設置於該溝渠式閘極與該基底之間的一閘極介電層，其中於該基底的該第二區形成該溝渠式閘極結構的步驟包括：於該基底上形成一第一導體層；於該第一導體層上形成一圖案化罩幕層；以該圖案化罩幕層為罩幕，移除部分該第一導體層以及部分該基底，以於該基底中形成一溝渠；移除該圖案化罩幕層；於該第一導體層及該溝渠表面形成一介電層；於該基底上形成填滿該溝渠的一第二導體層；移除該第二導體層，以暴露出該介電層；移除部分該介電層，以形成該閘極介電層；以及 圖案化該第一導體層，以形成該溝渠式閘極；於該溝渠式閘極結構兩側的該基底表面形成一第一摻雜區；以及於該溝渠式閘極結構與該第一摻雜區之間的該基底表面形成一第二摻雜區。
  18. 如申請專利範圍第17項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，其中於圖案化該第一導體層的步驟中，更包括：於該基底的該第一區形成一閘極。
  19. 如申請專利範圍第17項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，其中移除該第二導體層的步驟包括進行一化學機械研磨製程。
  20. 如申請專利範圍第17項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，更包括於該溝渠式閘極結構突出該基底表面的部分的側壁形成一間隙壁。
  21. 一種溝渠式橫向擴散金屬氧化半導體元件的製造方法，包括：提供一基底，該基底包括一第一區與一第二區；於該基底的該第二區形成一第一井區；於該第一井區中形成一第二井區；於該基底的該第二區形成一溝渠式閘極結構，該溝渠式閘極結構突出該基底表面，且位於該第二井區中，其中該溝渠式閘極 結構包括一溝渠式閘極以及設置於該溝渠式閘極與該基底之間的一閘極介電層，其中於該基底的該第二區形成該溝渠式閘極結構的步驟包括：於該基底上形成一第一導體層；於該第一導體層上形成一犧牲層；於該犧牲層上形成一圖案化罩幕層；以該圖案化罩幕層為罩幕，移除部分該犧牲層、部分該第一導體層以及部分該基底，以於該基底中形成一溝渠；移除該圖案化罩幕層；於該溝渠表面形成該閘極介電層；於該基底上形成填滿該溝渠的一第二導體層；移除該第二導體層，以暴露出該犧牲層；移除該犧牲層；以及圖案化該第一導體層，以形成該溝渠式閘極；於該溝渠式閘極結構兩側的該基底表面形成一第一摻雜區；以及於該溝渠式閘極結構與該第一摻雜區之間的該基底表面形成一第二摻雜區。
  22. 如申請專利範圍第21項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，其中移除該第二導體層的步驟包括進行一化學機械研磨製程。
  23. 如申請專利範圍第21項所述的溝渠式橫向擴散金屬氧化 半導體元件的製造方法，更包括於該溝渠式閘極結構突出該基底表面的部分的側壁形成一間隙壁。
  24. 如申請專利範圍第21項所述的溝渠式橫向擴散金屬氧化半導體元件的製造方法，其中於圖案化該第一導體層的步驟中，更包括：於該基底的該第一區形成一閘極。
TW104107946A 2015-01-21 2015-03-12 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 TWI548086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/601,242 US20160211348A1 (en) 2015-01-21 2015-01-21 Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
TW201628187A TW201628187A (zh) 2016-08-01
TWI548086B true TWI548086B (zh) 2016-09-01

Family

ID=56408443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107946A TWI548086B (zh) 2015-01-21 2015-03-12 溝渠式橫向擴散金屬氧化半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US20160211348A1 (zh)
TW (1) TWI548086B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619248B (zh) * 2017-01-04 2018-03-21 立錡科技股份有限公司 具有凹槽結構的金屬氧化半導體元件及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600879B2 (en) 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
CN110416302B (zh) * 2018-04-28 2022-10-14 无锡华润上华科技有限公司 一种半导体器件及其制造方法
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
US10770396B2 (en) * 2018-12-28 2020-09-08 Vanguard International Semiconductor Corporation Semiconductor structure and method for fabricating the same
US11227921B2 (en) 2019-11-22 2022-01-18 Nxp Usa, Inc. Laterally-diffused metal-oxide semiconductor transistor and method therefor
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths
CN115312457B (zh) * 2022-09-14 2025-04-18 长江存储科技有限责任公司 半导体结构及制备方法、外围电路、存储器以及存储系统
US20240162345A1 (en) * 2022-11-10 2024-05-16 Globalfoundries U.S. Inc. Transistor with metal field plate contact
CN117373914B (zh) * 2023-12-08 2024-05-24 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477026B (en) * 1999-06-30 2002-02-21 Fairchild Semiconductor Trench structure substantially filled with high-conductivity material
TW200527582A (en) * 2004-02-06 2005-08-16 Nanya Technology Corp Method for forming stud-shaped conductive layer above deep trench storage device
TW200733306A (en) * 2005-10-28 2007-09-01 Elpida Memory Inc Method for manufacturing semiconductor device
TW200807616A (en) * 2006-06-13 2008-02-01 Macronix Int Co Ltd Methods for forming an isolation structure in a silicon substrate
US20090026534A1 (en) * 2007-02-02 2009-01-29 Mosel Vitelic Inc. Trench MOSFET and method of making the same
TW201314835A (zh) * 2011-09-21 2013-04-01 Globalfoundries Sg Pte Ltd 有溝渠電晶體

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477026B (en) * 1999-06-30 2002-02-21 Fairchild Semiconductor Trench structure substantially filled with high-conductivity material
TW200527582A (en) * 2004-02-06 2005-08-16 Nanya Technology Corp Method for forming stud-shaped conductive layer above deep trench storage device
TW200733306A (en) * 2005-10-28 2007-09-01 Elpida Memory Inc Method for manufacturing semiconductor device
TW200807616A (en) * 2006-06-13 2008-02-01 Macronix Int Co Ltd Methods for forming an isolation structure in a silicon substrate
US20090026534A1 (en) * 2007-02-02 2009-01-29 Mosel Vitelic Inc. Trench MOSFET and method of making the same
TW201314835A (zh) * 2011-09-21 2013-04-01 Globalfoundries Sg Pte Ltd 有溝渠電晶體

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619248B (zh) * 2017-01-04 2018-03-21 立錡科技股份有限公司 具有凹槽結構的金屬氧化半導體元件及其製造方法

Also Published As

Publication number Publication date
US20160211348A1 (en) 2016-07-21
TW201628187A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
CN104078462B (zh) 半导体器件及其制造方法
KR101057651B1 (ko) 반도체 소자의 제조방법
TWI648789B (zh) 複合屏蔽自對準的溝槽mosfet及其製備方法
TWI463571B (zh) 半導體裝置的製造方法
KR100887030B1 (ko) 반도체 소자의 고전압 드리프트 형성 방법
KR20120124788A (ko) 반도체 소자
CN108511526A (zh) 有带对准栅电极的垂直晶体管的半导体器件及其制造方法
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
CN102983164A (zh) 半导体器件及其制造方法
CN101069279B (zh) 半导体器件及其制造方法
CN111584366B (zh) 半导体器件的制造方法及半导体器件结构
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
JP2012049466A (ja) 半導体装置およびその製造方法
JP2013251497A (ja) 半導体装置及びその製造方法
TWI478341B (zh) 功率電晶體元件及其製作方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP2017011311A (ja) 半導体装置およびその製造方法
KR101024771B1 (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
CN104037229A (zh) 半导体装置以及用于制造该半导体装置的方法
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
CN121076012B (zh) 一种半导体器件的制作方法
KR20070020919A (ko) 리세스 채널 어레이 트랜지스터 및 그 제조 방법
CN113903806B (zh) 半导体结构及其形成方法