[go: up one dir, main page]

TWI547753B - 設計和製造光學微影遮罩之方法及系統 - Google Patents

設計和製造光學微影遮罩之方法及系統 Download PDF

Info

Publication number
TWI547753B
TWI547753B TW103104528A TW103104528A TWI547753B TW I547753 B TWI547753 B TW I547753B TW 103104528 A TW103104528 A TW 103104528A TW 103104528 A TW103104528 A TW 103104528A TW I547753 B TWI547753 B TW I547753B
Authority
TW
Taiwan
Prior art keywords
optical proximity
proximity correction
optical
pattern
target
Prior art date
Application number
TW103104528A
Other languages
English (en)
Other versions
TW201504747A (zh
Inventor
彼由斯 維瑪
托德Ｐ 路肯斯
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201504747A publication Critical patent/TW201504747A/zh
Application granted granted Critical
Publication of TWI547753B publication Critical patent/TWI547753B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H10P72/50—
    • H10P72/53—
    • H10P76/00—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

設計和製造光學微影遮罩之方法及系統
本發明之實施例一般係關於用於設計和製造積體電路之方法及系統。具體而言，本發明之實施例係關於用於在光學微影遮罩之設計和製造中的光學鄰近校正(OPC)之方法及系統。
一般而言，積體電路及其它半導體裝置係使用於各種電子應用中，如電腦、手機、個人計算裝置及許多其他應用。過去只包括機械組件之家庭、工業及汽車裝置在目前具有需要半導體裝置的電子零件。
半導體裝置的製造係藉由沉積許多不同類型的材料層於半導體工件或晶圓上方並使用微影圖案化各種材料層而達成。材料層通常包括受圖案化及蝕刻以形成積體電路(IC)的導電、半導電及絕緣材料的薄膜。在單一晶粒或晶片上可形成有複數個電晶體、記憶體裝置、開關、導線、二極體、電容器、邏輯電路及其他電子組件。
微影涉及到遮罩之影像至晶粒或晶片(亦稱作晶圓)之材料層的影像傳輸。影像係形成在光阻層中，該 光阻係已顯影，且該光阻係於變更材料層之製程期間(如蝕刻及圖案化材料層)使用作為遮罩。
當半導體裝置的特徵尺寸不斷減小時，由於這是半導體工業的趨勢，且起因於用以使光阻曝光之光或能量的影響，所以由微影遮罩傳輸圖案至半導體裝置之材料層變得更加困難。取決於特徵對其它特徵的鄰近，稱作“鄰近效應”的現象導致圖案線寬變化。雖然在微影遮罩上包含相同尺度，但緊密間隔的特徵傾向於小於寬大間隔的特徵。在許多的半導體裝置之設計中，重要的是讓特徵在整個晶圓表面上具有可預測及均勻性的尺寸，以達到所需的裝置性能。
為了補償鄰近效應，通常會對微影遮罩作出可能包含調整遮罩上之線寬或線長的光學鄰近校正(OPC)。於典型的OPC運行腳本(run set)發展週期(development cycle)中，係進行由光學規則檢查(ORC)所接續之基於OPC的模型以找尋微影的缺陷。當使用微影遮罩暴露光阻時，ORC評估形成在光阻層中之開口的完全模擬輪廓。該運行腳本接著基於在ORC運行期間所找到的錯誤而修飾。接著使用此更新目標層進行基於OPC及ORC之模型，且重覆該週期直到無ORC錯誤出現。
OPC運行腳本的發展週期是費時的，並因此昂貴。在半導體裝置工業中，通常想要儘可能將一項產品快速導入市場。然而，針對在半導體裝置設計所進行之OPC運行腳本發展計算而言可能花費數天甚至數週。
因此，期望提供進行用於使用於製造半導體裝置之微影遮罩的OPC運行腳本發展週期之更快和更有效的方法和系統。此外，本發明之其他期望的特徵及特性將由本發明隨後之實施方式及所附申請專利範圍配合所附圖式及本發明之先前技術而變得清楚明白。
在此揭露用於設計光學光罩及製作光學微影遮罩的方法及電腦系統。在示例性實施例中，一種設計光學光罩的方法包括：設置在半導體基板上之光阻層中指示預圖案化開口之目標形狀的目標圖案；使用光學鄰近校正(OPC)模型校正該目標圖案，以產生包含邊緣位置誤差(EPE)資訊、第一校正圖案及/或該預圖案化開口之模擬輪廓的光學鄰近校正輸出資訊；以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整而調整該目標圖案及/或該光學鄰近校正模型；以及回應基於該光學鄰近校正之調整而使用該光學鄰近校正模型校正該第一校正圖案，以產生第二校正圖案。
依照另一示例性實施例，一種製作光學微影遮罩的方法包括：設計光學光罩以及製造該光學光罩，其中，設計該光學光罩包含：設置目標圖案；以光學鄰近校正(OPC)模型校正該目標圖案；調整該目標圖案及/或該光學鄰近校正模型；以及校正第一校正圖案。該目標圖案指示在半導體基板上之光阻層中之預圖案化開口之目標形狀。校正該目標圖案包括使用光學鄰近校正(OPC)模型以產 生包含邊緣位置誤差(EPE)資訊、第一校正圖案及/或該預圖案化開口之模擬輪廓的光學鄰近校正輸出資訊。調整該目標圖案及/或該光學鄰近校正模型包括以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整。校正該第一校正圖案包括回應以該光學鄰近校正為基礎之調整而使用該光學鄰近校正模型以產生第二校正圖案。製造該光學光罩包括根據該第二校正圖案而製造該光學光罩。
依照另一示例性實施例，一種用於運作電腦系統之儲存控制邏輯的非暫態性電腦可讀取介質包括具有控制邏輯指令的控制邏輯。該控制邏輯指令係組構成用於：設置在半導體基板上之光阻層中指示預圖案化開口之目標形狀的目標圖案；使用光學鄰近校正(OPC)模型校正該目標圖案，以產生包含邊緣位置誤差(EPE)資訊、第一校正圖案、該預圖案化開口之模擬輪廓或其組合的光學鄰近校正輸出資訊；以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整而調整該目標圖案、該光學鄰近校正模型或其組合；以及回應基於該光學鄰近校正之調整而使用該光學鄰近校正模型校正該第一校正圖案，以產生第二校正圖案。
本發明內容係以簡化形式來介紹一些概念，這些概念將在下文的實施方式中進一步描述。本發明內容並非意圖識別本發明之關鍵特徵或必要特徵，亦並非意圖使用作為幫助判定本發明之保護範疇。
30、30A‧‧‧資料
32、32A‧‧‧目標圖案
34‧‧‧第一校正圖案
34A‧‧‧第二校正圖案
36、36A‧‧‧模擬輪廓
40、40A‧‧‧片段
41‧‧‧校正的片段
44‧‧‧軟狹縮
46‧‧‧目標區域
100‧‧‧方法
110、114、116、118、120、124、128、129、130、134、138、140、144、148‧‧‧運作
200‧‧‧電腦系統
201‧‧‧處理器
202‧‧‧匯流排
203‧‧‧作業系統
204‧‧‧應用程式
205‧‧‧唯讀記憶體
206‧‧‧隨機存取記憶體
207‧‧‧磁碟配接器
208‧‧‧磁碟單元
209‧‧‧通訊配接器
210‧‧‧使用者介面配接器
211‧‧‧顯示器配接器
212‧‧‧鍵盤
213‧‧‧滑鼠
214‧‧‧揚聲器
215‧‧‧顯示器
以下將配合圖式描述本發明之示例性實施例，其中相同的元件符號標示類似組件，且其中：第1及2圖係依據各種實施例之光學微影資料的簡化圖；第3圖係依據各種實施例之用於製造半導體裝置的方法的流程圖；以及第4圖係依據各種實施例之計算系統的方塊圖。
下面的詳細描述僅僅是說明性質，而非意圖限制本發明之實施例或此實施例之應用及用途。此外，並無意圖受到先前提到之發明技術領域、先前技術、發明內容或以下實施方式所提出之任何明示或暗示的理論所限制。
本揭露之實施例提供用於設計光學光罩之方法。光學光罩可用以在此習知技術領域的許多步驟中製造積體電路。電磁輻射係直接通過光學光罩或從光學光罩反射而照射於已設置覆蓋於半導體基板上的光阻層上。本文所使用的術語“覆蓋”，意思是“於某之上”，舉例而言光阻層係實體直接設置於半導體基板上，或者於半導體基板“上方”，舉例而言另一材料層係插置於光阻層與半導體基板之間。當電磁輻射接觸光阻層時，電磁輻射在光阻層中形成預圖案化開口。預圖案化開口允許覆蓋於半導體基板上之複數材料的沉積及/或蝕刻，以於半導體基板上形 成一個或多個半導體電晶體結構。
雖然是在互補金屬氧化物半導體(CMOS)裝置之背景中描述申請標的，然而申請標的不限於CMOS半導體裝置，且可使用其它非CMOS之半導體裝置的其它金屬氧化物半導體(MOS)之半導體裝置。另外，儘管術語“MOS裝置”通常是指一種具有金屬閘極電極及氧化閘極絕緣體的裝置，但術語“MOS裝置”將在全文中用以稱呼所有包含有位於閘極絕緣體(無論是氧化物或其他絕緣體)上方的導電性閘極電極(無論是金屬或其他導電材料)的半導體裝置，而閘極絕緣體係位於半導體基板上方。
現在請參照第1圖，光學微影資料係以簡化之方塊圖的形式說明並以元件符號30指示。資料30包括在光阻層中之預圖案化開口的目標圖案32、第一校正圖案34及模擬輪廓36。目標圖案32係為指示當光阻層已顯影時之預圖案化開口的目標形狀之複數個多邊形。預圖案化開口係藉由使光阻層首先暴露於由光學光罩穿透通過或反射並照射到光阻層上之能量而形成。接著係顯影暴露之光阻層以移除一部分光阻層並產生預圖案化開口。舉例而言，預圖案化開口可接著用以蝕刻晶圓中經由預圖案化開口而暴露之部分。
在目標圖案32中之多邊形的邊緣係分成其位置可藉由光學鄰近校正(OPC)模型而調整的節段或片段40。正如本技術領域目前所習知者，OPC模型係應用於所欲之半導體設計以允許使用光學微影在矽晶圓上實現適當 的圖案。一般而言，OPC模型修飾目標圖案中的形狀以補償由光學微影或其它晶圓製程所遭致的圖案失真。OPC模型根據鄰近特徵與微影製程之間的已知互動而模擬預圖案化開口之實際形狀的輪廓。
每個片段40包含OPC模型迭代計算各片段40之位置的模擬點(simulation site)。在迭代期間，OPC模型計算模擬輪廓36的點並根據目標圖案32與模擬輪廓36之間的差異判斷邊緣置放誤差(EPE)。OPC模型在迭代期間移動或校正各片段40之位置直到EPE最小化。片段40的校正位置係藉由在第一校正圖案34上之各別校正的片段41而表現。
在所提供的範例中，模擬輪廓36指出有「軟狹縮(soft pinch)」44的圖案缺陷，其中在模擬輪廓36上之點指出其印出圖案將具有低於設計標準之寬度。軟狹縮44係在模擬輪廓粗略(coarse)光學規則檢查(ORC)運作期間所偵測到，並將參照第3圖而在下文描述。在一些實施例中，圍繞軟狹縮44之目標區域46係選為用於進一步ORC運作，並將參照第3圖而在下文描述。
現在參照第2圖，修飾之光微影資料係以簡化圖的形式並元件符號30A指示而說明。資料30A類似於資料30，其中相同的元件符號用以指代類似元件。然而，資料30A包括已根據偵測到之軟狹縮44所修飾的更新之目標圖案32A。更新之目標圖案32A包括相對片段40A，相對片段40A係相較於目標圖案32A之各自片段40而彼 此擴大遠離。當對於更新之目標圖案32A進行OPC運作時，會產生第二校正圖案34A及更新之模擬輪廓36A。在提供的範例中，OPC模型能夠得出不包括軟狹縮44的解決方案。
現在參照第3圖，係以流程圖的形式說明製造半導體裝置的方法100。在一些實施例中，第1及2圖之資料30及30A係在方法100之運作期間使用。目標圖案係在運作110中提供。舉例而言，可提供目標圖案32並使其對應於光阻層中之預圖案化開口的目標形狀及尺寸。在一些實施例中，目標圖案32係提供給將執行方法100之運作的電腦系統(即載入到電腦系統之記憶體內)。
目標圖案係使用運作114中之OPC模型而被校正。OPC模型藉由移動片段位置以達到趨近目標圖案之形狀的模擬預圖案化開口而校正該等片段之位置。OPC模型根據EPE資訊而迭代計算多邊形的邊緣之適合位置。EPE資訊係根據目標圖案與預圖案化開口之模擬輪廓之間的差異而計算。OPC模型產生包括EPE資訊、第一校正圖案及預圖案化開口之模擬輪廓的OPC輸出資訊。第一校正圖案包括片段的校正位置，且模擬輪廓係根據第一校正圖案及/或EPE資訊而計算。舉例而言，OPC模型可根據第一校正圖案34而計算模擬輪廓36。
於運作116，係根據OPC輸出資訊之模擬輪廓及/或EPE資訊而進行粗略的光學規則檢查(ORC)。一般而言，ORC係一種後OPC模擬，其驗證OPC資訊並判斷 模擬輪廓是否指出違反設計標準之熱點/微影缺點，如技術領域中習知者。設計標準可基於防止不欲產生之圖案輸出，如線末端拉回(line end pullback)、頸縮(necking)、閘極長度變化、圖案保真度損失及狹縮等等。
運作116之ORC是一種粗略的ORC，因為進行粗略之ORC的資料點比用在一般、完全之ORC的資料點更為少量。舉例而言，資料30之模擬輪廓36不包含如用在一般、完全之ORC中一樣多的資料點。因此，粗略之ORC的模擬時間係較完全ORC更快，並且粗略之ORC可在完全ORC之前或在完全ORC期間用以提供早期回饋給使用者或給電腦模擬。用於粗略之ORC的資料點可基於OPC輸出資訊之離散模擬輪廓位置或基於由離散模擬輪廓位置所產生之數學內插輪廓(mathematically interpolated contours)而選擇。粗略之ORC偵測模擬輪廓中不符合設計標準之部分。舉例而言，模擬輪廓36顯示出可由運作116的粗略之ORC所偵測之軟狹縮44。
警報是在回應在運作118時根據OPC輸出資訊所判斷之設計標準違規而產生。警報包含不符合設計標準之警報位置。在一些實施例中，標籤係貼在對應於警報位置之遮罩片段。在一些實施例中，標籤係進一步或者替代地貼在對應於己標籤之遮罩片段之目標圖案上的節段(segment)。舉例而言，軟狹縮44之位置可被包含於警報中作為警報位置及對應片段40可能被標籤。
在一些實施例中，警報係於EPE資訊指出 EPE在運作118中之警報位置處高於閾值時產生。EPE可在OPC模型不能移動片段至造成模擬輪廓距離目標圖案特定距離內的位置時高於閾值。舉例而言，OPC模型可包含指出目標圖案32與模擬輪廓36之間的特定距離之設計標準，超過特定距離則產生警報。
在一些實施例中，警報係在粗略之ORC偵測到模擬輪廓不在特定設計限制內時產生。例如，警報可回應根據模擬輪廓36而偵測軟狹縮44之粗略之ORC而產生。在一些實施例中，警報停止模擬直到使用者檢視警報。在一些實施例中，警報觸發額外模擬運作，如下所述者。
在運作120中，方法100判斷警報是否是在運作118中產生。當產生警報時，係於運作124中之圍繞警報位置的目標區域中進行目標ORC。使用於目標ORC中之資料點的密度係類似於一般、完全之ORC，但目標ORC係僅在圍繞警報位置的目標區域進行。由於片段已由OPC校正，所以ORC不須迭代計算片段之移動，且可選擇更多點並同時保持目標模擬時間。另外，由於僅選擇一目標區域，所以相對於完全ORC可減少計算時間並可提供早期回饋給使用者或目標圖案、第一校正圖案或OPC模型中關於錯誤的模擬軟體。
可選擇警報位置周圍的目標區域以提供可增加有效調整可消除警報之第一校正圖案之機會的進一步資料。可根據計算能力、ORC之所欲運行時間、是否有鄰近特徵、特徵類型或用於選擇目標區域之任何其它合適的標 準而選擇目標區域的尺寸。
在一範例中，可基於超過閾值之EPE資訊的值而選擇目標區域。在另一個範例中，可基於粗略之ORC而選擇目標區域46，粗略之ORC係基於OPC的輸出資訊。在一些實施例中，目標區域可包括包含有警報位置之片段以及鄰近該具有警報位置之片段的二個片段。模擬輪廓係於沿著這三個片段在額外資料點進行計算，以產生額外資訊及設計標準違規。應理解的是，任何合適的ORC模型或計算方法可用於目標區域處之模擬。
目標圖案及/或OPC模型係回應警報並根據OPC輸出資訊而於運作128中調整。舉例而言，可偏置調整(bias adjusted)目標圖案32之片段40而成為修飾之目標圖案32A之調整片段40A。在一些實施例中，運作128之調整包括改變OPC模型參數，如回饋因子、遮罩誤差因子等。藉由把調整建立在OPC輸出資訊之基礎上，可在ORC完全運行前作出運作128之調整。如上所述，整個圖案之ORC係密集計算的，因而需要大量的計算時間。因此，基於OPC輸出資訊之調整允許具有較少完全ORC循環之錯誤校正。
在一些實施例中，由OPC模型使用之放寬的標準係產生於運作129中。放寬的標準係基於運作128之調整。舉例而言，當工程師或使用者注意到已於運作128中作出多次類似更新時，OPC模型之工程師或使用者可創造由OPC模型使用之放寬的標準。因此，放寬的標準可允 許OPC模型在OPC模型不能夠符合設計標準時進行回應警報的調整。OPC模型可使用放寬的標準以不同於運作114期間之移動的方法來移動片段。
OPC模型係使用於運作130中以在警報位置處進行目標OPC，以回應運作128之調整。目標OPC128重新計算在警報位置處之OPC輸出資訊，以產生第二校正圖案。在一些實施例中，第二校正圖案係與第一校正圖案中未與警報位置對應之部分之第一校正圖案相同。舉例而言，第二圖案34A可在除了片段40A以外的位置中實質類似於第一校正圖案34。藉由限制運作130於警報位置，目標OPC可較於運作114中進行之完全目標圖案的原始OPC更快地完成。
在運作134時，是對第二校正圖案進行完全ORC。由於完全ORC包含較用在粗略ORC及目標ORC二者中更多的資料點，所以完全ORC是“完全的”。完全ORC係如本領域中習知地對於整個圖案之大量資料點進行模擬。如上文所述，ORC偵測設計標準的違規。使用大量資料點導致可能為整天或更多的計算時間。藉由在運作118中提供違規的早期回饋，可在OPC/ORC循環中早一點校正違規。因此，運作134之完全ORC更可能免於設計標準的違規。從而，運作110、114、118、120、124、128、129、130及134描述一種用於在光阻層中形成預圖案化開口之設計光學光罩的有效方法。
當在運作134之ORC期間偵測到設計標準 的違規時，可在運作140中作出對目標圖案、OPC模型或其組合的調整。正如上文所討論者，藉由根據OPC輸出而在運作128中作出調整，可減少在運作138中偵測到的違規。因此，可減少OPC/ORC循環之數目，並且可在更短時間內設計光學微影遮罩。
包括第二校正圖案之光學微影遮罩係於運作144中製作。光學微影遮罩係用於在運作148中製造半導體裝置。光學微影遮罩之製作及半導體裝置之製造可藉由習知技術實現。
有利的是，本發明的實施例可在一個或多個電腦系統中實施。舉例而言，方法100之OPC模型計算可使用一個或多個電腦系統進行。第4圖係依照某些範例安排之計算系統(computing system)200的方塊圖之示例性說明。計算系統200亦代表用於本發明之硬體環境。舉例而言，電腦系統200可具有藉由系統匯流排202而與各種其它元件耦接的處理器201。
進一步參照第4圖，作業系統203可運行於處理器201並提供控制及協調各種元件的功能。依據本發明之範例的原理之應用程式204可結合作業系統203而執行，並提供呼叫及/或指示給作業系統203，其中該呼叫及/或指示實行將由應用程式204進行之各種功能或服務。
唯讀記憶體(“ROM”)205可耦接到系統匯流排202，並可包括可控制電腦裝置200之某些基本功能的基本輸入輸出系統(“BIOS”)。隨機存取記憶體 (“RAM”)206及磁碟配接器207亦可耦接系統匯流排202。這樣的記憶體元件可用於儲存，舉例而言，OPC模型參數或應用程式204軟體的代碼。應當注意的是，包括作業系統203及應用程式204的軟體元件可載入到RAM 206，RAM 206可為計算系統用於執行的主記憶體。磁碟配接器207可設置成可以是整合式電子驅動介面(“IDE”)或者是並列式先進附加(“PATA”)配接器、序列式先進附加(“SATA”)配接器、小型電腦系統介面(“SATA”)配接器、通用串列匯流排(“USB”)配接器、IEEE 1394配接器或可與磁碟單元208(即磁碟驅動器)通訊之任何其他適當的配接器。
電腦系統200可復包括與匯流排202耦接之通訊配接器209。通訊配接器209可以外部網路(未圖示)而與匯流排202互連，從而幫助電腦系統200與其它類似及/或不同裝置通訊。
輸入/輸出(“I/O”)裝置也可通過使用者介面配接器210及顯示器配接器211連接至電腦系統200。舉例而言，鍵盤212、滑鼠213及揚聲器214可通過使用者介面配接器210而與匯流排202互連。資料可通過任何這些範例裝置來提供給電腦系統200。顯示器215可藉由顯示器配接器211連接至系統匯流排202。以這種範例方式，使用者可通過鍵盤212及/或滑鼠213提供資料或其他資訊給電腦系統200，並經過顯示器215及/或揚聲器214而從電腦系統200得到輸出。
第3圖中說明的運作可藉由儲存於非暫態性電腦可讀取儲存介質中且藉由電腦系統200之至少一個處理器執行之指令來予以控制。各個示於第3圖中的運作可對應於儲存於非暫態性電腦記憶體或電腦可讀取儲存介質中之指令。在各種實施例中，非暫態性電腦可讀取儲存介質係包含磁碟或光碟儲存裝置、如快閃記憶體之固態儲存裝置或其它非揮發性記憶體裝置。儲存於非暫態性電腦可讀取儲存介質上之電腦可讀取指令可為來源碼、組合語言碼、目的碼、或者藉由一個或多個處理器所轉譯及/或執行的其它指令格式。
本文所揭露的方法和系統展示數種有益的特性。舉例而言，揭露包含可減少在完全後OPC光學規則檢查期間所找到的熱點/微影缺陷(設計標準違規)之一種光學鄰近校正的方法。該方法併入包含基於目標層改變之同步模型及基於光學鄰近校正步驟之模型的混合型OPC流程。該方法更利用在一定數量之OPC迭代後得到之模擬的預圖案化開口輪廓形狀。
雖然已在上述實施方式中提出至少一個示例性實施例，但應可以理解到存在有大量的變化。亦應理解到，示例性實施例僅作為範例，其並非意圖在任何方式上作為本發明之範疇、應用性或組構的限制。相反地，前述之實施方式將提供那些本技術領域中具有通常知識者用於實行本發明之示例性實施例的方便藍圖。應瞭解的是，可在不悖離如所附申請專利範圍及其法律等效物所闡述之本 發明的範疇的情況下，對於元件的功能或配置作出各種變化。
100‧‧‧方法
110、114、116、118、120、124、128、129、130、134、138、140、144、148‧‧‧運作

Claims (16)

  1. 一種設計光學光罩的方法，該方法包括：設置在半導體基板上之光阻層中指示預圖案化開口之目標形狀的目標圖案；使用光學鄰近校正(OPC)模型校正該目標圖案，以產生包含邊緣位置誤差(EPE)資訊、第一校正圖案、該預圖案化開口之模擬輪廓或其組合的光學鄰近校正輸出資訊；回應該光學鄰近校正輸出資訊而產生警報，該光學鄰近校正輸出資訊指示於警報位置處並基於粗略光學規則檢查(ORC)的設計標準違規、該邊緣位置誤差資訊超過閾值或其組合；回應該警報而於圍繞該警報位置之目標區域中進行目標光學規則檢查；以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整而調整該目標圖案、該光學鄰近校正模型或其組合；以及回應基於該光學鄰近校正之調整而使用該光學鄰近校正模型校正該第一校正圖案，以產生第二校正圖案。
  2. 如申請專利範圍第1項所述之方法，更包括根據該光學鄰近校正輸出資訊而進行粗略光學規則檢查(ORC)。
  3. 如申請專利範圍第1項所述之方法，其中，產生該警報更包含回應該邊緣位置誤差資訊而產生該警報，該邊緣 位置誤差資訊指示於該警報位置處高於閾值之邊緣位置誤差。
  4. 如申請專利範圍第1項所述之方法，更包括回應該警報而於圍繞該警報位置之目標區域中進行目標光學規則檢查。
  5. 如申請專利範圍第1項所述之方法，更包括回應該警報而產生由該光學鄰近校正模型使用的放寬標準。
  6. 如申請專利範圍第1項所述之方法，其中，校正該第一校正圖案更包含根據以該光學鄰近校正為基礎之調整而於該警報位置處進行目標光學鄰近校正。
  7. 如申請專利範圍第6項所述之方法，更包括對該第二校正圖案進行完全光學規則檢查。
  8. 一種製作光學微影遮罩的方法，該方法包括：設計光學光罩，其中，該設計包含：設置在半導體基板上之光阻層中指示預圖案化開口之目標形狀的目標圖案；使用光學鄰近校正(OPC)模型校正該目標圖案，以產生包含邊緣位置誤差(EPE)資訊、第一校正圖案、該預圖案化開口之模擬輪廓或其組合的光學鄰近校正輸出資訊；回應該光學鄰近校正輸出資訊而產生警報，該光學鄰近校正輸出資訊指示於警報位置處並基於粗略光學規則檢查(ORC)的設計標準違規、該邊緣位置誤差資訊超過閾值或其組合； 回應該警報而於圍繞該警報位置之目標區域中進行目標光學規則檢查；以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整而調整該目標圖案、該光學鄰近校正模型或其組合；以及回應基於該光學鄰近校正之調整而使用該光學鄰近校正模型校正該第一校正圖案，以產生第二校正圖案；以及根據該第二校正圖案而製作該光學光罩。
  9. 如申請專利範圍第8項所述之方法，其中，校正該第一校正圖案更包含在基於該光學鄰近校正之調整的基礎上於該警報位置處進行目標光學鄰近校正。
  10. 一種用於運作電腦系統之儲存控制邏輯的非暫態性電腦可讀取介質，該控制邏輯包括控制邏輯指令，用於：設置在半導體基板上之光阻層中指示預圖案化開口之目標形狀的目標圖案；使用光學鄰近校正(OPC)模型校正該目標圖案，以產生包含邊緣位置誤差(EPE)資訊、第一校正圖案、該預圖案化開口之模擬輪廓或其組合的光學鄰近校正輸出資訊；回應該光學鄰近校正輸出資訊而產生警報，該光學鄰近校正輸出資訊指示於警報位置處並基於粗略光學規則檢查(ORC)的設計標準違規、該邊緣位置誤差資訊超過閾值或其組合； 回應該警報而於圍繞該警報位置之目標區域中進行目標光學規則檢查；以基於該光學鄰近校正輸出資訊之在光學鄰近校正的基礎上的調整而調整該目標圖案、該光學鄰近校正模型或其組合；以及回應基於該光學鄰近校正之調整而使用該光學鄰近校正模型校正該第一校正圖案，以產生第二校正圖案。
  11. 如申請專利範圍第10項所述之非暫態性電腦可讀取介質，其中，該控制邏輯組構成用於根據該光學鄰近校正輸出資訊而進行該粗略光學規則檢查(ORC)。
  12. 如申請專利範圍第10項所述之非暫態性電腦可讀取介質，其中，產生該警報包含回應該邊緣位置誤差資訊而產生該警報，該邊緣位置誤差資訊超過該警報位置處閾值。
  13. 如申請專利範圍第10項所述之非暫態性電腦可讀取介質，其中，該控制邏輯更組構成用於輸出與該警報相關聯的資料以供使用者檢視。
  14. 如申請專利範圍第10項所述之非暫態性電腦可讀取介質，其中，該控制邏輯更組構成用於回應該警報並在使用該光學鄰近校正模型完成校正該目標圖案之前，更新於該警報位置之該目標圖案、該光學鄰近校正模型的更新參數或其組合。
  15. 如申請專利範圍第14項所述之非暫態性電腦可讀取介 質，其中，該控制邏輯更組構成用於在該完全光學規則檢查之前，根據該更新目標圖案、該光學鄰近校正模型的更新參數或其組合而於該警報位置進行目標光學鄰近校正。
  16. 如申請專利範圍第10項所述之非暫態性電腦可讀取介質，其中，該控制邏輯更組構成用於根據回應該警報之放寬標準而更新該目標圖案、該光學鄰近校正模型的該參數或其組合。
TW103104528A 2013-07-30 2014-02-12 設計和製造光學微影遮罩之方法及系統 TWI547753B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/953,875 US9064078B2 (en) 2013-07-30 2013-07-30 Methods and systems for designing and manufacturing optical lithography masks

Publications (2)

Publication Number Publication Date
TW201504747A TW201504747A (zh) 2015-02-01
TWI547753B true TWI547753B (zh) 2016-09-01

Family

ID=52428885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104528A TWI547753B (zh) 2013-07-30 2014-02-12 設計和製造光學微影遮罩之方法及系統

Country Status (3)

Country Link
US (1) US9064078B2 (zh)
CN (1) CN104347361B (zh)
TW (1) TWI547753B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
EP3118682B1 (en) 2015-07-16 2022-10-19 IMEC vzw Method for designing a lithographic mask
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC
CN107797375B (zh) 2016-08-31 2020-11-03 中芯国际集成电路制造(上海)有限公司 目标图形的修正方法
WO2020043474A1 (en) * 2018-08-31 2020-03-05 Asml Netherlands B.V. Measurement method and apparatus
CN109829489A (zh) * 2019-01-18 2019-05-31 刘凯欣 一种基于多层特征的文物碎片重组方法及装置
CN111258188B (zh) * 2020-03-23 2022-08-09 上海华力集成电路制造有限公司 Smo技术中选取锚定点最佳光刻偏差的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200413865A (en) * 2000-10-17 2004-08-01 Hitachi Ltd Fabrication method of semiconductor integrated circuit device and method for making photomask
TW200622509A (en) * 2004-09-14 2006-07-01 Asml Masktools Bv A method for performing full-chip manufacturing reliability checking and correction
US20060228041A1 (en) * 2005-04-09 2006-10-12 Invarium, Inc. Optical lithography verification process
CN102385649A (zh) * 2010-08-25 2012-03-21 台湾积体电路制造股份有限公司 检测光学微影光罩的方法及系统与装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258695C (zh) * 2003-07-15 2006-06-07 南亚科技股份有限公司 接触孔洞光学邻近效应修正和掩模及半导体装置制造方法
US7275227B1 (en) * 2003-08-27 2007-09-25 Anchor Semiconductor Inc. Method of checking optical proximity correction data
US7646906B2 (en) * 2004-01-29 2010-01-12 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting defects in reticle design data
WO2005111874A2 (en) * 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
US8102408B2 (en) * 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
WO2008078213A1 (en) * 2006-12-21 2008-07-03 Nxp B.V. A method and system for identifying weak points in an integrated circuit design
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US8713488B2 (en) * 2007-02-28 2014-04-29 Mentor Graphics Corporation Layout design defect repair based on inverse lithography and traditional optical proximity correction
US20090144692A1 (en) * 2007-11-30 2009-06-04 Cain Jason P Method and apparatus for monitoring optical proximity correction performance
US8103995B2 (en) * 2009-01-20 2012-01-24 Vanguard International Semiconductor Corporation Method for OPC correction
CN102262352B (zh) * 2010-05-27 2014-05-07 中芯国际集成电路制造(上海)有限公司 制作掩膜版的方法、对布局图形进行光学邻近修正方法
KR20120101197A (ko) * 2011-02-08 2012-09-13 삼성전자주식회사 포토 마스크의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200413865A (en) * 2000-10-17 2004-08-01 Hitachi Ltd Fabrication method of semiconductor integrated circuit device and method for making photomask
TW200622509A (en) * 2004-09-14 2006-07-01 Asml Masktools Bv A method for performing full-chip manufacturing reliability checking and correction
US20060228041A1 (en) * 2005-04-09 2006-10-12 Invarium, Inc. Optical lithography verification process
CN102385649A (zh) * 2010-08-25 2012-03-21 台湾积体电路制造股份有限公司 检测光学微影光罩的方法及系统与装置

Also Published As

Publication number Publication date
US20150040078A1 (en) 2015-02-05
CN104347361B (zh) 2017-07-04
TW201504747A (zh) 2015-02-01
US9064078B2 (en) 2015-06-23
CN104347361A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI547753B (zh) 設計和製造光學微影遮罩之方法及系統
US11126774B2 (en) Layout optimization of a main pattern and a cut pattern
US11726402B2 (en) Method and system for layout enhancement based on inter-cell correlation
US10283437B2 (en) Metal density distribution for double pattern lithography
US9910348B2 (en) Method of simultaneous lithography and etch correction flow
US7386433B2 (en) Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
CN107797375B (zh) 目标图形的修正方法
CN100445875C (zh) 一种层次化的光学邻近效应校正方法
US8975195B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits
US8331646B2 (en) Optical proximity correction for transistors using harmonic mean of gate length
CN105093808B (zh) 避免大长宽比图形的孔洞层光学邻近修正方法
US20150040080A1 (en) Methods for modifying an integrated circuit layout design
US9651855B2 (en) Methods for optical proximity correction in the design and fabrication of integrated circuits using extreme ultraviolet lithography
CN114594655A (zh) 光学临近效应修正方法及系统和掩膜版
US8677289B1 (en) Method of generating assistant feature
CN113050365A (zh) 光学邻近修正方法及系统、掩模版、设备与介质
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
JP2004302110A (ja) マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
CN104050309A (zh) 主图案和切割图案的布局优化
KR20090110553A (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
US20150006138A1 (en) Optical proximity correction for connecting via between layers of a device
JP5340534B2 (ja) 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法
US20110305977A1 (en) Optical proximity correction process
CN106154736B (zh) 提升图案精密度的方法
CN121348653A (zh) Opc修正方法、版图及半导体器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees