TWI540585B - 記憶體裝置及其測試方法 - Google Patents

Description

記憶體裝置及其測試方法

本發明之例示性實施例係關於一種記憶體裝置，且更特定而言，係關於一種記憶體裝置及一種用於測試該記憶體裝置之方法。

本申請案主張2011年3月9日申請之韓國專利申請案第10-2011-0020930號的優先權，該案之全文以引用的方式併入本文中。

隨著記憶體裝置變得更高度地整合以及記憶體裝置製造技術的進步，所製造之記憶體裝置可長時間藉由昂貴測試設備來測試。

在測試方法當中，壓縮測試或並行測試用於減少測試記憶體裝置所花費之時間。在下文中描述壓縮測試。

以高速測試數千個單元與以高可靠性測試該等單元同樣重要。特定而言，不僅用於開發記憶體裝置所花費之時間，而且用於測試記憶體裝置所花費之時間直接影響產品之生產成本。因此，減少測試時間為需要的。

一般而言，當記憶體裝置之記憶體晶片之每一單元經測試以決定記憶體晶片是否具有故障時，生產成本可為高的且用於測試記憶體裝置所需之時間可為長的。

本文中，壓縮測試模式用以減少用於測試記憶體裝置所花費的時間。根據壓縮測試方法，將相同資料寫入於複數個單元中且接著在讀取資料時，使用互斥「或」邏輯閘(亦即，XOR邏輯閘)。當自多個單元讀取到相同資料時，可傳回「1」，藉此判定記憶體裝置已通過壓縮測試。否則，若自該等單元中之任一者讀取到不同資料時，可傳回「0」，藉此判定記憶體裝置未通過壓縮測試。

此並行測試需要同時啟動許多記憶體庫且執行資料讀取/寫入操作。根據習知測試技術，自若干記憶體庫輸出之資料通過上述壓縮程序且經由對應於記憶體庫之各別介面襯墊予以輸出。測試設備接著回應於自介面襯墊輸出之資料而作出針對記憶體裝置的通過/未通過決定。

舉例而言，當假設一晶片包括8個記憶體庫且壓縮測試係藉由自該8個記憶體庫輸出資料而執行時，經由8個介面襯墊輸出該等資料。若測試設備包括64個介面襯墊，則測試設備不得不一次測試8個晶片。

簡言之，測試設備之介面襯墊的數目一般等於包括於一晶片中之記憶體庫的數目，或針對一晶片中之一次測試所啟動之記憶體庫的數目。且由於同時測試許多晶片係不可能的，因此可能花費長時間來執行習知壓縮測試。

本發明之例示性實施例係針對一種用於藉由在執行一壓縮測試時減小輸出一晶片中之資料所經由之介面襯墊之數目來同時測試許多晶片的記憶體裝置。

根據本發明之一例示性實施例，一種記憶體裝置包括：一第一記憶體庫、一第二記憶體庫、複數個介面襯墊及一資料輸出單元，該資料輸出單元經組態以經由複數個介面襯墊當中的至少一介面襯墊輸出該第一記憶體庫之壓縮資料且隨後經由該一介面襯墊輸出該第二記憶體庫之壓縮資料。

該資料輸出單元可包括：一選擇資訊產生器，其經組態以回應於讀取命令而產生選擇資訊；及一線路選擇器，其經組態以回應於該選擇資訊而自該複數條全域線當中選擇全域線之一群組，且將載入至該等全域線之該選定群組上的壓縮資料傳送至該一介面襯墊。

該選擇資訊產生器可包括：一初步資訊產生電路，其經組態以回應於該讀取命令而產生初步選擇資訊；及一資訊產生電路，其經組態以基於該初步選擇資訊而產生該選擇資訊。

根據本發明之另一例示性實施例，一種記憶體裝置包括：複數個記憶體庫群組，每一記憶體庫群組包括至少一記憶體庫；複數個介面襯墊；及一資料輸出單元，其經組態以在一壓縮測試操作期間將來自該複數個記憶體庫群組當中之一記憶體庫群組的壓縮資料一次輸出至來自該複數個介面襯墊當中的至少一介面襯墊，其中循序地經輸出來自該複數個記憶體庫群組當中之不同記憶體庫群組的壓縮資料。

該資料輸出單元包括：一選擇資訊產生器，其經組態以回應於該讀取命令而產生選擇資訊；及一線路選擇器，其經組態以回應於該選擇資訊而自該複數條全域線當中選擇全域線之一群組，且將載入至該等全域線之該選定群組上的壓縮資料傳送至該至少一介面襯墊。

根據本發明之又一例示性實施例，一種用於測試一記憶體裝置之方法包括：施加一讀取命令；回應於該讀取命令而自一第一記憶體庫讀取資料及自一第二記憶體庫讀取資料；壓縮自該第一記憶體庫讀取之資料及自該第二記憶體庫讀取之資料以藉此產生壓縮資料；回應於該讀取命令而將該第一記憶體庫之壓縮資料輸出至來自複數個介面襯墊當中的至少一介面襯墊；第二次施加該讀取命令；及回應於該讀取命令之第二啟動而將該第二記憶體庫之壓縮資料輸出至該至少一介面襯墊。

根據本發明之再一例示性實施例，一種用於測試一記憶體裝置之方法包括：施加一讀取命令；回應於該讀取命令而自複數個記憶體庫讀取資料；壓縮自該複數個記憶體庫讀取之資料；回應於該讀取命令而將來自該複數個記憶體庫當中的至少一記憶體庫之壓縮資料輸出至來自複數個介面襯墊當中的至少一介面襯墊；第二次施加該讀取命令；及回應於該讀取命令之第二啟動而將來自該複數個記憶體庫當中的至少一其他記憶體庫之壓縮資料輸出至來自複數個介面襯墊當中的該至少一介面襯墊。

根據本發明之又一例示性實施例，一種記憶體系統包括：一記憶體庫控制器，其經組態以接收一記憶體庫位址及一測試信號，且回應於該記憶體庫位址及測試信號而傳送一讀取命令；複數個記憶體庫，該複數個記憶體庫經組態以接收該讀取命令且輸出正常資料；複數個壓縮電路，該複數個壓縮電路經組態以在啟用該測試信號時接收正常資料且產生壓縮資料；複數條全域線，該複數條全域線經組態以傳送正常資料或壓縮資料；複數個介面襯墊，其中來自該複數個介面襯墊當中之一選定介面襯墊耦接至測試設備；及一資料輸出單元，其經組態以接收載入至該複數條全域線上之資料，經由該選定介面襯墊輸出來自該複數個記憶體庫當中的至少一記憶體庫之壓縮資料，且隨後經由該選定介面襯墊輸出來自該複數個記憶體庫當中的至少一其他記憶體庫之壓縮資料。

在下文中將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式體現且不應解釋為受限於本文中所闡述之實施例。更確切而言，提供此等實施例以使得本發明為詳盡及完整的，且向熟習此項技術者充分傳達本發明之範疇。在本發明中，相似參考數字遍及各圖及本發明之實施例指代相似部分。

圖1為說明根據本發明之例示性實施例之記憶體裝置的方塊圖。

參看圖1，記憶體裝置包括：第一記憶體庫110、第二記憶體庫120、複數個介面襯墊101及102，及資料輸出單元130。資料輸出單元130經由在多個介面襯墊101及102當中之一介面襯墊輸出第一記憶體庫110之壓縮資料，且接著經由在多個介面襯墊101及102當中之另一介面襯墊輸出第二記憶體庫120之壓縮資料。

在圖1之例示性實施例中，展示在正常模式下自第一記憶體庫110及第二記憶體庫120中之每一者讀取16位元之資料且在測試模式下讀取8位元之資料的狀況。更具體言之，回應於讀取命令RDCMD而自第一記憶體庫110及第二記憶體庫120中之每一者讀取16位元之資料。另外，針對每一記憶體庫提供壓縮電路C0及C1，且將16位元之資料壓縮為8位元之壓縮資料。因此，此壓縮方案可被稱作2:1壓縮。在圖1中，「X16」表示為16個位元之讀取資料的數目，而「X8」表示為8個位元之壓縮資料的數目。

當記憶體裝置執行在下文中被稱作正常操作之一般資料輸出操作時，自第一記憶體庫110及第二記憶體庫120讀取且經由多個介面襯墊101及102輸出至記憶體裝置之外部的資料在下文中被稱作正常資料。此正常資料係經由全域線GIO<0:15>自第一記憶體庫110或第二記憶體庫120輸出至資料輸出單元130，而不通過壓縮電路C0及C1。又，當記憶體裝置使用壓縮資料執行在下文中被稱作壓縮測試操作之測試操作時，自第一記憶體庫110及第二記憶體庫120讀取且由壓縮電路C0及C1壓縮之資料被稱作「壓縮資料」。

參看圖1，在下文中描述記憶體裝置之操作。

當記憶體裝置執行正常操作時，停用測試信號PT，且當記憶體裝置執行「壓縮測試操作」時，啟用測試信號PT。本文中，單獨描述記憶體裝置執行正常操作之狀況及記憶體裝置執行壓縮測試操作之狀況。

(1)當記憶體裝置執行正常操作時

當停用測試信號PT時，記憶體庫控制器103控制記憶體裝置以回應於讀取命令RDCMD而自由記憶體庫位址BANK ADD所指定之一記憶體庫讀取資料。換言之，啟動由記憶體庫位址BANK ADD指定之一記憶體庫。舉例而言，若記憶體庫位址BANK ADD對應於第一記憶體庫110，則自第一記憶體庫110而非第二記憶體庫120讀取資料。參看圖1，當施加讀取命令RDCMD時，自由記憶體庫位址BANK ADD指定之一記憶體庫讀取16位元之資料。

自一記憶體庫讀取之16位元之正常資料不通過壓縮電路C0及C1，而替代地載入至複數條全域線GIO<0:15>上。此處，將16位元之正常資料分別載入至十六條全域線GIO<0:15>上。將全域線GIO<0:15>之資料傳送至資料輸出單元130，且使該資料在經由介面襯墊101及102輸出至記憶體裝置的外部之前在資料輸出單元130中經歷並列至串列轉換。

在下文中，描述記憶體裝置之例示性正常操作。

在第一例示性正常操作中，當在停用測試信號PT之同時施加讀取命令RDCMD且由記憶體庫位址BANK ADD指定第一記憶體庫110時，啟動第一記憶體庫110且自第一記憶體庫110讀取16位元之資料。將16位元之資料分別載入至全域線GIO<0:15>上。

載入至全域線GIO<0:7>上之正常資料及載入全域線<8:15>上之正常資料經歷並列至串列轉換。接著，載入至全域線GIO<0:7>上之正常資料可經由介面襯墊101循序地輸出至記憶體裝置的外部，且載入全域線GIO<8:15>上之正常資料可經由介面襯墊102循序地輸出至記憶體裝置的外部。或者，可經由介面襯墊101及102中之一者循序地輸出所有16位元之正常資料。

在第二例示性正常操作中，當在停用測試信號PT之同時施加讀取命令RDCMD且由記憶體庫位址BANK ADD指定第二記憶體庫120時，啟動第二記憶體庫120且自第二記憶體庫120讀取16位元之資料。將自第二記憶體庫120讀取之16位元之資料分別載入至全域線GIO<0:15>上。隨後，自第二記憶體庫120讀取之16位元之正常資料經歷與自第一記憶體庫110讀取之16位元之正常資料相同的程序(亦即，並列至串列轉換)，且經由介面襯墊101及102中之一或多者輸出至記憶體裝置的外部。

由於本發明係關於記憶體裝置在壓縮測試操作期間之操作，且由於在正常操作期間輸出資料之程序對熟習本發明所屬技術者而言為熟知的，因此本文中未提供對正常操作之進一步描述。

(2)當記憶體裝置執行壓縮測試操作時

當啟用測試信號PT時，記憶體庫控制器103控制記憶體裝置以回應於讀取命令RDCMD而自第一記憶體庫110及第二記憶體庫120讀取資料，而不管記憶體庫位址BANK ADD。換言之，啟動第一記憶體庫110及第二記憶體庫120兩者。因此，參看圖1，當施加讀取命令RDCMD時，自第一記憶體庫110及第二記憶體庫120兩者讀取總計32位元之資料。亦即，回應於讀取命令RDCMD之第一啟動而自第一記憶體庫110及第二記憶體庫120中之每一者讀取16位元之資料。

在壓縮電路C0中將自第一記憶體庫110讀取之16位元之資料壓縮為8位元之壓縮資料。同時，在壓縮電路C1中將自第二記憶體庫120讀取之16位元之資料壓縮為8位元之壓縮資料。簡言之，產生16位元之壓縮資料。

將第一記憶體庫110之8位元之壓縮資料分別載入至全域線GIO<0:7>上。又，將第二記憶體庫120之8位元之壓縮資料分別載入至全域線GIO<8:15>上。接著，將載入至全域線GIO<0:15>上的16位元之資料傳送至資料輸出單元130。總之，回應於讀取命令RDCMD之第一啟動而經由全域線GIO<0:15>同時傳送第一記憶體庫110之壓縮資料及第二記憶體庫120之壓縮資料。

資料輸出單元130經由介面襯墊101及102中之一者將第一記憶體庫110之壓縮資料傳送至記憶體裝置的外部。舉例而言，資料輸出單元130可回應於讀取命令RDCMD之第一啟動而經由來自多個介面襯墊101及102當中的第一介面襯墊101傳送載入至第零至第七全域線GIO<0:7>上之第一記憶體庫110的壓縮資料。隨後，回應於讀取命令RDCMD之第二啟動而經由用以輸出第一記憶體庫110之壓縮資料的相同介面襯墊將第二記憶體庫120之壓縮資料輸出至記憶體裝置的外部。舉例而言，資料輸出單元130可回應於讀取命令RDCMD之第二啟動而經由第一介面襯墊101傳送載入至第八至第十五全域線GIO<8:15>上之第二記憶體庫120的壓縮資料。簡言之，經由相同介面襯墊(例如，第一介面襯墊101)但以不同輸出時序而輸出第一記憶體庫110之壓縮資料及第二記憶體庫120之壓縮資料。

為此，資料輸出單元130回應於讀取命令RDCMD之第一啟動而將載入至第零至第七全域線GIO<0:7>上之第一記憶體庫110的壓縮資料傳送至介面襯墊101，且回應於讀取命令RDCMD之第二啟動而將載入至第八至第十五全域線GIO<8:15>上之第二記憶體庫120的壓縮資料傳送至介面襯墊101。

儘管上文之解釋描述僅第一介面襯墊101用以輸出壓縮資料的狀況，但輸出壓縮資料所經由之介面襯墊的數目可根據設計記憶體裝置的方式而改變。換言之，根據本發明之記憶體裝置不必僅經由一介面襯墊輸出壓縮資料，而可經由來自複數個介面襯墊當中之介面襯墊的一子集輸出壓縮資料。

根據已知技術，包括兩個記憶體庫之記憶體裝置在壓縮測試操作期間使用兩個介面襯墊。舉例而言，在已知記憶體裝置中，全域線GIO<0:7>對應於介面襯墊101，且全域線GIO<8:15>對應於介面襯墊102。因此，當使用包括8個介面襯墊之測試設備對已知記憶體裝置執行壓縮測試時，每一測試時間僅可測試已知記憶體裝置中的四者。

另一方面，根據圖1之記憶體裝置，可藉由使用一介面襯墊101循序地輸出第一記憶體庫110之壓縮資料及第二記憶體庫120之壓縮資料。此係因為壓縮資料經傳送至介面襯墊101之瞬時對於每一記憶體庫為分離的，且記憶體裝置可經設計以將載入全域線GIO<0:15>上的壓縮資料傳送至目標介面襯墊101。因此，採用一介面襯墊101來測試一記憶體裝置。因而，可藉由使用具有8個介面襯墊之相同測試設備來同時測試根據本發明之8個記憶體裝置。簡言之，本發明之技術為有優勢的，此係因為其相比於已知技術可同時測試較多記憶體裝置。

一般而言，將複數個記憶體裝置與測試設備連接/斷開連接要花費長時間。因而，因為測試設備能夠一次測試較多記憶體裝置，所以可減少連接/斷開連接時間，此情形可導致總測試時間減少。

圖2為說明圖1中所展示之資料輸出單元130的方塊圖。

參看圖2，資料輸出單元130包括選擇資訊產生器210及線路選擇器220。選擇資訊產生器210回應於讀取命令RDCMD而產生選擇資訊INF。線路選擇器220回應於選擇資訊INF而自複數條全域線GIO<0:15>當中選擇全域線之子集，且將載入至選定全域線上之壓縮資料傳送至特定介面襯墊。舉例而言，如圖2中所展示，線路選擇器220選擇第零至第七全域線GIO<0:7>或第八至第十五全域線，且將載入至選定全域線上之壓縮資料傳送至第一介面襯墊101。又，資料輸出單元130包括用於將經由相應線路(例如，第零至第七全域線GIO<0:7>)以並列方式傳送之資料轉換為串列資料且將串列資料傳送至介面襯墊101及102的管線式鎖存器(pipe latch)P0及P1。

圖3說明圖2中所展示之線路選擇器220的組態。如圖3中所展示，線路選擇器220可包括複數個線路選擇器單元。每一線路選擇器單元可經組態以回應於選擇資訊INF及測試信號PT而自複數條全域線GIO<0:15>當中選擇全域線中之一者，且將載入至選定全域線上之壓縮資料傳送至耦接至相應介面襯墊的輸出線。舉例而言，如圖3中所展示，線路選擇器單元可基於選擇資訊INF及測試信號PT而選擇第零全域線GIO<0>或第八全域線GIO<8>，且將載入至選定全域線上之壓縮資料傳送至耦接至第一介面襯墊101的輸出線OUT<0>。

圖4為用於說明資料輸出單元130之操作的時序圖。圖4展示當選擇資訊INF處於第一邏輯位準(例如，低邏輯位準)時在讀取命令RDCMD之第一啟動之後可經由第一介面襯墊101循序地輸出自第一記憶體庫110讀取且載入至第零至第七全域線GIO<0:7>上的8位元之壓縮資料。另外，圖4亦展示當選擇資訊INF處於第二邏輯位準(例如，高邏輯位準)時在讀取命令RDCMD之第二啟動之後可經由第一介面襯墊101循序地輸出自第二記憶體庫120讀取且載入至第八至第十五全域線GIO<8:15>上的8位元之壓縮資料。

在下文中，參看圖2至圖4進一步描述資料輸出單元130之操作。

在壓縮測試操作期間使用選擇資訊產生器210。無論何時施加讀取命令RDCMD，選擇資訊產生器210即產生或更新選擇資訊INF。選擇資訊INF為當線路選擇器220選擇待使用之全域線時所使用的信號。無論何時施加讀取命令RDCMD，選擇資訊INF之值即改變。

如圖4中所展示，在壓縮測試操作期間，第一次施加讀取命令RDCMD時之選擇資訊INF與第二次施加讀取命令RDCMD時之選擇資訊INF具有不同值。舉例而言，當施加第一讀取命令RDCMD時，選擇資訊INF可表示「0」邏輯值，且當施加第二讀取命令RDCMD時，選擇資訊INF可表示「1」邏輯值。

為此，無論何時施加讀取命令RDCMD，選擇資訊產生器210即改變選擇資訊INF之邏輯值。選擇資訊產生器210可包括接收讀取命令RDCMD作為輸入且輸出選擇資訊INF之T型正反器。

圖2中所展示之選擇資訊產生器210僅為一實例。又，由於選擇資訊INF在圖2中必須具有兩個不同值，因此選擇資訊INF可為表示一位元之單一數位信號。另外，亦可將重設信號RST輸入至選擇資訊產生器210。重設信號RST為用於將選擇資訊INF初始化至特定邏輯位準(例如，表示「1」之高邏輯位準)的信號。

線路選擇器220在壓縮測試操作期間將基於選擇資訊INF自複數條全域線GIO<0:15>當中選擇之全域線的壓縮資料傳送至複數條輸出線OUT<0:7>。載入至輸出線OUT<0:7>上的資料在管線式鎖存器P0中經歷並列至串列轉換且經由第一介面襯墊101輸出至記憶體裝置的外部。

在上文之實例中，當選擇資訊INF表示邏輯值「0」時(亦即，當第一次施加讀取命令RDCMD時)，將載入全域線GIO<0:7>上之資料(其為第一記憶體庫110之壓縮資料)傳送至輸出線OUT<0:7>。當選擇資訊INF表示邏輯值「1」時(亦即，當第二次施加讀取命令RDCMD時)，將載入全域線GIO<8:15>上之資料(其為第二記憶體庫120之壓縮資料)傳送至輸出線OUT<0:7>。

當測試信號PT停用時，線路選擇器220在正常操作期間將載入至全域線GIO<0:7>上之資料(其為正常資料)傳送至輸出線OUT<0:7>，而不管選擇資訊INF。因此，在正常操作期間，經由管線式鎖存器P0自第一介面襯墊101輸出載入至全域線GIO<0:7>上之資料，且經由管線式鎖存器P1自第二介面襯墊102輸出載入至全域線GIO<8:15>上之資料。

每一信號之邏輯值及傳送關係根據設計記憶體裝置之方式可為不同的。資料輸出單元130之功能為無論何時施加讀取命令RDCMD即選擇一不同全域線，且將載入至選定全域線上的壓縮資料傳送至來自複數個介面襯墊101及102當中之一介面襯墊。本文中，第一介面襯墊101為用以輸出壓縮資料中之全部的襯墊，且因此，第一介面襯墊101連接至測試設備。

圖5為說明根據本發明之另一例示性實施例之記憶體裝置的方塊圖。圖5中所展示之記憶體裝置利用與圖1中所展示之記憶體裝置之原理相同的原理。

參看圖5，記憶體裝置包括：複數個記憶體庫310至340、複數個壓縮電路C0至C3、複數個介面襯墊301至304，及資料輸出單元350。資料輸出單元350經組態以在壓縮測試操作期間經由來自複數個介面襯墊301至304當中之至少一介面襯墊循序地輸出來自複數個記憶體庫310至340當中之每一記憶體庫的壓縮資料。

圖5說明回應於讀取命令RDCMD而自記憶體庫310至340中之每一者讀取16位元之資料(在圖5中，X16表示讀取16位元之資料)的狀況。如圖5中所展示，分別將壓縮電路C0至C3提供至記憶體庫310至340中之每一者。壓縮電路C0至C3將16位元之資料壓縮為4位元之壓縮資料(在圖5中，X4表示產生4位元之壓縮資料)。因此，此壓縮方案可被稱作4:1壓縮。

當記憶體裝置執行正常操作時，自記憶體庫310至340讀取且經由多個介面襯墊301至304輸出至記憶體裝置之外部的資料被稱作正常資料。正常資料係經由全域線GIO<0:15>自記憶體庫310至340輸出至資料輸出單元350，而不通過壓縮電路C0至C3。又，當記憶體裝置使用壓縮資料執行被稱作壓縮測試操作之測試操作時，自記憶體庫310至340讀取且在壓縮電路C0至C3中壓縮之資料被稱作「壓縮資料」。

參看圖5，以下描述記憶體裝置之操作。

當記憶體裝置執行正常操作時，停用測試信號PT。當記憶體裝置執行壓縮測試操作時，啟用測試信號PT。在下文中，單獨描述記憶體裝置執行正常操作之狀況及記憶體裝置執行壓縮測試操作之狀況。

(1)當記憶體裝置執行正常操作時

當停用測試信號PT時，記憶體庫控制器305控制記憶體裝置以回應於讀取命令RDCMD而自由記憶體庫位址BANK ADD指定之一記憶體庫讀取資料。換言之，根據記憶體庫位址BANK ADD啟動來自第一記憶體庫310至第四記憶體庫340當中的一記憶體庫。參看圖5，當施加讀取命令RDCMD時，自由記憶體庫位址BANK ADD指定之記憶體庫讀取16位元之資料。

自一記憶體庫輸出之16位元之正常資料不通過壓縮電路C0至C3，而替代地載入至複數條全域線GIO<0:15>上。此處，將16位元之正常資料分別載入至16條全域線GIO<0:15>上。將全域線GIO<0:15>之資料傳送至資料輸出單元350，且使該資料在經由介面襯墊301至304輸出至記憶體裝置的外部之前在資料輸出單元350中經歷並列至串列轉換。

在下文中，描述根據圖5之例示性實施例之記憶體裝置的正常操作。

在第一例示性正常操作中，當在停用測試信號PT之同時施加讀取命令RDCMD且由記憶體庫位址BANK ADD指定第一記憶體庫310時，啟動第一記憶體庫310且自第一記憶體庫310讀取16位元之資料。將16位元之資料分別載入至全域線GIO<0:15>上。載入至全域線GIO<0:3>、GIO<4:7>、GIO<8:11>及GIO<12:15>上之正常資料經歷並列至串列轉換。接著，載入至全域線GIO<0:3>上之正常資料可經由介面襯墊301循序地輸出至記憶體裝置的外部，載入至全域線GIO<4:7>上之正常資料可經由介面襯墊302循序地輸出至記憶體裝置的外部，載入至全域線GIO<8:11>上之正常資料可經由介面襯墊303循序地輸出至記憶體裝置的外部，且載入至全域線GIO<12:15>上之正常資料可經由介面襯墊304循序地輸出至記憶體裝置的外部。或者，可經由來自複數個介面襯墊301至304當中之選定介面襯墊循序地輸出16位元之正常資料中的全部。亦即，並非介面襯墊301至304中之全部必須用於正常操作中。

在第二例示性正常操作中，當在停用測試信號PT之同時施加讀取命令RDCMD且由記憶體庫位址BANK ADD指定第二記憶體庫320時，啟動第二記憶體庫320且自第二記憶體庫320讀取16位元之資料。此等16位元之資料未經壓縮且因此為正常資料。在自第二記憶體庫320讀取之後，16位元之正常資料分別經載入至全域線GIO<0:15>上。隨後，載入至全域線GIO<0:15>上的16位元之正常資料經歷與自第一記憶體庫310讀取的16位元之正常資料相同的程序(亦即，並列至串列轉換)，且經由介面襯墊301至304中之一或多者輸出至記憶體裝置的外部。可以與上文所描述相同之方式自第三記憶體庫330及第四記憶體庫340讀取及輸出正常資料。

由於本發明係關於記憶體裝置在壓縮測試操作期間之操作，且由於在正常操作期間輸出資料之程序對熟習本發明所屬技術者而言為熟知的，因此本文中未提供對正常操作之進一步描述。

(2)當記憶體裝置執行壓縮測試操作時

當啟用測試信號PT時，記憶體庫控制器305控制記憶體裝置以回應於讀取命令RDCMD而自所有記憶體庫310至340讀取所有資料，而不管記憶體庫位址BANK ADD。換言之，可啟動所有記憶體庫310至340。因此，參看圖5，當施加讀取命令RDCMD時，自記憶體庫310至340中之全部讀取總計64位元之資料。亦即，可回應於讀取命令RDCMD之第一啟動而自第一記憶體庫310至第四記憶體庫340中之每一者讀取16位元之資料。

自第一記憶體庫310至第四記憶體庫340中之每一者讀取的16位元之資料各自分別由相應壓縮電路C0至C3壓縮為4位元之壓縮資料。簡言之，產生16位元之壓縮資料(自每一記憶體庫產生4位元)。

將第一記憶體庫310之4位元之壓縮資料分別載入至全域線GIO<0:3>上。又，將第二至第四記憶體庫群組320、330及340中之每一者的4位元之壓縮資料分別載入至全域線GIO<4:7>、GIO<8:11>及GIO<12:15>上。接著，將載入至全域線GIO<0:15>上的16位元之資料傳送至資料輸出單元350。總之，回應於讀取命令RDCMD之第一啟動而經由全域線GIO<0:15>同時傳送第一記憶體庫310至第四記憶體庫340中之全部的壓縮資料。

資料輸出單元350經由介面襯墊301至304中之一或多者將第一記憶體庫群組310之壓縮資料傳送至記憶體裝置的外部。舉例而言，資料輸出單元350可回應於讀取命令RDCMD之第一啟動而經由來自多個介面襯墊301及304當中的第一介面襯墊301傳送載入至第零至第三全域線GIO<0:3>上之第一記憶體庫310的壓縮資料。隨後，回應於讀取命令RDCMD之第二、第三及第四啟動而經由至少一介面襯墊將每一記憶體庫之壓縮資料輸出至記憶體裝置的外部。更具體言之，可回應於讀取命令RDCMD之第二啟動而經由介面襯墊301輸出第二記憶體庫320之壓縮資料，可回應於讀取命令RDCMD之第三啟動而經由介面襯墊301輸出第三記憶體庫330之壓縮資料，且可回應於讀取命令RDCMD之第四啟動而經由介面襯墊301輸出第四記憶體庫320之壓縮資料。簡言之，經由相同介面襯墊(例如，第一介面襯墊301)循序地輸出第一記憶體庫310之壓縮資料至第四記憶體庫340之壓縮資料。

為此，資料輸出單元350回應於讀取命令RDCMD之第一啟動而將載入至第零至第三全域線GIO<0:3>上之第一記憶體庫310的壓縮資料傳送至介面襯墊301。接著，資料輸出單元350回應於讀取命令RDCMD之第二啟動而將載入至第四至第七全域線GIO<4:7>上之第二記憶體庫320的壓縮資料傳送至介面襯墊301。接下來，資料輸出單元350回應於讀取命令RDCMD之第三啟動而將載入至第八至第十一全域線GIO<8:11>上之第三記憶體庫330的壓縮資料傳送至介面襯墊301。且最後，資料輸出單元350回應於讀取命令RDCMD之第四啟動而將載入至第十二至第十五全域線GIO<12:15>上之第四記憶體庫340的壓縮資料傳送至介面襯墊301。此處，讀取命令RDCMD之第四啟動在讀取命令之第三啟動之後的時間發生，讀取命令之第三啟動在讀取命令之第二啟動之後的時間發生，讀取命令之第二啟動在讀取命令之第一啟動之後的時間發生。另外，在讀取命令之第一至第四啟動中之每一者之間的歷時時間可相同或可不同。

根據已知技術，包括四個記憶體庫之記憶體裝置在壓縮測試操作期間使用四個介面襯墊以同時輸出四個記憶體庫之壓縮資料。然而，根據圖5之記憶體裝置，可使用一介面襯墊循序地輸出記憶體庫310至340中之每一者的壓縮資料。

亦即，圖5中所展示之記憶體裝置的效應類似於圖1中所展示之記憶體裝置的效應。換言之，壓縮測試操作所需之介面襯墊的數目可藉由選擇上面載入有壓縮資料之線路且循序地輸出壓縮資料來減少。

如上文所描述，當在施加作用中命令之後第一次施加讀取命令RDCMD時，多個記憶體庫310至340之壓縮資料共同地被載入全域線GIO<0:15>上。本文中，可經由記憶體庫控制器305將讀取命令RDCMD傳送至記憶體庫310至340，此可考慮RAS至CAS延遲時間(tRCD)。RAS至CAS延遲時間(tRCD)指代自施加列作用中命令時之瞬時至施加行作用中命令時之瞬時的時間的最小量。

圖6為說明圖5中所展示之資料輸出單元350的方塊圖。

參看圖6，資料輸出單元350包括選擇資訊產生器410及線路選擇器420。選擇資訊產生器410回應於讀取命令RDCMD而產生選擇資訊INF<0:3>。線路選擇器420回應於選擇資訊INF<0:3>而自複數條全域線GIO<0:15>當中選擇全域線之子集，且將載入至選定全域線上之壓縮資料傳送至至少一介面襯墊。舉例而言，如圖6中所展示，線路選擇器420選擇第零至第三全域線GIO<0:3>、第四至第七全域線GIO<4:7>、第八至第十一全域線GIO<8:11>或第十二至第十五全域線GIO<12:15>，且將載入至選定全域線上之壓縮資料傳送至第一介面襯墊301。又，資料輸出單元350包括用於將經由相應線路(例如，第零至第三全域線GIO<0:3>)以並列方式傳送之資料轉換為串列資料且將串列資料傳送至介面襯墊301至304的管線式鎖存器P0至P3。

圖7說明圖6中所展示之線路選擇器420的組態。如圖7中所展示，線路選擇器420可包括複數個線路選擇器單元。每一線路選擇器單元可經組態以回應於選擇資訊INF<0:3>及測試信號PT而自複數條全域線GIO<0:15>當中選擇全域線中之一者，且將載入至選定全域線上之壓縮資料傳送至耦接至相應介面襯墊的輸出線。舉例而言，如圖7中所展示，線路選擇器單元可基於選擇資訊INF<0:3>及測試信號PT選擇第零全域線GIO<0>、第四全域線GIO<4>、第八全域線GIO<8>，或第十二全域線GIO<12>，且將載入至選定全域線上之壓縮資料傳送至耦接至第一介面襯墊301的輸出線OUT<0>。

圖8為用於說明資料輸出單元350之操作的時序圖。圖8展示當選擇資訊INF<0>處於第一邏輯位準(例如，高邏輯位準)時在讀取命令RDCMD之第一啟動之後可經由第一介面襯墊301循序地輸出自第一記憶體庫310讀取且載入至第零至第三全域線GIO<0:3>上的4位元之壓縮資料。另外，圖4亦展示當選擇資訊INF<1>處於第一邏輯位準(例如，高邏輯位準)時在讀取命令RDCMD之第二啟動之後可經由第一介面襯墊301循序地輸出自第二記憶體庫320讀取且載入至第四至第七全域線GIO<4:7>上的4位元之壓縮資料。此外，圖4亦展示當選擇資訊INF<2>處於第一邏輯位準(例如，高邏輯位準)時在讀取命令RDCMD之第三啟動之後可經由第一介面襯墊301循序地輸出自第三記憶體庫330讀取且載入至第八至第十一全域線GIO<8:11>上的4位元之壓縮資料。且最後，圖4展示當選擇資訊INF<3>處於第一邏輯位準(例如，高邏輯位準)時在讀取命令RDCMD之第四啟動之後可經由第一介面襯墊301循序地輸出自第四記憶體庫340讀取且載入至第十二至第十五全域線GIO<12:15>上的4位元之壓縮資料。

在下文中，參看圖6至圖8描述資料輸出單元350之操作。

在壓縮測試操作期間使用選擇資訊產生器410。無論何時施加讀取命令RDCMD，選擇資訊產生器410即產生或更新選擇資訊INF<0:3>。選擇資訊INF<0:3>為當線路選擇器420選擇待使用之全域線時所使用的信號。無論何時施加讀取命令RDCMD，選擇資訊INF<0:3>之值即改變。

選擇資訊產生器410包括：初步資訊產生電路411，其用於回應於讀取命令RDCMD而產生初步資訊PRE_INF<0:1>；及資訊產生電路412，其用於基於初步資訊PRE_INF<0:1>而產生選擇資訊INF<0:3>。

如圖8中所展示，在壓縮測試操作期間，當施加第一至第四讀取命令RDCMD時，選擇資訊INF<0:3>具有不同值。舉例而言，當第一次施加讀取命令RDCMD時，選擇資訊INF<0:3>可為(0、0、0、1)，其指示啟動信號INF<0>，而信號INF<1>、INF<2>及INF<3>不在作用中。且當第二次施加讀取命令RDCMD時，選擇資訊INF<0:3>可為(0、0、1、0)，其指示啟動信號INF<1>，而信號INF<0>、INF<2>及INF<3>不在作用中。又，當第三次施加讀取命令RDCMD時，選擇資訊INF<0:3>可為(0、1、0、0)，其指示啟動信號INF<2>，而信號INF<0>、INF<1>及INF<3>不在作用中，且當第四次施加讀取命令RDCMD時，選擇資訊INF<0:3>可為(1、0、0、0)，其指示啟動信號INF<3>，而信號INF<0>、INF<1>及INF<2>不在作用中。

為此，無論何時施加讀取命令RDCMD，初步資訊產生電路411即改變初步資訊PRE_INF<0:1>之邏輯值。初步資訊產生電路411可包括：第一T型正反器T1，其接收讀取命令RDCMD作為輸入且輸出初步資訊PRE_INF<0>；及第二T型正反器T2，其接收讀取命令RDCMD作為輸入且輸出初步資訊PRE_INF<1>。在此狀況下，當第一次施加讀取命令RDCMD時，產生邏輯值為(0、0)之初步資訊PRE_INF，其指示信號PRE_INF<0>及信號PRE_INF<1>兩者皆不在作用中。且當第二次、第三次及第四次施加讀取命令RDCMD時，初步資訊PRE_INF<0:1>分別具有以下邏輯值：(0、1)，其指示信號PRE_INF<0>在作用中且信號PRE_INF<1>不在作用中；(1、0)，其指示信號PRE_INF<0>不在作用中且信號PRE_INF<1>在作用中；及(1、1)，其指示信號PRE_INF<0>及信號PRE_INF<1>兩者皆在作用中。資訊產生電路412基於初步資訊PRE_INF<0:1>之邏輯值而產生選擇資訊INF<0:3>。資訊產生電路412可為藉由解碼初步資訊PRE_INF<0:1>產生選擇資訊INF<0:3>之解碼器。

圖6中所展示之選擇資訊產生器410僅為一實例。選擇資訊產生器410產生具有數個信號之選擇資訊，該數個信號允許數個記憶體庫由線路選擇器420區別，且無論何時施加讀取命令RDCMD即改變選擇資訊之值。由於選擇資訊INF<0:3>在圖6中必須具有四個不同值，因此選擇資訊INF<0:3>可具有共同地表示兩個位元之四個數位信號。另外，亦可將重設信號RST輸入至選擇資訊產生器410。重設信號RST為用於將T型正反器T1及T2之輸出信號PRE_INF<0>及PRE_INF<1>初始化至特定邏輯位準(例如，表示「1」之高邏輯位準)的信號。

線路選擇器420在壓縮測試操作期間將基於選擇資訊INF<0:3>自複數條全域線GIO<0:15>當中選擇之全域線的壓縮資料傳送至複數條輸出線OUT<0:3>。載入輸出線OUT<0:3>上的資料在管線式鎖存器P0中經歷並列至串列轉換且經由第一介面襯墊301輸出至記憶體裝置的外部。

在上文之實例中，當選擇資訊INF<0:3>為(0、0、0、1)時(亦即，當第一次施加讀取命令RDCMD時)，將載入全域線GIO<0:3>上之資料(其為第一記憶體庫310之壓縮資料)傳送至輸出線OUT<0:3>。當選擇資訊INF<0:3>為(0、0、1、0)時(亦即，當第二次施加讀取命令RDCMD時)，將載入全域線GIO<4:7>上之資料(其為第二記憶體庫320之壓縮資料)傳送至輸出線OUT<0:3>。當選擇資訊INF<0:3>為(0、1、0、0)時(亦即，當第三次施加讀取命令RDCMD時)，將載入全域線GIO<8:11>上之資料(其為第三記憶體庫330之壓縮資料)傳送至輸出線OUT<0:3>。當選擇資訊INF<0:3>為(1、0、0、0)時(亦即，當第四次施加讀取命令RDCMD時)，將載入全域線GIO<12:15>上之資料(其為第四記憶體庫340之壓縮資料)傳送至輸出線OUT<0:3>。

當停用測試信號PT時，線路選擇器420在正常操作期間將載入至全域線GIO<0:3>上之資料(其為正常資料)傳送至輸出線OUT<0:3>，而不管選擇資訊INF<0:3>。因此，在正常操作期間，經由管線式鎖存器P0自第一介面襯墊301輸出載入至全域線GIO<0:3>上之資料，且分別經由管線式鎖存器P1、P2及P3自介面襯墊302、303及304輸出載入至全域線GIO<4:7>、GIO<8:11>及GIO<12:15>上之資料。

每一信號之邏輯值及傳送關係根據設計記憶體裝置之方式可為不同的。資料輸出單元350之功能為無論何時施加讀取命令RDCMD即選擇一不同全域線，且將載入至選定全域線上的壓縮資料傳送至複數個介面襯墊301至304當中之至少一介面襯墊。本文中，該至少一介面襯墊為用以輸出壓縮資料中之全部的第一介面襯墊301，且因此，第一介面襯墊301連接至測試設備。

圖9為說明根據本發明之另一例示性實施例之資料輸出單元350的一部分之方塊圖。

圖9展示回應於讀取命令RDCMD之單一啟動而允許輸出兩個記憶體庫之壓縮資料的資料輸出單元350。在圖9中，假設將一記憶體庫之壓縮資料輸出至第一介面襯墊301，而將另一記憶體庫之壓縮資料輸出至第二介面襯墊302。根據設計資料輸出單元350之方式，此可為不同的。舉例而言，可在相同持續時間中輸出第一記憶體庫310及第二記憶體庫320之壓縮資料，且可在相同持續時間中輸出第三記憶體庫330及第四記憶體庫340之壓縮資料。

直至壓縮資料到達資料輸出單元350之路徑結構及操作類似於參看圖5至圖8所描述之路徑結構及操作。圖6之例示性實施例與圖9之例示性實施例之間的差異在於將載入至全域線GIO<0:15>上之資料傳送至介面襯墊301至304的方式。在下文中描述此差異。

圖9之資料輸出單元350包括圖2之資訊產生電路212及圖9之線路選擇器420'。資訊產生電路212之結構及操作與參看圖2所描述之結構及操作相同，且因此此處省略對該等結構及操作之進一步描述。

在啟用測試信號PT之壓縮測試操作期間，線路選擇器420'將基於選擇資訊INF自複數條全域線GIO<0:15>當中選擇之全域線的壓縮資料傳送至第零至第三輸出線OUT<0:3>或第四至第七輸出線OUT<4:7>。載入至第零至第三輸出線OUT<0:3>上的資料在管線式鎖存器P0中經歷並列至串列轉換且經由第一介面襯墊301予以輸出，而載入第四至第七輸出線OUT<4:7>上的資料在管線式鎖存器P1中經歷並列至串列轉換且經由第二介面襯墊302予以輸出。

在上文之實例中，在選擇資訊INF具有第一邏輯位準(例如，低邏輯位置「0」)之狀況下，回應於讀取命令RDCMD之第一啟動，將載入至第零至第三全域線GIO<0:3>上的資料(其為第一記憶體庫310之壓縮資料)傳送至第零至第三輸出線OUT<0:3>，且將載入至第四至第七全域線GIO<4:7>上的資料(其為第二記憶體庫320之壓縮資料)傳送至第四至第七輸出線OUT<4:7>。隨後，在選擇資訊INF具有第二邏輯位準(例如，高邏輯位置「1」)之狀況下，回應於讀取命令RDCMD之第二啟動，將載入至第八至第十一全域線GIO<8:11>上的資料(其為第三記憶體庫330之壓縮資料)傳送至第零至第三輸出線OUT<0:3>，且將載入至第十二至第十五全域線GIO<12:15>上的資料(其為第四記憶體庫340之壓縮資料)傳送至第四至第七輸出線OUT<4:7>。

經由此程序，經由管線式鎖存器P0及第一介面襯墊301循序地輸出載入至全域線GIO<0:3>及GIO<8:11>上的資料。又，經由管線式鎖存器P1及第二介面襯墊302循序地輸出載入至全域線GIO<4:7>及GIO<12:15>上的資料。簡言之，可回應於讀取命令RDCMD之單一啟動而在相同持續時間中輸出複數個記憶體庫的壓縮資料。在此狀況下，來自複數個介面襯墊當中的一個以上介面襯墊(例如，第一及第二介面襯墊301及302)可連接至測試設備。

在壓縮測試操作期間，隨著由一記憶體裝置使用之介面襯墊的數目增加，用於測試記憶體裝置所花費之時間可減少。相反，隨著由一記憶體裝置使用之介面襯墊的數目減小，可藉由相同測試設備同時測試之記憶體裝置的數目可增加。

在下文中，藉由返回參看圖1至圖4描述根據本發明之例示性實施例之用於測試記憶體裝置的方法。

根據本發明之例示性實施例之記憶體裝置測試方法包括：施加讀取命令RDCMD；回應於讀取命令RDCMD而自第一記憶體庫110及第二記憶體庫120讀取資料；壓縮自第一記憶體庫110及第二記憶體庫120輸出之資料以藉此產生壓縮資料；回應於讀取命令RDCMD而將第一記憶體庫110之壓縮資料輸出至來自複數個介面襯墊101及102當中的至少一介面襯墊101；第二次施加讀取命令RDCMD；及回應於讀取命令RDCMD之第二啟動而將第二記憶體庫120之壓縮資料輸出至至少一介面襯墊101。

當第一次施加讀取命令RDCMD時，將第一記憶體庫110及第二記憶體庫120之壓縮資料傳送至全域線GIO<0:15>。

又，當第一次施加讀取命令RDCMD時，第一記憶體庫110之壓縮資料經歷並列至串列資料轉換且經傳送至至少一介面襯墊101，該等壓縮資料為在全域線GIO<0:15>之壓縮資料當中之載入至全域線GIO<0:7>上的資料。當第二次施加讀取命令RDCMD時，第二記憶體庫120之壓縮資料經歷並列至串列資料轉換且經傳送至至少一介面襯墊101，該等壓縮資料為在全域線GIO<0:15>之壓縮資料當中之載入至全域線GIO<8:15>上的資料。

簡言之，在經由至少一介面襯墊101輸出第一記憶體庫110之壓縮資料之後，經由該至少一介面襯墊101輸出第二記憶體庫120之壓縮資料。

在下文中，藉由返回參看圖5至圖9描述根據本發明之例示性實施例之用於測試記憶體裝置的方法。

根據本發明之另一例示性實施例之用於測試記憶體裝置的方法包括：施加讀取命令RDCMD；回應於讀取命令RDCMD而自複數個記憶體庫讀取資料；壓縮自該等記憶體庫讀取之資料；回應於讀取命令RDCMD而將來自複數個記憶體庫當中之至少一記憶體庫之壓縮資料輸出至來自複數個介面襯墊當中的至少一介面襯墊；第二次施加讀取命令RDCMD；及回應於讀取命令RDCMD之第二啟動而將來自複數個記憶體庫當中之至少一其他記憶體庫之壓縮資料輸出至來自複數個介面襯墊當中的該至少一介面襯墊。因此，可循序地輸出複數個記憶體庫之壓縮資料(亦即，一次一個地輸出每一記憶體庫之壓縮資料)，或可將該等記憶體庫分群以使得可同時輸出在相同群組中之記憶體庫的壓縮資料。舉例而言，參看圖5及圖9，第一記憶體庫310及第二記憶體庫320可形成第一群組，而第三記憶體庫330及第四記憶體庫340形成第二群組。

當第一次施加讀取命令RDCMD時，將複數個記憶體庫之壓縮資料傳送至複數條全域線GIO<0:15>。簡言之，在相同持續時間中將複數個記憶體庫之壓縮資料傳送至複數條全域線GIO<0:15>。在下文中，描述循序地輸出每一記憶體庫之壓縮資料的狀況及同時輸出一群記憶體庫之壓縮資料的狀況。

當一次一個地輸出複數個記憶體庫之每一記憶體庫之壓縮資料時，無論何時施加讀取命令RDCMD即輸出壓縮資料。因此，回應於讀取命令RDCMD之第一至第四啟動，分別經由介面襯墊301循序地輸出第一記憶體庫310至第四記憶體庫340的壓縮資料。

當將兩個記憶體庫分群在一起時(在此狀況下，第一記憶體庫群組包括第一記憶體庫及第二記憶體庫，且第二記憶體庫群組包括第三記憶體庫及第四記憶體庫)，無論何時施加讀取命令RDCMD即輸出一記憶體庫群組之兩個記憶體庫的壓縮資料。因此，回應於讀取命令RDCMD之第一啟動而將包括第一記憶體庫310及第二記憶體庫320之第一記憶體庫群組的壓縮資料輸出至介面襯墊301及302，且回應於讀取命令RDCMD之第二啟動而將包括第三記憶體庫330及第四記憶體庫340之第二記憶體庫群組的壓縮資料輸出至介面襯墊301及302。

就每一介面襯墊來考慮程序，可經由介面襯墊301循序地輸出第一記憶體庫310之壓縮資料及第三記憶體庫330之壓縮資料。又，可經由介面襯墊302循序地輸出第二記憶體庫320之壓縮資料及第四記憶體庫340之壓縮資料。

根據本發明之例示性實施例之記憶體裝置測試方法具有一優勢在於，此方法可在對複數個記憶體裝置執行壓縮測試操作時藉由減小每一記憶體裝置所需之介面襯墊的數目來一次測試許多記憶體裝置。

根據本發明之技術，壓縮測試係藉由回應於連續輸入之讀取命令而循序地輸出來自複數個記憶體庫當中之一或多個記憶體庫的輸出資料而執行。

由於可減小用於對每一晶片執行壓縮測試之介面襯墊的數目，所以可同時對許多晶片執行壓縮測試，此情形可導致用於執行壓縮測試之時間減少。

雖然已關於特定實施例描述了本發明，但對於熟習此項技術者而言將為顯而易見的，可在不脫離如在以下申請專利範圍中所界定之本發明之精神及範疇的情況下作出各種改變及修改。

101．．．介面襯墊

102．．．介面襯墊

103．．．記憶體庫控制器

110．．．第一記憶體庫

120．．．第二記憶體庫

130．．．資料輸出單元

210．．．選擇資訊產生器

220．．．線路選擇器

301．．．介面襯墊

302．．．介面襯墊

303．．．介面襯墊

304．．．介面襯墊

305．．．記憶體庫控制器

310．．．第一記憶體庫

320．．．第二記憶體庫

330．．．第三記憶體庫

340．．．第四記憶體庫

350．．．資料輸出單元

410．．．選擇資訊產生器

411．．．初步資訊產生電路

412．．．資訊產生電路

420．．．線路選擇器

420'．．．線路選擇器

C0．．．壓縮電路

C1．．．壓縮電路

C2．．．壓縮電路

C3．．．壓縮電路

GIO<0>．．．第零全域線

GIO<1>．．．全域線

GIO<2>．．．全域線

GIO<3>．．．全域線

GIO<4>．．．第四全域線

GIO<5>．．．全域線

GIO<6>．．．全域線

GIO<7>．．．全域線

GIO<8>．．．第八全域線

GIO<9>．．．全域線

GIO<10>．．．全域線

GIO<11>．．．全域線

GIO<12>．．．第十二全域線

GIO<13>．．．全域線

GIO<14>．．．全域線

GIO<15>．．．全域線

GIO<0:3>．．．第零至第三全域線

GIO<0:7>．．．全域線

GIO<0:15>．．．全域線

GIO<4:7>．．．第四至第七全域線

GIO<8:11>．．．第八至第十一全域線

GIO<12:15>．．．第十二至第十五全域線

INF．．．選擇資訊

INF<0>．．．選擇資訊

INF<1>．．．選擇資訊

INF<2>．．．選擇資訊

INF<3>．．．選擇資訊

INF<0:3>．．．選擇資訊

OUT<0>．．．輸出線

OUT<1>．．．輸出線

OUT<2>．．．輸出線

OUT<3>．．．輸出線

OUT<4>．．．輸出線

OUT<5>．．．輸出線

OUT<6>．．．輸出線

OUT<7>．．．輸出線

OUT<0:3>．．．輸出線

OUT<0:7>．．．輸出線

OUT<4:7>．．．輸出線

P0．．．管線式鎖存器

P1．．．管線式鎖存器

P2．．．管線式鎖存器

P3．．．管線式鎖存器

PRE_INF<0>．．．初步資訊

PRE_INF<1>．．．初步資訊

PT．．．測試信號

RDCMD．．．讀取命令

RST．．．重設信號

T．．．T型正反器

T1．．．第一T型正反器

T2．．．第二T型正反器

圖1為說明根據本發明之例示性實施例之記憶體裝置的方塊圖。

圖2為說明圖1中所展示之資料輸出單元130的方塊圖。

圖3說明圖2中所展示之線路選擇器220的組態。

圖4為用於說明資料輸出單元130之操作的時序圖。

圖5為說明根據本發明之另一例示性實施例之記憶體裝置的方塊圖。

圖6為說明圖5中所展示之資料輸出單元350的方塊圖。

圖7說明圖6中所展示之線路選擇器420的組態。

圖8為用於說明資料輸出單元350之操作的時序圖。

圖9為說明根據本發明之另一例示性實施例之資料輸出單元350的一部分之方塊圖。

101．．．介面襯墊

102．．．介面襯墊

103．．．記憶體庫控制器

110．．．第一記憶體庫

120．．．第二記憶體庫

130．．．資料輸出單元

BAND ADD．．．記憶體庫位址

C0．．．壓縮電路

C1．．．壓縮電路

GIO<0:15>．．．全域線

PT．．．測試信號

RDCMD．．．讀取命令

Claims (25)

1. 一種記憶體裝置，其包含：一第一記憶體庫；一第二記憶體庫；複數個介面襯墊；及一資料輸出單元，其經組態以經由該複數個介面襯墊當中的一介面襯墊循序地輸出該第一記憶體庫之壓縮資料且隨後經由該一介面襯墊輸出該第二記憶體庫之壓縮資料，其中至該一介面襯墊的該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料的輸出時序係回應於一讀取命令而經判定。
2. 如請求項1之記憶體裝置，其中回應於該讀取命令之一第一啟動而輸出該第一記憶體庫之該等壓縮資料，且回應於該讀取命令之一第二啟動而輸出該第二記憶體庫之該等壓縮資料。
3. 如請求項1之記憶體裝置，其中回應於該讀取命令之該第一啟動而載入該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料至複數條全域線。
4. 如請求項3之記憶體裝置，其中該資料輸出單元包含：一選擇資訊產生器，其經組態以回應於該讀取命令之該第一啟動及該讀取命令之該第二啟動而產生選擇資訊；及一線路選擇器，其經組態以回應於該選擇資訊而自該 複數條全域線當中選擇全域線之一群組，且將載入至該等全域線之該選定群組上的該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料中之一者傳送至該一介面襯墊。
5. 如請求項4之記憶體裝置，其中該線路選擇器接收一測試信號且基於該測試信號而自該複數條全域線當中選擇全域線之該群組。
6. 如請求項4之記憶體裝置，其中無論何時啟動該讀取命令，該選擇資訊產生器即更新該選擇資訊。
7. 如請求項4之記憶體裝置，其中該線路選擇器回應於基於該讀取命令之該第一啟動產生之該選擇資訊而將該第一記憶體庫之該等壓縮資料傳送至該一介面襯墊，且回應於基於該讀取命令之該第二啟動產生之該選擇資訊而將該第二記憶體庫之該等壓縮資料傳送至該一介面襯墊。
8. 如請求項4之記憶體裝置，其中該選擇資訊產生器包含一T型正反器，該T型正反器經組態以無論何時啟動該讀取命令即改變該選擇資訊，且無論何時啟動一重設信號即將該選擇資訊重設至一預定值。
9. 如請求項4之記憶體裝置，其中該選擇資訊產生器包含：一初步資訊產生電路，其經組態以回應於該讀取命令之該第一啟動及該讀取命令之該第二啟動而產生初步選擇資訊；及 一資訊產生電路，其經組態以基於該初步選擇資訊而產生該選擇資訊。
10. 如請求項9之記憶體裝置，其中該選擇資訊包含複數個信號。
11. 如請求項4之記憶體裝置，其中該資料輸出單元進一步包含一管線式鎖存器，該管線式鎖存器經組態以在經由該一介面襯墊輸出該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料中之一者之前，根據該選擇資訊將載入至該等全域線之該選定群組上的該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料中之一者轉換為串列資料。
12. 如請求項2之記憶體裝置，其中回應於該讀取命令之該第一啟動，藉由分別壓縮自該第一記憶體庫所輸出之一資料及自該第二記憶體庫所輸出之一資料來獲得該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料。
13. 如請求項1之記憶體裝置，其進一步包含：一第一壓縮電路，其經組態以在啟用一測試信號時壓縮自該第一記憶體庫讀取之資料；及一第二壓縮電路，其經組態以在啟用該測試信號時壓縮自該第二記憶體庫讀取之資料。
14. 一種記憶體裝置，其包含：複數個記憶體庫群組，每一記憶體庫群組包括至少一記憶體庫； 複數個介面襯墊；及一資料輸出單元，其經組態以在一壓縮測試操作期間將來自該複數個記憶體庫群組當中之一記憶體庫群組的壓縮資料一次地輸出至來自該複數個介面襯墊當中的至少一介面襯墊，其中循序地輸出來自該複數個記憶體庫群組當中之不同記憶體庫群組的壓縮資料，其中至該至少一介面襯墊之該複數個記憶體庫群組之該等壓縮資料的輸出時序係回應於一讀取命令而經判定。
15. 如請求項14之記憶體裝置，其中無論何時施加一讀取命令，經由該至少一介面襯墊輸出來自該複數個記憶體庫群組當中之一記憶體庫群組的該等壓縮資料。
16. 如請求項14之記憶體裝置，其中回應於一讀取命令之一第一啟動而載入該一記憶體庫群組的該等壓縮資料係至複數條全域線。
17. 如請求項16之記憶體裝置，其中該資料輸出單元包含：一選擇資訊產生器，其經組態以回應於該讀取命令而產生選擇資訊；及一線路選擇器，其經組態以回應於該選擇資訊而自該複數條全域線當中選擇全域線之一群組，且將載入至該等全域線之該選定群組上的該一記憶體庫群組的該等壓縮資料傳送至該至少一介面襯墊。
18. 如請求項17之記憶體裝置，其中無論何時啟動該讀取命令，該選擇資訊產生器即更新該選擇資訊。
19. 一種用於測試一記憶體裝置之方法，其包含：施加一第一讀取命令；回應於該第一讀取命令而自一第一記憶體庫讀取資料及自一第二記憶體庫讀取資料；壓縮自該第一記憶體庫讀取之該等資料及自該第二記憶體庫讀取之該等資料以藉此產生壓縮資料；回應於該第一讀取命令而將該第一記憶體庫之該等壓縮資料輸出至來自複數個介面襯墊當中的至少一介面襯墊；施加一第二讀取命令；及回應於該第二讀取命令之一啟動而將該第二記憶體庫之壓縮資料輸出至該至少一介面襯墊，其中至該一介面襯墊的該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料的輸出時序係回應於一讀取命令而經判定。
20. 如請求項19之方法，其中當施加該第一讀取命令時，將該第一記憶體庫之該等壓縮資料及該第二記憶體庫之該等壓縮資料載入至複數條全域線。
21. 如請求項20之方法，其中當施加該第一讀取命令時，將載入至該複數條全域線上之該第一記憶體庫之該等壓縮資料傳送至該至少一介面襯墊，且當施加該第二讀取命令時，將載入至該複數條全域線上之該第二記憶體庫之該等壓縮資料傳送至該至少一介面襯墊。
22. 一種用於測試一記憶體裝置之方法，其包含：施加一第一讀取命令；回應於該第一讀取命令而自複數個記憶體庫讀取資料；壓縮自該複數個記憶體庫讀取之該等資料；回應於該第一讀取命令而將來自該複數個記憶體庫當中的至少一記憶體庫之該等壓縮資料輸出至來自複數個介面襯墊當中的至少一介面襯墊；施加一第二讀取命令；及回應於該第二讀取命令之一啟動而將來自該複數個記憶體庫當中的至少一其他記憶體庫之壓縮資料輸出至該至少一介面襯墊，其中至該至少一介面襯墊之該複數個記憶體庫之該等壓縮資料的輸出時序係回應於一讀取命令而經判定。
23. 如請求項22之方法，其中當施加該第一讀取命令時，將該複數個記憶體庫之該等壓縮資料載入至複數條全域線。
24. 如請求項22之方法，其中用以輸出該等壓縮資料之介面襯墊的數目對應於記憶體庫的數目，壓縮資料係自該等記憶體庫輸出。
25. 一種記憶體系統，其包含：一記憶體庫控制器，其經組態以接收一記憶體庫位址及一測試信號，且回應於該記憶體庫位址及該測試信號而傳送一讀取命令； 複數個記憶體庫，該複數個記憶體庫經組態以接收該讀取命令且輸出正常資料；複數個壓縮電路，該複數個壓縮電路經組態以在啟用該測試信號時接收該等正常資料且產生壓縮資料；複數條全域線，該複數條全域線經組態以載入及傳送該等正常資料或該等壓縮資料；複數個介面襯墊，其中來自該複數個介面襯墊當中之一選定介面襯墊耦接至測試設備；及一資料輸出單元，其經組態以接收載入至該複數條全域線上之資料，經由該選定介面襯墊輸出來自該複數個記憶體庫當中的至少一記憶體庫之壓縮資料，且隨後經由該選定介面襯墊輸出來自該複數個記憶體庫當中的至少一其他記憶體庫之壓縮資料，其中至該選定介面襯墊的該複數個記憶體庫之該等壓縮資料的輸出時序係回應於一讀取命令而經判定。