[go: up one dir, main page]

TWI540555B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI540555B
TWI540555B TW101142099A TW101142099A TWI540555B TW I540555 B TWI540555 B TW I540555B TW 101142099 A TW101142099 A TW 101142099A TW 101142099 A TW101142099 A TW 101142099A TW I540555 B TWI540555 B TW I540555B
Authority
TW
Taiwan
Prior art keywords
transistor
potential
power supply
control
line
Prior art date
Application number
TW101142099A
Other languages
English (en)
Other versions
TW201327524A (zh
Inventor
Noritaka Kishi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201327524A publication Critical patent/TW201327524A/zh
Application granted granted Critical
Publication of TWI540555B publication Critical patent/TWI540555B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

顯示裝置
本發明係關於一種顯示裝置，更特定而言，係關於一種有機EL顯示器等電流驅動型之顯示裝置及其驅動方法。
作為薄型、高畫質、低消耗電力之顯示裝置，有機EL(Electro Luminescence：電致發光)顯示器已周知。有機EL顯示器具備包含有機EL元件、驅動用電晶體、及控制用電晶體之複數個像素電路。像素電路內之電晶體係使用薄膜電晶體(Thin Film Transistor：以下，稱為TFT)。
有機EL顯示器中，像素電路內之驅動用電晶體之臨限值電壓或遷移率中產生不均一。因此，即使對像素電路寫入相同資料電位，有機EL元件中流動之電流之量中仍產生不均一。由於有機EL元件之亮度根據有機EL元件中流動之電流之量改變，故若有機EL元件中流動之電流之量中產生不均一，則顯示畫面中產生亮斑。因此，為在有機EL顯示器中進行高畫質顯示，需要補償驅動用電晶體之特性。補償驅動用電晶體之特性之有機EL顯示器，例如，記載於專利文獻1中。
此外，使所有有機EL元件在相同期間發光之有機EL顯示器已周知(例如，專利文獻2、3)。專利文獻2、3中記載之有機EL顯示器，於1圖框期間之開端同時進行相對於所有像素電路之初始化，且同時進行相對於所有像素電路之臨限值檢測，接著每列依序進行相對於像素電路之資料寫 入，接著使包含於所有像素電路之有機EL元件在相同期間發光。圖24係專利文獻3中記載之像素電路之電路圖。圖24所示之像素電路包含TFT91~93、電容器94、95及有機EL元件96。TFT92作為驅動用電晶體發揮功能。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-148129號公報
[專利文獻2]日本專利特開2011-34038號公報
[專利文獻3]日本專利特開2011-34039號公報
有機EL顯示器之像素電路於初始化、臨限值檢測及資料寫入之時以外需要保持像素電路內之節點電位。圖24所示之像素電路中，TFT92之閘極-源極間電壓，於發光期間，由串聯連接之2個電容器94、95保持。然而，由於串聯連接之電容器94、95之合成電容較小，故若TFT91、93中有洩漏電流流動，則TFT92之閘極電位容易變動。作為該對策，考慮增大電容器94、95之尺寸，從而增大電容值之方法。然而，由於若增大電容器94、95之尺寸，則像素電路之佈局面積增大，故在高精細化或成品率之點上不利。
因此，本發明之目的在於提供一種像素電路之佈局面積較小，且使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。
本發明之第1形態係一種顯示裝置，其特徵在於其係電流驅動型之顯示裝置，且包括：各自包含發光元件，排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；連接於複數列之像素電路之1根以上之電源線；驅動上述掃描信號線、上述資料信號線及上述控制線之驅動電路；及對上述電源線切換施加複數種電位之電源電路；且上述驅動電路與上述電源電路同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，依每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述像素電路進而包括： 一方之導通端子連接於上述電源線，另一方之導通端子連接於上述發光元件之一端之驅動用電晶體；一端連接於上述驅動用電晶體之控制端子之電容器；設置於上述電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；設置於上述驅動用電晶體之控制端子與上述發光元件 側之導通端子之間之臨限值檢測用電晶體；及設置於上述電容器之另一端與上述電源線或具有特定電位之其他電源線之間，且具備連接於上述控制線之控制端子之電源連接用電晶體。
本發明之第2形態係如本發明之第1形態，其中進而具備連接於複數列之像素電路之1根以上之第2控制線，且：上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於具有固定之共用電位之導電性構件；上述電源電路對上述電源線切換施加3種電位。
本發明之第3形態係如本發明之第2形態，其中：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫 入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
本發明之第4形態係如本發明之第1形態，其中進而包括：連接於複數列之像素電路之1根以上之第2控制線；連接於複數列之像素電路之1根以上之第2電源線；且上述臨限值檢測用電晶體之控制端子連接於上述第2電源線；上述發光元件之另一端連接於上述第2電源線；上述電源電路，分別對上述電源線與上述第2電源線切換施加2種電位。
本發明之第5形態係如本發明之第4形態，其中：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線與上述第2電源線施加第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號 線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加上述第1電位，對上述第2電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線與上述第2電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位、對上述第2電源線施加上述第1電位之方式，控制上述像素電路。
本發明之第6形態係如本發明之第1形態，其中：上述臨限值檢測用電晶體之控制端子連接於上述掃描信號線；上述發光元件之另一端連接於具有固定之共用電位之導電性構件；且上述電源電路對上述電源線切換施加3種電位。
本發明之第7形態係如本發明之第6形態，其中： 在初始化期間之前半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體、上述臨限值檢測用電晶體、及上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
本發明之第8形態係一種顯示裝置之驅動方法，其特徵在於，其係電流驅動型之顯示裝置之驅動方法，該顯示裝 置包括：排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；及連接於複數列之像素電路之1根以上之電源線；且：上述像素電路包括：發光元件；一方之導通端子連接於上述電源線，另一方之導通端子連接於上述發光元件之一端之驅動用電晶體；一端連接於上述驅動用電晶體之控制端子之電容器；設置於上述電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間之臨限值檢測用電晶體；及設置於上述電容器之另一端與上述電源線或具有特定電位之其他電源線之間，且具備連接於上述控制線之控制端子之電源連接用電晶體；且上述驅動方法包括：驅動上述掃描信號線、上述資料信號線及上述控制線之驅動步驟；及對上述電源線切換施加複數種電位之電源控制步驟；上述驅動步驟與上述電源控制步驟同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限 值檢測，依每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制。
本發明之第9形態係如本發明之第8形態，其中：上述顯示裝置進而具備連接於複數列之像素電路之1根以上之第2控制線；上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於具有固定之共用電位之導電性構件；上述電源控制步驟對上述電源線切換施加3種電位。
本發明之第10形態係如本發明之第9形態，其中：上述驅動步驟與上述電源控制步驟係對上述像素電路進行如下動作：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位， 對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式進行控制。
本發明之第11形態係如本發明之第8形態，其中：上述顯示裝置進而具備連接於複數列之像素電路之1根以上之第2控制線及連接於複數列之像素電路之1根以上之第2電源線；上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於上述第2電源線；上述電源控制步驟分別對上述電源線與上述第2電源線切換施加2種電位。
本發明之第12形態係如本發明之第11形態，其中：上述驅動步驟與上述電源控制步驟係對上述像素電路進行如下動作：在初始化期間之前半部，上述寫入控制電晶體為接通 狀態，上述電源連接用電晶體為斷開狀態，對上述電源線與上述第2電源線施加第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加上述第1電位，對上述第2電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線與上述第2電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位、對上述第2電源線施加上述第1電位之方式進行控制。
本發明之第13形態係如本發明之第8形態，其中：上述臨限值檢測用電晶體之控制端子連接於上述掃描信號線； 上述發光元件之另一端連接於具有固定之共用電位之導電性構件；且上述電源控制步驟係對上述電源線切換施加3種電位。
本發明之第14形態係如本發明之第13形態，其中：上述驅動步驟與上述電源控制步驟係對上述像素電路進行如下動作：在初始化期間之前半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體、上述臨限值檢測用電晶體、及上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且 在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式進行控制。
根據本發明之第1或第8狀態，可使用包含4個電晶體、1個電容器及發光元件之像素電路構成同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於上述像素電路之資料寫入，且使包含於複數列之像素電路之發光元件在相同期間發光之顯示裝置。藉此，像素電路之佈局面積較小，從而可獲得使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。
根據本發明之第2、第3、第9或第10狀態，可使用連接於複數列之像素電路之2種控制線與連接於複數列之像素電路之1種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用1種電源線，可減少電源線之佈局面積。
根據本發明之第4、第5、第11或第12狀態，可使用連接於複數列之像素電路之2種控制線與連接於複數列之像素電路之2種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用切換施加2種電位之電源電路，可簡化電源電路之構成。
根據本發明之第6、第7、第13或第14狀態，可使用連接 於複數列之像素電路之1種控制線與連接於複數列之像素電路之1種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用1種控制線與1種電源線，可減少控制線與電源線之佈局面積，從而可簡化驅動電路之構成。
(第1實施形態)
圖1係顯示本發明之第1實施形態之顯示裝置之構成之方塊圖。圖1所示之顯示裝置100為具備：顯示控制電路1；掃描信號線驅動電路2；控制電路3；電源電路4；資料信號線驅動電路5；及(m×n)個像素電路10之有機EL顯示器。有機EL顯示器為電流驅動型之顯示裝置之一種。以下，m及n為2以上之整數，i及q為1以上n以下之整數，j為1以上m以下之整數，k為1以上q以下之整數。
顯示裝置100中，設置有n根掃描信號線G1~Gn與m根資料信號線S1~Sm。掃描信號線G1~Gn相互平行配置，資料信號線S1~Sm以與掃描信號線G1~Gn正交之方式相互平行配置。掃描信號線G1~Gn與資料信號線S1~Sm之各交叉點之附近，配置有像素電路10。如此(m×n)個像素電路10呈二維狀配置。掃描信號線Gi連接於配置於第i列之m個像素電路10，資料信號線Sj連接於配置於第j列之n個像素電路10。又，顯示裝置100中，設置有q根控制線E1~Eq、q根控制線AZ1~AZq、及q根電源線VP1~VPq。各列之像素電路10，連接於控制線E1~Eq之任一者、控制線AZ1~AZq之任 一者、及電源線VP1~VPq之任一者。像素電路10中，使用未圖示之導電性構件(電極)供給共用電位Vcom。
顯示控制電路1，相對於掃描信號線驅動電路2、控制電路3、電源電流4及資料信號線驅動電路5輸出控制信號。更詳細而言，顯示控制電路1，相對於掃描信號線驅動電路2輸出時序信號OE、啟動脈衝YI及時脈YCK，相對於控制電路3輸出控制信號CS1，相對於電源電路4輸出控制信號CS2，相對於資料信號線驅動電路5輸出啟動脈衝SP、時脈CLK、資料信號DA、閂鎖脈衝LP及基準信號DA_ref。資料信號DA與基準信號DA_ref為類比信號。基準信號DA_ref具有特定之基準電位。
掃描信號線驅動電路2驅動掃描信號線G1~Gn。更詳細而言，掃描信號線驅動電路2包含位移暫存器電路、邏輯運算電路、及緩衝器(任一者均未圖示)。位移暫存器電路與時脈YCK同步依序傳輸啟動脈衝YI。邏輯運算電路在自位移暫存器電路之各段輸出之脈衝與時序信號OE之間進行邏輯運算。邏輯運算電路之輸出經由緩衝器賦與至對應之掃描信號線Gi。藉此，集體選擇連接於掃描信號線Gi之m個像素電路10。
控制電路3基於控制信號CS1，對控制線E1~Eq、AZ1~AZq切換施加高位準電位與低位準電位。電源電路4基於控制信號CS2，對電源線VP1~VPq切換施加3種電位。更詳細而言，電源電路4對電源線VP1~VPq切換施加較共用電位Vcom高之電位VP_H、與Vcom大致相等之電位 VP_C、及較Vcom低之電位VP_L。
資料信號線驅動電路5驅動資料信號線S1~Sm。更詳細而言，資料信號線驅動電路5包含m位元之位移暫存器6、暫存器7、閂鎖電路8、及m個輸出緩衝器9。位移暫存器6具有多段連接m個暫存器之構成，且同步於時脈CLK而傳輸供給至初段之暫存器之啟動脈衝SP，並自各段之暫存器輸出時序脈衝DLP。配合時序脈衝DLP之輸出時序，對暫存器7供給資料信號DA。暫存器7根據時序脈衝DLP而記憶資料信號DA。若暫存器7中記憶有1列之資料信號DA，則顯示控制電路1對閂鎖電路8輸出閂鎖脈衝LP。閂鎖電路8若接收到閂鎖脈衝LP，則保持記憶於暫存器7之資料信號DA。m個輸出緩衝器9對應資料信號線S1~Sm之各者設置。輸出緩衝器9典型而言為電壓跟隨器等之阻抗轉換電路。輸出緩衝器9將保持於閂鎖電路8之資料信號DA、及自顯示控制電路1輸出之基準信號DA_ref之任一者輸出至資料信號線Sj。
圖2係像素電路10之電路圖。如圖2所示，像素電路10包含TFT11~14、電容器15、及有機EL元件16。TFT11~14皆為P通道型電晶體。像素電路10，連接於掃描信號線Gi、資料信號線Sj、控制線Ek、AZk、電源線VPk、及具有共用電位Vcom之電極。
TFT11之一方之導通端子連接於資料信號線Sj，另一方之端導體子連接於電容器15之一方之端子(以下，稱為節點A)。電容器15之另一方之端子連接於TFT12之閘極端 子。TFT12之源極端子連接於電源線VPk，汲極端子連接於有機EL元件16之陽極端子。有機EL元件16之陰極端子連接於具有共用電位Vcom之電極。TFT13設置於TFT12之閘極端子與汲極端子(有機EL元件16側之導通端子)之間。TFT14之源極端子連接於電源線VPk，汲極端子連接於節點A。TFT11之閘極端子連接於掃描信號線Gi，TFT13之閘極端子連接於控制線AZk，TFT14之閘極端子連接於控制線Ek。TFT11~14分別作為寫入控制電晶體、驅動用電晶體、臨限值檢測用電晶體及電源連接用電晶體發揮功能，有機EL元件16作為發光元件發揮功能。
以下，就q=1之情形進行說明。圖3係顯示q=1之情形之控制線與電源線之連接形態之圖。該情形時，所有像素電路10連接於控制線E1、AZ1與電源線VP1。圖4係顯示q=1之情形之各列之像素電路10之動作之圖。如圖4所示，於1圖框期間內，設定有初始化期間、臨限值檢測期間、資料寫入期間、發光期間、及熄滅期間。初始化期間係將像素電路10內之節點初始化後，將有機EL元件16之陽極端子初始化之期間。臨限值檢測期間係對資料信號線Sj施加基準電位，並檢測TFT12之臨限值電壓之期間。資料寫入期間係對資料信號線Sj施加資料電位(對應資料信號DA之電位)，並對像素電路10寫入資料電位之期間。以下，將自臨限值檢測結束至資料寫入開始之期間稱為資料待機期間，將自資料寫入結束至發光開始之期間稱為發光待機期間，將兩者合併稱為待機期間。
如圖4所示，於1圖框期間之開端，進行相對於所有像素電路10之初始化與臨限值檢測。接著，每列依序進行相對於像素電路10之資料寫入。相對於所有像素電路10之資料寫入結束後，所有像素電路10內之有機EL元件16相同時間T發光。像素電路10，於下一圖框期間需要在開始初始化之前結束發光。為了一面滿足該條件，一面準備所有像素電路10之發光期間，發光期間最長亦為自1圖框期間除去初始化期間、臨限值檢測期間及n個資料寫入期間之期間。
圖5係顯示像素電路10之動作之時序圖。於圖5中，Wi表示第i列之像素電路10之資料寫入期間。VGi表示第i列之像素電路10內之TFT12之閘極電位，VDi表示第i列之像素電路10內之TFT12之汲極電位(即，有機EL元件16之陽極電位)。
以下，參照圖5，說明連接於掃描信號線Gi、資料信號線Sj、控制線E1、AZ1、及電源線VP1之像素電路10之動作。於時刻t1之前，掃描信號線Gi與控制線E1、AZ1之電位為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。
(a)節點初始化
在時刻t1中，掃描信號線Gi與控制線AZ1之電位改變為低位準。隨之，TFT11、13改變為接通狀態。於自時刻t1至時刻t2之間，電源線VP1之電位持續為與共用電位Vcom大致相等之VP_C，資料信號線Sj之電位為Vref1。因此， 節點A之電位為Vref1。電位Vref1以TFT11為接通狀態之方式決定。由於此時有機EL元件16不發光，故有機EL元件16之陽極電位與TFT12之閘極電位與共用電位Vcom大致相等。
(b)陽極初始化
在時刻t2中，控制線AZ1之電位改變為高位準。隨之，TFT13改變為斷開狀態。自時刻t2至時刻t3之間，電源線VP1之電位成為較共用電位Vcom低之VP_L，資料信號線Sj之電位成為較Vref1低之Vref2。由於此時TFT11為接通狀態，TFT13、14為斷開狀態，故若資料信號線Sj之電位降低(Vref1-Vref2)，則TFT12之閘極電位降低相同量。藉此，TFT12為接通狀態，保持於有機EL元件16之陽極端子之電荷向電源線VP1放電。該結果，有機EL元件16之陽極電位為VP_L。
(c)臨限值檢測
在時刻t3中，控制線AZ1之電位改變為低位準。隨之，TFT13改變為接通狀態。於時刻t3中，電源線VP1之電位改變為與共用電位Vcom大致相等之VP_C。此時，自電源線VP1經由TFT12與TFT13電流流向TFT12之閘極端子，從而TFT12之閘極電位上升。將TFT12之臨限值電壓設為Vth時，TFT12之閘極電位一直上升至(VP_C+Vth)。於時刻t3中，資料信號線Sj之電位改變為Vref1。由於此時TFT11持續為接通狀態，故節點A之電位改變為Vref1。另一方面，由於此時TFT13為接通狀態，有機EL元件16具有較電容器 15充分大之電容值，故即使節點A之電位改變，TFT12之閘極電位仍幾乎不受其影響。
(d)資料待機
在時刻t4中，掃描信號線Gi之電位改變為高位準。隨之，TFT11改變為斷開狀態。於該時點，有機EL元件16之陽極電位與TFT12之閘極電位保持為(VP_C+Vth)。
在資料待機期間，電流既不自有機EL元件16之陽極端子流向有機EL元件16側亦不流向電源線VP1側，有機EL元件16之陽極端子保持(VP_C+Vth)較理想。然而，若不進行特別之工夫，則在資料待機期間TFT12中有不可忽視程度之洩漏電流流動，從而有機EL元件16之陽極電位變動。因此，電源電路4，自臨限值檢測結束至發光開始之間，將電源線VP1之電位設為與共用電位Vcom大致相等之VP_C為宜。藉此，於待機期間，可防止洩露電流自有機EL元件16之陽極端子流向電源線VP1，從而可固定保持有機EL元件16之陽極電位。
(e)資料寫入
在自時刻t4至時刻t5之間，設定有第i列之像素電路10之資料寫入期間Wi。資料寫入期間Wi中，掃描信號線Gi之電位成為低位準，資料信號線Sj之電位成為資料電位Vdata。由於此時TFT11為接通狀態，故節點A之電位改變為Vdata。又，由於此時TFT13為接通狀態，有機EL元件16具有較電容器15充分大之電容值，故即使節點A之電位改變，TFT12之閘極電位仍幾乎不受其影響。
(f)發光待機
在發光待機期間，與資料待機期間相同，掃描信號線Gi改變為高位準，電源線VP1之電位成為與共用電位Vcom大致相等之VP_C。此時，節點A之電位為Vdata，TFT12之閘極電位為(VP_C+Vth)。
(g)發光
在時刻t5前，控制線AZ1之電位改變為高位準。隨之，TFT13改變為斷開狀態。於時刻t5中，控制線E1之電位改變為低位準。隨之，TFT14改變為接通狀態。於時刻t5中，電源線VP1之電位改變為較共用電位Vcom高之VP_H。因此，節點A之電位自Vdata改變為VP_H。又，有機EL元件16施加有較發光臨限值電壓高之電壓，從而有機EL元件16發光。電位VP_H以在發光期間TFT12在飽和區域動作之方式決定。因此，發光期間在有機EL元件16中流動之電流I，若忽視通道長調變效應，則以下式(1)給出。
I=1/2．W/L．μ．Cox(Vgs-Vth)2…(1)
其中，於式(1)中，W為閘極寬度，L為閘極長度，μ為載體遷移率，Cox為閘極氧化膜電容，Vgs為閘極-源極間電壓。
由於在發光期間TFT13為斷開狀態，故若節點A之電位自Vdata改變為VP_H，則TFT12之閘極電位以相同量改變而成為(VP_C+Vth+VP_H-Vdata)。因此，發光期間之TFT12之閘極-源極間電壓Vgs以下式(2)給出。
Vgs=VP_C+Vth-Vdata…(2)
自式(1)與式(2)，導出下式(3)。
I=1/2．W/L．μ．Cox(VP_C-Vdata)2…(2)
式(3)所示之電流I，根據資料電位Vdata改變，而不依存於TFT12之臨限值電壓Vth。因此，臨限值電壓Vth中產生不均一之情形或臨限值電壓Vth隨著時間改變之情形，不依存於臨限值電壓Vth之電流仍在有機EL元件16中流動，從而可使有機EL元件16以期望之亮度發光。
(h)熄滅
在時刻t6中，控制線E1之電位改變為高位準。隨之，TFT14改變為斷開狀態。於時刻t6中，電源線VP1之電位改變為VP_C。因此，時刻t6以後，有機EL元件16之陽極電位降低。自時刻t6稍過片刻，有機EL元件16之陽極電位充分降低，從而有機EL元件16熄滅。另，於下一節點初始化期間之前之期間，可設置足夠長度之熄滅期間。
像素電路10具有自圖24所示之像素電路(以下，稱為先前之像素電路)刪除電容器94，代替其設置TFT14之構成。如上所述，先前之像素電路中，存在若TFT91、93中有洩漏電流流動，則TFT92之閘極電位容易變動之問題。與此相對，由於像素電路10不具備電容器94，故即使TFT中有洩漏電流流動，TFT12之閘極電位仍不易變動。又，於先前之像素電路中，為防止TFT92之閘極電位之變動，需要增大電容器94、95之尺寸，而在像素電路10中其必要性較小。因此，可減小像素電路10之佈局面積。
如上所述，本實施形態之顯示裝置100，分別包含發光 元件(有機EL元件16)，且具備：排列配置於列方向與行方向之複數個像素電路10；連接於相同列之像素電路10之複數根掃描信號線G1~Gn；連接於相同行之像素電路10之複數根資料信號線S1~Sm；連接於複數列之像素電路10之1根以上之控制線E1~Eq；連接於複數列之像素電路10之1根以上之第2控制線AZ1~AZq；連接於複數列之像素電路10之1根以上之電源線VP1~VPq；驅動掃描信號線、資料信號線及控制線之驅動電路(包含掃描信號線驅動電路2、控制電路3及資料信號線驅動電路5之電路)；及對電源線VP1~VPq切換施加複數種電位之電源電路4。驅動電路與電源電路4，同時進行相對於複數列之像素電路10之初始化，同時進行相對於複數列之像素電路10之臨限值檢測，每列依序進行相對於像素電路10之資料寫入，且進行使包含於複數列之像素電路10之發光元件在相同期間發光之控制。
像素電路10包括：一方之導通端子連接於電源線VPk，另一方之導通端子連接於發光元件之一端之驅動用電晶體(TFT12)；一端連接於驅動用電晶體之控制端子之電容器15；設置於電容器之另一端與上述資料信號線Sj之間，且具有連接於掃描信號線Gi之控制端子之寫入控制電晶體(TFT11)；設置於驅動用電晶體之控制端子與發光元件側之導通端子(TFT12之汲極端子)之間之臨限值檢測用電晶體(TFT13)；及設置於電容器之另一端與電源線VPk之間，且具有連接於控制線Ek之控制端子之電源連接用電晶體 (TFT14)。臨限值檢測用電晶體之控制端子連接於第2控制線AZk，發光元件之另一端連接於具有固定之共用電位Vcom之導電性構件(電極)。電源電路4對電源線VP1~VPq切換施加3種電位。
根據本實施形態之顯示裝置100，可使用包含4個電晶體、1個電容器及發光元件之像素電路10、連接於複數列之像素電路10之1種電源線VP1~VPq、連接於複數列之像素電路10之2種控制線E1~Eq、AZ1~AZq構成同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於像素電路之資料寫入，且使包含於複數列之像素電路之發光元件在相同期間發光之顯示裝置。藉此，像素電路之佈局面積較小，從而可構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。又，藉由使用1種電源線，可減少電源線之佈局面積。
以下，作為本實施形態之顯示裝置100之變形例，就q>1之情形進行說明。此處，作為例子，就q=2之情形(第1及第2變形例)與q=3之情形(第3變形例)進行說明。如下所述，藉由使用4根以上之控制線與2根以上之電源線，可較使用2根控制線與1根電源線之情形，延長資料寫入期間或發光期間。
圖6係顯示第1變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第1~(n/2)列之像素電路連接於控制線E1、AZ1與電源線VP1，第(n/2+1)~n列之像素電路連 接於控制線E2、AZ2與電源線VP2。掃描信號線驅動電路2、控制電路3a、電源電路4a及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖7係顯示第1變形例之顯示裝置之各列之像素電路10之動作之圖。如圖7所示，1圖框期間分割為第1期間(前半部分)與第2期間(後半部分)。於第1期間之開端進行相對於第1~(n/2)列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第(n/2+1)~n列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第1~(n/2)列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第(n/2+1)~n列之像素電路之資料寫入。第1~(n/2)列之像素電路在第2期間發光時間T1，第(n/2+1)~n列之像素電路在第1期間發光相同長度之時間。
在第1變形例之顯示裝置中，自1/2圖框期間除去初始化期間與臨限值期間之期間，進行相對於整體之一半之像素電路之資料寫入。因此，根據第1變形例之顯示裝置，可延長相對於各列之像素電路之資料寫入期間，從而可容易地進行資料寫入。
圖8係顯示第2變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第奇數列之像素電路連接於控制線E1、AZ1與電源線VP1，第偶數列之像素電路連接於控制線E2、AZ2與電源線VP2。掃描信號線驅動電路2、控制電路3b、電源電路4b及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖9係顯示第2變形例之顯示裝置之各列之像素電路10之動作之圖。如圖9所示，1圖框期間分割為第1期間與第2期間。於第1期間之開端進行相對於第奇數列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第偶數列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第奇數列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第偶數列之像素電路之資料寫入。第奇數列之像素電路在第2期間發光時間T2，第偶數列之像素電路在第1期間發光相同長度之時間。
根據第2變形例之顯示裝置，與第1變形例之顯示裝置相同，可延長相對於各列之像素電路之資料寫入期間，從而可容易地進行資料寫入。又，畫面之上半部分與下半部分中亮度較大地不同之情形，電源線VP1、VP2中流動之電流之量仍大致相同。因此，根據第2變形例之顯示裝置，可防止畫面之中央中產生之亮度差。
圖10係顯示第3變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第1~(n/3)列之像素電路連接於控制線E1、A21與電源線VP1，第(n/3+1)~(2n/3)列之像素電路連接於控制線E2、A22與電源線VP2，第(2n/3+1)~n列之像素電路連接於控制線E3、A23與電源線VP3。掃描信號線驅動電路2、控制電路3c、電源電路4c及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖11係顯示第3變形例之顯示裝置之各列之像素電路10 之動作之圖。如圖11所示，1圖框期間分割為第1~第3期間。於第1期間之開端進行相對於第1~(n/3)列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第(n/3+1)~(2n/3)列之像素電路之初始化與臨限值檢測，於第3期間之開端進行相對於第(2n/3+1)~n列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第1~(n/3)列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第(n/3+1)~(2n/3)列之像素電路之資料寫入，第3次之臨限值檢測之後每列依序進行相對於第(2n/3+1)~n列之像素電路之資料寫入。第1~(n/3)列之像素電路在第2期間與第3期間發光時間T3，第(n/3+1)~(2n/3)列之像素電路在第3期間與第1期間發光相同長度之時間，第(2n/3+1)~n列之像素電路在第1期間與第2期間發光相同長度之時間。
第3變形例之顯示裝置中，像素電路10分割為3個組。於對某組之像素電路進行初始化與臨限值檢測期間，剩下2個組之像素電路發光。因此，根據第3變形例之顯示裝置，可將發光期間最長延長至2/3圖框期間。
另，q之值可為4以上。q≧4之情形，控制線E1~Eq、AZ1~AZq及電源線VP1~VPq之連接形態或各列之像素電路10之動作與上述相同。又，於q≧3之情形下，可將於行方向鄰接之(n/q)個列之像素電路連接於相同控制線與相同電源線。或，可將於行方向跳過(q-1)列之(n/q)個之列之像素電路連接於相同控制線與相同電源線。例如，於q=3之情 形下，可將第1列、第4列等之像素電路連接於控制線E1、AZ1與電源線VP1，將第2列、第5列等之像素電路連接於控制線E2、AZ2與電源線VP2，將第3列、第6列等之像素電路連接於控制線E3、AZ3與電源線VP3。
q=1之情形，關於所有像素電路10初始化期間、臨限值檢測期間及發光期間共用。如此藉由以相同時序進行所有像素電路10之初始化、臨限值檢測及發光，可簡化控制電路3或電源電路4之構成。另一方面，q≧2之情形，像素電路10之每組中初始化期間、臨限值檢測期間及發光期間不同。如此藉由以不同時序在像素電路10之每組中進行初始化、臨限值檢測及發光，可較q=1之情形延長資料寫入期間或發光期間。另，上述各種變形例，不僅第1實施形態，亦可同樣適用於下述之第2~第5實施形態。
(第2實施形態)
本發明之第2實施形態之顯示裝置，具有與第1實施形態之顯示裝置相同之構成(參照圖1)。然而，本實施形態之顯示裝置，代替像素電路10，具備圖12所示之像素電路20。像素電路20中，使用未圖示之電源線供給電位V0。電位V0為可調整之電位。另，以下所示之各實施形態中，對於與先前所述之實施形態相同之構成要件，附加相同參照符號而省略說明。以下，說明與第1實施形態之顯示裝置100之不同點。
圖12係像素電路20之電路圖。如圖12所示，像素電路20包含TFT21~24、電容器25、及有機EL元件26。像素電路 20連接於掃描信號線Gi、資料信號線Sj、控制線Ek、AZk、電源線VPk、具有電位V0之電源線、及具有共用電位Vcom之電極。像素電路20內之元件之連接形態，除去TFT24之源極端子連接於具有電位V0之電源線此點，與像素電路10相同。本實施形態之顯示裝置之控制線與電源線之連接形態、1圖框期間內之各列之像素電路20之動作、及像素電路20之時序圖，與第1實施形態相同(參照圖4~圖6)。
本實施形態之顯示裝置中，像素電路20內之電源連接用電晶體(TFT24)設置於電容器25之一端與具有特定電位V0之電源線之間。又，電位V0為可調整之電位。因此，可使電位V0與資料信號線驅動電路5之基準電位一致。又，藉由調整電位V0，可調整顯示畫面整體之亮度。
(第3實施形態)
圖13係顯示本發明之第3實施形態之顯示裝置之構成之方塊圖。圖13所示之顯示裝置300為具備顯示控制電路1、掃描信號線驅動電路2、控制電路3、電源電路304、資料信號線驅動電路5、及(m×n)個像素電路30之有機EL顯示器。以下，說明與第1實施形態之顯示裝置100之不同點。
顯示裝置300中，代替供給共用電位Vcom之導電性構件(電極)，設置有q根電源線VC1~VCq。各列之像素電路30，連接於控制線E1~Eq之任一者、控制線AZ1~AZq之任一者、電源線VP1~VPq、及電源線VC1~VCq之任一者。
電源電路304，基於控制信號CS2，對電源線VP1~VPq切 換施加2種電位，對電源線VC1~VCq切換施加2種電位。更詳細而言，電源電路304，相對於電源線VP1~VPq，切換施加特定之電位VP_C與較其高之電位VP_H，對電源線VC1~VCq切換施加電位VP_C與較其高之電位VP_S。
圖14係像素電路30之電路圖。如圖14所示，像素電路30包含TFT31~34、電容器35、及有機EL元件36。像素電路30連接於掃描信號線Gi、資料信號線Sj、控制線Ek、AZk、及電源線VPk、VCk。像素電路30內之元件之連接形態，除去有機EL元件36之陰極端子連接於電源線VCk此點，與像素電路10相同。
以下，就q=1之情形進行說明。圖15係顯示控制線與電源線之連接形態之圖。該情形時，所有像素電路30連接於控制線E1、AZ1與電源線VP1、VC1。顯示裝置300之1圖框期間內之各列之像素電路30之動作與第1實施形態相同(參照圖4)。
圖16係顯示像素電路30之動作之時序圖。圖16，除去以下之點，與圖5相同。圖5中，電源線VP1之電位，於發光期間為較共用電位Vcom高之VP_H，於陽極初始化期間為較Vcom低之VP_L，其外為與Vcom大致相等之VP_C。與此相對，圖16中，電源線VP1之電位，於發光期間為較特定之電位VP_C高之VP_H，其外為VP_C。電源線VC1之電位，於陽極初始化期間為較VP_C高之VP_S，其外為VP_C。
像素電路30，於陽極初始化期間以外，與第1實施形態 之像素電路10相同地動作。於陽極初始化中，電源線VP1之電位為VP_C，電源線VC1之電位為較VP_C高之VP_S。此時像素電路30，與賦與有機EL元件16之陰極端子共用電位Vcom，且將電源線VP1之電位設為較Vcom低之VP_L時之像素電路10相同地動作。因此，像素電路30在陽極初始化期間亦與像素電路10相同地動作。
第1實施形態之顯示裝置100中，由於電源電路4對電源線VP1~VPq切換施加3種電位，故電源電路4之構成較複雜。與此相對，本實施形態之顯示裝置300中，電源電路304，對電源線VP1~VPq、VC1~VCq分別切換施加2種電位。因此，根據本實施形態之顯示裝置300，較第1實施形態之顯示裝置100，可簡化電源電路304之構成。
如上所述，本實施形態之顯示裝置300具備連接於複數列之像素電路30之1根以上之控制線E1~Eq、連接於複數列之像素電路30之1根以上之第2控制線AZ1~AZq、連接於複數列之像素電路30之1根以上之電源線VP1~VPq、及連接於複數列之像素電路30之1根以上之第2電源線VC1~VCq。臨限值檢測用電晶體(TFT33)之控制端子連接於第2控制線AZk，發光元件之一端(有機EL元件36之陰極端子)連接於第2電源線VCk。電源電路304對電源線VP1~VPq與第2電源線VC1~VCq分別切換施加2種電位。
根據本實施形態之顯示裝置300，使用包含4個電晶體、1個電容器及發光元件之像素電路30、連接於複數列之像素電路30之2種控制線E1~Eq、AZ1~AZq、及連接於複數 列之像素電路30之2種電源線VP1~VPq、VC1~VCq，可提供使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用切換施加2種電位之電源電路304，可簡化電源電路之構成。
(第4實施形態)
圖17係顯示本發明之第4實施形態之顯示裝置之構成之方塊圖。圖17所示之顯示裝置400為具備顯示控制電路1、掃描信號線驅動電路2、控制電路403、電源電路4、資料信號線驅動電路5、及(m×n)個像素電路40之有機EL顯示器。以下，說明與第1實施形態之顯示裝置100之不同點。
顯示裝置400中，作為控制線，設置有q根控制線E1~Eq。各列之像素電路40連接於控制線E1~Eq之任一者、及電源線VP1~VPq之任一者。在顯示裝置400中，控制線AZ1~Azq與控制線E1~Eq共用化。控制電路403基於控制信號CS1，對控制線E1~Eq切換施加高位準電位與低位準電位。
圖18係像素電路40之電路圖。如圖18所示，像素電路40包含TFT41~44、電容器45、及有機EL元件46。像素電路40連接於掃描信號線Gi、資料信號線Sj、控制線Ek、電源線VPk、及具有共用電位Vcom之電極。像素電路40內之元件之連接形態，除去TFT43之閘極端子連接於掃描信號線Gi之點外，其餘與像素電路10相同。
以下，就q=1之情形進行說明。圖19係顯示控制線與電源線之連接形態之圖。該情形時，所有像素電路40連接於 控制線E1與電源線VP1。顯示裝置400之1圖框期間內之各列之像素電路40之動作與第1實施形態相同(參照圖4)。
圖20係顯示像素電路40之動作之時序圖。圖20所示之Wi、VGi及VDi之含義與第1實施形態相同。以下，參照圖20，說明連接於掃描信號線Gi、資料信號線Sj、控制線E1、及電源線VP1之像素電路40之動作。於時刻t1前，掃描信號線Gi與控制線E1之電位為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。
(a)節點初始化
在時刻t1中，掃描信號線Gi之電位改變為低位準。隨之，TFT41、43改變為接通狀態。自時刻t1至時刻t2間，電源線VP1之電位持續為與共用電位Vcom大致相等之VP_C，資料信號線Sj之電位為Vref1。因此，節點A之電位為Vref1。電位Vref1以TFT41成為接通狀態之方式決定。由於此時有機EL元件46不發光，故有機EL元件46之陽極電位及TFT42之閘極電位與共用電位Vcom大致相等。
(b)陽極初始化
在時刻t2中，掃描信號線Gi之電位改變為高位準，控制線E1之電位改變為低位準。隨之，TFT41、43改變為斷開狀態，TFT44改變為接通狀態。自時刻t2至時刻t3之間，電源線VP1之電位為較共用電位Vcom低之VP_L。因此，節點A之電位為VP_L。由於此時TFT43為斷開狀態，故若節點A之電位降低(Vref1-VP_L)，則TFT42之閘極電位降低相同量。藉此，TFT42為接通狀態，保持於有機EL元件46 之陽極端子之電荷向電源線VP1放電。該結果，有機EL元件46之陽極電位為VP_L。於時刻t3稍早前，掃描信號線Gi之電位改變為低位準，控制線E1之電位改變為高位準。隨之，TFT41、43改變為接通狀態，TFT44改變為斷開狀態。
(c)臨限值檢測
在時刻t3中，電源線VP1之電位改變為與共用電位Vcom大致相等之VP_C。此時，自電源線VP1經由TFT42與TFT43電流流向TFT42之閘極端子，從而TFT42之閘極電位上升。將TFT42之臨限值電壓設為Vth時，TFT42之閘極電位一直上升至(VP_C+Vth)。
(d)發光待機
在時刻t4中，掃描信號線Gi之電位改變為高位準。隨之，TFT41、43改變為斷開狀態。於該時點，有機EL元件46之陽極電位與TFT42之閘極電位為(VP_C+Vth)。
在資料待機期間，電流既不自有機EL元件46之陽極端子流向有機EL元件46側亦不流向電源線VP1側，有機EL元件46之陽極端子保持(VP_C+Vth)較理想。然而，若不進行特別之工夫，則在資料待機期間，TFT42、43中有不可忽視程度之洩漏電流流動，從而有機EL元件46之陽極電位變動。因此，電源電路4，自臨限值檢測結束至發光開始之間，將電源線VP1之電位設為與共用電位Vcom大致相等之VP_C為宜。藉此，於待機期間，可防止洩露電流自有機EL元件46之陽極端子流向電源線VP1，從而可固定保持有 機EL元件46之陽極電位。
(e)資料寫入
在自時刻t4至時刻t5之間，設定有第i列之像素電路40之資料寫入期間Wi。資料寫入期間Wi中，掃描信號線Gi之電位成為低位準，資料信號線Sj之電位成為資料電位Vdata。由於此時TFT41為接通狀態，故節點A之電位改變為Vdata。由於此時TFT43亦為接通狀態，有機EL元件46具有較電容器45充分大之電容值，故即使節點A之電位改變，TFT42之閘極電位仍幾乎不受其影響。
另，資料待機期間有機EL元件46中有洩漏電流流動，從而有機EL元件46之陽極電位降低之情形，由於資料寫入期間TFT43為接通狀態，故TFT42之閘極電位仍回到原本之位準。與此相對，於資料待機期間有機EL元件46之陽極電位上升之情形下，無法正確檢測TFT42之臨限值電壓Vth。因此，於資料待機期間，TFT42之閘極電位為共用電位Vcom以上為宜。
(f)發光待機
在發光待機期間，與資料待機期間相同，掃描信號線Gi為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。此時，節點A之電位為Vdata，TFT42之閘極電位為(VP_C+Vth)。
(g)發光
在時刻t5中，控制線E1之電位改變為低位準。隨之，TFT44改變為接通狀態。於時刻t5中，電源線VP1之電位 改變為較共用電位Vcom高之VP_H。因此，有機EL元件46施加有較發光臨限值電壓高之電壓，從而有機EL元件46發光。電位VP_H以在發光期間TFT42在飽和區域動作之方式決定。因此，發光期間在有機EL元件46中流動之電流I，若忽視通道長調變效應，則以上式(1)給出。
在時刻t5中，節點A之電位自Vdata改變為VP_H。由於此時TFT43為斷開狀態，故如節點A之電位自Vdata改變為VP_H，則TFT42之閘極電位以相同量改變而成為(VP_C+Vth+VP_H-Vdata)。因此，發光期間之TFT42之閘極-源極間電壓Vgs以上式(2)給出。自式(1)與式(2)，導出上式(3)。
式(3)所示之電流I，根據資料電位Vdata改變，而不依存於TFT42之臨限值電壓Vth。因此，臨限值電壓Vth中產生不均一之情形或臨限值電壓Vth隨著時間改變之情形，不依存於臨限值電壓Vth之電流仍在有機EL元件46中流動，從而可使有機EL元件46以期望之亮度發光。
(h)熄滅
在時刻t6中，控制線E1之電位改變為高位準。隨之，TFT44改變為斷開狀態。於時刻t6中，電源線VP1之電位改變為VP_C。因此，時刻t6以後，有機EL元件46之陽極電位降低。自時刻t6稍過片刻，施加於有機EL元件46之電壓充分降低，從而有機EL元件46熄滅。
另，作為以上所述之驅動方法之變形例，有在不集體進行臨限值檢測，並將有機EL元件46之陽極電位保持VP_L 之狀態下進行資料寫入之方法。使用該方法之情形，TFT42之閘極電位，於資料寫入結束後無論資料電位如何仍成為(VP_C+Vth)。
如上所述本實施形態之顯示裝置400具備連接於複數列之像素電路40之1根以上之控制線E1~Eq與連接於複數列之像素電路40之1根以上之電源線VP1~VPq。臨限值檢測用電晶體(TFT43)之控制端子連接於掃描信號線Gk，發光元件之一端(有機EL元件46之陰極端子)連接於具有固定之共用電位Vcom之導電性構件(電極)。電源電路4對電源線VP1~VPq切換施加3種電位。
根據本實施形態之顯示裝置400，使用包含4個電晶體、1個電容器及發光元件之像素電路40、連接於複數列之像素電路40之1種電源線VP1~VPq、及連接於複數列之像素電路40之1種控制線E1~Eq，可提供使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用1種控制線與1種電源線，可減少控制線與電源線之佈局面積，從而可簡化控制電路403之構成。
(第5實施形態)
圖21係顯示本發明之第5實施形態之顯示裝置之構成之方塊圖。圖21所示之顯示裝置500為具備顯示控制電路1、掃描信號線驅動電路2、控制電路503、電源電路504、資料信號線驅動電路5、及(m×n)個像素電路50之有機EL顯示器。以下，說明與第1實施形態之顯示裝置100之不同點。
顯示裝置500中，作為電源線，設置有q根電源線 VC1~VCq。各列之像素電路50，連接於控制線E1~Eq之任一者、控制線AZ1~AZq之任一者、及電源線VC1~VCq之任一者。像素電路50中，使用未圖示之導電性構件(電極)供給共用電位Vp。
控制電路503，基於控制信號CS1，對控制線E1~Eq、AZ1~AZq切換施加高位準電位與低位準電位。電源電路504，基於控制信號CS2，對電源線VC1~VCq切換施加3種電位。更詳細而言，電源電路504對電源線VC1~VCq切換施加較共用電位Vp高之電位VC_H、與Vp大致相等之電位VC_C、及較Vp低之電位VC_L。
圖22係像素電路50之電路圖。如圖22所示，像素電路50包含TFT51~54、電容器55、及有機EL元件56。TFT51~54，任一者均為N通道型電晶體。像素電路50，連接於掃描信號線Gi、資料信號線Sj、控制線Ek、AZk、電源線VCk、及具有共用電位Vp之電極。
TFT51之一方之導通端子連接於資料信號線Sj，另一方之端導體子連接於電容器55之一方之端子(以下，稱為節點A)。電容器55之另一方之端子連接於TFT52之閘極端子。TFT52之源極端子連接於電源線VCk，汲極端子連接於有機EL元件56之陰極端子。有機EL元件56之陽極端子連接於具有共用電位Vp之電極。TFT53設置於TFT52之閘極端子與汲極端子(有機EL元件56側之導通端子)之間。TFT54之汲極端子連接於節點A，源極端子連接於電源線VCk。TFT51之閘極端子連接於掃描信號線Gi，TFT53之 閘極端子連接於控制線AZk，TFT54之閘極端子連接於控制線Ek。TFT51~54，分別，作為寫入控制電晶體、驅動用電晶體、臨限值檢測用電晶體及電源連接用電晶體發揮功能，有機EL元件56作為發光元件發揮功能。
以下，就q=1之情形進行說明。q=1之情形之控制線與電源線之連接形態與圖3相同。若在圖3中將控制電路3、電源電路4及電源線VP1分別改讀為控制電路503、電源電路504及電源線VC1，則可得到本實施形態之連接形態。圖23係顯像素電路50之動作之時序圖。由於像素電路50之動作與第1實施形態之像素電路10之動作相同，故此處省略其說明。
根據本實施形態之顯示裝置500，與第1實施形態之顯示裝置100相同，可使用包含4個電晶體、1個電容器及發光元件之像素電路50、連接於複數列之像素電路50之1種電源線VC1~VCq、連接於複數列之像素電路10之2種控制線E1~Eq、AZ1~AZq構成同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於像素電路之資料寫入，且使包含於複數列之像素電路之發光元件在相同期間發光之顯示裝置。又，藉由使用1種電源線，可減少電源線之佈局面積。
另，像素電路50為使用N通道型電晶體構成對應第1實施形態之像素電路10之電路者，以相同之方法，使用N通道型電晶體可構成對應第2~第4實施形態之像素電路20、 30、40之電路。
如上所述，根據本發明，可使用包含4個電晶體、1個電容器及發光元件之像素電路構成同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於像素電路之資料寫入，且使包含於複數列之像素電路之發光元件在相同期間發光之顯示裝置，從而可獲得像素電路之佈局面積較小，且使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。
[產業上之可利用性]
本發明之顯示裝置，由於具有使複數列之像素電路內之發光元件在相同期間發光，且像素電路之佈局面積較小之特徵，故可利用於有機EL顯示器等之電流驅動型之顯示裝置。
1‧‧‧顯示控制電路
2‧‧‧掃描信號線驅動電路
3‧‧‧控制電路
4‧‧‧電源電路
5‧‧‧資料信號線驅動電路
6‧‧‧位移暫存器
7‧‧‧暫存器
8‧‧‧閂鎖電路
9‧‧‧輸出緩衝器
10‧‧‧像素電路
11‧‧‧TFT(寫入控制電晶體)
12‧‧‧TFT(驅動用電晶體)
13‧‧‧TFT(臨限值檢測用電晶體)
14‧‧‧TFT(電源連接用電晶體)
15‧‧‧電容器
16‧‧‧有機EL元件(發光元件)
20‧‧‧像素電路
21‧‧‧TFT(寫入控制電晶體)
22‧‧‧TFT(驅動用電晶體)
23‧‧‧TFT(臨限值檢測用電晶體)
24‧‧‧TFT(電源連接用電晶體)
25‧‧‧電容器
26‧‧‧有機EL元件(發光元件)
30‧‧‧像素電路
31‧‧‧TFT(寫入控制電晶體)
32‧‧‧TFT(驅動用電晶體)
33‧‧‧TFT(臨限值檢測用電晶體)
34‧‧‧TFT(電源連接用電晶體)
35‧‧‧電容器
36‧‧‧有機EL元件(發光元件)
40‧‧‧像素電路
41‧‧‧TFT(寫入控制電晶體)
42‧‧‧TFT(驅動用電晶體)
43‧‧‧TFT(臨限值檢測用電晶體)
44‧‧‧TFT(電源連接用電晶體)
45‧‧‧電容器
46‧‧‧有機EL元件(發光元件)
50‧‧‧像素電路
51‧‧‧TFT(寫入控制電晶體)
52‧‧‧TFT(驅動用電晶體)
53‧‧‧TFT(臨限值檢測用電晶體)
54‧‧‧TFT(電源連接用電晶體)
55‧‧‧電容器
56‧‧‧有機EL元件(發光元件)
100‧‧‧顯示裝置
300‧‧‧顯示裝置
304‧‧‧電源電路
400‧‧‧顯示裝置
403‧‧‧控制電路
500‧‧‧顯示裝置
503‧‧‧控制電路
504‧‧‧電源電路
AZk‧‧‧控制線
Ek‧‧‧控制線
Gi‧‧‧掃描信號線
Sj‧‧‧資料信號線
Vcom‧‧‧共用電位
VPk‧‧‧電源線
圖1係顯示本發明之第1實施形態之顯示裝置之構成之方塊圖。
圖2係包含於圖1所示之顯示裝置之像素電路之電路圖。
圖3係顯示圖1所示之顯示裝置之控制線與電源線之連接形態之圖。
圖4係顯示圖1所示之顯示裝置之各列之像素電路之動作之圖。
圖5係圖1所示之顯示裝置之時序圖。
圖6係顯示第1變形例之顯示裝置之控制線與電源線之連 接形態之圖。
圖7係顯示第1變形例之顯示裝置之各列之像素電路之動作之圖。
圖8係顯示第2變形例之顯示裝置之控制線與電源線之連接形態之圖。
圖9係顯示第2變形例之顯示裝置之各列之像素電路之動作之圖。
圖10係顯示第3變形例之顯示裝置之控制線與電源線之連接形態之圖。
圖11係顯示第3變形例之顯示裝置之各列之像素電路之動作之圖。
圖12係顯示本發明之第2實施形態之顯示裝置之構成之方塊圖。
圖13係顯示本發明之第3實施形態之顯示裝置之構成之方塊圖。
圖14係包含於圖13所示之顯示裝置之像素電路之電路圖。
圖15係顯示圖13所示之顯示裝置之控制線與電源線之連接形態之圖。
圖16係圖13所示之顯示裝置之時序圖。
圖17係顯示本發明之第4實施形態之顯示裝置之構成之方塊圖。
圖18係包含於圖17所示之顯示裝置之像素電路之電路圖。
圖19係顯示圖17所示之顯示裝置之控制線與電源線之連接形態之圖。
圖20係圖17所示之顯示裝置之時序圖。
圖21係顯示本發明之第5實施形態之顯示裝置之構成之方塊圖。
圖22係包含於圖21所示之顯示裝置之像素電路之電路圖。
圖23係圖21所示之顯示裝置之時序圖。
圖24係包含於先前之顯示裝置之像素電路之電路圖。
10‧‧‧像素電路
11‧‧‧TFT(寫入控制電晶體)
12‧‧‧TFT(驅動用電晶體)
13‧‧‧TFT(臨限值檢測用電晶體)
14‧‧‧TFT(電源連接用電晶體)
15‧‧‧電容器
16‧‧‧有機EL元件(發光元件)
AZk‧‧‧控制線
Ek‧‧‧控制線
Gi‧‧‧掃描信號線
Sj‧‧‧資料信號線
Vcom‧‧‧共用電位
VPk‧‧‧電源線

Claims (3)

  1. 一種顯示裝置，其特徵在於其係電流驅動型之顯示裝置，且包括：複數個像素電路，其各自包含發光元件，排列配置於列方向與行方向；複數根掃描信號線，其連接於相同列之像素電路；複數根資料信號線，其連接於相同行之像素電路；1根以上之控制線，其連接於複數列之像素電路；1根以上之第2控制線，其連接於複數列之像素電路；1根以上之電源線，其連接於複數列之像素電路；驅動電路，其驅動上述掃描信號線、上述資料信號線、上述控制線及上述第2控制線；及電源電路，其對上述電源線切換施加3種電位；且上述驅動電路與上述電源電路同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，就每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述像素電路進而包括：驅動用電晶體，其一方之導通端子連接於上述電源線，另一方之導通端子連接於上述發光元件之一端；電容器，其一端連接於上述驅動用電晶體之控制端子；寫入控制電晶體，其設置於上述電容器之另一端與 上述資料信號線之間，且具備連接於上述掃描信號線之控制端子；臨限值檢測用電晶體，其設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間，且具備連接於上述第2控制線之控制端子；及電源連接用電晶體，其設置於上述電容器之另一端與上述電源線或具有特定電位之其他電源線之間，且具備連接於上述控制線之控制端子；上述發光元件之另一端連接於具有固定之共用電位之導電性構件；對上述像素電路以如下方式控制：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體成為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上 述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，對上述電源線施加發光用之第3電位。
  2. 一種顯示裝置，其特徵在於其係電流驅動型之顯示裝置，且包括：複數個像素電路，其各自包含發光元件，排列配置於列方向與行方向；複數根掃描信號線，其連接於相同列之像素電路；複數根資料信號線，其連接於相同行之像素電路；1根以上之控制線，其連接於複數列之像素電路；1根以上之電源線，其連接於複數列之像素電路；驅動電路，其驅動上述掃描信號線、上述資料信號線及上述控制線；及電源電路，其對上述電源線切換施加3種電位；且上述驅動電路與上述電源電路同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，就每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述像素電路進而包括： 驅動用電晶體，其一方之導通端子連接於上述電源線，另一方之導通端子連接於上述發光元件之一端；電容器，其一端連接於上述驅動用電晶體之控制端子；寫入控制電晶體，其設置於上述電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子；臨限值檢測用電晶體，其設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間，且具備連接於上述掃描信號線之控制端子；及電源連接用電晶體，其設置於上述電容器之另一端與上述電源線之間，且具備連接於上述控制線之控制端子；上述發光元件之另一端連接於具有固定之共用電位之導電性構件。
  3. 如請求項2之顯示裝置，其中對上述像素電路以如下方式控制：在初始化期間之前半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加與上述共用電位大致相等之第1電位；在初始化期間之後半部，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，對上述電源線施加初始化用之第2電 位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體、上述臨限值檢測用電晶體及上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，對上述電源線施加發光用之第3電位。
TW101142099A 2011-11-17 2012-11-12 Display device TWI540555B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252114 2011-11-17

Publications (2)

Publication Number Publication Date
TW201327524A TW201327524A (zh) 2013-07-01
TWI540555B true TWI540555B (zh) 2016-07-01

Family

ID=48429527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142099A TWI540555B (zh) 2011-11-17 2012-11-12 Display device

Country Status (4)

Country Link
US (1) US9466239B2 (zh)
JP (1) JP5726325B2 (zh)
TW (1) TWI540555B (zh)
WO (1) WO2013073467A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102073869B1 (ko) * 2013-08-29 2020-02-06 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP2015141315A (ja) * 2014-01-29 2015-08-03 日本放送協会 駆動回路、表示装置、表示装置の駆動方法
KR102464283B1 (ko) * 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR102579138B1 (ko) * 2015-11-11 2023-09-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN108701435A (zh) * 2016-06-20 2018-10-23 索尼公司 显示设备和电子设备
US10515606B2 (en) 2016-09-28 2019-12-24 Samsung Electronics Co., Ltd. Parallelizing display update
KR102709912B1 (ko) * 2019-11-14 2024-09-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI757766B (zh) * 2020-06-16 2022-03-11 友達光電股份有限公司 顯示裝置以及其畫素電路
KR20220134810A (ko) * 2021-03-25 2022-10-06 삼성디스플레이 주식회사 표시 장치
US12230178B2 (en) * 2021-08-24 2025-02-18 Sharp Display Technology Corporation Display device
KR20240120332A (ko) * 2023-01-31 2024-08-07 엘지디스플레이 주식회사 디스플레이 장치 및 그 구동 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056667A (ja) * 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4737587B2 (ja) * 2004-06-18 2011-08-03 奇美電子股▲ふん▼有限公司 表示装置の駆動方法
KR100578813B1 (ko) * 2004-06-29 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
WO2008093519A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 画像表示装置、およびその駆動方法
US8847939B2 (en) 2007-03-08 2014-09-30 Sharp Kabushiki Kaisha Method of driving and a driver for a display device including an electric current driving element
KR100893482B1 (ko) * 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
CN102144293B (zh) * 2009-11-27 2015-01-07 松下电器产业株式会社 发光显示装置
KR101645404B1 (ko) * 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
KR101916921B1 (ko) 2011-03-29 2018-11-09 삼성디스플레이 주식회사 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
JP5726325B2 (ja) 2015-05-27
TW201327524A (zh) 2013-07-01
US20140306945A1 (en) 2014-10-16
WO2013073467A1 (ja) 2013-05-23
JPWO2013073467A1 (ja) 2015-04-02
US9466239B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
TWI540555B (zh) Display device
TWI537922B (zh) Display device
EP3451321B1 (en) Electroluminescent display device and driving method thereof
JP5171807B2 (ja) 表示装置およびその駆動方法
CN103003864B (zh) 显示装置及其驱动方法
US8854343B2 (en) Display device and method for driving the same
TWI581240B (zh) A pixel circuit and a driving method thereof and an active matrix organic light emitting display device
JP2020060772A (ja) 表示装置
JP6282823B2 (ja) 駆動回路、表示装置、及び駆動方法
CN101140731A (zh) 图像显示器
CN111837173B (zh) 显示装置以及其驱动方法
CN102576513A (zh) 显示装置及其控制方法
WO2019186857A1 (ja) 表示装置およびその駆動方法
TWI493524B (zh) 發光顯示器的畫素驅動電路及相關裝置與方法
JP2014219521A (ja) 画素回路及びその駆動方法
CN102549646A (zh) 显示装置及其驱动方法
US20200098316A1 (en) Display device drive method and display device
KR20050101175A (ko) 전류원 회로, 신호선 구동회로 및 그 구동방법과, 발광장치
JP2007108380A (ja) 表示装置および表示装置の駆動方法
WO2011125361A1 (ja) 表示装置およびその駆動方法
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
KR20250131065A (ko) 픽셀 회로 및 이를 포함하는 표시장치
KR20200016663A (ko) 표시 장치
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR20250164910A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees