TWI540323B - 顯示面板之測試單元結構與顯示面板 - Google Patents

Description

顯示面板之測試單元結構與顯示面板

本發明係關於一種測試單元結構與包含該測試單元結構的顯示面板，尤指一種能同時測試周邊區域與顯示區域之導線缺陷的測試單元結構及包含該測試單元結構的顯示面板。

隨著科技發展，各種顯示面板已普遍應用於日常生活的各樣電子產品中。一般而言，顯示面板包含多個畫素區域與複數條導線，並藉由這些導線傳送訊號至各畫素以顯示畫面。因此，在顯示面板的製程中需要對導線進行測試以瞭解是否有斷線等缺陷。習知測試方式係在顯示面板之周邊區域設置與各導線電性連接的短路配線，在進行測試後另以雷射刀將短路配線切斷以使顯示面板能正常運作。然而，上述測試方式的缺點是必須多一道切斷短路配線之工序，且短路配線切斷後便無法再被利用，卻仍佔用了部分面板空間。再者，由於導線在接近晶片處的線距會逐漸縮小，若欲在晶片附近對各導線另外設置測試元件，也會有空間不足之問題。

本發明之目的之一在於提供一測試單元結構與包含該測試單元結構之顯示面板，其中該測試單元結構包含設置於不同位置之第一測試電晶體與第二測試電晶體，以提供能同時測試出導線在周邊區域與顯示區域之部分是否有缺陷之功能。

為達上述目的，本發明提供一種顯示面板之測試單元結構，其至少設置於顯示面板之周邊區域，且周邊區域位於顯示面板之顯示區域的至少一側，其中複數條第一導線以及複數條第二導線由顯示區域延伸至周邊區域，且第一導線與第二導線具有相同數量。本發明測試單元結構包括設於第一測試區之複數個第一測試電晶體、設於第二測試區之複數個第二測試電晶體以及複數條第一短路棒(shorting bar)。其中，第一測試電晶體之汲極分別電性連接於第一導線，第一測試電晶體之源極分別電性連接於第一短路棒，而第二測試電晶體之源極分別電性連接於第一測試電晶體之汲極，第二測試電晶體之汲極分別電性連接於第二導線。此外，第一測試區位於第二測試區以及顯示區域之間。

為達上述目的，本發明另提供一種顯示面板，其具有一顯示區域與一周圍區域，該顯示面板包括複數個前述之測試單元結構、畫素陣列及晶片。其中，測試單元結構並排設於周圍區域，畫素陣列位於顯示區域內，且第一導線以及第二導線係與畫素陣列電性連接，且晶片亦電性連接於第一導線與第二導線。

10‧‧‧測試單元結構

12‧‧‧第一測試區

14‧‧‧第二測試區

16‧‧‧第一短路棒區

20‧‧‧第二短路棒區

22、22a、22b、22c、22d、22e、22f‧‧‧第一測試電晶體

221、241‧‧‧源極

222、242‧‧‧汲極

223、243‧‧‧半導體通道層

24、24a、24b、24c、24d、24e、24f‧‧‧第二測試電晶體

26、26a、26b、26c、26d、26e、26f‧‧‧第一短路棒

28、28a、28b、28c、28d、28e、28f‧‧‧第二短路棒

30‧‧‧第一測試閘極線

32‧‧‧第二測試閘極線

100‧‧‧顯示面板

102‧‧‧顯示區域

104‧‧‧周邊區域

106‧‧‧基板

108、108a、108b、108c、108d、108e、108f‧‧‧第一導線

110、110a、110b、110c、110d、110e、110f‧‧‧第二導線

112‧‧‧導線扇出區

114‧‧‧晶片設置區

116‧‧‧薄膜電晶體

118‧‧‧液晶電容

120‧‧‧第三導線

122‧‧‧畫素

124、126‧‧‧接合墊

128‧‧‧晶片

X‧‧‧第二方向

Y‧‧‧第一方向

第1圖為本發明測試單元結構與顯示面板之第一實施例的等效電路示意圖。

第2圖為本發明測試單元結構之第一實施例的部分放大示意圖。

第3圖為本發明顯示面板之第一實施例包含晶片的部分放大示意圖。

第4圖為本發明測試單元結構與顯示面板之第二實施例的部分放大示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步瞭解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的 構成內容及所欲達成之功效。

請參考第1圖與第2圖，第1圖為本發明顯示面板之測試單元結構與顯示面板之第一實施例的等效電路示意圖，而第2圖為本發明測試單元結構的部分放大示意圖，其中本發明測試單元結構之各元件的詳細結構設計與相對設置位置請參考第2圖。本發明提供了顯示面板100與顯示面板100之測試單元結構10。顯示面板100包括基板106，其表面定義有顯示區域102與周邊區域104，且周邊區域104位於顯示區域102的至少一側，如第1圖所示，本實施例之周邊區域104位於顯示區域102的下側，但不以此為限。顯示面板100另包括複數條第一導線108與複數條第二導線110設置於基板106上，由顯示區域102延伸至周邊區域104，例如第一導線108與第二導線110係以平行於第一方向Y的方向延伸。在較佳實施例中，第一導線108與第二導線110具有相同之數量。顯示面板100還可包括複數條第三導線120，第三導線120在顯示區域102內沿著第二方向X延伸，在本實施例中，第一導線108與第二導線110為訊號線，第三導線120為掃描線，因此第三導線120與各第一導線108、第二導線110相交而定義出複數個畫素區(也可稱為次畫素區)，而畫素122分別位於畫素區內，但不以此為限。因此，顯示面板100可視為包括由複數個畫素122構成之畫素陣列，電性連接於第一導線108與第二導線110。舉例而言，本實施例之顯示面板100為一液晶顯示面板，各畫素122內包括薄膜電晶體116與液晶電容118，液晶電容118可由一共通電極與一畫素電極及兩者之間所夾之絕緣層所構成(圖未示)，其中當顯示面板100在操作時共通電極係被提供共通電壓，而畫素電極電性連接於薄膜電晶體116的汲極，且各畫素122分別用來產生紅光、藍光或綠光，但不以此為限。顯示面板100也可為其他各種顯示面板，且其畫素122內所包含之元件不受前述所限。此外，顯示面板100另包括設置於周邊區域104的導線扇出區112與晶片設置區114，其中晶片設置區114為預定設置晶片之位置，而 導線扇出區112位於晶片設置區114與顯示區域102之間。第一導線108與第二導線110由顯示區域102延伸至周邊區域104後會經過導線扇出區112再進入晶片設置區114。晶片設置區114內設置有複數個接合墊124、126，其中，較接近顯示區域102之接合墊124為輸出(output)接合墊，分別電性連接於一條第一導線108或第二導線110，用來將晶片的訊號輸出給第一導線108與第二導線110，而設置於較遠離顯示區域102的接合墊126則為輸入(input)接合墊，用來將外部控制訊號傳送給晶片。一般來說，在顯示區域102中，相鄰的任兩條第一導線108及/或第二導線110舉例係保持固定的線距，彼此平行排列，而第一導線108與第二導線110在導線扇出區112內之部分的線距會由導線扇出區112鄰近於顯示區域102之一側向著鄰近於晶片設置區114之一側逐漸縮小，如第2圖所示，亦即第一導線108與第二導線110在導線扇出區112的部分係以不平行之方式並排，在第一導線108與第二導線110進入晶片設置區114後再次平行並排，但此時導線之間的線距比在顯示區域102中的部分減少了許多。舉例而言，在顯示區域102內的相鄰第一導線108及/或第二導線110之間的線距為20至40微米，可視為畫素尺寸(pixel pitch)，而晶片設置區114中的第一導線108及/或第二導線110之間的線距為10至15微米，可視為接合墊間距(pad pitch)。

另一方面，本發明測試單元結構10係設置於顯示面板100的周邊區域104，用來測試顯示面板100的導線是否有缺陷，本實施例係以測試第一導線108與第二導線110為例而說明之。在本實施例中，顯示面板100包括數個測試單元結構10，在周邊區域104依序並排設置。為簡化圖式並使圖式清晰易懂，第1圖僅繪示出兩個測試單元結構10，且測試單元結構10的各元件間的彼此相對位置與連接關係請參考第2圖。本發明測試單元結構10基本上區分為第一測試區12、第二測試區14以及可選擇性的再區分出第一短路棒區16與第二短路棒區20，其中第一測試區12係位於第二測試區14 與顯示區域102之間，第一短路棒區16位於第一測試區12與第二測試區14之間，而第二短路棒區20位於第二測試區14之外側，即第二測試區14位於第二短路棒區20以及第一測試區12之間，且本實施例的第二測試區14與第二短路棒區20係位於顯示面板100的晶片設置區114內，但不以此為限。此外，導線扇出區112係位於第一測試區12與第二測試區14之間。以最左邊的測試單元結構10為例，單一個測試單元結構10包括複數個第一測試電晶體22、複數條第一短路棒(shorting bar)26與複數個第二測試電晶體24，分別設置在第一測試區12、第一短路棒區16及第二測試區14，其中第一測試電晶體22與第二測試電晶體24舉例為薄膜電晶體，其薄膜堆疊結構可類似於畫素122中的薄膜電晶體116，且第一測試電晶體22較佳係位於第二測試電晶體24與顯示區域102之間。再者，本實施例之測試單元結構10可選擇性地另包括第一測試閘極線30與第二測試閘極線32，分別設置在第一測試區12與第二測試區14，其中第一測試閘極線30與第二測試閘極線32之一部分分別用來當作第一測試電晶體22與第二測試電晶體24之閘極。根據本發明，第一測試電晶體22包括源極221、汲極222、半導體通道層223與閘極(第一測試閘極線30)，其中各第一測試電晶體22的汲極222分別電性連接於所對應之第一導線108，且第一測試電晶體22之源極221分別電性連接於第一短路棒26。第二測試電晶體24包括源極241、汲極242、半導體通道層243及閘極(第二測試閘極線32)，各第二測試電晶體24之源極241分別電性連接於對應之第一測試電晶體22之汲極222，而汲極242分別電性連接於第二導線110。此外，測試單元結構10可選擇性地另包括複數條第二短路棒28，各第二短路棒28分別電性連接於對應之第二測試電晶體24之汲極242以及對應之第二導線110之間，或電性連接於對應之第一測試電晶體22之汲極222與對應之第二測試電晶體24之源極241之間。

以下進一步說明在測試單元結構10中各元件的相對電性連接關 係。為便於說明，第2圖中左邊第一條至第三條第一導線108分別以符號108a、108b、108c表示，左邊第一條至第三條第二導線110分別以符號110a、110b、110c表示。舉例而言，第一條第一導線108a與第二導線110a分別對應於用來產生第一種三原色光之畫素122，例如紅光；第二條第一導線108b與第二導線110b分別對應於用來產生第二種三原色光之畫素122，例如綠光，而第三條第一導線108c與第二導線110c分別對應於用來產生第三種三原色光之畫素122，例如藍光，亦即第一條第一導線108a與第二導線110a對應於用來產生相同顏色光之畫素122，第二條第一導線108b與第二導線110b對應於用來產生相同顏色光之畫素122，第三條第一導線108c與第二導線110c對應於用來產生相同顏色光之畫素122，但不以此為限。此外，對應電連接於第一導線108a、108b、108c之第一短路棒26由上至下分別以符號26a、26b、26c表示，且對應電連接於第一導線108a、108b、108c之第二短路棒28由上至下分別以符號28a、28b、28c表示，而對應電連接於第一導線108a、108b、108c之第一測試電晶體22由左至右依序以符號22a、22b、22c表示，但對應電連接於第二導線110a、110b、110c之第二測試電晶體24則分別為左側第一個第二測試電晶體24a，左側第三個第二測試電晶體24b與左側第二個第二測試電晶體24c。首先介紹左邊第一條第一導線108a所對應之元件，第一測試電晶體22a的汲極222同時電性連接於第一導線108a與第二測試電晶體24a的源極241，其中第一測試電晶體22a的汲極222係藉由向下延伸經過導線扇出區112而進入第二測試區14的第一導線108a以電性連接於第二測試電晶體24a的源極241，而第二測試電晶體24a的汲極242則電性連接於第二短路棒28a，並經由第二短路棒28a再進一步電性連接於左側第一條第二導線110a，因此第二導線110a係對應於第一導線108a。在進行缺陷測試時，可以藉由提供第一測試閘極線30與第二測試閘極線32各別的開關電壓與提供第一短路棒26a測試訊號，以同時開啟第一測試電晶體22a與第二測試電晶體24a，由第一測試電晶體22a的汲極222傳送測試訊號給第一導 線108a與第二測試電晶體24a的源極241，再經由第二測試電晶體24a的汲極242通過第二短路棒28a而傳送測試訊號給對應的第二導線110a。此時，若第一導線108a為暗線，則可以得知第一導線108a由第一測試電晶體22a至顯示區域102之部分發生了缺陷，另一方面，若第二導線110a為暗線，則可以得知第二導線110a在顯示區域102的部分或在導線扇出區112之部分，或是第一導線108a在導線扇出區112之部分可能有缺陷。再以左側第二條第一導線108b所對應之元件為例繼續說明：第一測試電晶體22b的汲極222係電性連接於第一導線108b，並同時藉由向下延伸依序經過導線扇出區112、第二測試區14而進入第二短路棒區20的第一導線108b以電性連接於第二短路棒28b，再經由第二短路棒28b而電性連接於第二測試電晶體24b的源極241，第二測試電晶體24b的汲極242則電性連接於對應的第二條第二導線110b，因此第二導線110b係對應於第一導線108b。其中，需特別注意第二測試電晶體24b之源極241與汲極242的電性連接對象與第二測試電晶體24a並不相同。因此，在進行缺陷測試時，可以藉由提供第一測試閘極線30與第二測試閘極線32各別的開關電壓，並提供第一短路棒26b測試訊號，以同時開啟第一測試電晶體22b與第二測試電晶體24b，由第一測試電晶體22b的汲極222傳送測試訊號給第一導線108b與第二短路棒28b，再經由第二短路棒28b傳送測試訊號給第二測試電晶體24b的源極241，當第二測試電晶體24b開啟時，其汲極242可接收到測試訊號而傳送給第二導線110b。此時，若第一導線108b為暗線，則可以得知第一導線108b為在第一測試電晶體22a至顯示區域102之部分有缺陷，另一方面，若第二導線110b為暗線，也可以得知第二導線110b在顯示區域102的部分或在導線扇出區112之部分，或是第一導線108b在導線扇出區112之部分可能有缺陷。至於第三條第一導線108c所對應之本實施例之測試單元結構10之各元件類似於第一條第一導線108a，不再贅述。據此，由於各第一測試電晶體22與第二測試電晶體24會分別對應於一條第一導線108與一條第二導線110，第一測試電晶體22與第 二測試電晶體24會與同一個測試單元結構10所要測試的第一導線108與第二導線110的數量相同，進一步地，在同一個測試單元結構10中，第一短路棒26與第二短路棒28的數量也會相同於第一測試電晶體22的數量。然而，需注意的是，顯示面板10可同時包括數個本實施例測試單元結構10，而各測試單元結構10可以共用第一短路棒26，所以，在顯示面板100中，本實施例之第一短路棒26的總數量只有三條，相當於各測試單元結構10中第一測試電晶體22的數量，然而，各測試單元結構10分別有三條第二短路棒28，所以顯示面板100之第二短路棒28的總數量大於第一短路棒26的總數量。

由上述可知，經由測試單元結構10的第一測試電晶體22、第二測試電晶體24及第一短路棒26及其他相配合的元件設置，可以直接以測試單元結構10測試第一導線108與第二導線110在顯示區域102及周邊區域104(包括導線扇出區112)是否有缺陷，並且，在測試後不需另外以雷射刀切斷任何測試單元結構10的線路或元件，能節省製程成本，甚至在裝上晶片後，仍可能繼續利用第一測試電晶體22與第二測試電晶體24等元件進行後續的其他測試，例如訊號測試。再者，雖然導線扇出區112內的第一導線108與第二導線110的線距係由鄰近於第一測試區12之一側向鄰近於第二測試區14之一側逐漸縮小，使得第二測試區14中的第一導線108與第二導線110之間的線距比顯示區域102縮小很多，但因為第二測試區14內係每間隔一條第一導線108或第二導線110才設置一個第二測試電晶體24，所以即使在接觸墊間距小至10至15微米的情況下，仍有足夠之空間設置第二測試電晶體24。據此，本發明測試單元結構10的第一測試電晶體22、第二測試電晶體24、第一短路棒26及第二短路棒28對應於第一導線108與第二導線110的相對連接關係與設置位置之設計不僅能以有效的方式測試導線的整體缺陷問題，也可以同時兼顧第二測試電晶體24及其他元件的設置空間問題。

請參考第3圖，第3圖為本發明顯示面板之第一實施例包含晶片的部分放大示意圖，其中第3圖所繪示範圍對應於第2圖。在第3圖中，本發明顯示面板100另包含了晶片128，設置在晶片設置區114，其覆蓋了第二測試區14與第二短路棒區20之至少一部份，且晶片128內的邏輯電路會分別與對應的接合墊124、126電性連接，使得各接合墊124、126可分別電性連接於對應之第一導線108或第二導線110與晶片128之間。需注意的是，由於晶片128覆蓋了晶片設置區114，為簡化圖式並使圖式清晰易懂，因此第3圖僅以虛線繪示出接合墊124、126作為示意，而省略了第二測試區14與第二短路棒區20中其他的元件。

本發明之顯示面板與測試單元結構並不以上述實施例為限。下文將繼續揭示本發明之其他實施例，然為了簡化說明並突顯各實施例之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第4圖，第4圖為本發明測試單元結構與顯示面板之第二實施例的部分放大示意圖。本實施例與前一實施例之主要不同處在於，單一測試單元結構10包括六個第一測試電晶體22a、22b、22c、22d、22e、22f，分別對應於六條第一導線108a、108b、108c、108d、108e、108f、六條第一短路棒26a、26b、26c、26d、26e、26f、六個第二測試電晶體24a、24b、24c、24d、24e、24f、六條第二短路棒28a、28b、28c、28d、28e、28f及六條第二導線110a、110b、110c、110d、110e、110f。其中，第一導線108a、108c、108e所對應之測試單元結構10的元件之連接關係類似於第一實施例的第一導線108a、108c，而第一導線108b、108d、108f所對應之測試單元結構10的元件之連接關係類似於第一實施例的第一導線108b，且測試各導線的方法也可參考第一實施例，因此不再贅述。此外，本實施例之測試單元結構10同樣可應用於本發明顯示面板100中，類似於第1圖所示，顯示面板100可同 時包含複數個測試單元結構10，並排設置於顯示面板100的周邊區域104。

值得注意的是，本實施例各測試單元結構10中用來測試與對應的第一導線108與第二導線110的數量可依需要而設計。由於一般液晶顯示面板是以能產生紅光、綠光及藍光之三種(次)畫素122來顯示圖案，因此單一測試單元結構10所對應之第一導線108之數量為大於或等於3，例如為3的倍數，而第二導線110、第一測試電晶體22與第二測試電晶體24的數量則分別相同於第一導線108之數量，但不以此為限。例如，若(次)畫素的設計包括紅光、綠光、藍光及白光四種，則第一導線108之數量則為4的倍數，而單一測試單元結構10所對應之第一導線108之數量為大於或等於4，例如為4的倍數。在本發明的概念下，單一測試單元結構10所對應之第一導線108、第二導線110、第一測試電晶體22與第二測試電晶體24之數量可視每一畫素由幾個次畫素構成而決定，舉例來說，當每一畫素由n個次畫素構成時，單一測試單元結構10所對應之第一導線108、第二導線110、第一測試電晶體22與第二測試電晶體24之數量可為n,n+1,n+2,n+3...或是n的正整數倍數。

如前所述，本發明測試單元結構之測試電晶體被區分為兩組，分別為鄰近顯示區域設置的第一測試電晶體以及設置在導線扇出區外側的第二測試電晶體，其中藉由第二測試電晶體電性連接於對應之第一導線與第二導線，可以同時測試第一導線與第二導線在顯示區域與包括導線扇出部的周邊區域之部分是否有缺陷。並且，根據本發明測試單元結構之元件相對連接關係，第二測試電晶體與第一測試電晶體的各別數量都只為第一導線與第二導線總數量之一半，可以節省設置空間，即使在接合墊間隙較小的晶片設置區也能設置足夠數量的第二測試電晶體，能兼顧完整測試導線缺陷與空間設置之問題。同時，包含本發明測試單元結構之顯示面板在測試後不需另外進行 雷射刀切斷測試短路線之製程，能進一步節省製程成本，並且，留在顯示面板上的測試單元結構仍能提供後續其他測試程序中所需的可能線路與元件。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧測試單元結構

12‧‧‧第一測試區

14‧‧‧第二測試區

16‧‧‧第一短路棒區

20‧‧‧第二短路棒區

22a、22b、22c‧‧‧第一測試電晶體

221、241‧‧‧源極

222、242‧‧‧汲極

223、243‧‧‧半導體通道層

24a、24b、24c‧‧‧第二測試電晶體

26a、26b、26c‧‧‧第一短路棒

28a、28b、28c‧‧‧第二短路棒

30‧‧‧第一測試閘極線

32‧‧‧第二測試閘極線

100‧‧‧顯示面板

102‧‧‧顯示區域

104‧‧‧周邊區域

106‧‧‧基板

108a、108b、108c‧‧‧第一導線

110a、110b、110c‧‧‧第二導線

112‧‧‧導線扇出區

114‧‧‧晶片設置區

124、126‧‧‧接合墊

Claims (11)

1. 一種顯示面板之測試單元結構，其至少設置於一顯示面板之一周邊區域，且該周邊區域位於該顯示面板之一顯示區域的至少一側，其中複數條第一導線以及複數條第二導線由該顯示區域延伸至該周邊區域，該些第一導線與該些第二導線具有相同數量，該測試單元結構包括：複數個第一測試電晶體，設於一第一測試區內，其中該些第一測試電晶體之汲極分別電性連接於該些第一導線；複數條第一短路棒(shorting bar)，其中該些第一測試電晶體之源極分別電性連接於該些第一短路棒；以及複數個第二測試電晶體，設於一第二測試區，該第一測試區位於該第二測試區以及該顯示區域之間，其中該些第二測試電晶體之源極分別電性連接於該些第一測試電晶體之汲極，而該些第二測試電晶體之汲極分別電性連接於該些第二導線。
2. 如請求項1所述之顯示面板之測試單元結構，其中該些第一測試電晶體位於該些第二測試電晶體以及該顯示區域之間。
3. 如請求項1所述之顯示面板之測試單元結構，其另包括複數條第二短路棒，各該第二短路棒分別電性連接於對應之該第二測試電晶體之汲極以及對應之該第二導線之間或電性連接於對應之該第一測試電晶體之汲極與對應之該第二測試電晶體之源極之間。
4. 如請求項3所述之顯示面板之測試單元結構，其中該等第二測試電晶體係位於該些第二短路棒以及該些第一短路棒之間。
5. 如請求項1所述之顯示面板之測試單元結構，其另包括一第一測試閘極線，電性連接於各該第一測試電晶體之閘極。
6. 如請求項5所述之顯示面板之測試單元結構，其另包括一第二測試閘極線，電性連接於各該第二測試電晶體之閘極。
7. 如請求項1所述之顯示面板之測試單元結構，其中該些第一導線與該些第二導線於一導線扇出區內之部分係以不平行之方式並排，該導線扇出區位於該第一測試區與該第二測試區之間，在該導線扇出區內，該些第一導線與該些第二導線之線距係由該導線扇出區鄰近於該第一測試區之一側向著鄰近於該第二測試區之一側縮小。
8. 如請求項1所述之顯示面板之測試單元結構，其中該些第一測試電晶體、該些第二測試電晶體以及通過同一個該測試單元結構之該些第一導線之數量係相同。
9. 如請求項1所述之顯示面板之測試單元結構，其中該等第一導線之數量為等於或大於3。
10. 一種顯示面板，其具有一顯示區域與一周圍區域，該顯示面板包括：複數個如請求項第1項所述之測試單元結構，並排設於該周圍區域；一畫素陣列，位於該顯示區域內，該些第一導線以及該些第二導線係與該畫素陣列電性連接；以及一晶片，與該些第一導線以及該些第二導線電性連接。
11. 如請求項10所述之顯示面板，另包括複數個接合墊，各該接合墊分別電性連接於對應之該第一導線或該等第二導線與該晶片之間。