[go: up one dir, main page]

TWI439985B - 陣列基板及其製作方法 - Google Patents

陣列基板及其製作方法 Download PDF

Info

Publication number
TWI439985B
TWI439985B TW099128617A TW99128617A TWI439985B TW I439985 B TWI439985 B TW I439985B TW 099128617 A TW099128617 A TW 099128617A TW 99128617 A TW99128617 A TW 99128617A TW I439985 B TWI439985 B TW I439985B
Authority
TW
Taiwan
Prior art keywords
material layer
electrode
inorganic material
opening
organic material
Prior art date
Application number
TW099128617A
Other languages
English (en)
Other versions
TW201209784A (en
Inventor
Hsi Ming Chang
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW099128617A priority Critical patent/TWI439985B/zh
Priority to US12/954,897 priority patent/US8021972B1/en
Priority to US12/954,901 priority patent/US20120049198A1/en
Publication of TW201209784A publication Critical patent/TW201209784A/zh
Application granted granted Critical
Publication of TWI439985B publication Critical patent/TWI439985B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

陣列基板及其製作方法
本發明係關於一種陣列基板的製作方法及其結構，特別是關於一種可避免透明電極發生裂縫的陣列基板的製作方法及其結構。
在現今各項影像顯示技術中，液晶面板由於具有重量輕、體積小、耗電量低、無輻射等優點，已廣泛的被使用在各種電子裝置中。
一般而言，液晶面板的一陣列基板上，設有複數條掃描線與複數條資料線。掃描線與資料線交錯排列，將基板劃分為複數個畫素單元。每一畫素單元皆具有一畫素電極以及一薄膜電晶體。薄膜電晶體與掃描線與資料線耦接，作為畫素電極的開關元件。在穿透式的液晶面板之基板以及半反射半穿透式的液晶面板之穿透區域，其畫素電極係使用透明導電材料例如銦錫氧化物來製作。
通常在掃描線、資料線和薄膜電晶體上會覆蓋一平坦層，然後再於平坦層上形成透明導電材料作為畫素電極，但由於一般所使用的平坦層的材料之熱膨脹係數和透明導電材料相差太大，導致基板經過熱處理，例如退火後，透明導電材料機械結構較弱的地方會產生裂縫。
因此本發明提供一種陣列基板及其製作方法以解決上透明導電材料產生裂縫的問題。
根據本發明之一較佳實施例，一種陣列基板的製作方法，包含：首先，提供一基板，基板上設有一薄膜電晶體包含一閘極、一閘介電層、一源極電極和一汲極電極，然後，形成一有機材料層覆蓋基板和薄膜電晶體，接著，形成一開口於有機材料層並且曝露出汲極電極，之後，形成一第一無機材料層覆蓋開口之側壁及至少部分有機材料層，且第一無機材料層至少曝露出汲極電極，最後，形成一圖案化透明畫素電極層於第一無機材料層上並且經由開口接觸汲極電極。
根據本發明之另一較佳實施例，一種陣列基板，包含：一基板，基板上設有一薄膜電晶體包含一閘極、一閘極介電層、一源極電極和一汲極電極，一有機材料層覆蓋基板和薄膜電晶體，一開口貫穿有機材料層並且汲極電極經由開口曝露出來，一第一無機材料層至少覆蓋開口之側壁與部分之有機材料層，並且汲極電極經由開口曝露出來以及一圖案化透明畫素電極層位於第一無機材料層上以及開口中並且接觸汲極電極。
本發明將圖案化透明畫素電極層設置於無機材料層上，由於圖案化透明畫素電極層和無機材料層之熱膨脹係數相近，使得在無機材料層上的圖案化透明畫素電極層不會因為溫度變化而產生裂痕。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。
第1圖為根據本發明之較佳實施例所繪示的陣列基板之上視圖。第2圖為根據本發明之第一較佳實施例沿第1圖中之AA’剖線方向之側視圖以及沿第1圖中之BB’剖線方向之側視圖。
請同時參閱第1、2圖，一陣列基板10，包含一基板12其劃分為一元件區14和一畫素區16，一薄膜電晶體18設於元件區14，其中薄膜電晶體18包含一閘極20、一閘極介電層22覆蓋閘極20及基板12的元件區14和畫素區16、一半導體層24設置於閘極介電層22上、一源極電極26和一汲極電極28位於閘極介電層22與半導體層24上並且分別在閘極20的兩側。
一有機材料層30，例如有機光阻，覆蓋基板12的元件區14和畫素區16上之閘極介電層22，一開口32貫穿有機材料層30並且使得汲極電極28經由開口32曝露出來，開口32可以為一汲極電極接觸洞。一第一無機材料層34，例如氮化矽或氧化矽，全面覆蓋基板12的元件區14和畫素區16上之有機材料層30，且覆蓋並接觸開口32之側壁，而汲極電極28經由開口32曝露出來，第一無機材料層34之厚度較佳為3000埃，一圖案化透明畫素電極層36位於部分之第一無機材料層34上以及開口32中並且接觸汲極電極28，圖案化透明畫素電極層36包含至少二主畫素電極38以及一架橋電極40設置於兩主畫素電極38之間並連接兩主畫素電極38，且架橋電極40之寬度小於兩主畫素電極38之寬度。另外，圖案化透明畫素電極層36可以為銦錫氧化物或是其它的透明導電材料。
第3圖為根據本發明之第二較佳實施例沿第1圖中之AA’剖線方向之側視圖以及沿第1圖中之BB’剖線方向之側視圖。根據本發明之第二較佳實施例，第一無機材料層34可僅覆蓋部分之元件區14和部分之畫素區16上之有機材料層30，如第3圖所示，第一無機材料層34僅位於開口32之側壁上、開口32週圍的有機材料層30上和架橋電極40正下方和其正下方週圍的有機材料層30上，其餘元件位置皆和第一較佳實施例中的陣列基板相同，在此不再贅述。
第4圖為根據本發明之第三較佳實施例沿第1圖中之AA’剖線方向之側視圖以及沿第1圖中之BB’剖線方向之側視圖，其中相同元件將以相同標號表示。如第4圖所示，陣列基板10可另包含一第二無機材料層134設於基板12的元件區14和畫素區16中的閘極介電層22和有機材料層30之間，並且第二無機材料層134順應地覆蓋薄膜電晶體18，第三實施例和第一實施例相同，皆具有一第一無機材料層34全面覆蓋基板12的元件區14和畫素區16上之有機材料層30，並且覆蓋並接觸開口32之側壁。
然而，第三較佳實施例和第一較佳實施例中的第一無機材料層之較佳厚度不同。於第三較佳實施例中，第一無機材料層34和第二無機材料層134之厚度較佳皆為1500埃，但不限於此。另外，第一無機材料層34和第二無機材料層134可以為氮化矽或氧化矽，其餘元件位置皆和第一較佳實施例中的陣列基板相同，在此不再贅述。
第5圖為根據本發明之第四較佳實施例沿第1圖中之AA’剖線方向之側視圖以及沿第1圖中之BB’剖線方向之側視圖。根據本發明之第四較佳實施例，第一無機材料層34可僅覆蓋部分之元件區14和部分之畫素區上16之有機材料層30，如第5圖所示，第一無機材料層34僅位於開口32之側壁上、開口32週圍的有機材料層30上和架橋電極40正下方和其正下方週圍的有機材料層30上，其餘元件位置皆和第三較佳實施例中的陣列基板相同。
以下將以第6圖至第7圖說明上述本發明之第一較佳實施例和第二較佳實施例之陣列基板的製作方法，其中相同的元件將以相同的元件符號表示。如第6圖所示，首先，提供一基板12其劃分為一元件區14和一畫素區16，一薄膜電晶體18設於元件區14，其中薄膜電晶體18包含一閘極20、一閘極介電層22覆蓋閘極20及基板12的元件區14和畫素區16、一半導體層24設置於閘極介電層22上、一源極電極26和一汲極電極28位於閘極介電層22上並且分別在閘極20的兩側。接著，全面形成一有機材料層30覆蓋基板12和薄膜電晶體18，其中有機材料層30較佳為有機光阻。然後再於汲極電極28正上方的有機材料層30中形成一開口32使得汲極電極28經由開口32曝露出來，其中開口32可以為一汲極電極接觸洞。
如第7圖所示，形成一第一無機材料層34順應地覆蓋有機材料層30、開口32側壁以及部分之汲極電極28，然後進行一蝕刻製程，移除部分接觸汲極電極32的第一無機材料層34，並且曝露出汲極電極28。第一無機材料層30較佳為氮化矽，其厚度為3000埃。
請參閱第2圖，在蝕刻第一無機材料層34的步驟完成之後，接著形成一圖案化透明畫素電極層36於第一無機材料層34上，並且圖案化透明畫素電極層36位於第一無機材料層34之表面、開口32側壁上的第一無機材料層34上以及接觸汲極電極28。此外，圖案化透明畫素電極層36包含至少二主畫素電極38以及一架橋電極40設置於兩主畫素電極38之間並連接兩主畫素電極38，且架橋電極 40之寬度小於兩主畫素電極38之寬度，圖案化透明畫素電極層36可以為銦錫氧化物或是其它的透明導電材料。至此本發明之第一較佳實施例中的陣列基板已經完成。
第二較佳實施例之陣列基板的製作方法僅和第一較佳實施例的製作方法有些微不同，第二較佳實施例之陣列基板10需在上述第7圖所述之移除位於汲極電極28上之第一無機材料層34的步驟中，同時移除部分位於有機材料層30表面上的第一無機材料層34，只留下位於開口32之側壁上、開口32週圍的有機材料層30上和架橋電極40正下方和其正下方週圍的有機材料層30上的第一無機材料層34，後續再如同第一較佳實施例中所描述的形成圖案化透明畫素電極36，以形成如第3圖中之陣列基板10。
以下將以第8圖至第10圖說明上述本發明之第三較佳實施例和第四較佳實施例之陣列基板的製作方法，其中相同的元件將以相同的元件符號表示。如第8圖所示，首先，提供一基板12其劃分為一元件區14和一畫素區16，一薄膜電晶體18設於元件區14，其中薄膜電晶體18包含一閘極20、一閘極介電層22覆蓋閘極20及基板12的元件區14和畫素區16、一半導體層24設置於閘極介電層22上、一源極電極26和一汲極電極28位於閘極介電層22上並且分別在閘極20的兩側。接著，全面形成一第二無機材料層134覆蓋基板12的元件區14和畫素區16以及薄膜電晶體18，根據本發明之較佳實施例，第二無機材料層134為氮化矽或氧化矽，其厚度較佳為1500 埃。
如第9圖所示，全面形成一有機材料層30覆蓋元件區14和畫素區16內的第二無機材料層134。然後再於汲極電極28正上方的有機材料層30中形成一開口32使得第二無機材料層134藉由開口32曝露出來。如第10圖所示，形成一第一無機材料層34順應地覆蓋有機材料層30、開口32側壁以及部分之第二無機材料層134，然後進行一蝕刻製程，移除部分汲極電極28上之第一無機材料層34和第二無機材料層134，並且曝露出汲極電極28。
請參閱第4圖，接著形成一圖案化透明畫素電極層36於第一無機材料層34上，並且圖案化透明畫素電極層36至少位於第一無機材料層34之部分表面和開口32側壁上的第一無機材料層34上，並且圖案化透明畫素電極層36接觸汲極電極28。此外，圖案化透明畫素電極層36包含至少二主畫素電極38以及一架橋電極40設置於兩主畫素電極38之間並連接兩主畫素電極38，且架橋電極40之寬度小於兩主畫素電極38之寬度，圖案化透明畫素電極層36可以為銦錫氧化物或是其它的透明導電材料。至此本發明之第三較佳實施例中的陣列基板10已經完成。
第四較佳實施例之陣列基板的製作方法僅和第三較佳實施例的製作方法有些微不同，第四較佳實施例之陣列基板10需在上述第10圖所述之移除位於汲極電極28上之第一無機材料層34和第二無 機材料層134步驟中，同時移除部分位於有機材料層30表面上的第一無機材料層34，只留下位於開口32之側壁上、開口32週圍的有機材料層30上和架橋電極40正下方和其正下方週圍的有機材料層30上的第一無機材料層34，後續再如同第三較佳實施例中所描述的形成圖案化透明畫素電極36，以形成如第5圖中之陣列基板10。
本發明在圖案化透明畫素電極下方設置一無機材料層，例如氮化矽，尤其是在接觸洞之側壁上和位於接觸洞週圍的有機材料層上以及架橋電極下設置無機材料層，使得圖案化透明畫素電極不會和有機材料層直接接觸。另外，一般的圖案化透明畫素電極為銦錫氧化物，而銦錫氧化物和氮化矽的熱膨脹係數相近，因此，在圖案化透明畫素電極墊一層無機材料層，可以使陣列基板經過溫度變化時，圖案化透明畫素電極和下層的無機材料層不會因為熱膨脹係數而使得圖案化透明畫素電極破裂，尤其可以保持在接觸洞側壁和架橋電極下之圖案化透明畫素電極的完整性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．陣列基板
12．．．基板
14．．．元件區
16．．．畫素區
18．．．薄膜電晶體
20．．．閘極
22．．．閘極介電層
24．．．半導體層
26．．．源極電極
28．．．汲極電極
30．．．有機材料層
32．．．開口
34．．．第一無機材料層
36．．．圖案化透明畫素電極層
38．．．主畫素電極
40．．．架橋電極
134．．．第二無機材料層
第1圖為根據本發明之較佳實施例所繪示的陣列基板之上視圖。
第2圖為根據本發明之第一較佳實施例沿AA’剖線方向以及BB’剖線方向之側視圖。
第3圖為根據本發明之第二較佳實施例沿AA’剖線方向以及BB’剖線方向之側視圖。
第4圖為根據本發明之第三較佳實施例沿AA’剖線方向以及BB’剖線方向之側視圖。
第5圖為根據本發明之第四較佳實施例沿AA’剖線方向以及BB’剖線方向之側視圖。
第6圖至第10圖為本發明之陣列基板的製作方法示意圖。
10．．．陣列基板
12．．．基板
14．．．元件區
16．．．畫素區
18．．．薄膜電晶體
20．．．閘極
22．．．閘極介電層
24．．．半導體層
26．．．源極電極
28．．．汲極電極
30．．．有機材料層
32．．．開口
34．．．第一無機材料層
36．．．圖案化透明畫素電極層
38．．．主畫素電極
40．．．架橋電極

Claims (10)

  1. 一種陣列基板的製作方法，包含：提供一基板，該基板上設有一薄膜電晶體，該薄膜電晶體包含一閘極、一閘極介電層、一源極電極和一汲極電極；形成一有機材料層覆蓋該基板和該薄膜電晶體；形成一開口於該有機材料層並且曝露出該汲極電極；形成一第一無機材料層覆蓋該開口之側壁及至少部分該有機材料層，且該第一無機材料層至少曝露出該汲極電極；以及形成一圖案化透明畫素電極層於該第一無機材料層上並且經由該開口接觸該汲極電極。
  2. 如請求項1所述之陣列基板的製作方法，其中該圖案化透明畫素電極層包含至少二主畫素電極以及一架橋電極設置於該兩主畫素電極之間並連接該兩主畫素電極，且該架橋電極之寬度小於該兩主畫素電極之寬度。
  3. 如請求項2所述之陣列基板的製作方法，其中該第一無機材料層位於該開口週圍的該有機材料層上、該架橋電極正下方和該架橋電極正下方週圍的該有機材料層上。
  4. 如請求項1所述之陣列基板的製作方法，另包含：形成該有機材料層之前，形成一第二無機材料層覆蓋該基板和該薄膜電晶體，在形成曝露出該汲極電極的該第一無機材料層之步驟時，亦使得該汲極電極經由該第二無機材料層曝露出來。
  5. 如請求項1所述之陣列基板的製作方法，其中該有機材料層為有機光阻，並且該第一無機材料層為氮化矽。
  6. 一種陣列基板，包含：一基板，該基板上設有一薄膜電晶體，該薄膜電晶體包含一閘極、一閘極介電層、一源極電極和一汲極電極；一有機材料層覆蓋該基板和該薄膜電晶體；一開口貫穿該有機材料層並且該汲極電極經由該開口曝露出來；一第一無機材料層至少覆蓋該開口之側壁與部分之該有機材料層，並且該汲極電極經由該開口曝露出來；以及一圖案化透明畫素電極層位於該第一無機材料層上以及該開口中並且接觸該汲極電極。
  7. 如請求項6所述之陣列基板，其中該圖案化透明畫素電極層包含至少二主畫素電極以及一架橋電極設置於該兩主畫素電極之間並連接該兩主畫素電極，且該架橋電極之寬度小於該兩主畫素電極之寬度。
  8. 如請求項6所述之陣列基板，其中該第一無機材料層，僅位於該開口之側壁上、位於該開口週圍的該有機材料層上和該架橋電極下的該有機材料層上。
  9. 如請求項6所述之陣列基板，另包含：一第二無機材料層位於該閘極介電層和該有機材料層之間並且該第二無機材料層曝露部分該汲極電極。
  10. 如請求項6所述之陣列基板，其中該有機材料層為有機光阻，並且該第一無機材料層為氮化矽。
TW099128617A 2010-08-26 2010-08-26 陣列基板及其製作方法 TWI439985B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099128617A TWI439985B (zh) 2010-08-26 2010-08-26 陣列基板及其製作方法
US12/954,897 US8021972B1 (en) 2010-08-26 2010-11-28 Method of manufacturing array substrate
US12/954,901 US20120049198A1 (en) 2010-08-26 2010-11-28 Array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099128617A TWI439985B (zh) 2010-08-26 2010-08-26 陣列基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201209784A TW201209784A (en) 2012-03-01
TWI439985B true TWI439985B (zh) 2014-06-01

Family

ID=44587056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099128617A TWI439985B (zh) 2010-08-26 2010-08-26 陣列基板及其製作方法

Country Status (2)

Country Link
US (2) US8021972B1 (zh)
TW (1) TWI439985B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808886B (zh) * 2017-11-01 2020-11-06 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN113517306B (zh) * 2021-07-14 2023-07-18 福州京东方光电科技有限公司 一种显示基板、制造方法、显示屏及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US5619033A (en) * 1995-06-07 1997-04-08 Xerox Corporation Layered solid state photodiode sensor array
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100776939B1 (ko) 2001-12-28 2007-11-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
US6897925B2 (en) 2002-07-31 2005-05-24 Lg.Philips Lcd Co. Ltd. Transflective liquid crystal display device and method for manufacturing the same
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100579192B1 (ko) * 2004-03-11 2006-05-11 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US7786481B2 (en) * 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof

Also Published As

Publication number Publication date
US8021972B1 (en) 2011-09-20
US20120049198A1 (en) 2012-03-01
TW201209784A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
CN101677058B (zh) 薄膜构造体的制造方法
JP2023538158A (ja) 表示パネル、その製造方法、および表示装置
CN103000693B (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN102110693B (zh) 薄膜晶体管阵列面板
US7507612B2 (en) Flat panel display and fabrication method thereof
CN110416227A (zh) 显示基板及其制备方法、显示装置
US9711602B2 (en) Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby
WO2017140056A1 (zh) 层堆叠结构、阵列基板和显示装置
WO2014015617A1 (zh) 阵列基板及显示装置
TWI308984B (en) Active-matrix substrate and method of fabricating same
WO2013189144A1 (zh) 阵列基板及其制造方法、以及显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN108983507B (zh) 密封结构及其制作方法、显示装置
CN101488479A (zh) 薄膜晶体管阵列基板及其制造方法
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
TWI439985B (zh) 陣列基板及其製作方法
US20120119210A1 (en) Pixel structure and dual gate pixel structure
JP5040222B2 (ja) 表示装置
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
CN101150093B (zh) 像素结构的制作方法
TWI323513B (en) Display panel and method for manufacturing thin film transistor substrate thereof
CN100498480C (zh) 薄膜晶体管阵列基板及其制造方法
KR100801521B1 (ko) 픽셀 구조체 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees