TWI438779B - 通用記憶體輸入輸出產生裝置及方法 - Google Patents

Description

通用記憶體輸入輸出產生裝置及方法

本發明係與記憶體之輸入輸出(I/O)有關，特別地，係關於一種用以使得電子裝置之輸入輸出位置能夠自動對應於不同記憶體型式的各種記憶體功能並使得該些記憶體功能可以滿足不同記憶體型式之不同規格要求的通用記憶體輸入輸出產生裝置及方法。

近年來，隨著目前市面上的資訊處理設備逐漸朝向即時應用之方向發展，例如多媒體應用中的影音同步播放、影像擷取或錄製等，再加上中央處理單元之規格不斷提升，因此，資訊處理設備對於記憶體裝置之資料傳輸速率的要求亦愈來愈高。

舉例而言，由於傳統的同步動態隨機存取記憶體(Synchronous Dynamic Random Access Memory,SDRAM)在一時脈週期內僅能於每個方波的上昇緣進行一次讀或寫之動作，當需要同時進行讀與寫時，便要等其中一個動作完成後才能繼續進行下一個動作。為了解決此一缺點，第一代雙倍資料速率同步動態隨機存取記憶體DDR(Double Data Rate)SDRAM可於同一時脈週期內可以分別在每個方波的上昇緣及下降緣進行一次讀或寫之動作，亦即其資料傳輸速度可為系統時脈之兩倍，故DDR SDRAM之資料傳輸率能夠達到傳統SDRAM的兩倍。之後，陸續發展出來之新二代的DDR2SDRAM以及第三代的DDR3 SDRAM提供比DDR SDRAM更高的運行效能與更低的電壓，分別可將其資料傳輸率提升至傳統SDRAM的四倍及八倍之多，目前已逐漸取代DDR SDRAM成為市場上的主流產品。

為了達到更省電及傳輸效率更快之功效，新一代的DDR2 SDRAM及DDR3 SDRAM採用了與傳統的DDR SDRAM不同的封裝方式及輸入輸出配置狀態，並且增加了相當多的記憶體功能，舉例而言，DDR2 SDRAM增加了ODT、OCD、Posted CAS及AL等控制方式；DDR3 SDRAM則更增加了CWD、Reset、ZQ、SRT及PASR等功能，使得DDR3 SDRAM得以實現寫入延遲、超省電待命模式、終端電阻校準、可程式化溫度控制記憶體時脈及局部刷新等嶄新的功能。

於實際應用中，電子裝置可依照其實際需求採用不同種類的SDRAM，例如相當注重記憶體資料傳輸速度之高階電子裝置即可搭配速度較快的DDR3 SDRAM；至於較低階的電子裝置由於其對於記憶體資料傳輸速度之要求較低，故只需搭配速度較慢的DDR SDRAM即可。然而，由於DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM之輸入輸出配置狀態以及每一個輸入輸出所對應的記憶體功能均不盡相同，且DDR SDRAM、DDR2 SDRAM和DDR3 SDRAM皆不彼此相容，導致針對DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等不同的記憶體規格需提供各自相對應之設計於不同的晶片中；亦即，目前之技術仍無法使得同一個晶片之輸入輸出能夠通用於DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等不同的記憶體規格，因而造成製造成本大幅提高，不利其於市場上之競爭力。

此外，由於不同的SDRAM記憶體(例如DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM)對於同一種記憶體功能(例如data strobe,data address,clock等)均會有各自不同的電氣特性及速度等規格要求，其間的差異甚至相當的大，因此，當設計人員分別針對DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM進行設計時，為了使得不同的記憶體功能能夠滿足不同DDR記憶體各自的要求，設計人員勢必要額外花費非常多的時間及精神去進行必要的電氣特性及速度等規格之調整程序，因而造成整個記憶體設計流程變得十分耗時且冗長。

因此，本發明之主要範疇在於提供一種通用記憶體輸入輸出產生裝置及方法，以解決上述問題。

根據本發明之第一具體實施例為一種通用記憶體輸入輸出產生裝置。於此實施例中，該通用記憶體輸入輸出產生裝置包含一定義模組、一擷取模組、一產生模組及一佈局模組。該定義模組係用以根據複數個輸入輸出的一接腳配置狀態定義一對照表。該對照表包含該等輸入輸出與複數個記憶體功能之間的對應關係。該擷取模組係用以自複數個候選控制資訊中擷取對應於該對照表之一控制資訊。該等候選控制資訊係有關於該等輸入輸出與該等記憶體功能之間的對應關係。該產生模組係用以根據該控制資訊產生一硬體描述語言檔。該佈局模組係用以根據該硬體描述語言檔程式化該等輸入輸出，使得該等輸入輸出各自對應於其相對應之記憶體功能。

根據本發明之第二具體實施例為一種通用記憶體輸入輸出產生方法。於此實施例中，該通用記憶體輸入輸出產生方法包含下列步驟：首先，根據複數個輸入輸出的一接腳配置狀態定義一對照表，該對照表包含該等輸入輸出與複數個記憶體功能之間的對應關係；接著，自複數個候選控制資訊中擷取對應於該對照表之一控制資訊，該等候選控制資訊係有關於該等輸入輸出與該等記憶體功能之間的對應關係；然後，根據該控制資訊產生一硬體描述語言檔；之後，根據該硬體描述語言檔程式化該等輸入輸出，使得該等輸入輸出各自對應於其相對應之記憶體功能。

相較於先前技術，無論電子裝置係採用DDR SDRAM、DDR2 SDRAM或DDR3 SDRAM，根據本發明之通用記憶體輸入輸出產生裝置及方法均能夠自動地根據其輸入輸出配置狀態相對應地分配每一個輸入輸出位置所對應的記憶體功能，並使得對應於不同接腳的記憶體功能均能自動地滿足不同的DDR記憶體各自對於其電氣特性及速度等規格要求，並且同一種記憶體功能亦能夠分別對應於各種輸入輸出封裝型式中之不同輸入輸出位置，因此，無論電子裝置採用的是何種SDRAM記憶體規格，本發明之通用記憶體輸入輸出產生裝置及方法均能相對應地定義同一晶片中之該些通用記憶體輸入輸出，使其適用於該種SDRAM記憶體規格。

藉此，當設計人員進行晶片電路設計時，即不需針對DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等不同的記憶體規格提供各自相對應之設計於不同的晶片，僅需透過本發明之通用記憶體輸入輸出產生裝置及方法針對該種記憶體規格相對應地定義同一晶片中之該些通用記憶體輸入輸出，即可使其適用於該種記憶體規格，故能大幅縮短該晶片之電路設計所需的時間，使得該晶片的整體製造成本能夠有效地降低，藉以提升其於市場上之競爭力。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到更的瞭解。

本發明之主要目的在於提出一種通用記憶體輸入輸出產生裝置及方法。根據本發明之第一具體實施例為一種通用記憶體輸入輸出產生裝置。請參照圖一，圖一係繪示該通用記憶體輸入輸出產生裝置之功能方塊圖。如圖一所示，通用記憶體輸入輸出產生裝置1包含定義模組10、擷取模組12、產生模組14、資料庫16、建立模組18及佈局模組20。其中，定義模組10係耦接至擷取模組12；擷取模組12係耦接至產生模組14及資料庫16；產生模組14係耦接至佈局模組20；建立模組18係耦接至資料庫16。接下來，將分別就上述通用記憶體輸入輸出產生裝置1所包含之各模組及其功能進行介紹。

於此實施例中，通用記憶體輸入輸出產生裝置1之建立模組18係用以建立複數個候選控制資訊並將其儲存於資料庫16中。實際上，該等候選控制資訊可包含對應於不同的記憶體型式(例如DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等，但不以此為限)的各種記憶體功能(例如CLK、ADD及CMD等，但不以此為限)之軟體以及暫存器之相關設定。於本發明中，上述該些軟體以及暫存器之相關設定係用以程式化一電子裝置中對應於DDR記憶體功能之複數個輸入輸出，藉以使得該等輸入輸出能夠各自具有其相對應之記憶體功能。實際上，該電子裝置除了包含該等對應於DDR記憶體功能的輸入輸出之外，還另外包含了對應於其他功能的輸入輸出，並無一定之限制。

接著，將就通用記憶體輸入輸出產生裝置1之定義模組10進行介紹。於此實施例中，定義模組10係用以根據關於該等對應於DDR記憶體功能的輸入輸出的一接腳配置狀態定義一對照表，其中該對照表係包含有該等輸入輸出與複數個記憶體功能之間的對應關係。

請參照表一，表一為定義模組10所定義的對照表之一範例。假設電子裝置總共包含64個輸入輸出(I/O pin)位置，其編號分別為IO0~IO63，表一所示即為IO0~IO63中對應於DDR記憶體功能的IO10~IO19等十個輸入輸出位置。實際上，電子裝置中對應於DDR記憶體功能的輸入輸出數目及位置並無一定之限制。一般而言，該些對應於DDR記憶體功能的輸入輸出通常設置於相鄰的接腳位置，但亦可能分開設置於不同的接腳位置，端視實際需求而定。此外，某些輸入輸出亦可能只對應於某些DDR記憶體的型式，而非所有的DDR記憶體的型式，例如IO15只對應於DDR型式的DQ功能及DDR2型式的ADD功能。

舉例而言，假設該電子裝置係採用DDR2或DDR3型式的SDRAM記憶體，藉以達到較高的記憶體資料傳輸速度，如表一所示，電子裝置中對應於DDR記憶體功能的輸入輸出位置IO10~IO19應用於DDR2或DDR3型式時分別對應於不同的DDR記憶體功能。

試以IO10為例，IO10應用於DDR2型式時係對應於ADD(定址)的功能，而應用於DDR3型式時則係對應於CLK(時脈)的功能，由於DDR2 SDRAM記憶體對於ADD功能的電氣特性與速度等規格要求以及DDR3 SDRAM記憶體對於CLK功能的電氣特性與速度等規格要求的相關資訊均為已知，故通用記憶體輸入輸出產生裝置1即可自動套用已知的規格要求相關資訊對輸入輸出IO10進行必要的設定及調整，使得輸入輸出IO10無論是具有DDR2型式的ADD功能或具有DDR3型式的CLK功能，均能滿足其各自的電氣特性及速度等規格要求。

此外，若以IO17為例，IO17無論是應用於DDR2或DDR3型式時均係對應於ADD功能，雖然IO17所對應的是相同的記憶體功能，然而，如同前述，由於DDR2 SDRAM記憶體以及DDR3 SDRAM記憶體對於ADD功能的電氣特性與速度等規格要求並不相同，因此，通用記憶體輸入輸出產生裝置1仍須分別自動套用對應於DDR2及DDR3型式的ADD功能之已知的規格要求相關資訊，藉以使得輸入輸出IO17無論是具有DDR2或DDR3型式的ADD功能，均能滿足其各自的電氣特性及速度等規格要求。

於實際應用中，DDR、DDR2及DDR3型式的SDRAM記憶體所採用之封裝型式亦無一定之限制，例如球閘陣列(Ball Grid Array,BGA)封裝或其他封裝型式。

藉此，透過本發明之通用記憶體輸入輸出產生裝置1即不限於僅能將電子裝置中之某一個輸入輸出位置固定地分配給某一種記憶體功能，而能夠根據應用於不同型式的記憶體分配給不同的記憶體功能，以有效地增加晶片電路設計上之彈性。更重要的是，無論電子裝置採用的是何種SDRAM記憶體規格，本發明之通用記憶體輸入輸出產生裝置1均能相對應地定義同一晶片中之該些通用記憶體輸入輸出，使其適用於該種SDRAM記憶體規格，不需額外針對DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等不同的記憶體規格提供各自相對應之設計於不同的晶片。

於此實施例中，通用記憶體輸入輸出產生裝置1之擷取模組12係用以自該等候選控制資訊中擷取對應於該對照表之一控制資訊。接著，產生模組14將會根據該控制資訊產生一硬體描述語言檔、一自動佈局繞線規則及一座標資訊。其中，該硬體描述語言檔可以是一verilog描述檔，但不以此為限。

最後，佈局模組20係用以根據該自動佈局繞線規則及該座標資訊對該等輸入輸出進行自動佈局繞線以產生一電路佈局，並根據硬體描述語言檔程式化該等輸入輸出，使其各自具有相對應之記憶體功能。

於實際應用中，佈局模組20可進一步加入一鎖定迴路至該電路佈局中，藉以完成整個自動佈局繞線之程序。舉例而言，該鎖定迴路可以是一延遲鎖定迴路(Delay Locked Loop,DLL)或一鎖相迴路(Phase Locked Loop,PLL)，但不以此為限。

根據本發明之第二具體實施例為一種通用記憶體輸入輸出產生方法。請參照圖二，圖二係繪示該通用記憶體輸入輸出產生方法之流程圖。如圖二所示，首先，該方法執行步驟S10，建立複數個候選控制資訊並將其儲存於一資料庫中。於實際應用中，該等候選控制資訊可包含對應於不同種類之記憶體型式(例如DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM)的各種記憶體功能(例如CLK、ADD及CMD)之軟體以及暫存器之相關設定，用以程式化一電子裝置之複數個輸入輸出，使得該等輸入輸出能夠各自具有其相對應之記憶體功能。

接著，該方法執行步驟S11，根據該電子裝置之該等輸入輸出的一接腳配置狀態定義一對照表。其中，該對照表係包含有該等輸入輸出與複數個記憶體功能之間的對應關係。其實際例子則請參照前述實施例中表一及其相關說明，於此不另行贅述。

然後，該方法執行步驟S12，自該資料庫所儲存之該等候選控制資訊中擷取對應於該對照表之一控制資訊。接著，該方法執行步驟S13，根據該控制資訊產生一硬體描述語言檔。舉例而言，假設某一電子裝置之輸入輸出IO2係對應於DDR3型式的CWD功能，此時，該方法即會從資料庫中之眾多的候選控制資訊裡擷取出對應於DDR3型式的CWD功能之控制資訊，並根據該控制資訊所產生之verilog硬體描述語言檔對該電子裝置之輸入輸出IO2進行程式化，藉以使得輸入輸出IO2應用於DDR3 SDRAM時不僅能夠自動具有相對應之CWD功能，且能夠滿足DDR3 SDRAM對於CWD功能之電氣特性及速度等規格要求。

於實際應用中，該方法亦可執行步驟S14，根據該控制資訊產生自動佈局繞線規則及座標資訊。於步驟S15中，該方法根據該自動佈局繞線規則及該座標資訊對該等輸入輸出進行自動佈局繞線，以產生一電路佈局。最後，該方法執行步驟S16，於該電路佈局中加入鎖定迴路(例如延遲鎖定迴路或鎖相迴路，但不以此為限)，以完成整個自動佈局繞線之程序。

相較於先前技術，無論電子裝置係採用何種SDRAM記憶體規格，根據本發明之通用記憶體輸入輸出產生裝置及方法均能夠自動地根據其輸入輸出配置狀態相對應地分配每一個輸入輸出位置所對應的記憶體功能，並使得對應於不同接腳的記憶體功能均能自動地滿足不同的DDR記憶體規格各自對於其電氣特性及速度等規格要求，並且同一種記憶體功能亦能夠分別對應於各種輸入輸出封裝型式中之不同輸入輸出位置，因此，無論電子裝置採用的是何種SDRAM記憶體規格，本發明之通用記憶體輸入輸出產生裝置及方法均能相對應地定義同一晶片中之該些通用記憶體輸入輸出，使其適用於該種SDRAM記憶體規格。

藉此，當設計人員進行晶片電路設計時，即不需針對DDR SDRAM、DDR2 SDRAM及DDR3 SDRAM等不同的記憶體規格提供各自相對應之設計於不同的晶片，僅需透過本發明之通用記憶體輸入輸出產生裝置及方法針對該種記憶體規格相對應地定義同一晶片中之該些通用記憶體輸入輸出，即可使其適用於該種記憶體規格，故能大幅縮短該晶片之電路設計所需的時間，使得該晶片的整體製造成本能夠有效地降低，藉以提升其於市場上之競爭力。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

S10~S16‧‧‧流程步驟

1‧‧‧通用記憶體輸入輸出產生裝置

10‧‧‧定義模組

12‧‧‧擷取模組

14‧‧‧產生模組

16‧‧‧資料庫

18‧‧‧建立模組

20‧‧‧佈局模組

圖一係繪示根據本發明之第一具體實施例之通用記憶體輸入輸出產生裝置的功能方塊圖。

圖二係繪示根據本發明之第二具體實施例之通用記憶體輸入輸出產生方法的流程圖。

1．．．通用記憶體輸入輸出產生裝置

10．．．定義模組

12．．．擷取模組

14．．．產生模組

16．．．資料庫

18．．．建立模組

20．．．佈局模組

Claims (14)

1. 一種通用記憶體輸入輸出產生裝置，包含：一定義模組，用以根據複數個輸入輸出的一接腳配置狀態定義一對照表，該對照表包含不同的記憶體型式的該等輸入輸出之複數個記憶體功能；一建立模組，用以建立對應於該等記憶體功能之複數個候選控制資訊，其中該每一候選控制資訊至少包含一暫存器之相關設定；一資料庫，耦接至該建立模組，用以儲存該等候選控制資訊；一擷取模組，耦接至該定義模組及該資料庫，用以根據該對照表之一選定的記憶體型式之該等輸入輸出之該等記憶體功能自該資料庫中擷取對應於該選擇的記憶體型式之複數個控制資訊；一產生模組，耦接至該擷取模組，用以根據該等控制資訊產生一硬體描述語言檔；以及一佈局模組，用以根據該硬體描述語言檔程式化該等輸入輸出，使得該等輸入輸出各自對應於其相對應之記憶體功能。
2. 如申請專利範圍第1項所述之通用記憶體輸入輸出產生裝置，其中該等記憶體型式包含第一代雙倍速率同步動態隨機存取記憶體(DDR SDRAM)、第二代雙倍速率同步動態隨機存取記憶體(DDR2 SDRAM)以及第三代雙倍速率同步動態隨機存取記憶體(DDR3 SDRAM)。
3. 如申請專利範圍第1項所述之通用記憶體輸入輸出產生裝置，其中該等輸入輸出中之一輸入輸出係選擇性地對應於該等記憶體型式中之一第一記憶體型式的一第一記憶體功能以及一第二記憶體型式的一第二記憶體功能，並且該第一記憶體功能異於該第二記憶體功能。
4. 如申請專利範圍第3項所述之通用記憶體輸入輸出產生裝置，其中該通用記憶體輸入輸出產生裝置程式化該輸入輸出，致使一電子裝置採用該第一記憶體型式時，該輸入輸出能夠滿足該第一記憶體型式對於該第一記憶體功能之一第一規格要求，當該電子裝置採用該第二記憶體型式時，該輸入輸出能夠滿足該第二記憶體型式對於該第二記憶體功能之一第二規格要求。
5. 如申請專利範圍第1項所述之通用記憶體輸入輸出產生裝置，其中該產生模組更根據該控制資訊產生一自動佈局繞線規則及一座標資訊。
6. 如申請專利範圍第5項所述之通用記憶體輸入輸出產生裝置，其中該佈局模組更根據該自動佈局繞線規則及該座標資訊對該等輸入輸出進行自動佈局繞線，以產生一電路佈局。
7. 如申請專利範圍第7項所述之通用記憶體輸入輸出產生裝置，其中該佈局模組更加入一鎖定迴路至該電路佈局中。
8. 一種通用記憶體輸入輸出產生方法，包含下列步驟：根據複數個輸入輸出的一接腳配置狀態定義一對照表， 該對照表包含不同的記憶體型式的該等輸入輸出之複數個記憶體功能；建立對應於該等記憶體功能之複數個候選控制資訊，其中該每一候選控制資訊至少包含一暫存器之相關設定；儲存該等候選控制資訊於一資料庫中；根據該對照表之一選定的記憶體型式之該等輸入輸出之該等記憶體功能自該資料庫中擷取對應於該選擇的記憶體型式之複數個控制資訊；根據該等控制資訊產生一硬體描述語言檔；以及根據該硬體描述語言檔程式化該等輸入輸出，使得該等輸入輸出各自對應於其相對應之記憶體功能。
9. 如申請專利範圍第8項所述之通用記憶體輸入輸出產生方法，其中該等記憶體型式包含第一代雙倍速率同步動態隨機存取記憶體(DDR SDRAM)、第二代雙倍速率同步動態隨機存取記憶體(DDR2 SDRAM)以及第三代雙倍速率同步動態隨機存取記憶體(DDR3 SDRAM)。
10. 如申請專利範圍第8項所述之通用記憶體輸入輸出產生方法，其中在該輸入輸出被程式化之後，該等輸入輸出中之一輸入輸出係選擇性地對應於該等記憶體型式中之一第一記憶體型式的一第一記憶體功能以及一第二記憶體型式的一第二記憶體功能，並且該第一記憶體功能異於該第二記憶體功能。
11. 如申請專利範圍第10項所述之通用記憶體輸入輸出產生方 法，其中當一電子裝置採用該第一記憶體型式時，該輸入輸出能夠滿足該第一記憶體型式對於該第一記憶體功能之一第一規格要求，當該電子裝置採用該第二記憶體型式時，該輸入輸出能夠滿足該第二記憶體型式對於該第二記憶體功能之一第二規格要求。
12. 如申請專利範圍第8項所述之通用記憶體輸入輸出產生方法，更包含下列步驟：根據該控制資訊產生一自動佈局繞線規則及一座標資訊。
13. 如申請專利範圍第12項所述之通用記憶體輸入輸出產生方法，更包含下列步驟：根據該自動佈局繞線規則及該座標資訊對該等輸入輸出進行自動佈局繞線，以產生一電路佈局。
14. 如申請專利範圍第13項所述之通用記憶體輸入輸出產生方法，更包含下列步驟：加入一鎖定迴路至該電路佈局中。