TWI433282B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法 【優先權】

本申請案係基於並主張日本專利申請案第2007－186895號的優先權，該優先權案申請於2007年7月18日，其揭露內容藉由參考文獻方式合併於此。

本發明係關於，於其中配線板安裝在半導體晶片上的半導體裝置、以及製造此半導體裝置的方法。

舉例而言，如日本專利公開公報第9－260536號所揭露，在依照此日本專利申請案的半導體裝置中，可撓曲配線板透過彈性體而設置在半導體晶片的主表面上。以半導體晶片的電極襯墊與設置在配線板之孔洞部分內之配線的引線部分電性連接、外部端子包含在配線板的另一個表面上、以及半導體晶片之電極襯墊設置在配線板之孔洞部分內的方式，設置此半導體裝置，並且以由絕緣樹脂所製成的密封材料覆蓋引線部分。

由於此種依照該日本專利申請案的半導體裝置被設置成半導體晶片之電極襯墊與配線板之引線部分係在設置於配線板上之孔洞部分上相連接，所以，此半導體裝置被建構成外部端子無法正好設置在半導體晶片之電極襯墊下方。

每年，因半導體裝置的操作速率一直在增加，若由半導體晶片之電極襯墊算起的距離(例如配線長度)變長時，會使操作速率下降。因此，存在有大幅縮短半導體裝置之配線長度的需求，以獲得適合的電特性。

由於外部端子無法正好設置在半導體晶片之電極襯墊的下方，所以設置在安裝著半導體晶片之配線板區域內之外部端子的數量可能不得不被減少。在半導體裝置之外部端子的數量增加之 後，會變得必須將外部端子設置在安裝著半導體晶片之配線板區域的外部，以增加配線板的面積。若配線板的面積增加時，半導體裝置的封裝尺寸亦會增加。又，若配線板的面積增加時，當製造配線板時，每次(each shot)待製造之配線板的數量會減少，而增加配線板的成本。

依照此日本專利申請案的半導體裝置被設置成：將半導體晶片經由彈性體(彈性材料)而安裝在配線板上，以改善半導體裝置之二次安裝之可靠度。然而，雖然可藉由透過彈性體將半導體晶片安裝在配線板上，而降低因熱膨脹係數間之差異所引起的應力，並且改善二次安裝的可靠度，但此彈性體為昂貴材料，因此會增加半導體裝置的製造成本。

此外，在依照此日本專利申請案的半導體裝置中，係根據卷帶式自動接合法(TAB，Tape Automated Bonding method)將半導體晶片安裝在可撓曲配線板上，所以會因為幅面尺寸(sheet size)公差或捲動(roll)的影響而無法獲得必要之安裝準確度，或者可能需要昂貴的安裝設備。此外，由於已將半導體裝置之電極襯墊與配線之間的間距縮短，變得必須對安裝準確度進行改善。

本發明之一目的為提供一種半導體裝置，其中可防止每次待製造之配線板的數量減少，可獲得適合的電特性，並且可藉由降低施加至半導體晶片的應力而改善可靠度。

為了達到上述目的，依照本發明的半導體裝置設有：半導體晶片，其中有複數個電極襯墊設置在主表面上；複數個凸塊電極，設置在半導體晶片的電極襯墊上；配線板，設置在半導體晶片的主表面側上，並且位於半導體晶片之主表面的區域內，以便與半導體晶片之邊緣部分隔開至少50μm以上；複數個外部端子，設置在配線板上，並且透過配線板的配線而與複數個凸塊電極電性連接；以及絕緣密封部分，設置在半導體晶片與配線板之間，並 且覆蓋凸塊電極與配線之間的連接部分。

依照本發明，吾人可防止每次待製造之配線板的數量減少，可獲得適合的電特性，並且可藉由降低施加至半導體晶片的應力而改善可靠度。

本發明之上述以及其他目的、特徵、以及優點可從隨後參考用以顯示本發明之範例之隨附圖式的說明而更顯明白。

以下，本發明之示範實施例將藉由參考圖式而進行詳細說明。

[第一示範實施例]

圖1與圖2係顯示依照本示範實施例之球狀矩陣(BGA，Ball Grid Array)型之半導體裝置1的封裝結構圖。圖1係側剖面圖，而圖2係平面圖。圖3係顯示將依照本發明之第一示範實施例的半導體裝置1安裝在母板上之示範實施例的圖。

如圖1與圖2所示，依照本發明之示範實施例的半導體裝置1的外觀為略方形板，並且半導體裝置1包含半導體晶片2，於此半導體晶片中預定電路被形成在主表面2a上。半導體裝置1包含複數個電極襯墊3，這些電極襯墊在半導體晶片2之主表面2a側的中心線2d上排成一直線。絕緣保護膜4被形成在不包含電極襯墊3之半導體晶片2的主表面2a上，而保護半導體晶片2的電路形成表面。舉例而言，在半導體晶片2中，形成例如微處理器的邏輯電路或例如靜態隨機存取記憶體(SRAM，Static Random Access Memory)以及動態隨機存取記憶體(DRAM，Dynamic Random Access Memory)的儲存電路。

用以連接至配線板(此將隨後說明)的凸塊電極5被形成在複數個電極襯墊3上，這些電極襯墊係分別形成在半導體晶片2上。例如，凸塊電極5係藉由對烷融尖端形成球體的配線進行超音波熱壓接合並且切斷此配線，而形成在電極襯墊3上。

將具有比半導體晶片2更小面積的配線板6設置在半導體晶 片2的主表面2a側。例如，配線板6可以係其外觀為帶狀的配線板，且用以連接外部端子(此將隨後說明)的複數個焊接部分8、以及用以連接焊接部分8與凸塊電極5的配線9被形成在由聚醯亞胺樹脂等等所製成的帶狀基材7上，此凸塊電極係形成在半導體晶片2的電極襯墊3上。為絕緣保護膜的阻焊劑10被設置在不包含焊接部分8等等之連接部分的帶狀基材7的表面上。

配線板6被安裝在半導體晶片2的略中央區域，並且透過凸塊電極5以及例如焊錫的導電材料11(參考圖4)而與配線9電性連接。在本示範實施例中，由於凸塊電極5在中心線2d上排成一直線，所以配線板6係沿著矩形半導體晶片2的縱向而形成。間隔區域2b₁ 與2c₁ 被形成在配線板6的邊緣部分6b及6c與半導體晶片2的邊緣部分2b及2c之間，間隔區域2b₁ 與2c₁ 的寬度至少為50μm以上。在圖2所示的範例中，從配線板6之邊緣部分6b至半導體晶片2之邊緣部分2b的間隔區域2b₁ 為50μm。又，在半導體晶片2的主表面2a上，由間隔區域2b₁ 與2c₁ 所圍繞的區域被稱為中央區域。如上所述，藉由安裝配線板6，以使其與半導體晶片2的邊緣部分2b及2c隔開50μm以上，本發明可操作切割刀，此切割刀係以旋轉研磨方式切割半導體晶圓，並且防止配線板6產生剝離等等。倒角部分12被形成在配線板6的四個轉角，並且以不易使配線板6剝離的方式加以設置。又，倒角部分12可以除了如圖式所示之R倒角以外的任何切除形狀加以成形，並且可為C倒角。

配線板6可被設置在除了半導體晶片2之中央區域以外的區域。然而，即使當因為熱應力等等而在半導體晶片2內引起翹曲時，亦難以因為翹曲而影響中央區域，而能夠增加可靠度，俾能對於將配線板6安裝在半導體晶片2的中央區域而言係較佳的方式。

配線板6的四個邊被設置在半導體晶片2的區域內，並且以配線板6之面積小於半導體晶片2之面積的方式形成配線板6，俾 能增加每次待製造之配線板6的數量，並且亦可降低因為半導體裝置1之二次安裝所引起的應力。

待安裝在母板13等等上的複數個外部端子14在焊接部分8上被設置成網狀圖案，此焊接部分係設置在配線板6上。藉由在焊接部分8上透過焊劑(flux)安裝由例如焊錫等等所製造的球，並且進行重烷流佈(reflowing)，而形成外部端子14。外部端子14的半徑側例如為0.35mm，並且以0.5mm的間隔設置外部端子14，俾能使外部端子14被有效率地設置在配線板6上。在具有小面積的配線板6上，將外部端子14設置在一起，以使位在配線板6上的配線9亦可被縮短，並且亦可改善半導體裝置1的電特性。

底部填充(underfill)材料15被提供作為半導體晶片2與配線板6之間的絕緣密封材料。雖然底部填充材料15可以至少覆蓋位於凸塊電極5與配線9之間之連接部分(連接襯墊)16的方式加以設置，但在本示範實施例中，由於帶狀配線板6在沒有彎曲的情況下被安裝於半導體晶片2上，所以底部填充材料15可以覆蓋在半導體晶片2與配線板6之間的方式加以設置。

如上所述，在本發明中，半導體裝置1設有：半導體晶片2，其中複數個電極襯墊3被設置在主表面2a上；複數個凸塊電極5，設置在半導體晶片2的電極襯墊3上；配線板6，設置在半導體晶片2的主表面2a側上，並且位於半導體晶片2之主表面2a的中央區域內，以便與半導體晶片2之邊緣部分2b及2c隔開至少50 μm以上；複數個外部端子14，設置在配線板6上，並且透過配線板6的配線9而與複數個凸塊電極電性連接；以及密封部分，設置在半導體晶片2與配線板6之間，其係由至少覆蓋凸塊電極5與配線9之間的連接部分的底部填充材料15所製造。因此，吾人可實現具有實際晶片大小的半導體裝置1。

在本發明中，由於配線板6的面積係小於半導體晶片2的面積，所以可增加每次待製造之配線板6的數量，並且可降低半導體裝置1的成本。在本發明中，藉由使配線板6的面積小於半導 體晶片2的面積，配線板6可以避免半導體裝置1之二次安裝的應力被施加至半導體晶片2之邊緣部分2b及2c附近的方式而加以安裝，俾能降低施加至半導體裝置1的應力。在本發明中，由於配線板6係小於半導體晶片2，所以此亦會變得更易於將底部填充材料15注入在半導體晶片2與配線板6之間。藉由將配線板6設置成比半導體晶片2更小，亦可降低安裝在母板13之部分的面積。在本發明中，由於配線板6上的配線9可被設置成短的，故可改善半導體裝置1的電特性。

在本發明中，由於樹脂等等並沒有被設置在半導體晶片2的切斷區域內，所以可改善切割時的切斷能力，以防止切割刀因包含在樹脂等等中的填料而磨損；並且抑制切割刀的消耗。

在本發明中，如上所述，藉由使配線板6的面積小於半導體晶片2的面積，如圖3所示，可降低安裝在母板13之部分的面積。因此，例如晶片電容器之小尺寸的被動部分17可被安裝在母板13的自由區域內，俾能使本發明能夠促進降低母板13的尺寸。

圖4係顯示半導體晶片2的凸塊電極5與配線板6之間之連接結構之修改範例的圖，並且在對應於凸塊電極5之配線板6的位置上設置每一凹面部分18。凹面部分18係足夠大以使凸塊電極5可位於其內。在凹面部分18內，配線板6之外部端子側的表層配線被設置成露出，並且凸塊電極5透過導電材料11而連接至配線板6之外部端子側的表層配線。因此，半導體裝置1可變得更薄。

Cu/Ni/Au的鍍層19被設置在凹面部分18內的表層配線上，俾能使半導體晶片2與配線板6能夠順利地電性連接。由於凹面部分18被設置在電連接部分內，所以半導體晶片2與配線板6之間的接合面積可變大。

圖5係顯示在使用多層配線板時之連接結構之修改範例的圖。如在圖4中，凹面部分18被設置在對應於凸塊電極5之配線板6之部分的位置上，並且使用多層配線板，俾能使配線9在凹 面部分18內露出，因此，吾人可壓制半導體裝置1的高度，而能夠實現高密度的配線9。

以下，將說明依照本示範實施例製造半導體裝置1的方法。

圖6至圖8係顯示依照本示範實施例之半導體裝置1的生產流程圖。依照本發明之一示範實施例製造半導體裝置1的方法將參考圖6至圖8進行說明。

首先，設置半導體晶圓20以製造半導體裝置1，此半導體裝置例如係藉由在圓盤狀基板的主表面上透過擴散處理等等形成期望的電路與電極襯墊而獲得，此圓盤狀基板係藉由將以單晶拉製法(single crystal pulling method)所形成的矽塊進行切片而獲得。

如圖6所示，繞著框狀夾具21配置黏著性耐熱膠帶22，並且將半導體晶圓20的後表面放置且固定在耐熱膠帶22上。複數個電極襯墊3被形成在設置於半導體晶圓20中的各個半導體晶片2內；而如圖7A所示，凸塊電極5被形成在電極襯墊3上。在電極襯墊3上，藉由對烷融尖端形成球體的配線進行超音波熱壓接合並且切斷此配線，而形成凸塊電極5。又，凸塊電極5可藉由電鍍等等加以形成。

如圖7B所示，在形成凸塊電極5之後，選擇性地以例如底部填充材料15的密封材料塗佈半導體晶圓20，俾能覆蓋每一半導體晶片2的凸塊電極5。吾人可藉由將包含孔洞的遮罩23安裝在半導體晶圓20的凸塊形成區域內，並且以橡皮輥(squeegee)24將底部填充材料15填入孔洞，而選擇性地形成底部填充材料15。又，吾人可藉由將底部填充材料15旋轉塗佈於半導體晶圓20上，而將其設置形成在整體表面上。以旋轉塗佈，吾人可更有效率地在半導體晶圓20上形成具有均勻厚度的底部填充材料15。

如上所述，事先設置配線板6，其面積係小於半導體晶片2的面積，並且於其中形成複數個焊接部分8、以及用以將焊接部分8與半導體晶片2之電極襯墊3上所形成之凸塊電極5連接的期望 配線9。例如焊錫的導電材料11被事先設置在配線板6之凸塊電極5的連接部分內。

如圖7C所示，藉由將半導體晶片2的電極襯墊3與配線板6的連接部分(連接襯墊)16進行對正而同時藉由吸引筒夾25等等進行吸引，並且透過導電材料11使配線板6的連接部分(連接襯墊)16與凸塊電極5電性連接，而將配線板6安裝在半導體晶片2上。如圖8所示，配線板6單單被安裝在半導體晶片2上，此半導體晶片係根據預先燒入(burn－in)測試等等的結果而被判定為半導體晶圓20上的良品。如上所述，由於配線板6沒有被安裝在被判定為不良品的半導體晶片2上，所以吾人可改善在安裝配線板6時的處理效率。由於配線板6可被有效率地利用，所以吾人亦可降低成本。

吾人可藉由設置用以安裝配線板6並具有加熱機構的吸引筒夾25，並且在除了運送配線板6以外的時候對配線板6進行加熱，而有效安裝配線板6。

藉由將配線板6安裝在半導體晶片2上，吾人可將為密封材料的底部填充材料15進行擴展，此密封材料以覆蓋電極襯墊3的方式進行選擇性塗佈；以及底部填充材料15可覆蓋位於半導體晶片2與配線板6之間的空間。如上所述，藉由以底部填充材料15覆蓋位於凸塊電極5與配線板6之間的連接部分、以及半導體晶片2與配線板6之間的空間，吾人可保護連接部分，並且在不彎曲的情況下使配線板6黏著固定。又，吾人可藉由將配線板6安裝在半導體晶片2上之後，自半導體晶片2與配線板6之間的空間注入絕緣底部填充材料，而形成底部填充材料15。

於其中安裝配線板6的半導體晶片2會經歷球體安裝程序，如圖7D所示，導電球體被安裝在配線板6的焊接部分8上，並且形成複數個外部端子14。在球體安裝程序中，吾人可使用於其中形成複數個吸引洞的安裝工具26，此安裝工具用以將球體設置在配線板6的焊接部分8上。亦即，藉由使用安裝工具26，例如， 由焊錫等等所製成的球體27可被固持在吸引洞，焊劑被轉寫形成(transcription－formed)在被固持的球體27上，而球體27被一起安裝在配線板6的焊接部分8上，因此，形成複數個外部端子14。在安裝球體27之後，以重烷流佈固定球體27，而在焊接部分8上形成外部端子14。

接著，半導體晶圓20經歷切割程序，並且如圖7E所示，半導體晶圓20被切斷並且分離成各個半導體晶片2。在切割程序中，例如，將半導體晶圓20放置在切割台上，並且藉由使用高速旋轉切割刀28對位於半導體晶片2之間的切割線29進行旋轉研磨而加以切斷。

舉例而言，吾人可以配線板6之邊緣部分6b及6c與半導體晶片2之邊緣部分2b及2c隔開50μm以上的方式安裝配線板6。如上所述，藉由依照與半導體晶片2之邊緣部分2b及2c隔開50 μm以上的方式安裝配線板6，吾人可在進行切割半導體晶圓20時降低配線板6之邊緣部分6b及6c的剝離。

接著，如圖7F所示，藉由揀取設備之上推裝置30，將半導體晶片2從耐熱膠帶22的下方向上推，並且從耐熱膠帶22移除，而揀取其上安裝著配線板6的半導體晶片2。因此，吾人可獲得如圖1所示之具有實際晶片大小的半導體裝置1。

如上所述，在本發明中，由於使用其面積小於半導體晶片2之面積的配線板6，製造如同晶圓的半導體裝置1，所以吾人可有效率地製造半導體裝置1。在本發明中，由於使用其面積小於半導體晶片2之面積的配線板6，所以可增加每次待製造之配線板6的數量，而能夠降低半導體裝置1的成本。在本發明中，由於配線板6僅被安裝在半導體晶圓20的良好晶片上，所以配線板6可有效率地被安裝。

在本發明中，由於配線板6係以與半導體晶片2之邊緣部分2b及2c隔開50μm以上的方式來安裝，所以半導體晶圓20在被切割時可順利地被切斷而不與切割刀28接觸。以不將樹脂等等設 置在半導體晶片2之切斷區域內的方式，構成依照本示範實施例的半導體裝置1，俾能改善切割時的切割能力，以防止切割刀28因包含在樹脂等等中的填料而磨損，並且防止切割刀28的消耗。

[第二示範實施例]

圖9係顯示依照本示範實施例之半導體裝置1之封裝結構的側剖面圖。圖10係從依照本示範實施例之半導體裝置1之後表面側觀看而獲得的立體圖。

依照本示範實施例之半導體裝置1的外觀係如同第一示範實施例的略方形板，並且半導體裝置1包含半導體晶片2，於此半導體晶片中預定電路被形成在主表面2a上。半導體裝置1包含複數個電極襯墊3，這些電極襯墊在略中央區域上排列成一直線，例如半導體晶片2之主表面2a側的中央區域。絕緣保護膜4被形成在不包含電極襯墊3之半導體晶片2的主表面2a上，而保護半導體晶片2的電路形成表面。

例如在本示範實施例中，用以連接至配線板6的凸塊電極5被形成在複數個電極襯墊3上，這些電極襯墊係分別形成在半導體晶片2上。其面積小於半導體晶片2之面積的配線板6被設置在半導體晶片2之主表面2a的上方。配線板6係其外觀為帶狀的配線板，而用以連接至外部端子(此將隨後說明)的複數個焊接部分8、以及用以連接焊接部分8與凸塊電極5的配線9被形成在由聚醯亞胺樹脂等等所製成的帶狀基材7上，此凸塊電極係形成在半導體晶片2的電極襯墊3上。例如阻焊劑10的絕緣保護膜被設置在不包含例如焊接部分8之連接部分的帶狀基材7的表面上。

配線板6透過導電材料11而與配線9電性連接，並且被安裝在半導體晶片2的略中央區域。在本示範實施例中，由於凸塊電極5在中央區域上排列成一直線，所以配線板6係沿著矩形半導體晶片2的縱向而形成。倒角部分12被形成在配線板6的四個轉角，並且用難以使配線板6剝離的方式加以設置。

除了第一示範實施例的特徵以外，本示範實施例的特徵為： 在半導體晶片2之主表面2a之對向側表面(另一個表面)的整個表面上，設置絕緣保護材料(第一保護材料)31。環氧樹脂等等例如被用於保護材料31。在半導體晶圓20經過背面研磨(back－grinded)之後，藉由在半導體晶圓20的整個背面上旋轉塗佈液態樹脂，而形成具有均勻厚度的保護材料31。

如圖9所示，因為由絕緣樹脂所形成的第一保護材料31被設置在半導體晶片2的另一表面側上，所以可降低在半導體晶片2上之龜裂與剝離(chipping)的發生。如圖10所示，若以有色材料構成第一保護材料31時，此會變得可清楚顯示出形成在半導體晶片2之另一個表面側上的標記。

如上所述，在本發明中，半導體裝置1設有：半導體晶片2，於其中複數個電極襯墊3被設置在主表面2a上；複數個凸塊電極5，設置在半導體晶片2的電極襯墊3上；配線板6，設置在半導體晶片2的主表面2a側上，並且其面積係小於半導體晶片2的面積；複數個外部端子14，設置在配線板6上，並且透過配線板6的配線9而與複數個凸塊電極5電性連接；密封材料，設置在半導體晶片2與配線板6之間，並且其係由至少覆蓋凸塊電極5與配線9之間之連接部分的底部填充材料15所製成；第一保護材料31，以覆蓋半導體晶片2之後表面的方式，設置在面向半導體晶片2之主表面2a的表面側。因此，吾人可實現具有實際晶片大小的半導體裝置1，並且保護晶片後表面。由於有色的保護材料被形成在半導體晶片2的整個後表面上，所以可清楚顯示出形成在半導體晶片2之後表面上的標記。

在本發明中，由於配線板6變得較小，並且可增加每次待製造之配線板6的數量，所以可降低半導體裝置1的成本。在本發明中，藉由使配線板6的面積小於半導體晶片2的面積，吾人可降低施加至半導體晶片2的應力。在本發明中，由於配線板6小，所以會變得易於將底部填充材料15填入半導體晶片2與配線板6之間。在本發明中，由於使配線板6變得更小，所以吾人亦可降 低母板13之安裝部分的面積。在本發明中，由於配線板6上的配線9可被設置成短的，所以亦可改善半導體裝置1的電特性。

在本發明中，由於不將樹脂等等設置在半導體晶片2的切斷區域內，所以吾人可改善切割時的切斷能力，以防止切割刀28因包含在樹脂等等中的填料而磨損，並且防止切割刀28的消耗。

接著，將參考圖11A至圖11D，說明依照本示範實施例之製造半導體裝置1的方法。

首先，如同第一示範實施例，設置半導體晶圓20，於其中形成期望電路以及電極襯墊3。

如圖11A所示，主表面，即半導體晶圓20的電路形成表面，被以黏著方式固定於背面研磨(BG，back grinding)膠帶32。接著，依照背面研磨程序對半導體晶圓20的另一表面側進行研磨；以及如圖11B所示，使半導體晶圓20變薄至約750μm的厚度。

在背面研磨之後，如圖11C所示，雖然被黏著固定於背面研磨膠帶32，但第一保護材料31被形成在半導體晶圓20的整個另一表面上。吾人可藉由例如將用於裝填(potting)的絕緣樹脂進行旋轉塗佈，而在整個表面上形成第一保護材料31。吾人可藉由旋轉塗佈形成具有均勻厚度的第一保護材料31。如圖11D所示，由於第一保護材料31被形成在半導體晶圓20的後表面上，因此變得易於處理與運送在背面研磨程序中變薄的半導體晶圓20。

接著，如同在第一示範實施例中，於其中第一保護材料31形成在後表面上的半導體晶圓20中，凸塊電極5被形成在半導體晶片2的電極襯墊3中，並且以覆蓋半導體晶片2之凸塊電極5的方式，選擇性塗佈例如底部填充材料15的密封材料。

如上所述，事先設置配線板6，其面積係小於半導體晶片2的面積，並且於其中形成複數個焊接部分8、以及用以將焊接部分8與半導體晶片2之電極襯墊3上所形成之凸塊電極5連接的期望配線9。如同在第一示範實施例中，配線板6被安裝在半導體晶片2上。藉由將配線板6安裝在半導體晶片2上，吾人可將密封材料 進行擴展，此密封材料以覆蓋電極襯墊3的方式被選擇性塗佈，而覆蓋半導體晶片2與配線板6之間的空間。在安裝配線板6的半導體晶片2中，導電球體被安裝在配線板6的焊接部分8上，並且形成複數個外部端子14。

接著，半導體晶圓20經歷切割程序，並且半導體晶圓20被切斷而分離成各個半導體晶片2。在此，除了半導體晶圓2被切斷而分離之外，形成在半導體晶圓20之後表面上的第一保護材料31亦被切斷而分離。

在半導體晶圓20被切斷而分離成各個半導體晶片2之後，藉由將背面研磨膠帶32進行紫外光照射而降低黏著力。從其黏著力已降低之背面研磨膠帶32的下方，以揀取設備的上推裝置30，將半導體晶片2的後表面向上推，並且從背面研磨膠帶32加以移除，而揀取其上安裝著配線板6的半導體晶片2。於此，在本示範實施例中，第一保護材料31被設置在半導體晶片2的後表面上。因此，由於當揀取半導體晶片2時，沒有直接將半導體晶片2的後表面向上推，所以可降低在半導體晶片2上之龜裂與剝離的發生。

由於使用其面積小於半導體晶片2之面積的配線板6，製造如同晶圓的半導體裝置1，所以吾人可有效率地製造半導體裝置1。由於使用其面積小於半導體晶片2之面積的配線板6，所以可增加每次待製造之配線板6的數量，而能夠降低半導體裝置1的成本。

以在半導體晶片2之切斷區域內不包含樹脂等等的方式，構成依照本示範實施例的半導體裝置1，俾能改善在切割時的切斷能力，以防止切割刀28因包含在樹脂等等中的填料而磨損，並且防止切割刀28的消耗。

[第三示範實施例]

圖12係顯示依照本示範實施例之半導體裝置1之封裝結構的側剖面圖。

除了依照第一或第二示範實施例之半導體裝置1的構造以 外，依照本示範實施例的半導體裝置1在不包含於其中配線板6安裝在半導體晶片2之主表面2a上的區域內，包含第二絕緣保護材料33。換言之，由於第二保護材料33被形成圍繞於其中安裝配線板6的區域，所以可保護半導體裝置1的電路表面。因此，吾人可防止在半導體晶片2上發生龜裂及剝離。

圖13係顯示依照本示範實施例之半導體裝置1之修改範例的側剖面圖。

在本示範實施例中，藉由旋轉塗佈相同的材料，而一併設置形成上述的密封材料以及第二保護材料33。如圖14A至圖14F所示，在凸塊電極5被形成於半導體晶圓20上之後，藉由旋轉塗佈將底部填充材料15形成在半導體晶圓20的主表面2a上，並且安裝配線板6，因此，可有效率地形成密封部分以及第二保護材料33。

如上所述，已根據示範實施例說明由本案發明人所製作的本發明。本發明並不限於上述示範實施例，並且在不離開本發明之概念的情況下可進行種種的變更與修改。舉例而言，在本示範實施例中，已說明本發明可應用於將一排電極襯墊排列在中央區域上之半導體晶片的情況，然而，本發明亦可應用於如圖15所示之將兩排電極襯墊排列在中央區域排列上的半導體晶片，並且亦可應用於如圖16所示之在中央區域上將電極襯墊排列成交叉形狀的半導體晶片。

本發明亦可應用於如圖17所示之將電極襯墊排列在中央區域之周邊部分的半導體裝置1。

此外，本發明亦可應用於如圖18所示之半導體裝置1，於其中配線板6以及其面積小於配線板6之面積的小配線板6’被安裝在中央區域。又，顯然本發明亦可應用於安裝複數個小配線板6’於其中的半導體裝置1。

如圖19所示，本發明亦可應用於在中央區域安裝複數個配線板6的半導體裝置1。

在本示範實施例中，已說明使用帶狀配線板的情況，然而，吾人亦可使用例如玻璃環氧樹脂板的硬板。

在本示範實施例中，已說明本發明可應用於球狀矩陣型半導體裝置的情況，然而，本發明亦可應用在於其中使用例如晶片尺寸封裝(CSP，Chip Size Package)、多晶片封裝(MCP，Multi Chip Package)、以及系統級封裝(SiP，System in Package)之配線板的半導體裝置。

雖然已使用特定術語說明本發明之較佳實施例，但此種說明僅為示例之目的，並且吾人可瞭解在離開隨後請求項之精神與範圍的情況下，可進行變更與變動。

1‧‧‧半導體裝置

2‧‧‧半導體晶片

2a‧‧‧主表面

2b‧‧‧邊緣部分

2b1‧‧‧間隔區域

2c‧‧‧邊緣部分

2c1‧‧‧間隔區域

2d‧‧‧中心線

3‧‧‧電極襯墊

4‧‧‧絕緣保護膜

5‧‧‧凸塊電極

6‧‧‧配線板

6b‧‧‧邊緣部分

6c‧‧‧邊緣部分

7‧‧‧帶狀基材

8‧‧‧焊接部分

9‧‧‧配線

10‧‧‧阻焊劑

11‧‧‧導電材料

12‧‧‧倒角部分

13‧‧‧母板

14‧‧‧外部端子

15‧‧‧底部填充材料

16‧‧‧連接部分

17‧‧‧被動部分

18‧‧‧凹面部分

19‧‧‧鍍層

20‧‧‧半導體晶圓

21‧‧‧框狀夾具

22‧‧‧耐熱膠帶

23‧‧‧遮罩

24‧‧‧橡皮輥

25‧‧‧吸引筒夾

26‧‧‧安裝工具

27‧‧‧球體

28‧‧‧切割刀

29‧‧‧切割線

30‧‧‧上推裝置

31‧‧‧第一保護材料

32‧‧‧背面研磨膠帶

33‧‧‧第二保護材料

圖1係依照本發明之第一示範實施例之半導體裝置的側剖面圖；圖2係依照本發明之第一示範實施例之半導體裝置的平面圖；圖3係顯示示範實施例的圖，於其中依照本發明之第一示範實施例的半導體裝置被安裝在母板上；圖4係顯示半導體晶片之凸塊電極與配線板之間之結構的修改範例的圖；圖5係顯示當使用多層配線板時之連接結構之修改範例的圖；圖6係顯示由夾具所固持之半導體晶圓的樣板圖；圖7A係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖；圖7B係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖；圖7C係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖；圖7D係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖； 圖7E係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖；圖7F係顯示依照本發明之第一示範實施例之半導體裝置之製造程序的程序圖；圖8係顯示配線板僅被安裝在被判定為良品之半導體晶片上之情況的樣板圖；圖9係依照本發明之第二示範實施例之半導體裝置的側剖面圖；圖10係從後表面側觀看之依照本發明之第二示範實施例之半導體裝置的立體圖；圖11A係顯示依照本發明之第二示範實施例之半導體裝置之製造程序的程序圖；圖11B係顯示依照本發明之第二示範實施例之半導體裝置之製造程序的程序圖；圖11C係顯示依照本發明之第二示範實施例之半導體裝置之製造程序的程序圖；圖11D係顯示依照本發明之第二示範實施例之半導體裝置之製造程序的程序圖；圖12係依照本發明之第三示範實施例之半導體裝置的側剖面圖；圖13係顯示於其中藉由旋轉塗佈相同材料而一起形成密封材料以及第二保護材料之範例的側剖面圖；圖14A係顯示圖13所示之半導體裝置之製造程序的程序圖；圖14B係顯示圖13所示之半導體裝置之製造程序的程序圖；圖14C係顯示圖13所示之半導體裝置之製造程序的程序圖；圖14D係顯示圖13所示之半導體裝置之製造程序的程序圖；圖14E係顯示圖13所示之半導體裝置之製造程序的程序圖；圖14F係顯示圖13所示之半導體裝置之製造程序的程序圖；圖15係本發明之半導體裝置的平面圖，於此裝置中安裝半導 體晶片，於此半導體晶片中兩列電極襯墊被排列在中央區域內；圖16係本發明之半導體裝置的平面圖，於此裝置中安裝半導體晶片，於此半導體晶片中電極襯墊在中央區域內被排列成交叉形狀；圖17係本發明之半導體裝置的平面圖，於此裝置中安裝半導體晶片，於此半導體晶片中電極襯墊在中央區域內被排列成交叉形狀；圖18係半導體裝置的平面圖，於其中配線板以及小配線板被安裝在半導體晶片的中央區域內；及圖19係半導體裝置的平面圖，於其中複數個配線板被安裝在半導體晶片的中央區域內。

1‧‧‧半導體裝置

2‧‧‧半導體晶片

2a‧‧‧主表面

3‧‧‧電極襯墊

4‧‧‧絕緣保護膜

5‧‧‧凸塊電極

6‧‧‧配線板

7‧‧‧帶狀基材

8‧‧‧焊接部分

9‧‧‧配線

10‧‧‧阻焊劑

13‧‧‧母板

14‧‧‧外部端子

15‧‧‧底部填充材料

Claims (23)

1. 一種半導體裝置，包含：一半導體晶片，其中將複數個電極襯墊設置在一主表面上；複數個凸塊電極，設置在該半導體晶片的該等電極襯墊上；一配線板，設置在該半導體晶片之該主表面的一側上，並且位於該半導體晶片之該主表面的區域內，以便與該半導體晶片的邊緣部分隔開至少50μm以上；複數個外部端子，設置在該配線板上，並且透過該配線板的配線而與該等複數個凸塊電極電性連接；及一絕緣密封部分，設置在該半導體晶片與該配線板之間，並且覆蓋該凸塊電極與該配線之間的連接部分，其中在該配線板中，一凹面部分被設置在對應於該凸塊電極的位置上，而該凹面部分與位於該外部端子之一側的一表層配線電性連接。
2. 如申請專利範圍第1項之半導體裝置，其中該等複數個電極襯墊沿著該半導體晶片之一側的中心線而排列。
3. 如申請專利範圍第1項之半導體裝置，其中該配線板為方形，並且一轉角部分被形成倒角。
4. 如申請專利範圍第1項之半導體裝置，其中複數個該配線板被設置在該半導體晶片上。
5. 如申請專利範圍第1項之半導體裝置，其中該配線板為可撓曲配線板。
6. 如申請專利範圍第1項之半導體裝置，其中該半導體晶片包含第一保護材料，該第一保護材料係位於該主表面之對向側的表面 上。
7. 如申請專利範圍第1項之半導體裝置，其中該半導體晶片包含第二保護材料，該第二保護材料係位於該主表面的一側。
8. 如申請專利範圍第7項之半導體裝置，其中該第二保護材料係用以覆蓋設置著該配線板之區域。
9. 一種半導體裝置的製造方法，包含：設置形成有半導體晶片的一半導體晶圓，該半導體晶片在一主表面上設有一預定電路以及複數個電極襯墊；在該等複數個電極襯墊上形成凸塊電極；設置一配線板，其面積係小於該半導體晶片的面積，且該配線板包含分別對應於形成在該半導體晶片上之該等複數個電極襯墊的焊接部分、以及用以電性連接該等電極襯墊與該等焊接部分的一配線；藉由使該半導體晶片的該凸塊電極與電性連接至該焊接部分之該配線電性連接，而將該配線板安裝在被判定為形成在該半導體晶圓上之該等半導體晶片中之良品的該半導體晶片上；切割並分離將該配線板安裝在各該半導體晶片上的該半導體晶圓，並且揀取已分離的該半導體晶片；及當揀取該半導體晶片時，僅揀取安裝有該配線板的該半導體晶片。
10. 如申請專利範圍第9項之半導體裝置的製造方法，更包含：在安裝該配線板之前，將密封材料塗佈於該半導體晶圓的該等複數個電極襯墊。
11. 如申請專利範圍第10項之半導體裝置的製造方法，更包含： 當塗佈該密封材料時，將一遮罩安裝在該半導體晶圓上；及在該電極襯墊上選擇性地塗佈該密封材料。
12. 如申請專利範圍第10項之半導體裝置的製造方法，更包含：當塗佈該密封材料時，藉由旋轉塗佈而在該半導體晶圓上塗佈該密封材料。
13. 如申請專利範圍第9項之半導體裝置的製造方法，更包含：藉由在該配線板之該等複數個焊接部分上安裝導電球體而形成外部端子。
14. 如申請專利範圍第9項之半導體裝置的製造方法，其中將該配線板安裝在該半導體晶片之主表面的區域內，以便與該半導體晶片之邊緣部分隔開至少50μm以上。
15. 如申請專利範圍第9項之半導體裝置的製造方法，更包含：在形成該凸塊電極之前，於該半導體晶片之該主表面之對向側的表面上形成第一保護材料。
16. 一種半導體裝置，包含：一半導體晶片，包含一主表面、與該主表面為相反側的一背表面、及在該主表面上的複數電極襯墊，該半導體晶片更包含延伸於一第一方向的一第一邊緣、及延伸於與該第一方向不同之第二方向的一第二邊緣，並且該複數電極襯墊係沿著一中心線而排列，該中心線係實質上平行於該第一方向；一配線板，該配線板具有小於該半導體晶片的尺寸，且安裝於該半導體晶片的該主表面之上，該配線板包含面向該半導體晶片的該第一邊緣的一第一板邊緣、及面向該半導體晶片的該第二邊緣的一第二板邊緣，該配線板係設置成該第一板邊緣與該半導 體晶片的該第一邊緣之間的距離大於該第二板邊緣與該半導體晶片的該第二邊緣之間的距離，該配線板的該第二板邊緣係朝該半導體晶片的內側而與該半導體晶片的該第二邊緣加以分隔；及複數外部端子，位在該配線板之上，且分別電性連接至該半導體晶片的該等電極襯墊。
17. 如申請專利範圍第16項之半導體裝置，更包含：絕緣樹脂，設置在該半導體晶片與該配線板之間。
18. 如申請專利範圍第16項之半導體裝置，更包含：複數凸塊電極，形成於該半導體晶片的該等電極襯墊上，該等電極襯墊每一者係分別經由該等凸塊電極而電性連接至該等外部端子。
19. 如申請專利範圍第18項之半導體裝置，其中在該配線板中，一凹面部分被設置在對應於該凸塊電極的位置上，而該凹面部分與位於該外部端子之一側的一表層配線電性連接。
20. 如申請專利範圍第16項之半導體裝置，其中複數個該配線板被安裝在該半導體晶片的該主表面上。
21. 如申請專利範圍第16項之半導體裝置，其中該半導體晶片包含與該第一邊緣為相反側的一第三邊緣、及與該第二邊緣為相反側的一第四邊緣，並且該複數電極襯墊係排列於實質上與該第一方向平行的一條線上，該配線板包含面向該半導體晶片的該第三邊緣的一第三板邊緣、及面向該半導體晶片的該第四邊緣的一第四板邊緣，該第一及第三邊緣係較長於該第二及第四板邊緣，且該第三板邊緣與該半導體晶片的該第三邊緣之間的距離，大 於該第四板邊緣與該半導體晶片的該第四邊緣之間的距離。
22. 如申請專利範圍第16項之半導體裝置，更包含：一保護層，形成於該半導體晶片的一背表面上。
23. 如申請專利範圍第22項之半導體裝置，其中該保護層包含與該半導體晶片的該第一邊緣實質上共面的一第一邊緣、及與該半導體晶片的該第二邊緣實質上共面的一第二邊緣。