[go: up one dir, main page]

TWI431781B - 製造薄膜電晶體元件的方法 - Google Patents

製造薄膜電晶體元件的方法 Download PDF

Info

Publication number
TWI431781B
TWI431781B TW101124106A TW101124106A TWI431781B TW I431781 B TWI431781 B TW I431781B TW 101124106 A TW101124106 A TW 101124106A TW 101124106 A TW101124106 A TW 101124106A TW I431781 B TWI431781 B TW I431781B
Authority
TW
Taiwan
Prior art keywords
layer
source
metal electrode
drain metal
etching process
Prior art date
Application number
TW101124106A
Other languages
English (en)
Other versions
TW201306269A (zh
Inventor
Dong-Kil Yim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201306269A publication Critical patent/TW201306269A/zh
Application granted granted Critical
Publication of TWI431781B publication Critical patent/TWI431781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

製造薄膜電晶體元件的方法
本發明之實施例係大體上關於形成應用於薄膜電晶體之元件結構的方法。特別地，本發明關於形成應用於薄膜電晶體之元件結構的方法以及順序。
電漿顯示面板(plasma display panel)、主動矩陣式液晶顯示器(Active Matrix Liquid Crystal Display,AMLCD)或主動矩陣式有機發光二極體顯示器(Active Matrix Organic Light Emitting Diode,AMOLED)，以及液晶顯示器(Liquid Crystal Display,LCD)常用來作為平面顯示器。LCD通常包含兩片相互連接的透明基板，以及夾置於其中的液晶材料層。透明基板可為半導體基板、玻璃、石英、藍寶石、可撓性或透明塑膠薄膜。LCD也可包含發光二極體，用以作為背光源。
隨著對於LCD解析度的要求提高，控制大量液晶胞之個別區域(稱為畫素)已變得相當重要。在現代的顯示面板中，可存在超過1,000,000個畫素。至少有相同數目的電晶體係形成於玻璃基板上，以使得各個畫素相對於其他設置在基板上的畫素可於開、關狀態(energized and de-energized states)間切換。
第1圖係繪示製造一傳統薄膜電晶體元件(thin film transistor device)的順序。第2A至2D圖繪示以第1圖所示之順序製造的傳統薄膜電晶體元件，於不同的製造階段 的剖面圖。一般而言，薄膜電晶體元件200係設置於一基板202上，如第2A圖所示。一閘極電極204於基板202上形成並圖案化，接著則是一閘極絕緣層(gate insulator layer)206。一主動層(active layer)208係形成於閘極絕緣層206上。主動層208通常係選自具有高電子移動率(high electron mobility)及低溫製造程序要求(low temperature manufacture process requirement)的透明金屬氧化物材料，以允許如塑膠材料之類的可撓性基板材料的使用，以於低溫進行處理而避免基板的損壞。在主動層208形成之後，一蝕刻停止層(etching stop layer)210形成於主動層208上。接著，一源極-汲極金屬電極層(source-drain metal electrode layer)214係設置於蝕刻停止層210上，形成具有由一圖案化之光阻層(photoresist layer)216暴露於外之區域218的薄膜電晶體元件200，以在接下來的蝕刻與圖案化製程於源極-汲極金屬電極層214中形成通道(channel)。
請再參照第1圖，製程100中，在薄膜電晶體元件200形成於基板202上之後，於步驟102，基板202接著被運送至一金屬主動層圖案化工具(metal active layer patterning tool)，以進行一金屬主動層圖案化製程，將主動層208未受保護之區域230自薄膜電晶體元件200移除，暴露出下方閘極絕緣層206之暴露區域226，如第2B圖所示。值得注意的是，主動層208之未受保護的區域230可能因先前的製程而受到損壞或者未受到損壞，如第2A圖所示之不平坦表面。在金屬主動層圖案化製程之後，於步驟104，係進行一背通道蝕刻(Back-Channel-Etching,BCE) 製程，蝕刻源極-汲極金屬電極層214以於薄膜電晶體元件200中形成通道228，直到暴露出下方蝕刻停止層210的一上表面220，如第2C圖所示。在BCE製程中，於蝕刻製程所使用的攻擊性蝕刻劑(aggressive etchant)可能不利地蝕刻和攻擊薄膜電晶體元件200之位於下方的主動層208，使得主動層208之邊緣222損壞並形成不欲形成的輪廓，因此惡化薄膜品質與薄膜電晶體元件200的電性表現。於步驟106，基板202接著被運送至一光阻層移除處理工具(photoresist layer removal processing tool)，以移除光阻層216，如第2D圖所示。在光阻層移除製程中，在接下來的製程以及於步驟108進行之其他保護層沉積與圖案化製程以完成元件製造程序中，主動層208之邊緣222可能受到更進一步地損壞或攻擊，因而不利地惡化主動層208的薄膜品質，並導致元件之失效(device failure)。
因此，存在著製造出具有改良之電性表現與穩定性之薄膜電晶體元件的方法的需求。
本揭露書之實施例提供製造薄膜電晶體元件的方法，對形成於薄膜電晶體元件中之一主動層有良好的輪廓控制。在一實施例中，一種製造薄膜電晶體元件的方法包括提供具有一源極-汲極金屬電極層設置在一主動層上的一基板，其中主動層為金屬氧化物層，進行一背通道蝕刻製程以在源極-汲極金屬電極層形成一通道，以及在背通道蝕刻製程之後進行一主動層圖案化製程。
以下將藉由實施例並配合所附圖式，而對本發明進行更完整之揭露。然而，以下的實施例以及所附圖式僅為例示之用，而非用以限定本發明的範圍。為求清楚起見，說明書與圖式中係盡可能地使用相同元件符號來表示相同元件。此外，一實施例中之元件與特徵亦可能出現於其他實施例中，以達較佳之實施方式，而相同的描述內容則就此省略。
本揭露書之實施例係提供製造薄膜電晶體元件的方法，對形成於薄膜電晶體元件中之一主動層有良好的周邊側壁輪廓控制。在一實施例中，讓主動層維持在良好的輪廓控制下的方法可用於薄膜電晶體元件、光二極體(photodiode)、半導體二極體(semiconductor diode)、發光二極體(light-emitting diode,LED)、有機發光二極體(organic light-emitting diode,OLED)或其他合適的顯示應用。相較於先蝕刻主動層、後蝕刻金屬電極層，而使得側壁暴露於金屬電極層之蝕刻劑的傳統技術，形成於薄膜電晶體元件中之主動層的良好的輪廓控制，使電晶體及二極體元件具有有效的電性表現的優點，而能同時保護元件結構免於受損。在傳統的元件中，無法良好地控制主動層周邊側壁之輪廓以及蝕刻帶來的損壞係導致電性表現的下降。
第3圖係繪示根據本揭露書一實施例之薄膜電晶體元件的製造順序。第4A至4D圖為根據第3圖所示之順序製 造的薄膜電晶體元件，於不同的製程階段的剖面圖。如第4A圖所示，薄膜電晶體元件400設置在一基板402上，基板402係具有依序形成於其上的一閘極電極層404、閘極絕緣層406及一主動層408。值得注意的是，基板402可具有預先形成於基板402上，以助於形成不同元件結構於基板402上的不同薄膜、結構或層的組合。在一實施例中，基板402可為玻璃基板、塑膠基板、高分子基板、金屬基板、單片基板(singled substrate)、捲繞式基板(roll-to-roll substrate)或其他適合讓薄膜電晶體於其上形成的合適透明基板之任一者。在一實施例中，閘極電極層404可由任何合適的金屬材料製造而成，例如銦錫氧化物(Indium Tin Oxide,ITO)、銦鋅氧化物(Indium Zinc Oxide,IZO)、銦鋅錫氧化物(Indium Tin Zinc Oxide,ITZO)、鋁(Al)、鎢(W)、鉻(Cr)、鉭(Ta)、鈦(Ti)、鉬(Mo)或其組合。閘極絕緣層406可由二氧化矽(SiO2 )、四乙氧基矽烷(TEOS)、氮氧化矽(SiON)及氮化矽(SiN)等製造而成。此外，主動層408可由金屬氧化物製造而成，特別例如是銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅硫氧化物(LaCuOS)、氮化鎵(GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)或銦鎵鋁氮化物(InGaAlN)。在特定的一實施例中，主動層408係由InGaZnO製造而成。值得注意的是，主動層408未受薄膜電晶體元件400保護、暴露 於外的部分422可能或可能不會因先前的製程而受到損壞，而具有不平坦表面(如第4A-4C圖所示)。
接著，一蝕刻停止層410係形成於主動層408上。蝕刻停止層410可為介電層、含有金屬的介電層、金屬層或其他合適的材料。在一實施例中，蝕刻停止層410可由選自由含鈦材料、含鉭材料、含矽材料、含鋅材料、含鉿材料及其他合適的介電材料所組成之群組的材料製造而成。在一示範性實施例中，蝕刻停止層410為一二氧化鈦(TiO2 )層或一五氧化二鉭(Ta2 O5 )層。一源極-汲極金屬電極層412可沉積於蝕刻停止層410上。源極-汲極金屬電極層412可由能夠被圖案化以定義出薄膜電晶體元件400之源極及汲極接觸點(source and drain contacts)的導電材料製造而成。在一實施例中，源極-汲極金屬電極層412係以一微影製程(lithography process)線形圖案化(line patterned)。在一實施例中，源極-汲極金屬電極層412可由選自由銅(Cu)、金(Au)、銀(Ag)、鋁(Al)、鎢(W)、鉬(Mo)、鉻(Cr)、鉭(Ta)、鈦(Ti)、其合金或組合所組成之群組的材料製造而成。在一示範性實施例中，源極-汲極金屬電極層412為一鉬(Mo)層或一鈦(Ti)層。一圖案化之光阻層414係形成於源極-汲極金屬電極層412上，以形成供蝕刻之用、暴露出源極-汲極金屬電極層412之一表面418的一開口416。
請再參照第3圖，於步驟302，基板402係被運送至一處理工具(processing tool)以進行一BCE製程，蝕刻源極-汲極金屬電極層412以於薄膜電晶體元件400形成通道 426，直到暴露出下方蝕刻停止層410的一上表面420，如第4B圖所示。BCE製程可為任何能夠於源極-汲極金屬電極層412形成通道426的合適蝕刻製程，包括乾蝕刻、溼蝕刻或離子電漿蝕刻等等。BCE製程係對於源極-汲極金屬電極層412進行，直到蝕刻停止層410之上表面420通過通道426暴露出來，完成BCE製程。
在一BCE製程為乾蝕刻製程的實施例中，源極-汲極金屬電極層412係為含鉻(Cr)金屬，而用以乾蝕刻源極-汲極金屬電極層412的化學物為含氯(Cl)氣體。該含氯氣體可包括氯氣(Cl2 )或三氯化硼(BCl3 )等等，但不限於此。在另一實施例中，源極-汲極金屬電極層412為含鉬(Mo)金屬，而用以乾蝕刻源極-汲極金屬電極層412的化學物為含氟(F)氣體。該含氟氣體可包括六氟化硫(SF6 )、四氟甲烷(CF4 )或二氟乙炔(C2 F2 )等等，但不限於此。
在一BCE製程為溼蝕刻製程的實施例中，源極-汲極金屬電極層412為含鉬(Mo)金屬，而用以蝕刻源極-汲極金屬電極層412的化學物可包括過氧化氫(H2 O2 )或過氧化氫/氫氧化鉀(H2 O2 /KOH)等等，但不限於此。
於步驟304，在通道426形成於源極-汲極金屬電極層412，暴露出下方的蝕刻停止層410後，基板402可被進一步地運送至一光阻層移除處理工具，以進行一灰化製程(ashing process)，自基板402移除光阻層414，如第4C圖所示。或者，在一於步驟302進行之BCE過程中已除去、實質上完全蝕刻掉光阻層414的實施例中，可以省略步驟304的灰化製程，以節省製造成本。
於步驟306，基板402接著被運送至一金屬主動層圖案化工具，對於主動層408之未受薄膜電晶體元件400結構保護的區域(例如暴露出的部分422)，進行金屬主動層圖案化製程，暴露出下方閘極絕緣層406之區域424，如第4D圖所示。在主動層408被蝕刻之後，暴露出下方閘極絕緣層406之區域424，主動層408之邊緣430係具有所欲具有的輪廓/形態。不同於金屬主動層蝕刻製程之進行早於BCE製程的傳統方法，在通道426未形成於源極-汲極金屬電極層412前，不進行主動層408的蝕刻。藉此，在主動層圖案化製程後被暴露出來的主動層408邊緣430，不會如在傳統的製造順序中所發現的，在BCE製程及/或光阻層移除製程受到攻擊性蝕刻劑的電漿損壞(plasma damage)。藉由在通道426完全形成於源極-汲極金屬電極層412後(例如在背通道蝕刻製程後)進行主動層蝕刻製程，可維持對於主動層408的良好控制，從而實質上良好的控制邊緣430的情況，而不會讓主動層408形成可能使得薄膜電晶體元件400電性表現下降的損壞。舉例而言，元件對於溼度(humidity)的抵抗性提高了約268%。
在一實施例中，主動層蝕刻製程可為一溼蝕刻製程，藉由將基板402浸於其中具有蝕刻溶液的一個槽(tank)或一溼式工作台(wet bench)來進行。在一實施例中，用於溼蝕刻主動層408的化學物為酸。所用的酸可包括硝酸或硫酸等等，但不限於此。在特定的一實施例中，用於溼蝕刻主動層408的化學物為具有介於約0.1體積百分比與約5體積百分比之間的濃度的含氫氯酸(HCl)之溶液。主動層圖 案化製程也可以乾蝕刻製程或任何合適的圖案化製程形式來進行。
在主動層圖案化製程之後，形成於基板402上的薄膜電晶體元件400可於步驟308進行更進一步地處理，形成保護層(passivation layer)或等等，以完成元件製造程序。值得注意的是，額外的製程步驟可以隨著需求於任一步驟(例如步驟302至步驟308)中進行，以利形成元件結構於基板上。舉例而言，額外的製程步驟如額外的退火、蝕刻、沉積及清洗，可以依照所需來進行，以幫助達成製程300中任何步驟間所需的運送條件。
因此，在此所述的方法藉由在對於薄膜電晶體元件進行BCE製程後再進行主動層圖案化製程，具有改善電性表現、薄膜層輪廓(film layer profile)及電子元件穩定性的優點。由於主動層之側壁不再暴露於用以蝕刻金屬電極層的蝕刻劑中，以這樣的方式，對於主動層側壁輪廓的控制能獲得改善，具有更好的基板到基板的可再現性(repeatability)，且損壞率降低。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300‧‧‧製程
102、104、106、108、302、304、306、308‧‧‧步驟
200、400‧‧‧薄膜電晶體元件
202、402‧‧‧基板
204‧‧‧閘極電極
206、406‧‧‧閘極絕緣層
208、408‧‧‧主動層
210、410‧‧‧蝕刻停止層
214、412‧‧‧源極-汲極金屬電極層
216、414‧‧‧光阻層
218、230、424‧‧‧區域
220、420‧‧‧上表面
222‧‧‧邊緣
226‧‧‧暴露區域
228、426‧‧‧通道
404‧‧‧閘極電極層
416‧‧‧開口
418‧‧‧表面
422‧‧‧部分
430‧‧‧邊緣
第1圖係繪示傳統上一元件結構的製造順序。
第2A至2D圖為根據第1圖所示之傳統製造方法的傳統薄膜電晶體元件結構的剖面圖。
第3圖係繪示根據本揭露書之一實施例之一元件結構的製造順序。
第4A至4D圖為根據第3圖所示之順序的薄膜電晶體元件結構的剖面圖。
300‧‧‧製程
302、304、306、308‧‧‧步驟

Claims (19)

  1. 一種製造薄膜電晶體元件的方法，包括：提供一基板，該基板具有一源極-汲極金屬電極層設置在形成於該基板上的一主動層之上，其中該主動層為金屬氧化物層；進行一背通道蝕刻製程，以在該源極-汲極金屬電極層形成一通道；以及在該背通道蝕刻製程之後，進行一主動層圖案化製程。
  2. 如申請專利範圍第1項所述之方法，其中該基板更包括一蝕刻停止層，該蝕刻停止層設置在該源極-汲極金屬電極層與該主動層之間。
  3. 如申請專利範圍第2項所述之方法，其中該背通道蝕刻製程係被進行以蝕刻該源極-汲極金屬電極層直到暴露出該蝕刻停止層。
  4. 如申請專利範圍第2項所述之方法，其中該蝕刻停止層為含矽層、含鋅層、含鉿層、含鈦層或含鉭層。
  5. 如申請專利範圍第1項所述之方法，其中該主動層係由選自由銦鎵鋅氧化物(InGaZnO)、銦鎵鋅氮氧化物(InGaZnON)、氧化鋅(ZnO)、氮氧化鋅(ZnON)、鋅錫氧化物(ZnSnO)、鎘錫氧化物(CdSnO)、鎵錫氧化物(GaSnO)、鈦錫氧化物(TiSnO)、銅鋁氧化物(CuAlO)、鍶銅氧化物(SrCuO)、鑭銅硫氧化物(LaCuOS)、氮化鎵(GaN)、銦鎵氮化物(InGaN)、鋁鎵氮化物(AlGaN)及銦鎵鋁氮化物(InGaAlN)所組成之群組的材料製造而成。
  6. 如申請專利範圍第1項所述之方法，其中該背通道蝕刻製程為一乾蝕刻製程。
  7. 如申請專利範圍第6項所述之方法，其中該乾蝕刻製程更包括：將該源極-汲極金屬電極層暴露於一含氯氣體，其中該源極-汲極金屬電極層為含鉻金屬。
  8. 如申請專利範圍第6項所述之方法，其中該乾蝕刻製程更包括：將該源極-汲極金屬電極層暴露於一含氟氣體，其中該源極-汲極金屬電極層為含鉬金屬。
  9. 如申請專利範圍第1項所述之方法，其中該背通道蝕刻製程為一溼蝕刻製程。
  10. 如申請專利範圍第9項所述之方法，其中該溼蝕刻製程更包括：將該源極-汲極金屬電極層暴露於過氧化氫(H2 O2 )與過氧化氫/氫氧化鉀(H2 O2 /KOH)之至少一者。
  11. 如申請專利範圍第10項所述之方法，其中該源極-汲極金屬電極層為含鉬金屬。
  12. 如申請專利範圍第1項所述之方法，其中該主動層圖案化製程為一乾蝕刻製程。
  13. 如申請專利範圍第1項所述之方法，其中該主動層圖案化製程為使用一酸性溶液之一溼蝕刻製程。
  14. 如申請專利範圍第13項所述之方法，其中該酸性溶液包括硝酸或硫酸。
  15. 如申請專利範圍第1項所述之方法，其中該主動 層圖案化製程為使用一含氫氯酸之溶液的一溼蝕刻製程。
  16. 如申請專利範圍第15項所述之方法，其中該含氫氯酸之溶液具有介於約0.1體積百分比至約5體積百分比之間的濃度。
  17. 如申請專利範圍第1項所述之方法，其中該源極-汲極金屬電極係由選自由銅、金、銀、鋁、鎢、鉬、鉻、鉭、鈦、其合金或組合所組成之群組的材料製造而成。
  18. 如申請專利範圍第1項所述之方法，其中圖案化之一光阻層係形成於該源極-汲極金屬電極層上。
  19. 如申請專利範圍第18項所述之方法，更包括：進行一灰化製程，以移除圖案化之該光阻層。
TW101124106A 2011-07-13 2012-07-04 製造薄膜電晶體元件的方法 TWI431781B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161507311P 2011-07-13 2011-07-13

Publications (2)

Publication Number Publication Date
TW201306269A TW201306269A (zh) 2013-02-01
TWI431781B true TWI431781B (zh) 2014-03-21

Family

ID=47506800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124106A TWI431781B (zh) 2011-07-13 2012-07-04 製造薄膜電晶體元件的方法

Country Status (6)

Country Link
US (1) US8455310B2 (zh)
JP (1) JP6078063B2 (zh)
KR (1) KR101459502B1 (zh)
CN (1) CN103608925B (zh)
TW (1) TWI431781B (zh)
WO (1) WO2013009505A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443965B2 (en) 2014-12-02 2016-09-13 National Sun Yat-Sen University Method for producing a thin film transistor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2345351A1 (en) 2010-01-19 2011-07-20 Nestec S.A. Capsule for the preparation of a beverage comprising an identification code
WO2015064468A1 (ja) * 2013-10-30 2015-05-07 三菱瓦斯化学株式会社 亜鉛、スズおよび酸素から実質的になる酸化物のエッチング液およびエッチング方法
KR102160417B1 (ko) * 2014-02-28 2020-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9082794B1 (en) * 2014-04-10 2015-07-14 The United States Of America As Represented By The Secretary Of The Air Force Metal oxide thin film transistor fabrication method
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN104916546B (zh) 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
CN108022875B (zh) * 2017-11-30 2020-08-28 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102669119B1 (ko) 2018-11-14 2024-05-24 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시 장치의 제조 방법
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR102676044B1 (ko) 2020-04-29 2024-06-20 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
CN112133728B (zh) * 2020-09-23 2024-04-09 京东方科技集团股份有限公司 一种显示基板、显示面板、显示装置和制作方法
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
US6337224B1 (en) 1997-11-10 2002-01-08 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method
US6265288B1 (en) 1998-10-12 2001-07-24 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
US6200825B1 (en) 1999-02-26 2001-03-13 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
ATE355615T1 (de) 2000-03-03 2006-03-15 Matsushita Electric Industrial Co Ltd Halbleiteranordnung
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105575803B (zh) * 2008-08-15 2018-11-09 株式会社爱发科 场效应晶体管的制造方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP2012033516A (ja) * 2008-11-26 2012-02-16 Ulvac Japan Ltd トランジスタ及びその製造方法。
JP4923069B2 (ja) * 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
JP2010250987A (ja) * 2009-04-13 2010-11-04 Toppan Printing Co Ltd 光均一素子、光学シート、バックライトユニット及びディスプレイ装置
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443965B2 (en) 2014-12-02 2016-09-13 National Sun Yat-Sen University Method for producing a thin film transistor

Also Published As

Publication number Publication date
CN103608925B (zh) 2017-06-13
US8455310B2 (en) 2013-06-04
TW201306269A (zh) 2013-02-01
WO2013009505A3 (en) 2013-03-07
US20130017648A1 (en) 2013-01-17
WO2013009505A2 (en) 2013-01-17
JP2014525143A (ja) 2014-09-25
KR20140026645A (ko) 2014-03-05
KR101459502B1 (ko) 2014-11-07
JP6078063B2 (ja) 2017-02-08
CN103608925A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
TWI431781B (zh) 製造薄膜電晶體元件的方法
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
JP2007073558A (ja) 薄膜トランジスタの製法
CN102820330A (zh) 氧化物半导体器件及其制造方法以及具有氧化物半导体器件的显示装置及其制造方法
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN102640294A (zh) 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
US20150340455A1 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9666727B2 (en) Display device
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
CN105448938A (zh) 薄膜晶体管基板及其制造方法
US10529750B2 (en) LTPS array substrate and method for producing the same
TW201417186A (zh) 氧化物薄膜電晶體製程方法
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP6457896B2 (ja) 半導体装置及び半導体装置の製造方法
KR102280449B1 (ko) 산화물 박막트랜지스터의 제조방법
KR101729090B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9893097B2 (en) LTPS array substrate and method for producing the same
KR20160084923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10411132B2 (en) Thin film transistor and method for manufacturing the same
US20170194366A1 (en) Method for manufacturing thin-film transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees