TWI431590B - An image display device, and an image display device - Google Patents

Description

圖像顯示裝置及圖像顯示裝置之驅動方法

本發明係關於一種圖像顯示裝置及圖像顯示裝置之驅動方法，如可適用於有機EL(電致發光)元件之主動矩陣型的圖像顯示裝置。本發明經由驅動電晶體使保持電容之端子間電壓放電，修正驅動電晶體之臨限電壓的偏差時，係在暫時中止該端子間電壓之放電的期間之間，利用形成於基板上之配線圖案間的訊號混入，使驅動電晶體之閘極源極間電壓減低。藉此，本發明可經由驅動電晶體將保持電容之端子間電壓予以放電，進行驅動電晶體之臨限電壓的偏差修正，即使在數次之期間執行該端子間電壓的放電時，仍可確實修正驅動電晶體之臨限電壓的偏差。

先前使用有機EL元件之主動矩陣型的圖像顯示裝置，係將藉由有機EL元件與驅動有機EL元件之驅動電路構成的像素電路配置成矩陣狀，而形成顯示部。此種圖像顯示裝置藉由配置於該顯示部周圍之訊號線驅動電路及掃描線驅動電路驅動各像素電路，而顯示希望之圖像。

關於使用該有機EL元件之圖像顯示裝置，在日本特開2007-310311號公報中揭示有使用2個電晶體而構成1個像素電路之方法。因此，依照揭示於該日本特開2007-310311號公報之方法，可簡化結構。

此外，在該日本特開2007-310311號公報中揭示有修正驅動有機EL元件之驅動電晶體的臨限電壓之偏差及移動率 之偏差的結構。因此，依照揭示於該日本特開2007-310311號公報之結構，可防止因驅動電晶體之臨限電壓的偏差及移動率之偏差造成畫質惡化。

此外，在日本特開2007-133284號公報中提案有將修正該臨限電壓之偏差的處理在數次之期間執行的結構。

在此，使用有機EL元件之圖像顯示裝置係使用TFT(薄膜電晶體)之驅動電晶體來電流驅動有機EL元件。在此，TFT之缺點為特性之偏差大。有機EL元件之圖像顯示裝置因該驅動電晶體之一個特性偏差的臨限電壓偏差，而使畫質顯著惡化。另外，該畫質之惡化藉由條紋、亮度不均一等而感覺到。

更具體而言，藉由驅動電晶體而流入有機EL元件之驅動電流Ids以其次公式表示。另外在此，Vgs係驅動電晶體之閘極源極間電壓，Vth係驅動電晶體之臨限電壓。此外，μ係驅動電晶體之移動率。W係驅動電晶體之通道寬。此外，L係驅動電晶體之通道長，Cox係驅動電晶體之每單位面積的閘極絕緣膜之電容。

因此，有機EL元件之圖像顯示裝置於驅動電晶體之臨限電壓Vth偏差時，流入有機EL元件之電流Ids偏差，結果，每個像素之發光亮度偏差。

在此，將公式(1)變形時，可求出其次公式。

因此，以驅動電流Iref驅動有機EL元件時，閘極源極間電壓Vref可以其次公式表示。

因此，以來自該電壓Vref之差分電壓Vdata設定驅動電晶體之閘極源極間電壓Vgs的方式而構成像素電路時，可獲得其次公式之關係式。因此，該情況圖像顯示裝置可避免臨限電壓Vth對驅動電流之影響，可防止因臨限電壓Vth之偏差造成發光亮度之偏差。

另外，Iref=0情況下，可獲得其次公式之關係式。因此，圖像顯示裝置即使Iref=0，仍可避免臨限電壓Vth對驅動電流之影響，而防止畫質惡化。另外，Iref=0情況下，藉由無須設該Iref之電流源，圖像顯示裝置可簡化結構。

揭示於日本特開2007-310311號公報之結構，依據該修正原理來修正驅動電晶體之臨限電壓的偏差。在此，圖12係顯示適用揭示於該日本特開2007-310311號公報之方法的圖像顯示裝置之區塊圖。該圖像顯示裝置1在玻璃等透明絕緣基板中製作顯示部2。圖像顯示裝置1在該顯示部2之周圍製作訊號線驅動電路3及掃描線驅動電路4。

在此，顯示部2配置成矩陣狀而形成像素電路5。訊號線驅動電路3將指示發光亮度之驅動訊號Ssig輸出至設於顯示部2之訊號線sig。更具體而言，訊號線驅動電路3依序閂鎖光柵掃描順序地輸入之圖像資料D1，而分配至訊號線sig後，分別進行數位類比轉換處理，而產生驅動訊號Ssig。藉此，圖像顯示裝置1如藉由所謂線順序來設定各像素電路5的灰階。

掃描線驅動電路4將寫入訊號WS及驅動訊號DS分別輸出至設於顯示部2之掃描線VSCAN1及VSCAN2。在此，寫入訊號WS係接通斷開控制設於像素電路5之寫入電晶體的訊號。此外，驅動訊號DS係控制設於像素電路5之驅動電晶體的汲極電壓之訊號。掃描線驅動電路4分別以掃描器6A及6B處理從無圖示之時序產生器輸出之時序訊號，而產生寫入訊號WS及驅動訊號DS。

圖13係詳細顯示像素電路5的結構之連接圖。像素電路5之有機EL元件8的陰極連接於指定之固定電源VSS1，有機EL元件8的陽極連接於驅動電晶體Tr3的源極。另外，驅動電晶體Tr3如係TFT之N通道型電晶體。像素電路5之該驅 動電晶體Tr3的汲極連接於電源供給用之掃描線VSCAN2。藉由此等，像素電路5使用源極隨耦電路結構之驅動電晶體Tr3而電流驅動有機EL元件8。

像素電路5在該驅動電晶體Tr3之閘極及源極間設保持電容Cs，藉由寫入訊號WS，將該保持電容Cs之閘極側端電壓設定成因應驅動訊號Ssig的電壓。結果，像素電路5藉由因應驅動訊號Ssig之閘極源極間電壓Vgs，以驅動電晶體Tr3電流驅動有機EL元件8。另外在此，該圖13中，電容Coled係有機EL元件8之漂浮電容。此外以下中，電容Coled之電容為比保持電容Cs充分大，驅動電晶體Tr3之閘極節點的寄生電容對保持電容Cs充分小。

亦即，像素電路5經由藉由寫入訊號WS而接通斷開動作的寫入電晶體Tr1，將驅動電晶體Tr3之閘極連接於訊號線sig。在此，訊號線驅動電路3分別經由藉由指定之控制訊號SELsig及SELofs而接通動作的開關電路9及10，以指定之時序切換灰階設定用電壓Vsig及臨限電壓之修正用電壓Vofs，並輸出驅動訊號Ssig。

另外，在此臨限電壓修正用之固定電壓Vofs係使用於驅動電晶體Tr3之臨限電壓的偏差修正之固定電壓。此外，灰階設定用電壓Vsig係指示各像素之發光亮度的電壓，且係灰階電壓Vdata中加上修正用電壓Vofs之電壓。

此外，灰階電壓Vdata係對應於連接於各訊號線sig之像素電路5的發光亮度之電壓。灰階電壓Vdata係在半導體積體電路之資料驅動器6中，依序閂鎖光柵掃描順序地輸入 之圖像資料D1，分配至各訊號線sig後，分別進行數位類比轉換處理而每個訊號線sig產生。另外，開關電路9、10藉由TFT電晶體構成，於製作像素電路5時，係在製作像素電路5之透明絕緣基板上與訊號線sig及構成掃描線VSCAN1、VSCAN2之配線圖案一起製作。

像素電路5以圖14中之驅動狀態(圖14(G))，如藉由「發光」所示，在使有機EL元件8發光之期間(以下稱為發光期間)之間，藉由寫入訊號WS將寫入電晶體Tr1設定成斷開狀態。此外，像素電路5在發光期間之間，藉由電源用之驅動訊號DS供給電源電壓VDDV2至驅動電晶體Tr3。藉此，像素電路5在發光期間之間，以因應藉由保持電容Cs之兩端電壓的驅動電晶體Tr3之閘極電壓Vg及源極電壓Vs(圖14(E)及(F))而決定之閘極源極間電壓Vgs的驅動電流Ids使有機EL元件8發光(參照公式(1))。

像素電路5在發光期間結束之時點t0，將電源用之驅動訊號DS下降至指定之固定電壓VSSV2。在此，該固定電壓VSSV2雖係使驅動電晶體Tr3之汲極作為源極而發揮功能，卻是充分低之電壓，且係比有機EL元件8之陰極電壓VSS1低的電壓。藉此，像素電路5經由驅動電晶體Tr3，將保持電容Cs之有機EL元件8側端的貯存電荷放電至掃描線VSCAN2。結果像素電路5將驅動電晶體Tr3之源極電壓Vs下降至電壓VSSV2，有機EL元件8之發光停止。

像素電路5繼續在指定之時點t1，將固定電壓Vofs側之開關電路10設定成接通狀態。結果，像素電路5將訊號線sig 設定成固定電壓Vofs(圖14(C))。其後，像素電路5藉由寫入訊號WS將寫入電晶體Tr1切換成接通狀態(圖14(A))。藉此，像素電路5將驅動電晶體Tr3之閘極電壓Vg設定成固定電壓Vofs。另外，在此固定電壓Vofs係在將後述之保持電容Cs的端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth之後，驅動電晶體Tr3不接通的電壓。具體而言，將有機EL元件8之臨限電壓作為Vtholed時，固定電壓Vofs需要滿足其次公式之關係式。

[數式6]Vofs<VSS1+Vtholed+Vth…(6)

藉此，像素電路5將驅動電晶體Tr3之閘極源極間電壓Vgs設定成電壓Vofs-VSSV2。在此，像素電路5藉由固定電壓Vofs、VSSV2之設定，該電壓Vofs-VSSV2設定成為比驅動電晶體Tr3之臨限電壓Vth大的電壓。

其後，像素電路5在時點t2，藉由驅動訊號DS將驅動電晶體Tr3之汲極電壓上昇至電源電壓VDDV2(圖14(A)~(C))。藉此，像素電路5經由驅動電晶體Tr3從電源VDDV2流入充電電流至保持電容Cs之有機EL元件8側端。結果，像素電路5於保持電容Cs之有機EL元件8側端的電壓Vs逐漸上昇。另外，該情況，像素電路5係以滿足公式(6)之方式，藉由設定固定電壓Vofs，將經由驅動電晶體Tr3而流入有機EL元件8的電流僅使用於有機EL元件8之電容Coled與保持電容Cs的充電。結果，像素電路5之有機EL元件8不發光，而僅驅動電晶體Tr3之源極電壓Vs上昇。

在此，像素電路5於保持電容Cs之兩端電位差成為驅動電晶體Tr3之臨限電壓Vth時，經由驅動電晶體Tr3之充電電流的流入停止。因此，該情況下，該驅動電晶體Tr3之源極電壓Vs的上昇於保持電容Cs之兩端電位差成為驅動電晶體Tr3之臨限電壓Vth時停止。藉此，像素電路5經由驅動電晶體Tr3使保持電容Cs之端子間電壓放電，而將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth。

像素電路5雖將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth，不過經過充分之時間而到達時點t3時，藉由寫入訊號WS而將寫入電晶體Tr1切換成斷開狀態(圖14(A))。藉此，像素電路5在從時點t2至時點t3之期間，保持電容Cs之端子間電壓減低，而設定成驅動電晶體Tr3之臨限電壓Vth。

像素電路5繼續在固定電壓Vofs側之開關電路10切換成斷開狀態後，將灰階設定用電壓Vsig側之開關電路9設定成接通狀態(圖14(C)及(D))。藉此，像素電路5將訊號線sig之電壓設定成灰階設定用電壓Vsig。此外，像素電路5繼續在時點t4，將寫入電晶體Tr1設定成接通狀態。藉此，像素電路5將保持電容Cs之兩端電位差從設定成驅動電晶體Tr3之臨限電壓Vth的狀態，驅動電晶體Tr3之閘極電壓Vg逐漸上昇而設定成灰階設定用電壓Vsig。結果，像素電路5就公式(6)如上述地將驅動電晶體Tr3之閘極源極間電壓Vgs設定成從電壓Vref之差分電壓Vdata。結果，像素電路 5可防止因驅動電晶體Tr3之臨限電壓Vth的偏差造成驅動電流Ids的偏差，而可防止發光亮度之偏差。

像素電路5在將驅動電晶體Tr3之汲極電壓保持在電源電壓VDDV2的狀態，於一定期間Tμ之間，將驅動電晶體Tr3之閘極連接於訊號線sig，並將驅動電晶體Tr3之閘極電壓Vg設定成灰階設定用電壓Vsig。藉此，像素電路5一併修正驅動電晶體Tr3之移動率μ的偏差。

在此，經由寫入電晶體Tr1而執行之驅動電晶體Tr3的閘極電壓Vg上昇需要的寫入時間常數，設定成比藉由驅動電晶體Tr3而源極電壓Vs上昇需要的時間常數短。在以下之說明，該閘極電壓Vg上昇需要的寫入時間常數假設為短達比該源極電壓Vs上昇需要之時間常數可忽略的程度。

該情況下，寫入電晶體Tr1接通動作時，驅動電晶體Tr3之閘極電壓Vg迅速上昇至灰階設定用電壓Vsig(Vofs+Vdata)。該閘極電壓Vg上昇時，若有機EL元件8之電容Coled比保持電容Cs充分大時，驅動電晶體Tr3之源極電壓Vs不偏差。

但是，驅動電晶體Tr3之閘極源極間電壓Vgs比臨限電壓Vth增大時，電流Ids從電源VDDV2經由驅動電晶體Tr3流入，驅動電晶體Tr3之源極電壓Vs逐漸上昇。結果，像素電路5之保持電容Cs的端子間電壓藉由驅動電晶體Tr3放電，閘極源極間電壓Vgs之上昇速度降低。

該端子間電壓之放電速度因應驅動電晶體Tr3之能力而變化。更具體而言，驅動電晶體Tr3之移動率μ愈大時，該 放電速度愈快。另外，決定該放電速度之驅動電晶體Tr3的驅動電流Ids可以其次之公式表示。

結果，像素電路5以移動率μ大之驅動電晶體Tr3的程度，保持電容Cs之端子間電壓降低的方式設定，修正因移動率之偏差造成發光亮度之偏差。像素電路5於經過期間Tμ時，下降寫入訊號WS，並且將灰階設定用電壓Vsig側之開關電路9切換成斷開狀態。結果，像素電路5之發光期間開始，藉由因應保持電容Cs之端子間電壓的驅動電流而使有機EL元件8發光。另外，此時需要以驅動電晶體Tr3進行飽和動作之方式設定電源電壓VDDV2。更具體而言，電源電壓VDDV2需要設定成VDDV2>VEL+(Vgs-Vth)。

[專利文獻1]日本特開2007-310311號公報

[專利文獻2]日本特開2007-133284號公報

接著，顯示於該圖13之像素電路5於設定成灰階設定用電壓Vsig之前，事前藉由將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth，修正驅動電晶體Tr3之臨限電壓Vth的偏差。此外，將該保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理，係在從時 點t2至時點t3的期間之間，經由驅動電晶體Tr3將保持電容Cs之端子間電壓放電而執行。

因此，如藉由高解像度化，可分派於1條線之像素的時點t2至時點t3的期間短時，像素電路5正確地將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth困難。結果，像素電路5無法充分地修正因驅動電晶體Tr3之臨限電壓Vth的偏差造成之畫質惡化。因此，此種情況下，適用揭示於日本特開2007-133284號公報的方法，藉由在數次期間執行將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理，可防止畫質惡化。

亦即，圖15係藉由與圖13之對比，而顯示將該日本特開2007-133284號公報中揭示的方法，就圖13適用於上述之圖像顯示裝置的情況之像素電路5的動作時間圖。另外，該圖15中，data(圖15(C))係灰階設定用電壓Vsig(Vdata+Vofs)。因此，按照該圖15之例的圖像顯示裝置中，訊號線驅動電路將各線之灰階設定用電壓Vsig(Vdata+Vofs)與臨限電壓修正用之固定電壓Vth交互地輸出至訊號線sig。

該圖15之例如可以線順序在各像素電路上設定灰階設定用電壓Vsig，如藉由「準備」所示，使用鄰接線用之灰階設定用電壓Vsig之前的固定電壓Vofs，將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth以上的電壓。此外，其後如藉由「Vth修正」所示，經由驅動電晶體Tr3使保持電容Cs之端子間電壓放電。此外，繼續在鄰接線用中，在將訊號線sig之電壓設定成灰階設定用電壓 Vsig的期間T1之間，藉由寫入訊號WS將寫入電晶體Tr1設定成斷開狀態，暫時停止保持電容Cs之端子間電壓的放電。

此外，繼續在鄰接線用灰階設定用電壓Vsig之前，在訊號線sig設定成固定電壓Vofs之期間之間，將寫入電晶體Tr1設定成接通狀態，經由驅動電晶體Tr3使保持電容Cs之端子間電壓放電。此外，繼續在該鄰接線用中，在將訊號線sig設定成灰階設定用電壓Vsig之期間T2之間，藉由寫入訊號WS將寫入電晶體Tr1設定成斷開狀態，暫時停止保持電容Cs之端子間電壓的放電。

此外，繼續在該像素電路5用之灰階設定用電壓Vsig的將訊號線sig設定成固定電壓Vofs的期間之間，將寫入電晶體Tr1設定成接通狀態，經由驅動電晶體Tr3使保持電容Cs之端子間電壓放電。因此，該圖15之例，係在3個期間執行將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理。另外，以下將暫時中止經由驅動電晶體Tr3而使保持電容Cs之端子間電壓放電的處理之期間T1及T2稱為休止期間。

如此，在數次之期間執行將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理時，即使在高解像度化情況下，仍可確保充分之時間，而藉由驅動電晶體Tr3使保持電容Cs之端子間電壓放電。因此，可將保持電容Cs之端子間電壓正確地設定成驅動電晶體Tr3之臨限電壓Vth。

但是，該圖15之結構在休止期間T1及T2，充電電流經由驅動電晶體Tr3而流入保持電容Cs之源極側端。結果，像素電路5在該休止期間T1及T2，驅動電晶體Tr3之源極電壓Vs逐漸上昇。此外，像素電路5與該源極電壓之上昇連動，驅動電晶體Tr3之閘極電壓Vg逐漸上昇。

在此，此等休止期間T1及T2開始時，保持電容Cs之端子間電壓成為非常接近驅動電晶體Tr3之臨限電壓Vth的電壓情況下，可忽略在該休止期間T1及T2之閘極電壓Vg及源極電壓Vs的上昇。

但是，休止期間T1及T2開始時，保持電容Cs之端子間電壓未成為非常接近驅動電晶體Tr3之臨限電壓Vth的電壓情況下，不可忽略該閘極電壓Vg及源極電壓Vs之上昇。結果，在休止期間T1及T2之結束時點，藉由寫入訊號WS使寫入電晶體Tr1接通動作，而將驅動電晶體Tr3之閘極電壓Vg設定成固定電壓Vofs時，保持電容Cs之端子間電壓可能下降至驅動電晶體Tr3之臨限電壓Vth以下的電壓。該情況下，有像素電路5無法正確地修正驅動電晶體Tr3之臨限電壓Vth的偏差之問題。亦即，該情況下，修正驅動電晶體Tr3之臨限電壓的偏差之處理形成破綻。

解決該問題之1個方法，藉由與圖15之對比，而如藉由圖16所示，係在休止期間T1及T2開始之前，將訊號線sig之電壓下降至比固定電壓Vofs低的電壓Vpfs2，並在休止期間T1及T2之間，充分地減低保持電容Cs之端子間電壓。該情況下，可充分忽略在該休止期間T1及T2之閘極電壓 Vg及源極電壓Vs的上昇。

此外，休止期間T1及T2結束時，藉由將驅動電晶體Tr3之閘極電壓從電壓Vofs2上昇至固定電壓Vofs，可分別將保持電容Cs之端子間電壓恢復成將訊號線sig之電壓下降至電壓Vofs2之前的電壓。因此，在經過休止期間T1及T2後，可再度開始將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理。另外，圖17藉由與圖16之對比，係顯示連續之線上的像素電路之動作的時間圖。因此，依照該圖16之例，即使在數次期間執行將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的處理，仍可將保持電容Cs之端子間電壓正確地設定成驅動電晶體Tr3之臨限電壓Vth。

但是，該圖16之結構，需要以電壓Vofs、Vofs2、Vsig切換訊號線sig之電壓。結果，其缺點是驅動訊號線sig之訊號線驅動電路的結構複雜。此外，高解像度化情況下，需要將訊號線驅動電路之動作速度予以高速度化，而有充分確保切換速度困難的缺點。此外，在將訊號線sig設定成電壓Vofs2的部分，亦有耗電增大的缺點。

本發明係考慮以上之點而完成者，提出一種經由驅動電晶體將保持電容之端子間電壓予以放電，來偏差修正驅動電晶體之臨限電壓，即使在複數次之期間執行該端子間電壓的放電情況下，仍可確實修正驅動電晶體之臨限電壓偏差之圖像顯示裝置及圖像顯示裝置之驅動方法。

為了解決上述問題，請求項1的發明適用於一種圖像顯示裝置，其係在絕緣基板上形成有：顯示部，其係將像素電路配置成矩陣狀而形成；及訊號線驅動電路及掃描線驅動電路，其係經由前述顯示部之訊號線及掃描線而驅動前述像素電路；前述像素電路至少含有：發光元件；驅動電晶體，其係藉由對應於閘極源極間電壓之驅動電流，而電流驅動前述發光元件；保持電容，其係包括保持前述閘極源極間電壓之1個電容或複數耦合電容；及寫入電晶體，其係藉由從前述掃描線驅動電路輸出之寫入訊號進行接通斷開動作，將前述保持電容之端子電壓設定成前述訊號線之電壓；前述訊號線驅動電路交互輸出指示連接於前述訊號線之前述像素電路的灰階之灰階設定用電壓與臨限電壓修正用之固定電壓至前述訊號線；前述像素電路使前述寫入電晶體進行接通動作，在將前述保持電容之端子電壓設定成前述固定電壓，並將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓後，於前述訊號線被設定成前述固定電壓之期間，使前述寫入電晶體進行接通動作，在一定電壓保持前述保持電容之1端的狀態下，反覆進行經由前述驅動電晶體使前述端子間電壓放電的放電動作，及前述訊號線被設定成前述灰階設定用電壓之期間的前述寫入電晶體之斷開動作，至少進行2次以上之前述放電動作，將前述端子間電壓設定成取決於前述驅動電晶體之臨限電壓的電壓，其後，使前述寫入電晶體進行接通動作，將前述端子電壓設定成前述灰階設定用電 壓，將前述端子間電壓設定成前述臨限電壓以上的電壓後，在到將前述端子電壓設定成前述灰階設定用電壓之間的前述訊號線被設定成前述灰階設定用電壓的期間，藉由其藉由形成於前述絕緣基板上之配線圖案間的訊號混入，而從前述固定電壓可改變前述端子電壓，比前述訊號線被設定成前述固定電壓之期間的結束時點，減低前述寫入電晶體之閘極源極間電壓。

此外，請求項16之發明適用於一種圖像顯示裝置之驅動方法，該圖像顯示裝置係在絕緣基板上形成有：顯示部，其係將像素電路配置成矩陣狀而形成；及訊號線驅動電路及掃描線驅動電路，其係經由前述顯示部之訊號線及掃描線而驅動前述像素電路；前述像素電路至少含有：發光元件；驅動電晶體，其係藉由對應於閘極源極間電壓之驅動電流，而電流驅動前述發光元件；保持電容，其係包括保持前述閘極源極間電壓之1個電容或複數耦合電容；及寫入電晶體，其係藉由從前述掃描線驅動電路輸出之寫入訊號進行接通斷開動作，將前述保持電容之端子電壓設定成前述訊號線之電壓；前述驅動方法含有：訊號線驅動步驟，其係從訊號線驅動電路交互輸出指示連接於前述訊號線之前述像素電路的灰階之灰階設定用電壓與臨限電壓修正用之固定電壓至前述訊號線；準備步驟，其係使前述寫入電晶體進行接通動作，將前述保持電容之端子電壓設定成前述固定電壓，並將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓；臨限電壓設定步 驟，其係繼續前述準備步驟，而在前述訊號線被設定成前述固定電壓之期間，使前述寫入電晶體進行接通動作，在一定電壓保持前述保持電容之1端的狀態下，反覆進行經由前述驅動電晶體使前述端子間電壓放電的放電動作與前述訊號線被設定成前述灰階設定用電壓之期間的前述寫入電晶體之斷開動作，至少進行2次以上之前述放電動作，將前述端子間電壓設定成取決於前述驅動電晶體之臨限電壓的電壓；及灰階設定用電壓之設定步驟，其係繼續前述臨限電壓設定步驟，而使前述寫入電晶體進行接通動作，將前述端子電壓設定成前述灰階設定用電壓；前述臨限電壓設定步驟係在前述訊號線被設定成前述灰階設定用電壓的期間，藉由形成於前述絕緣基板上之配線圖案間的訊號混入，而從前述固定電壓可改變前述端子電壓，藉此比前述訊號線被設定成前述固定電壓之期間的結束時點，減低前述寫入電晶體之閘極源極間電壓。

依照請求項1或請求項16之結構，藉由保持電容而保持驅動電晶體之閘極源極電壓，藉此可以對應於該保持電容之端子間電壓的驅動電流，藉由驅動電晶體驅動發光元件使其發光。此外，在將該保持電容之端子間電壓設定成驅動電晶體之臨限電壓以上的電壓後，經由驅動電晶體放電，而將保持電容之端子間電壓設定成驅動電晶體之臨限電壓，其後，藉由設定灰階設定用電壓，可防止因驅動電晶體之臨限電壓的偏差造成發光亮度之偏差。此外，經由驅動電晶體使保持電容之端子間電壓放電時，在訊號線被 設定成灰階設定用電壓的期間，藉由使寫入電晶體進行斷開動作，在訊號線被設定成固定電壓的複數次期間執行經由驅動電晶體而使保持電容之端子間電壓放電的處理，藉此可確保充分之時間，使保持電容之端子間電壓放電，並可對應於高解像度化等。此外，在該訊號線被設定成灰階設定用電壓之期間，使寫入電晶體進行斷開動作時，藉由形成於絕緣基板上之配線圖案間的訊號混入，從固定電壓可改變端子電壓，而減低寫入電晶體之閘極源極間電壓，藉此不設特別之結構，可在該期間之間防止寫入電晶體之閘極電壓及源極電壓的上昇。因此，可防止臨限電壓之破綻，而確實地修正驅動電晶體之臨限電壓的偏差。

[發明之效果]

依照本發明，經由驅動電晶體將保持電容之端子間電壓放電，偏差修正驅動電晶體之臨限電壓，即使在複數次期間執行該端子間電壓之放電的情況，仍可確實修正驅動電晶體之臨限電壓的偏差。

以下，一面適當參照圖式一面詳述本發明之實施例。

[實施例1]

(1)實施例1之結構

圖2係藉由與圖13之對比，而顯示本發明實施例1之圖像顯示裝置的圖。該圖像顯示裝置21除了取代訊號線驅動電路3及掃描線驅動電路4而設置訊號線驅動電路23及掃描線驅動電路24之點外，與上述之圖像顯示裝置1同一地構 成。因此以下中，適宜沿用圖13等之符號作說明。

在此，訊號線驅動電路23如圖1(C)所示，與使用圖15作說明之例同一地，係將灰階設定用電壓Vsig(Vdata+Vofs)與臨限電壓修正用之固定電壓Vofs交互地輸出至訊號線sig。

該圖像顯示裝置21利用形成於顯示部2之基板上的配線圖案間之訊號混入，在休止期間T1及T2之間，將驅動電晶體Tr3之閘極電壓Vg暫時下降，減低驅動電晶體Tr3之閘極源極間電壓Vgs。藉此，該圖像顯示裝置21在休止期間T1及T2之間，以驅動電晶體Tr3之閘極電壓Vg及源極電壓Vs不致上昇之方式設定，可使修正驅動電晶體Tr3之臨限電壓的偏差之處理不致發生破綻。

更具體而言，該實施例係利用寫入訊號WS從配線圖案(掃描線VSCAN1)向驅動電晶體Tr3之閘極線的配線圖案之訊號混入，而在休止期間T1及T2之間暫時下降驅動電晶體Tr3之閘極電壓Vg。

因而，在該圖像顯示裝置21中，掃描線驅動電路24在藉由驅動電晶體Tr3之放電，將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的期間之結束時點t11、t12、t13中，以大振幅下降寫入訊號WS。具體而言，該實施例係藉由大振幅執行從將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓以上用的寫入訊號WS之上昇，至將保持電容Cs之端子電壓設定成灰階設定用電壓Vsig之前的寫入訊號WS之下降，藉此，在時點t11、t12、 t13中，以大振幅下降寫入訊號WS之電壓。

因而，掃描線驅動電路24於將保持電容Cs之端子電壓設定成臨限電壓修正用之固定電壓Vofs時，係將寫入訊號WS從電壓VSSV1上昇至電壓VDDV1b後，下降至電壓VSSV1。此外，將保持電容Cs之端子電壓設定成灰階設定用電壓Vsig時，係將寫入訊號WS從電壓VSSV1上昇至電壓VDDV1(VDDV1<VDDV1b)後，下降至電壓VSSV1。

在此，以大振幅下降寫入訊號WS之電壓時，像素電路5藉由訊號線sig與驅動電晶體Tr3之閘極線間的電容，驅動電晶體Tr3之閘極電壓Vg大幅下降。另外，在此，該電容係藉由寫入電晶體Tr1之閘極電容、寄生電容等的電容。

藉此，該實施例藉由因寫入訊號WS用之掃描線VSCAN1與驅動電晶體Tr3之閘極線間的電容所導致之寫入訊號WS之訊號混入，在休止期間T1及T2之間將驅動電晶體Tr3之閘極電壓Vg設定成電壓Vofs2。

(2)實施例之動作

在以上之結構中，該圖像顯示裝置21係在訊號線驅動電路23中，將依序輸入之圖像資料D1分配於顯示部2之訊號線sig後(參照圖12)，進行數位類比轉換處理。藉此，圖像顯示裝置21係每個訊號線sig製作指示連接於訊號線sig之各像素的灰階之灰階電壓Vdata。圖像顯示裝置21係藉由掃描線驅動電路24驅動顯示部，在構成顯示部2之各像素電路5中，如藉由線順序設定該灰階電壓Vdata。此外，各像素電路5係藉由因應該灰階電壓Vdata之發光亮度分別使 有機EL元件8發光(圖1)。藉此，圖像顯示裝置21可以顯示部2顯示因應灰階資料D1之圖像。

更具體而言，係在像素電路5中，藉由源極隨耦電路結構之驅動電晶體Tr3而電流驅動有機EL元件8。在像素電路5中，將設於該驅動電晶體Tr3之閘極、源極間的保持電容Cs之閘極側端的電壓設定成因應灰階電壓Vdata之電壓Vsig。藉此，圖像顯示裝置21係藉由因應灰階資料D1之發光亮度使有機EL元件8發光，而顯示希望之圖像。

但是，適用於此等像素電路5之驅動電晶體Tr3有臨限電壓Vth之偏差大的缺點。結果，圖像顯示裝置21僅將保持電容Cs之閘極側端電壓設定成因應灰階電壓Vdata之電壓Vsig時，因驅動電晶體Tr3之臨限電壓Vth的偏差，有機EL元件8之發光亮度偏差而畫質惡化。

因此，圖像顯示裝置21係在事前將保持電容Cs之有機EL元件8側端電壓下降後，經由寫入電晶體Tr1，將驅動電晶體Tr3之閘極電壓設定成臨限電壓修正用之固定電壓Vofs(參照圖2、圖14)。藉此，圖像顯示裝置21將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth以上。此外，其後經由驅動電晶體Tr3而將該保持電容Cs之端子間電壓放電。藉由此等之一連串處理，圖像顯示裝置21將保持電容Cs之端子間電壓事前設定成驅動電晶體Tr3之臨限電壓Vth。

其後，圖像顯示裝置21將在灰階電壓Vdata中加上固定電壓Vofs的灰階設定用電壓Vsig設定成驅動電晶體Tr3之閘 極電壓。藉此，圖像顯示裝置21可防止因驅動電晶體Tr3之臨限電壓Vth的偏差造成畫質惡化(參照公式(6))。

此外，在一定期間Tμ之間，在驅動電晶體Tr3中供給了電源之狀態下，藉由將驅動電晶體Tr3之閘極電壓保持成灰階設定用電壓Vsig，可防止因驅動電晶體Tr3之移動率的偏差造成畫質惡化。

但是，藉由高解像度化等，保持電容Cs之端子間電壓經由驅動電晶體Tr3而放電時，亦預測分派充分之時間困難的情況，該情況下，圖像顯示裝置無法精密度非常佳地將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth。結果，有無法充分地修正驅動電晶體Tr3之臨限電壓Vth的偏差之問題。

該情況如圖15所示，考慮在數次期間執行保持電容Cs之端子間電壓經由驅動電晶體Tr3的放電。此外，進一步如圖16所示，藉由在灰階設定用電壓Vsig與臨限電壓修正用之固定電壓Vofs之間，設定電壓比固定電壓Vofs低之固定電壓Vofs2，來驅動訊號線sig，並且，藉由使用該固定電壓Vofs2暫時下降驅動電晶體Tr3之閘極電壓Vg，可確實地將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth。

亦即，在數次期間執行保持電容Cs之端子間電壓經由驅動電晶體Tr3的放電時，在保持電容Cs之端子間電壓經由驅動電晶體Tr3的放電時可分配充分之時間。因此，即使予以高解像度化之情況，仍可充分地修正驅動電晶體Tr3 之移動率的偏差。

但是，僅藉由灰階設定用電壓Vsig與固定電壓Vofs之反覆來驅動訊號線sig(圖15)，並在數次期間執行保持電容Cs之端子間電壓經由驅動電晶體Tr3的放電時，在將訊號線sig之電壓設定成灰階設定用電壓Vsig(data)的休止期間T1及T2之間，保持電容Cs之兩端電壓逐漸上昇。結果，休止期間T1及T2結束，而將訊號線sig之電壓設定成固定電壓Vofs時，亦發生保持電容Cs之端子間電壓Vgs下降至驅動電晶體Tr3之臨限電壓Vth以下的情況。該情況下，該像素電路修正驅動電晶體Tr3之臨限電壓的偏差之處理發生破綻。

但是，藉由圖16之結構，使用設定於訊號線sig之固定電壓Vofs2來暫時下降驅動電晶體Tr3之閘極電壓Vg時，可防止在休止期間T1及T2之間保持電容Cs的兩端電壓上昇。因此，可防止臨限電壓修正處理之破綻，而防止畫質惡化。

但是，該圖16之結構需要將訊號線sig之電壓以電壓Vofs、Vofs2、Vsig作切換。結果，其缺點是驅動訊號線sig之訊號線驅動電路的結構複雜。此外，予以高解像度化情況下，需要將訊號線驅動電路之動作速度予以高速度化，而有充分確保切換速度困難的缺點。此外，將訊號線sig設定成電壓Vofs2之部分，亦有耗電增大的缺點。

因此，該實施例(圖1及圖2)係藉由配置顯示部2、掃描線驅動電路24、訊號線驅動電路23之基板上的配線圖案間 之訊號混入，而在休止期間T1及T2之間暫時減低驅動電晶體Tr3之閘極源極間電壓Vgs。藉此，該實施例在休止期間T1及T2之間，防止驅動電晶體Tr3之閘極電壓Vg及源極電壓Vs的上昇，或是實用上充分程度地減低，防止修正臨限電壓之處理的破綻。

亦即，如此藉由配線圖案間之訊號混入，而使驅動電晶體Tr3之閘極源極間電壓Vgs減少的情況下，如圖16之結構所示，藉由無須以電壓Vofs、Vofs2、Vsig切換訊號線sig之電壓，可簡化訊號線驅動電路23之結構。此外，藉由無須將訊號線驅動電路予以高速度化，於高解像度化時亦可充分對應。此外亦可防止耗電之增大。

藉此，該實施例可經由驅動電晶體Tr3使保持電容Cs之端子間電壓放電，修正驅動電晶體Tr3之臨限電壓的偏差，即使在數次期間執行該端子間電壓之放電時，仍可確實修正驅動電晶體Tr3之臨限電壓Vth的偏差。因此，可防止因驅動電晶體Tr3之臨限電壓Vth的偏差造成畫質惡化。

具體而言，該實施例係將寫入訊號WS用之配線圖案(掃描線VSCAN1)與驅動電晶體Tr3之閘極線分配於該訊號混入之配線圖案，藉由寫入訊號WS混入至閘極線，在休止期間T1及T2之間將驅動電晶體Tr3之閘極電壓Vg設定成電壓Vofs2。

藉此，該實施例藉由設定寫入訊號WS之振幅，可在休止期間T1及T2之間暫時減低驅動電晶體Tr3之閘極源極間電壓Vgs，可藉由簡易之結構確實地修正臨限電壓Vth之偏 差。

更具體而言，該實施例與將保持電容Cs之端子電壓設定成灰階設定用電壓Vsig的情況比較，係藉由以大振幅執行寫入訊號WS之下降，增大寫入訊號WS之振幅而使寫入電晶體Tr1進行斷開動作，藉此，在休止期間T1及T2之間暫時減低驅動電晶體Tr3之閘極源極間電壓Vgs。

此外，僅關於休止期間T1及T2，藉由將寫入訊號WS大振幅化，可防止設定灰階設定用電壓Vsig時訊號混入至閘極線。因此，可正確地將灰階設定用電壓Vsig設定成保持電容Cs，有效地避免畫質惡化。

(3)實施例之效果

依照以上之結構，藉由在暫時中止保持電容之端子間電壓的放電之休止期間之間，利用形成於基板上之配線圖案間的訊號混入，使驅動電晶體之閘極源極間電壓減低，可經由驅動電晶體使保持電容之端子間電壓放電，來修正驅動電晶體之臨限電壓的偏差，即使在數次期間執行該端子間電壓的放電，仍可確實地修正驅動電晶體之臨限電壓的偏差。

此外，藉由適用寫入訊號用之配線圖案與驅動電晶體之閘極線於該配線圖案，即使以僅操作寫入訊號之振幅的簡易結構，在數次期間執行端子間電壓的放電之情況，仍可確實地修正驅動電晶體之臨限電壓的偏差。

此外，更具體而言，與將保持電容之端子電壓設定成灰階設定用電壓的情況比較，藉由使寫入訊號之振幅增大， 使寫入電晶體進行斷開動作，即使以僅設定寫入訊號之振幅的簡易結構，在數次期間執行端子間電壓的放電之情況，仍可確實地修正驅動電晶體之臨限電壓的偏差。此外，可防止因訊號混入造成畫質惡化。

此外，進一步與將保持電容之端子電壓設定成灰階設定用電壓的情況比較，藉由將寫入訊號上昇至高電壓予以大振幅化，具體而言，關於休止期間，可將寫入訊號予以大振幅化。

[實施例2]

圖3係藉由與圖1之對比，而顯示本發明實施例2之圖像顯示裝置中的像素電路之動作的時間圖。該實施例之圖像顯示裝置除了關於掃描線驅動電路之寫入訊號WS的生成之掃描器6A(參照圖12)的結構不同之點外，與實施例1之圖像顯示裝置21同一地構成。此外，該實施例關於該掃描器6A，除了最前之1周期程度以大振幅上昇寫入訊號WS後，再以大振幅下降之點外(圖3(A))，與實施例1之圖像顯示裝置21同一地構成。

亦即，藉由保持電容Cs之端子間電壓經由驅動電晶體Tr3放電，而將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth的情況，保持電容Cs之端子間電壓指數函數性變化，而逐漸接近驅動電晶體Tr3之臨限電壓Vth。

因此，圖15之例，在中止保持電容Cs之端子間電壓經由驅動電晶體Tr3的放電之休止期間T1及T2中，在最前之休 止期間T1開始之前的時點，驅動電晶體Tr3之閘極源極間電壓Vgs最大。因此，該圖15之例係在休止期間T1閘極電壓Vg及源極電壓Vs的上昇速度最快。因此，在該最前之休止期間T1發生臨限電壓的修正處理之破綻。

因而，該實施例係僅在該休止期間T1大振幅地下降寫入訊號WS，防止臨限電壓之修正處理的破綻。

依照該實施例，將保持電容之端子間電壓設定成臨限電壓以上之電壓後，首先，藉由以使寫入電晶體進行斷開動作的時序將寫入訊號予以大振幅化，與實施例1之結構比較，可更加減低耗電，而獲得與實施例1同一的效果。此外，設定固定電壓Vofs，最後結束臨限電壓修正時，可防止訊號混入至閘極線。因此，可正確地修正臨限電壓Vth之偏差。

[實施例3]

圖4係藉由與圖1之對比，而顯示本發明實施例3之圖像顯示裝置中的像素電路之動作的時間圖。該實施例之圖像顯示裝置除了關於掃描線驅動電路之寫入訊號WS的生成之掃描器6A(參照圖12)的結構不同之點外，與實施例1之圖像顯示裝置21同一地構成。

此外，該實施例關於該掃描器6A，係藉由寫入訊號WS下降時電壓VSSV1、VSSV1b的切換，藉由大振幅執行寫入訊號之下降，在將訊號線之電壓設定成灰階設定用電壓的期間之間下降驅動電晶體之閘極電壓。

亦即，該實施例係將寫入訊號WS從電壓VSSV1上昇至 電壓VDDV1後，將寫入訊號WS從電壓VDDV1下降至比電壓VSSV1低的電壓VSSV1b，藉此，藉由大振幅下降寫入訊號WS。此外，繼續反覆進行將寫入訊號WS從電壓VSSV1b上昇至電壓VDDV1後，下降至電壓VDDV1b的動作，藉此，該情況亦藉由大振幅下降寫入訊號WS。此外，繼續將寫入訊號WS從電壓VSSV1b上昇至電壓VDDV1後，下降至電壓VDDV1，防止將灰階設定用電壓Vsig設定成保持電容Cs時的訊號混入。

另外，藉由寫入訊號下降時之電壓的切換，與實施例2同樣地，亦可僅在最前之期間以大振幅下降寫入訊號。

如該實施例，與將保持電容之端子電壓設定成灰階設定用電壓的情況比較，即使將寫入訊號下降至低電壓予以大振幅化，仍可獲得與實施例1或實施例2同樣之效果。

[實施例4]

圖5係顯示適用於本發明實施例4之圖像顯示裝置的訊號線驅動電路之結構圖。該實施例之圖像顯示裝置除了適用該訊號線驅動電路33之點外，就圖15與上述之圖像顯示裝置同一地構成。

訊號線驅動電路33將藉由資料驅動器6而依序輸入之圖像資料D1依序閂鎖而分配至各訊號線sig(1)、sig(2)、sig(3)、...。此外，將該分配之圖像資料分別實施數位類比轉換處理，並輸出各訊號線sig(1)、sig(2)、sig(3)、...之驅動訊號sigin(1)、sigin(2)、sigin(3)、...。另外，此等驅動訊號sigin(1)、sigin(2)、sigin(3)、...係上述各訊號線 sig之灰階設定用電壓Vsig的連續之訊號。

訊號線驅動電路33分別經由開關電路36(1)、36(2)、36(3)、...，將此等驅動訊號sigin(1)、sigin(2)、sigin(3)、...輸出至對應之訊號線sig(1)、sig(2)、sig(3)、...。此外，藉由對應於該開關電路36(1)、36(2)、36(3)、...之開關電路35(1)、35(2)、35(3)、...，而輸出臨限電壓修正用之固定電壓Vofs至各訊號線sig(1)、sig(2)、sig(3)、...。

在此，此等開關電路36(1)、36(2)、36(3)、...藉由其藉由控制訊號SELsig及控制訊號SELsig之反轉訊號xSELsig而進行接通斷開動作的MOS開關電路而構成。亦即，開關電路36(1)、36(2)、36(3)、...設N通道型電晶體36N及P通道型電晶體36P，並分別連接此等電晶體36N及36P的汲極及源極。開關電路36(1)、36(2)、36(3)、...在電晶體36N及36P之閘極上分別輸入控制訊號SELsig及反轉訊號xSELsig，如藉由圖6(A)、(B)及(F)所示，藉由此等控制訊號SELsig及反轉訊號xSELsig之控制，而將驅動訊號sigin(1)、sigin(2)、sigin(3)、...輸出至對應之訊號線sig(1)、sig(2)、sig(3)、...。

此外，同樣地，開關電路35(1)、35(2)、35(3)、...藉由其藉由控制訊號SELofs及控制訊號SELofs之反轉訊號xSELofs而進行接通斷開動作的MOS開關電路而構成。亦即，開關電路35(1)、35(2)、35(3)、...設N通道型電晶體35N及P通道型電晶體35P，並分別連接此等電晶體35N及 35P的汲極及源極。開關電路35(1)、35(2)、35(3)、...在電晶體35N及35P之閘極上分別輸入控制訊號SELofs及反轉訊號xSELofs，如藉由圖6(C)、(D)及(F)所示，藉由此等控制訊號SELofs及反轉訊號xSELofs之控制，而將固定電壓Vofs輸出至對應之訊號線sig(1)、sig(2)、sig(3)、...。

訊號線驅動電路33在關於固定電壓Vofs之開關電路35(1)、35(2)、35(3)、...中，藉由N通道型電晶體35N之閘極尺寸(面積)比P通道型電晶體35P大的大小而製作。藉此，訊號線驅動電路33於藉由控制訊號SELofs及反轉訊號xSELofs而停止寫入訊號Vofs之輸出時，將訊號線sig設定成比固定電壓Vofs低的電壓Vofs2(圖6(F))。藉此，該實施例利用控制固定電壓Vofs之輸出的控制訊號SELofs之配線圖案與訊號線sig之配線圖案間的訊號混入，將訊號線sig之電壓設定成電壓Vofs2，而在休止期間T1及T2之間，使驅動電晶體Tr3之閘極源極間電壓Vgs減低。

另外，藉由與圖6之對比，而顯示以同一閘極尺寸(面積)製作電晶體35P及35N之情況的時間圖。

另外，取代如此將N通道型電晶體35N之閘極尺寸(面積)藉由比P通道型電晶體35P大之大小而製作，而將N通道型電晶體35N之閘極尺寸(面積)與P通道型電晶體35P之閘極尺寸(面積)之比作為size(35N/35P)，將灰階設定用電壓Vsig側之N通道型電晶體36N的閘極尺寸(面積)與P通道型電晶體36P之閘極尺寸(面積)之比作為size(36N/36P)時，亦可為size(35N/35P)>size(36N/36P)。即使如此，仍可利用 控制固定電壓Vofs之輸出的控制訊號SELofs之配線圖案與訊號線sig的配線圖案之間的訊號混入，而將訊號線sig之電壓設定成電壓Vofs2。

此外，亦可僅以N通道型電晶體35N及36N構成開關電路35(1)、35(2)、...及36(1)、36(2)、...，該情況下，比開關電路36(1)、36(2)...側之N通道型電晶體36N，加大開關電路35(1)、35(2)、...側之N通道型電晶體35N的閘極尺寸(面積)，同樣地可將訊號線sig設定成電壓Vofs。

依照該實施例，可利用形成於基板上之配線圖案間的訊號混入，使驅動電晶體之閘極源極間電壓減低，即使在該訊號混入之配線圖案中適用控制向訊號線輸出固定電壓之控制訊號的配線圖案與訊號線之配線圖案，仍可獲得與上述實施例同樣之效果。

此外，更具體而言，藉由設定控制固定電壓及/或灰階設定用電壓之輸出的電晶體之閘極尺寸(面積)及閘極尺寸(面積)之比，即使在休止期間之間使驅動電晶體之閘極源極間電壓減低，仍可獲得與上述實施例同樣之效果。

[實施例5]

圖8係藉由與圖7之對比，而提供說明本發明實施例5之圖像顯示裝置的圖。該實施例之圖像顯示裝置除了在實施例4之圖像顯示裝置中，以同一大小製作訊號線驅動電路之電晶體35N及35P、36N及36P之點，及關於該電晶體35N及35P、36N及36P之驅動的控制訊號不同之點外，與實施例4之圖像顯示裝置同一地構成。

該實施例係比接通斷開控制P通道型電晶體35P之控制訊號xSELofs的振幅，加大接通斷開控制N通道型電晶體35N之控制訊號SELofs的振幅(圖8(C)及(D))。藉此，該實施例將訊號線sig設定成電壓Vofs2，在休止期間T1及T2之間，使驅動電晶體Tr3之閘極源極間電壓Vgs減低。

另外，取代如此比P通道型電晶體35P之控制訊號xSELofs的振幅，而加大N通道型電晶體35N之控制訊號SELofs的振幅，將固定電壓側之N通道型電晶體35N的振幅與P通道型電晶體35P之振幅之比作為V(35N/35P)，將灰階設定用電壓Vsig側之N通道型電晶體36N的振幅與P通道型電晶體36P的振幅之比作為V(36N/36P)時，亦可為V(35N/35P)>V(36N/36P)。即使如此利用控制固定電壓Vofs之輸出的控制訊號SELofs之配線圖案與訊號線sig的配線圖案之間的訊號混入，仍可將訊號線sig之電壓設定成電壓Vofs2。

此外，亦可僅以N通道型電晶體35N及36N構成開關電路35(1)、35(2)、...及36(1)、36(2)、...，該情況下，比開關電路36(1)、36(2)、...側之N通道型電晶體36N的振幅，加大開關電路35(1)、35(2)、...側之N通道型電晶體35N的振幅，同樣地可將訊號線sig設定成電壓Vofs。

如該實施例所示，利用從控制向訊號線輸出固定電壓及/或灰階設定用電壓之控制訊號的配線圖案，向訊號線之配線圖案訊號混入，即使在休止期間之間使驅動電晶體之閘極源極間電壓減低，仍可獲得與上述實施例同樣之效 果。

更具體而言，藉由此等控制訊號之振幅及振幅之比的設定，即使使驅動電晶體之閘極源極間電壓減低，仍可獲得與上述實施例同樣之效果。

[實施例6]

圖9係藉由與圖5之對比，而顯示適用於本發明實施例6之圖像顯示裝置的訊號線驅動電路之圖。該實施例之圖像顯示裝置除了關於該訊號線驅動電路43的結構不同之點外，與實施例1~5之圖像顯示裝置同一地構成。

該實施例中，資料驅動器46將依序輸入之圖像資料D1依序閂鎖而分配至各訊號線sig後，進行數位類比轉換處理，每個訊號線sig生成灰階設定用電壓Vsig。如圖10(I)所示，還以連續於水平方向之紅色用、綠色用、藍色用之3個訊號線sig為單位，將所生成之灰階設定用電壓Vsig予以時間分割多重化，並輸出輸出訊號sigin。藉此，該實施例係將資料驅動器46之輸出端子數減低成訊號線sig之1/3，而簡化圖像顯示裝置之結構。

此外，藉由共通之控制訊號SELofs及xSELofs接通斷開控制輸出固定電壓Vofs至此等3個訊號線sig的開關電路36(1)、36(2)、36(3)，而將此等3個訊號線sig同時設定成固定電壓Vofs(圖10(G)、(H)及(J))。此外，藉由個別之控制訊號SELsigR及xSELsigR、SELsigG及xSELsigG、SELsigB及xSELsigB以時間分割而接通斷開控制輸出灰階設定用電壓Vsig至3個訊號線sig的開關電路35(1)、35(2)、 35(3)(圖10(A)~(F)及(J))，將從資料驅動器46時間分割多重化而輸出之灰階設定用電壓Vsig分別輸出至對應之訊號線sigR、sigG、sigB。

該圖像顯示裝置中，各像素電路5對應於該訊號線驅動電路之結構，以關於此等3個訊號線之像素電路，同時將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth以上的電壓後，藉由經由驅動電晶體Tr3之放電，而將保持電容Cs之端子間電壓設定成驅動電晶體Tr3之臨限電壓Vth。

此外，其後依序使寫入電晶體Tr1進行接通動作，設定保持電容Cs之端子間電壓。

該實施例之訊號線驅動電路，其開關電路35及36係與上述實施例4或實施例5同一地構成，藉此，在休止期間T1及T2之間使驅動電晶體之閘極源極間電壓減低。

依照該實施例，即使以時間分割驅動數個訊號線之情況，仍可獲得與實施例4或實施例5同樣之效果。

[實施例7]

另外，上述實施例中，已就藉由寫入訊號、訊號線驅動電路等之各種設定，分別使驅動電晶體之閘極源極間電壓暫時減低，來修正驅動電晶體之臨限電壓的偏差之情況作敘述，不過本發明不限於此，亦可組合上述各實施例之結構，而使驅動電晶體之閘極源極間電壓暫時減低。

此外，上述實施例中，已就藉由掃描線之控制來控制驅動電晶體之電源的情況作敘述，不過本發明不限於此，亦 可在驅動電晶體之閘極與電源之間設電晶體，而藉由該電晶體之控制來控制驅動電晶體的電源。

此外，上述實施例中，已就藉由下降驅動電晶體之電源，經由該驅動電晶體使保持電容之有機EL元件側端的貯存電荷放電於電源，下降保持電容之有機EL元件側端電壓，其後將保持電容之端子間電壓設定成驅動電晶體之臨限電壓以上的電壓之情況作敘述，不過本發明不限於此，亦可在保持電容之有機EL元件側端設電晶體，藉由該電晶體之接通斷開控制，下降保持電容之有機EL元件側端電壓，其後將保持電容之端子間電壓設定成驅動電晶體之臨限電壓以上的電壓。

此外，上述實施例中，已就以3次期間使保持電容之端子間電壓放電，而將保持電容之端子間電壓設定成驅動電晶體之臨限電壓的情況作敘述，不過本發明不限於此，可廣泛適用於以3次以外之數個期間使保持電容之端子間電壓放電，而將保持電容之端子間電壓設定成驅動電晶體之臨限電壓的情況。

此外，上述之實施例中，已就以訊號線被設定成固定電壓之連續的期間，使保持電容之端子間電壓放電，而將保持電容之端子間電壓設定成驅動電晶體之臨限電壓的情況作敘述，不過本發明不限於此，如圖11所示，依需要亦可將訊號線被設定成固定電壓之期間作為休止期間。另外，該圖11之例係延長將保持電容之端子間電壓設定成驅動電晶體之臨限電壓後的休止期間，繼續，在訊號線被設定成 固定電壓之期間亦包含於休止期間。若是這樣，每條線可自由地設定顯示、不顯示之期間，而可有助於不穩定之改善等。

此外，上述實施例中，已就將N通道型之電晶體適用於驅動電晶體的情況作敘述，不過本發明不限於此，可廣泛適用於將P通道型之電晶體適用於驅動電晶體的圖像顯示裝置等。將P通道型之電晶體適用於驅動電晶體的情況，實施例1~3等的像素電路，寫入電晶體Tr1中亦適用P通道型電晶體，當然寫入訊號WS之Hi電壓、Lo電壓反轉。此外，實施例4、5等之情況，電晶體35、36之通道型、N通道型的關係反轉亦容易理解。

此外，上述實施例中，已就將本發明適用於有機EL元件之圖像顯示裝置的情況作敘述，不過本發明不限於此，可廣泛適用於電流驅動型之各種自發光元件的圖像顯示裝置。

[產業上之可利用性]

本發明係關於圖像顯示裝置及圖像顯示裝置之驅動方法，如可適用於有機EL元件之主動矩陣型的圖像顯示裝置。

1、21‧‧‧圖像顯示裝置

2‧‧‧顯示部

3、13、33、43‧‧‧訊號線驅動電路

4‧‧‧掃描線驅動電路

5‧‧‧像素電路

6、46‧‧‧資料驅動器

8‧‧‧有機EL元件

9、10、35、36‧‧‧開關電路

35N、35P、36N、36P、Tr1、Tr3‧‧‧電晶體

Cs‧‧‧保持電容

圖1(A)-(F)係供說明適用於本發明實施例1之圖像顯示裝置的像素電路之動作的時間圖；圖2係顯示圖1之像素電路的結構之連接圖；圖3(A)-(F)係供說明適用於本發明實施例2之圖像顯示裝 置的像素電路之動作的時間圖；圖4(A)-(F)係供說明適用於本發明實施例3之圖像顯示裝置的像素電路之動作的時間圖；圖5係顯示適用於本發明實施例4之圖像顯示裝置的訊號線驅動電路之圖；圖6(A)-(F)係供說明適用於圖5之圖像顯示裝置的訊號線驅動電路之動作的時間圖；圖7(A)-(F)係藉由與圖6之對比，而供說明適用於先前之圖像顯示裝置的訊號線驅動電路之動作的時間圖；圖8(A)-(F)係供說明適用於本發明實施例5之圖像顯示裝置的訊號線驅動電路之動作的時間圖；圖9係顯示適用於本發明實施例6之圖像顯示裝置的訊號線驅動電路之圖；圖10(A)-(J)係供說明圖9之訊號線驅動電路的動作之時間圖；圖11(A1)-(A4)、(B1)-(B4)、(C1)-(C4)、(D)係供說明本發明其他實施例之圖像顯示裝置的動作之時間圖；圖12係顯示先前之圖像顯示裝置的區塊圖；圖13係詳細顯示圖12之圖像顯示裝置中的像素電路之圖；圖14(A)-(G)係供說明圖13之像素電路的動作之時間圖；圖15(A)-(F)係供說明以數次執行保持電容之端子間電壓的放電之情況的時間圖；圖16(A)-(F)係供說明休止期間之處理的時間圖；及 圖17(A1)-(A4)、(B1)-(B4)、(C1)-(C4)、(D)係顯示數條線之處理的時間圖。

DS‧‧‧驅動訊號

data‧‧‧灰階設定用電壓

Ssig‧‧‧驅動訊號

T1、T2‧‧‧休止期間

t11、t12、t13‧‧‧時點

Vg‧‧‧閘極電壓

Vs‧‧‧源極電壓

Vdata‧‧‧灰階電壓

Vofs‧‧‧固定電壓

Vofs2、VDDV1、VDDV1b、VSSV1、VSSV2‧‧‧電壓

Vth‧‧‧臨限電壓

WS‧‧‧寫入訊號

Claims (16)

1. 一種圖像顯示裝置，其係在絕緣基板上形成有：顯示部，其係將像素電路配置成矩陣狀而形成；及訊號線驅動電路及掃描線驅動電路，其係經由前述顯示部之訊號線及掃描線而驅動前述像素電路；其特徵為：前述像素電路至少含有：發光元件；驅動電晶體，其係藉由對應於閘極源極間電壓之驅動電流，而電流驅動前述發光元件；保持電容，其係包括保持前述閘極源極間電壓之1個電容或複數耦合電容；及寫入電晶體，其係藉由從前述掃描線驅動電路輸出之寫入訊號進行接通斷開動作，將前述保持電容之端子電壓設定成前述訊號線之電壓；前述訊號線驅動電路交互輸出指示連接於前述訊號線之前述像素電路的灰階之灰階設定用電壓與臨限電壓修正用之固定電壓至前述訊號線；前述像素電路使前述寫入電晶體進行接通動作，在將前述保持電容之端子電壓設定成前述固定電壓，並將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓後，於前述訊號線被設定成前述固定電壓之期間，在使前述寫入電晶體進行接通動作而以一定電壓保持前述保持電容之1端的狀態下，反覆進行經由前述驅動電晶體使 前述端子間電壓放電的放電動作，及前述訊號線被設定成前述灰階設定用電壓之期間的前述寫入電晶體之斷開動作，至少進行2次以上之放電動作，將前述端子間電壓設定成取決於前述驅動電晶體之臨限電壓的電壓，其後，使前述寫入電晶體進行接通動作，將前述端子電壓設定成前述灰階設定用電壓，將前述端子間電壓設定成前述臨限電壓以上的電壓後，在到將前述端子電壓設定成前述灰階設定用電壓之間的前述訊號線被設定成前述灰階設定用電壓的期間，藉由形成於前述絕緣基板上之配線圖案間的訊號混入，而從前述固定電壓可改變前述端子電壓，藉此與前述訊號線被設定成前述固定電壓之期間的結束時點相比，減低前述寫入電晶體之閘極源極間電壓。
2. 如請求項1之圖像顯示裝置，其中前述配線圖案間之訊號混入，係從前述寫入電晶體之閘極線向前述驅動電晶體之閘極線的訊號混入。
3. 如請求項2之圖像顯示裝置，其中與將前述端子電壓設定成前述灰階設定用電壓之情況比較，使前述寫入訊號之振幅增大，而使前述寫入電晶體進行斷開動作，藉此從前述固定電壓可改變前述端子電壓。
4. 如請求項2之圖像顯示裝置，其中前述保持電容將兩端連接於前述驅動電晶體之閘極及源極；前述像素電路藉由前述驅動電晶體之汲極電壓的控 制，將前述保持電容之前述發光元件側端的貯存電荷流出至前述驅動電晶體之汲極，而將前述保持電容之前述發光元件側端之電壓設定成特定電壓後，使前述寫入電晶體進行接通動作，而將前述保持電容之端子電壓設定成前述固定電壓，藉此將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓。
5. 如請求項3之圖像顯示裝置，其中使前述寫入訊號之振幅增大的時序係將前述端子間電壓設定成前述臨限電壓以上之電壓後，首先使前述寫入電晶體進行斷開動作的時序。
6. 如請求項3之圖像顯示裝置，其中與將前述端子電壓設定成前述灰階設定用電壓之情況比較，將前述寫入訊號上昇至高電壓，藉此使前述寫入訊號之振幅增大。
7. 如請求項3之圖像顯示裝置，其中前述掃描線驅動電路係與將前述端子電壓設定成前述灰階設定用電壓之情況比較，將前述寫入訊號下降至低電壓，藉此使前述寫入訊號之振幅增大。
8. 如請求項1之圖像顯示裝置，其中前述訊號線驅動電路含有：灰階設定用電壓側之開關電路，其係藉由灰階設定用電壓側之控制訊號進行接通斷開動作，並將前述灰階設定用電壓輸出至前述訊號線；及固定電壓側之開關電路，其係藉由固定電壓側之控制 訊號進行接通斷開動作，並將前述固定電壓輸出至前述訊號線；形成於前述絕緣基板上之配線圖案間的訊號混入，係從前述固定電壓側之控制訊號的配線圖案向前述訊號線之配線圖案的訊號混入。
9. 如請求項8之圖像顯示裝置，其中前述保持電容將兩端連接於前述驅動電晶體之閘極及源極；前述像素電路藉由前述驅動電晶體之汲極電壓的控制，將前述保持電容之前述發光元件側端之貯存電荷流出至前述驅動電晶體之汲極，將前述保持電容之前述發光元件側端之電壓設定成特定電壓後，使前述寫入電晶體進行接通動作，而將前述保持電容之端子電壓設定成前述固定電壓，藉此將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓。
10. 如請求項8之圖像顯示裝置，其中前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的P通道型電晶體及N通道型電晶體，且設定前述N通道型電晶體之閘極面積，較前述P通道型電晶體之閘極面積大。
11. 如請求項8之圖像顯示裝置，其中前述灰階設定用電壓側之開關電路係藉由前述灰階設定用電壓側之控制訊號而進行接通斷開動作的P通道型電晶體及N通道型電晶體； 前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的P通道型電晶體及N通道型電晶體；且設定前述固定電壓側之開關電路中的前述N通道型電晶體之閘極面積與前述P通道型電晶體之閘極面積之比，較前述灰階設定用電壓側之開關電路中的前述N通道型電晶體之閘極面積與前述P通道型電晶體之閘極面積之比大。
12. 如請求項8之圖像顯示裝置，其中前述灰階設定用電壓側之開關電路係藉由前述灰階設定用電壓側之控制訊號而進行接通斷開動作的N通道型電晶體；前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的N通道型電晶體；且設定前述固定電壓側之開關電路中的前述N通道型電晶體之閘極面積，較前述灰階設定用電壓側之開關電路中的前述N通道型電晶體之閘極面積大。
13. 如請求項8之圖像顯示裝置，其中前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的P通道型電晶體及N通道型電晶體，且設定接通斷開控制前述N通道型電晶體之控制訊號的振幅，較接通斷開控制前述P通道型電晶體之控制訊號的振幅大。
14. 如請求項8之圖像顯示裝置，其中前述灰階設定用電壓側之開關電路係藉由前述灰階設定用電壓側之控制訊號 而進行接通斷開動作的P通道型電晶體及N通道型電晶體；前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的P通道型電晶體及N通道型電晶體；且設定接通斷開控制前述固定電壓側之開關電路中的前述N通道型電晶體之控制訊號的振幅與接通斷開控制前述P通道型電晶體之控制訊號的振幅之比，較接通斷開控制前述灰階設定用電壓側之開關電路中的前述N通道型電晶體之控制訊號的振幅與接通斷開控制前述P通道型電晶體之控制訊號的振幅之比大。
15. 如請求項8之圖像顯示裝置，其中前述灰階設定用電壓側之開關電路係藉由前述灰階設定用電壓側之控制訊號而進行接通斷開動作的N通道型電晶體；前述固定電壓側之開關電路係藉由前述固定電壓側之控制訊號而進行接通斷開動作的N通道型電晶體；且設定接通斷開控制前述固定電壓側之開關電路中的前述N通道型電晶體之控制訊號的振幅，較接通斷開控制前述灰階設定用電壓側之開關電路中的前述N通道型電晶體之控制訊號的振幅大。
16. 一種圖像顯示裝置之驅動方法，該圖像顯示裝置係在絕緣基板上形成有：顯示部，其係將像素電路配置成矩陣狀而形成；及訊號線驅動電路及掃描線驅動電路，其係經由前述顯示部之訊號線及掃描線而驅動前述像素電 路；該驅動方法之特徵為：前述像素電路至少含有：發光元件；驅動電晶體，其係藉由對應於閘極源極間電壓之驅動電流，而電流驅動前述發光元件；保持電容，其係包括保持前述閘極源極間電壓之1個電容或複數耦合電容；及寫入電晶體，其係藉由從前述掃描線驅動電路輸出之寫入訊號進行接通斷開動作，將前述保持電容之端子電壓設定成前述訊號線之電壓；前述驅動方法含有：訊號線驅動步驟，其係從訊號線驅動電路交互輸出指示連接於前述訊號線之前述像素電路的灰階之灰階設定用電壓與臨限電壓修正用之固定電壓至前述訊號線；準備步驟，其係使前述寫入電晶體進行接通動作，將前述保持電容之端子電壓設定成前述固定電壓，並將前述保持電容之端子間電壓設定成前述驅動電晶體之臨限電壓以上的電壓；臨限電壓設定步驟，其係繼續前述準備步驟，而在前述訊號線被設定成前述固定電壓之期間，於使前述寫入電晶體進行接通動作而以一定電壓保持前述保持電容之1端的狀態下，反覆進行經由前述驅動電晶體使前述端子間電壓放電的放電動作與前述訊號線被設 定成前述灰階設定用電壓之期間的前述寫入電晶體之斷開動作，至少進行2次以上之放電動作，將前述端子間電壓設定成取決於前述驅動電晶體之臨限電壓的電壓；及灰階設定用電壓之設定步驟，其係繼續前述臨限電壓設定步驟，而使前述寫入電晶體進行接通動作，將前述端子電壓設定成前述灰階設定用電壓；前述臨限電壓設定步驟係在前述訊號線被設定成前述灰階設定用電壓的期間，藉由形成於前述絕緣基板上之配線圖案間的訊號混入，而從前述固定電壓可改變前述端子電壓，藉此與前述訊號線被設定成前述固定電壓之期間的結束時點相比，減低前述寫入電晶體之閘極源極間電壓。