[go: up one dir, main page]

TWI430731B - The Method of Making Multi - layer Line Structure of Line Laminate - Google Patents

The Method of Making Multi - layer Line Structure of Line Laminate Download PDF

Info

Publication number
TWI430731B
TWI430731B TW101106103A TW101106103A TWI430731B TW I430731 B TWI430731 B TW I430731B TW 101106103 A TW101106103 A TW 101106103A TW 101106103 A TW101106103 A TW 101106103A TW I430731 B TWI430731 B TW I430731B
Authority
TW
Taiwan
Prior art keywords
layer
nano
plating
metal layer
substrate
Prior art date
Application number
TW101106103A
Other languages
English (en)
Other versions
TW201336370A (zh
Inventor
徐潤忠
林祈明
葉佐鴻
陳亞詳
Original Assignee
景碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 景碩科技股份有限公司 filed Critical 景碩科技股份有限公司
Priority to TW101106103A priority Critical patent/TWI430731B/zh
Priority to US13/663,663 priority patent/US20130219713A1/en
Publication of TW201336370A publication Critical patent/TW201336370A/zh
Application granted granted Critical
Publication of TWI430731B publication Critical patent/TWI430731B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Description

線路積層板之複層線路結構的製作方法
本發明涉及一種線路積層板之複層線路結構的製作方法,主要是在線路金屬層上鍍覆奈米鍍覆層。
參閱第一圖,習用技術線路積層板之線路結構的剖面示意圖。習用技術線路積層板之線路結構1包含基板10、線路金屬層22、以及覆蓋層30。基板10的上表面15為一粗糙表面,線路金屬層22形成在基板10的上表面上,通常由銅、鋁、銀、金的至少其中之一所製成,覆蓋層30為黏結膠或防焊層,將線路金屬層22覆蓋,由於線路金屬層22與覆蓋層30的材料不同,為了避免脫層,通常會將線路金屬層22的表面利用化學、機械或是電漿等方式粗糙化,增加表面摩擦係數,而改善界面性質,而使外表面25形成一粗糙表面。
然而,習用技術將線路金屬層22的表面粗糙化具有一些缺點,在製作線路金屬層22時,為了將線路金屬層22的表面粗糙化,通常需要預留寬度,以補償粗糙化所減少的寬度,然而,目前的線路密度越來越高,使得在設計上受限明顯的限制,因此,需要一種減少線路補償以增加線路密度的線路結構及製作方法。
本發明的主要目的是提供一種多層線路積層板之線路結構的製作方法,該方法包含:金屬層形成步驟,在基板上的上下表面各形成金屬層;圖案化步驟,利用影像轉移將金屬層圖案化為線路金屬層;奈米鍍覆層形成步驟,在該線路金屬層的外表面上形成奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;以及覆蓋層形成步驟,在基板上形成覆蓋層,該覆蓋層為黏結膠或防焊層,以將該線路金屬層及該奈米合金鍍覆層覆蓋,其中該基板的上下表面之至少其中之一為的一平坦表面,且該線路金屬層之表面、該基板的該平坦表面、該有機層與該基板的壓合面以及該奈米鍍覆層之粗糙度Ra<0.35μm、Rz<3μm,且在1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
本發明的主要另一目的是提供一種多層線路積層板之線路結構的製作方法,該方法包含:金屬層形成步驟,在基板上的至少一表面形成金屬層;圖案化步驟,利用影像轉移將金屬層圖案化為線路金屬層;奈米鍍覆層形成步驟,在該線路金屬層的外表面上形成奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;覆蓋層形成步驟,在該基板上形成覆蓋層,該覆蓋層為黏結膠或防焊層,以將該基板的表面及該線路金屬層及該奈米合金鍍覆層覆蓋;鑽孔步驟,在該覆蓋層對應部份之該線路金屬層的位置鑽孔而形成至少一開口並顯露出部份的該奈米鍍覆層;以及鍍層步驟,在該覆蓋層上形成第二金屬層,且該第二金屬層填滿該至少一開口,在該鍍層步驟重複進一步重複該圖案化步驟、該奈米鍍覆層形成步驟、該覆蓋層形成步驟、該鑽孔步驟以及該鍍層步驟,以形成一路積層板之複層線路結構,其中該線路金屬層之表面、該基板的該平坦表面、該有機層與該基板的壓合面以及該奈米鍍覆層之粗糙度Ra<0.35μm,Rz<3μm,且在一1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
本發明的主要又一目的是提供一種多層線路積層板之線路結構的製作方法,該方法包含:金屬層形成步驟,在預成形基板上形成金屬層,該預成形基板具有平坦表面;圖案化步驟,利用影像轉移將金屬層圖案化為線路金屬層;奈米鍍覆層形成步驟,在該線路金屬層的外表面上形成奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;壓合步驟,是將形成有該線路金屬層及該奈米鍍覆層的該預成形基板與基板壓合,使得該線路金屬層及該奈米鍍覆層被鑲埋於該基板中;去除步驟,是將該預成形基板與該基板分離;鑽孔步驟,在該基板對應部份之該線路金屬層的位置鑽孔而形成至少一開口並顯露出部份的該奈米鍍覆層;鍍層步驟,在該基板上形成一第二金屬層,且該第二金屬層填滿該至少一開口,重複該圖案化步驟以及該奈米鍍覆層形成步驟,而形成鍍覆第二奈米鍍覆層的第二線路金屬層;以及覆蓋層形成步驟,在該基板上形成覆蓋層,該覆蓋層為為黏結膠或防焊層,以將基板表面及該第二線路金屬層及該第二奈米合金鍍覆層覆蓋;其中該預成形基板的該平坦表面、該線路金屬層的外表面、該奈米鍍覆層、該第二線路金屬層的外表面、該第二奈米鍍覆層之粗糙度為Ra<0.35μm、Rz<3μm,且在一1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
本發明線路積層板之線路結構的製作方法,藉由奈米鍍覆層與覆蓋層或基板之化學鍵結力,而大幅改善了界面接合效果,而改善了習用為了改善界面接合效果將線路金屬層表面粗糙化,而需要預留線路寬度來進行尺寸補償的副作用,由於本發明線路積層板之線路結構的表面平整,不需要預留線路寬度來進行尺寸補償,可以增加線路密度,能夠在同一面積的製作更密集的線路,進而堆疊而形成複層線路結構。
以下配合圖式及元件符號對本創作之實施方式做更詳細的說明,俾使熟習該項技藝者在研讀本說明書後能據以實施。
參閱第二圖,本發明線路積層板之複層線路結構第一實施例的製作方法的流程圖。本發明第一實施例的多層線路積層板之線路結構的製作方法S1包含金屬層形成步驟S11、圖案化步驟S13、奈米鍍覆層形成步驟S15、覆蓋層形成步驟S17、鑽孔步驟S19以及一鍍層步驟S21,同時參閱第三A圖至第三H圖,本發明線路積層板之複層線路結構的製作方法之逐步剖面示意圖。
如第三A圖所示,金屬層形成步驟S11是在基板10的至少一表面形成一金屬層20,其中該基板10為絕緣層,例如由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂(BT樹脂)所製成,且該基板10的至少一表面為平坦表面,而形成於基板10表面之金屬層20也是為一平坦表面,其中平坦表面的定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度,金屬層20由銅、鋁、銀、金的至少其中之一所製成,可以以箔片壓製、電鍍、無電鍍、蒸鍍、濺鍍的方式所形成。
如第三B圖所示,圖案化步驟S13是利用傳統的影像轉移方式,例如微影、電鍍、濕蝕刻或是雷射劃線、電漿蝕刻等方式將金屬層20圖案化為線路金屬層22。如第三C圖所示,奈米鍍覆層形成步驟S15是在線路金屬層22的外表面上形成一奈米鍍覆層40,具有5~40nm的厚度,且該奈米鍍覆層40的表面也是為一平坦表面,該奈米鍍覆層40由銅、錫、鋁、鎳、銀、金的至少兩種所製成,形成奈米鍍覆層40的方式可以為無電鍍(即,化學鍍)、蒸鍍、濺鍍或是原子層沉積(Atomic Layer Deposition,ALD),其中無電鍍主要將線路金屬層22浸置於一化學置換溶液中進行原子置換而形成,該化學置換溶液的成分至少包含烷二酯二醇(Alkyleneglycol) 30~35wt%、硫酸10~30wt%、硫脲(Thiourea) 5~10wt%、錫化合物5wt%。
如第三D圖所示,覆蓋層形成步驟S17是在基板10上形成一覆蓋層30,該覆蓋層30為黏結膠或防焊層(即,綠漆),將線路金屬層22及奈米合金鍍覆層40覆蓋。藉由本發明第一實施例之方法,可以使線路金屬層20形成具有三面平坦之表面的結構,其中線路金屬層22的表面及該奈米鍍覆層40在1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。如第三E圖所示,鑽孔步驟S19是在覆蓋層30對應部份線路金屬層22的位置以雷射或機械方式鑽孔,而形成至少一開口32並顯露出部份的奈米鍍覆層40。如第三F圖所示,鍍層步驟S21,在覆蓋層30上以電鍍、無電鍍、蒸鍍、濺鍍、或是原子層沉積的方式形成第二金屬層24,且該第二金屬層24填滿該至少一開口32。
接著,如第三G圖所示,可以重複圖案化步驟S13、奈米鍍覆層形成步驟S15以及覆蓋層形成步驟S17,形成鍍覆有第二奈米鍍覆層42之第二線路金屬層26與鍍覆有奈米鍍覆層40之線路金屬層22堆疊的複層結構,且第二奈米鍍覆層42之第二線路金屬層26被第二覆蓋層34所覆蓋,在此僅以堆疊一層作為示例,不限於此。
參閱第四圖,本發明第二實施例線路積層板之複層線路結構的製作方法的流程圖。本發明第一實施例線路積層板之複層線路結構的製作方法S3包含金屬層形成步驟S31、圖案化步驟S33、奈米鍍覆層形成步驟S35、壓合步驟S37以及去除步驟S39、鑽孔步驟S41、鍍層步驟S43以及覆蓋層形成步驟S45。
同時參照第五A圖至第五J圖,本發明第二實施例線路積層板之複層線路結構的製作方法之逐步剖面示意圖。如第五A圖所示,金屬層形成步驟S31是在一預成形基板100上形成金屬層20,預成形基板100的表面為平坦表面,即粗糙度Ra<0.35μm、Rz<3μm,且在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度,預成形基板100可以為單層金屬板、多層金屬板或是複合板,例如單層的銅板、鋼板、鋁板、在鋼板具有銅鍍層的雙層板、具有拋光銅膜的FR4基板、或是具有拋光之鋁膜之BT基板,在此僅作為示例,不限於此。如第五B圖所示,圖案化步驟S33是利用傳統的影像轉移方式,例如微影、電鍍、濕蝕刻或是雷射劃線、電漿蝕刻等方式將金屬層20圖案化為線路金屬層22。
如第五C圖所示,奈米鍍覆層形成步驟S35是在線路金屬層22的外表面上形成一奈米鍍覆層40,具有5~40nm的厚度,且形成該奈米鍍覆層40後,該奈米鍍複層的外表面為平坦表面,其成分及製作方法與第一實施例相同。如第五D圖所示,壓合步驟S37是將形成有線路金屬層22及奈米鍍覆層40的預成形基板100與一基板10壓合,使得線路金屬層22及奈米鍍覆層40被鑲埋於基板10中,其中預成型基板100的表面、該線路金屬層22的外表面以及該奈米鍍覆層40都是平坦表面,即,粗糙度Ra<0.35μm、Rz<3μm,且在1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
如第五E圖所示,去除步驟S29,是將預成形基板100與基板10分離,從而形成線路金屬層22及奈米鍍覆層40鑲埋於基板10中,並使線路金屬層22形成具有四面平坦之表面的結構,而該線路金屬層22的一表面顯露於外部。
如第五F圖所示,鑽孔步驟S41是在基板10對應部份線路金屬層22的位置,以雷射鑽孔或機械鑽孔的方式形成至少一開口12,而顯露出部分的奈米鍍覆層40。同時參考第五G圖,鍍層步驟S43,在基板10上以電鍍、無電鍍、蒸鍍、濺鍍、或是原子層沉積的方式形成第二金屬層24,且該第二金屬層24填滿該至少一開口12。
同時參考第五H圖及第五I圖,重複圖案化步驟S33,將該第二金屬層24形成第二線路金屬層26,該第二線路金屬層26與該線路金屬層22連接,接著重複奈米鍍覆層形成步驟S35,在該線路金屬層22顯露於外部的表面形成一第二奈米鍍覆層42,並在該第二線路金屬層26的表面形成第三奈米鍍覆層44。
接著,參考第五J圖,覆蓋層形成步驟S45是在基板10表面形成覆蓋層30以將基板10的表面及鍍覆有第二奈米鍍覆層42之第二線路金屬層26覆蓋。進一步地,參考第五K圖,可以重複鑽孔步驟S41、鍍層步驟S43、圖案化步驟S33及奈米鍍覆層形成步驟S35以及覆蓋層形成步驟S45,在覆蓋層30之上形成鍍覆有第四奈米鍍覆層46之第三線路金屬層28與鍍覆有第三奈米鍍覆層44之第二線路金屬層26堆疊的複層結構,且第四奈米鍍覆層46之第三線路金屬層28被第二覆蓋層34所覆蓋,在此僅以作為示例,不限於此。
本發明線路積層板之線路結構的製作方法,藉由奈米鍍覆層40與覆蓋層30或基板10之化學鍵結力,改善了界面接合效果,而不需為了改善界面接合效果將線路金屬層20表面粗糙化,而需要預留線路寬度來進行尺寸補償的副作用,且使本發明線路積層板之線路結構的表面平整,不需要預留線路寬度來進行尺寸補償,可以增加線路密度,能夠在同一面積的製作更密集的線路,進而堆疊而形成複層線路結構。
以上所述者僅為用以解釋本發明之較佳實施例,並非企圖據以對本發明做任何形式上之限制,是以,凡有在相同之發明精神下所作有關本發明之任何修飾或變更,皆仍應包括在本發明意圖保護之範疇。
10...基板
12...開口
15...粗糙表面
20...金屬層
22...線路金屬層
24...第二金屬層
25...外表面
26...第二線路金屬層
28...第三線路金屬層
30...覆蓋層
32...開口
34...第二覆蓋層
40...奈米鍍覆層
42...第二奈米鍍覆層
44...第三奈米鍍覆層
100...預成形基板
S1...線路積層板之線路結構的製作方法
S3...線路積層板之線路結構的製作方法
S11...金屬層形成步驟
S13...圖案化步驟
S15...奈米鍍覆層形成步驟
S17...覆蓋層形成步驟
S19...鑽孔步驟
S21...鍍層步驟
S31...金屬層形成步驟
S33...圖案化步驟
S35...奈米鍍覆層形成步驟
S37...壓合步驟
S39...去除步驟
S41...鑽孔步驟
S43...鍍層步驟
S45...覆蓋層形成步驟
第一圖是習用技術線路積層板之線路結構的剖面示意圖。
第二圖是本發明第一實施例線路積層板之複層線路結構的製作方法的流程圖。
第三A圖至第三H圖是本發明第一實施例線路積層板之複層線路結構的製作方法之逐步剖面示意圖。
第四圖是本發明第二實施例線路積層板之複層線路結構的製作方法的流程圖。
第五A圖至第五K圖是本發明第二實施例線路積層板之複層線路結構的製作方法之逐步剖面示意圖。
S1...線路積層板之複層線路結構的製作方法
S11...金屬層形成步驟
S13...圖案化步驟
S15...奈米鍍覆層形成步驟
S17...覆蓋層形成步驟
S19...鑽孔形成步驟
S21...鍍層步驟

Claims (14)

  1. 一種線路積層板之複層線路結構的製作方法,包含:一金屬層形成步驟,在一基板上的上下表面各形成一金屬層;一圖案化步驟,利用一影像轉移方式將各該金屬層圖案化為一線路金屬層;一奈米鍍覆層形成步驟,在各該線路金屬層的外表面上形成一奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;一覆蓋層形成步驟,在該基板上形成一覆蓋層,該覆蓋層為一黏結膠或一防焊層,以將各該線路金屬層及各該奈米合金鍍覆層覆蓋;一鑽孔步驟,在該覆蓋層對應部份之各該線路金屬層的位置鑽孔而形成至少一開口並顯露出部份的該奈米鍍覆層;以及一鍍層步驟,在該覆蓋層上形成一第二金屬層,且該第二金屬層填滿該至少一開口,並重複該圖案化步驟及該奈米鍍覆層形成步驟以及該覆蓋層形成步驟,以形成一線路積層板之複層線路結構,其中該基板的上下表面之至少其中之一為一平坦表面,且該線路金屬層之表面、該基板的該平坦表面及該奈米鍍覆層之粗糙度Ra<0.35μm、Rz<3μm,且在一1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
  2. 如申請專利範圍第1項所述之方法,其中該基板由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂所製成,該金屬層由銅、鋁、銀、金的至少其中之一所製成,而該奈米鍍覆層由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
  3. 如申請專利範圍第1項所述之方法,其中該奈米鍍覆層及該第二金屬層是以無電鍍、蒸鍍、濺鍍或是原子層沉積形成。
  4. 如申請專利範圍第3項所述之方法,其中該奈米鍍覆層形成步驟以無電鍍製成時,是將該線路金屬層浸置於一化學置換溶液中進行原子置換而形成,該化學置換溶液的成分至少包含烷二酯二醇(Alkyleneglycol)30~35wt%、硫酸10~30wt%、硫脲(Thiourea)5~10wt%、錫化合物5wt%。
  5. 一種線路積層板之複層線路結構的製作方法,包含:一金屬層形成步驟,在一基板上的至少一表面形成一金屬層,其中該基板的該表面為一平坦表面;一圖案化步驟,利用一影像轉移方式將該金屬層圖案化為一線路金屬層;一奈米鍍覆層形成步驟,在該線路金屬層的外表面上形成一奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;一覆蓋層形成步驟,在該基板上形成一覆蓋層,該覆蓋層為為一黏結膠或一防焊層,以將該線路金屬層及該奈米合金鍍覆層覆蓋;一鑽孔步驟,在該覆蓋層對應部份之該線路金屬層的位置鑽孔而形成至少一開口並顯露出部份的該奈米鍍覆層;以及一鍍層步驟,在該覆蓋層上形成一第二金屬層,且該第二金屬層填滿該至少一開口,重複進一步重複該圖案化步驟、該奈米鍍覆層形成步驟、該覆蓋層形成步驟、該鑽孔步驟以及該鍍層步驟,以形成一線路積層板之複層線路結構,其中該線路金屬層之表面、該基板的該平坦表面,以及該奈米鍍覆層之粗糙度Ra<0.35μm、Rz<3μm,且在一1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
  6. 如申請專利範圍第5項所述之方法,其中該基板由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂所製成,該金屬層由銅、 鋁、銀、金的至少其中之一所製成,而該奈米鍍覆層由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
  7. 如申請專利範圍第5項所述之方法,其中該奈米鍍覆層及該第二金屬層是以無電鍍、蒸鍍、濺鍍或是原子層沉積形成。
  8. 如申請專利範圍第7項所述之方法,其中該奈米鍍覆層形成步驟以無電鍍製成時,是將該線路金屬層浸置於一化學置換溶液中進行原子置換而形成,該化學置換溶液的成分至少包含烷二酯二醇(Alkyleneglycol)30~35wt%、硫酸10~30wt%、硫脲(Thiourea)5~10wt%、錫化合物5wt%。
  9. 一種線路積層板之複層線路結構的製作方法,包含:一金屬層形成步驟,在一預成形基板上形成一金屬層;一圖案化步驟,利用一影像轉移方式將該金屬層圖案化為一線路金屬層;一奈米鍍覆層形成步驟,在該線路金屬層的外表面上形成一奈米鍍覆層,該奈米鍍覆層具有5~40nm的厚度;一壓合步驟,是將形成有該線路金屬層及該奈米鍍覆層的該預成形基板與一基板壓合,使得該線路金屬層及該奈米鍍覆層被鑲埋於該基板中;一去除步驟,是將該預成形基板與該基板分離,該線路金屬層的一表面顯露於外部;一鑽孔步驟,在該基板對應部份之該線路金屬層的位置鑽孔而形成至少一開口並顯露出部份的該奈米鍍覆層;一鍍層步驟,在該基板上形成一第二金屬層,且該第二金屬層填滿該至少一開口;重複該圖案化步驟,將該第二金屬層行為為一第二線路金屬層;重複該奈米鍍覆層形成步驟,在該線路金屬層顯露於外部 之該表面形成一第二奈米鍍覆層,並且在該第二線路金屬層的表面形成一第三奈米鍍覆層;以及一覆蓋層形成步驟,在該基板上形成一覆蓋層,該覆蓋層為一黏結膠或一防焊層,以將該基板的表面及該第二線路金屬層及該第二奈米合金鍍覆層覆蓋;其中該預成形基板的表面、該線路金屬層的外表面、該奈米鍍覆層、該第二線路金屬層的外表面、該第二奈米鍍覆層之粗糙度為Ra<0.35μm、Rz<3μm,且在一1000倍光學顯微鏡下以剖面方式檢視,無法判斷出粗糙度。
  10. 如申請專利範圍第9項所述之方法,進一步重複該鑽孔步驟、該鍍層步驟、該圖案化步驟、該奈米鍍覆層形成步驟以及覆蓋層形成步驟,而在覆蓋層上該形成一多層堆疊的線路積層板之複層線路結構。
  11. 如申請專利範圍第9項所述之方法,其中該金屬層由銅、鋁、銀、金的至少其中之一所製成,而該奈米鍍覆層由銅、錫、鋁、鎳、銀、金的至少兩種所製成,該預成型基板為單層金屬板、多層金屬板或複合板的其中之一。
  12. 如申請專利範圍第11項所述之方法,其中該單層金屬板為拋光後的鋼板或鋁板,該多層金屬板為表面鍍覆銅層或鋁層的鋼板或鋁板,複合板是表面鍍覆銅層或鋁層的FR4玻璃纖維基板或雙馬來醯亞胺-三嗪樹脂基板。
  13. 如申請專利範圍第9項所述之方法,其中該奈米鍍覆層、該第二金屬層、該第二奈米鍍覆層,以及該第三奈米鍍覆層是以無電鍍、蒸鍍、濺鍍或是原子層沉積形成。
  14. 如申請專利範圍第13項所述之方法,其中該奈米鍍覆層形 成步驟以無電鍍製成時,是將該線路金屬層浸置於一化學置換溶液中進行原子置換而形成,該化學置換溶液的成分至少包含烷二酯二醇(Alkyleneglycol)30~35wt%、硫酸10~30wt%、硫脲(Thiourea)5~10wt%、錫化合物5wt%。
TW101106103A 2012-02-23 2012-02-23 The Method of Making Multi - layer Line Structure of Line Laminate TWI430731B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101106103A TWI430731B (zh) 2012-02-23 2012-02-23 The Method of Making Multi - layer Line Structure of Line Laminate
US13/663,663 US20130219713A1 (en) 2012-02-23 2012-10-30 Method of manufacturing a laminate circuit board with a multilayer circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101106103A TWI430731B (zh) 2012-02-23 2012-02-23 The Method of Making Multi - layer Line Structure of Line Laminate

Publications (2)

Publication Number Publication Date
TW201336370A TW201336370A (zh) 2013-09-01
TWI430731B true TWI430731B (zh) 2014-03-11

Family

ID=49001266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106103A TWI430731B (zh) 2012-02-23 2012-02-23 The Method of Making Multi - layer Line Structure of Line Laminate

Country Status (2)

Country Link
US (1) US20130219713A1 (zh)
TW (1) TWI430731B (zh)

Also Published As

Publication number Publication date
US20130219713A1 (en) 2013-08-29
TW201336370A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
TWI413475B (zh) 電氣結構製程及電氣結構
JP4558776B2 (ja) 回路基板の製造方法
TWI278263B (en) Circuit board structure and method for fabricating the same
CN103997862B (zh) 一种制作低应力低翘曲度超薄奇数层无芯板的方法
US20080251495A1 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
CN107170689B (zh) 芯片封装基板
JP2012028735A5 (zh)
KR20190046511A (ko) 다층 인쇄회로기판
JP2014501448A (ja) 印刷回路基板及びその製造方法
KR101044787B1 (ko) 인쇄회로기판 제조방법
TWI788346B (zh) 多層印刷電路板
TW201625098A (zh) 柔性電路板及其製作方法
CN105191512B (zh) 印刷电路板及其制造方法
TWI430731B (zh) The Method of Making Multi - layer Line Structure of Line Laminate
CN103327754A (zh) 线路积层板的多层线路结构的制作方法
US20130224513A1 (en) Laminate circuit board with a multi-layer circuit structure
CN117711953A (zh) 一种无芯基板结构及其制作方法
TWI446845B (zh) 利用雷射形成電路板的盲孔之方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
TW201330730A (zh) 線路積層板之線路結構的製作方法
TWI396491B (zh) 線路板的製造方法
JP2023132391A (ja) プリント配線板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees