[go: up one dir, main page]

TWI430667B - 記憶體位址映射方法及記憶體位址映射電路 - Google Patents

記憶體位址映射方法及記憶體位址映射電路 Download PDF

Info

Publication number
TWI430667B
TWI430667B TW099120584A TW99120584A TWI430667B TW I430667 B TWI430667 B TW I430667B TW 099120584 A TW099120584 A TW 099120584A TW 99120584 A TW99120584 A TW 99120584A TW I430667 B TWI430667 B TW I430667B
Authority
TW
Taiwan
Prior art keywords
horizontal line
image
partition
memory address
memory
Prior art date
Application number
TW099120584A
Other languages
English (en)
Other versions
TW201116065A (en
Inventor
Yen Sheng Lin
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201116065A publication Critical patent/TW201116065A/zh
Application granted granted Critical
Publication of TWI430667B publication Critical patent/TWI430667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)

Description

記憶體位址映射方法及記憶體位址映射電路
本發明係有關於一種將資料儲存於記憶體裝置之記憶體位址映射方法及記憶體位址映射電路，且特別有關於一種藉由使用記憶庫交插技術(bank interleaving technique)，控制記憶體裝置中之影像的儲存之記憶體位址映射方法及記憶體位址映射電路。
動態隨機存取記憶體(Dynamic random access memory，以下簡稱為DRAM)係為一種將每一資料位元儲存於作為記憶格(memory cell)之電容器的隨機存取記憶體。第1圖顯示了DRAM裝置100之傳統架構的示意圖。DRAM裝置100包含多個列解碼器(row decoder)102_1至102_N、多個行解碼器(column decoder)104_1至104_N、多個記憶庫106_1至106_N以及多個感測放大器108_1至108_N。每一記憶庫106_1至106_N透過一專屬列解碼器、一專屬行解碼器以及一專屬感測放大器來存取，且每一記憶庫106_1至106_N包含多個列(亦即，分頁)110。記憶格之DRAM位址可包含一列位址ADD_R、一行位址ADD_C以及一記憶庫位址ADD_BA。記憶庫位址ADD_BA決定選擇哪一記憶庫，且列位址ADD_R決定選擇已選擇之記憶庫的哪一列(分頁)。位於已選之列(分頁)上的位元載入對應於已選之記憶庫的感測放大器之後，行位址ADD_C決定已載入之位元中之哪一者包含期望 存取的記憶格之訊息。舉例而言，於記憶庫106_1中之包含列位址R1以及行位址C1的記憶格為目標存取記憶格之情形下，記憶庫位址ADD_BA選擇記憶庫106_1，對應於記憶庫106_1之列解碼器102_1將列位址ADD_R解碼，以選擇具有列位址R1之目標列；對應於記憶庫106_1之感測放大器108_1讀取目標列；且隨後行解碼器104_1將行位址ADD_C解碼，以選擇藉由行位址C1定址(addressed)之目標位元。
如第1圖所示，每一記憶庫包含其專屬之感測放大器，因此每一記憶庫可獨立工作。然而，記憶庫衝突(bank conflict)(或分頁丟失)常導致DRAM存取之最為嚴重的效能退化(performance degradation)。記憶庫衝突意指對同一記憶庫之不同列存取的連續DRAM存取。換言之，因為每一記憶庫之列解碼器僅能存取對應之記憶庫中的一列，同一記憶庫之不同列上的連續DRAM存取不可避免地導致記憶庫衝突。舉例而言，對於因當前DRAM讀取請求而載入感測放大器之位元，需首先發出預充電命令(pre-charge command)以通知感測放大器將已儲存之位元寫回對應列。然後，於預充電完成後，執行藉由下一DRAM讀取請求來存取的另一列之啟動。需注意，於兩個連續命令之中需插入幾個閒置週期(idle cycle)，閒置週期之數目取決於連續命令的類型。大體而言，預充電命令與啟動命令之間存在預充電-啟動潛時(pre-charge-to-active latency)TRP。於啟動所述另一列後，應發出讀取命令。類似地，啟動命令與讀取命令之間存在啟動-讀取潛時(active-to-read latency)TRCD。最後，於讀取-資料潛時(read-to-data latency)TCAS之後，請求之資料將顯示於資料匯流排(data bus)上。簡言之，當發生記憶庫衝突(或分頁丟失)時，必須等待由當前DRAM存取載入感測放大器中之分頁的內容完成預充電(亦即，將感測放大器中之內容寫回由當前DRAM存取來讀寫的對應之分頁)之後，才可啟動由下一DRAM存取來讀寫的分頁。由此可見，由於預充電-啟動潛時TRP、啟動-讀取潛時TRCD以及讀取-資料潛時TCAS，於幾個閒置週期之後可成功存取資料。若頻繁地發生記憶庫衝突，則DRAM之效能將顯著地退化。
於特定影像處理應用(例如，時序雜訊消除(temporal noise reduction)、運動自適應去交錯(motion adaptive de-interlacing)、運動抖動消除(motion judder cancellation)以及超解析度縮放(super-resolution scaling))中，位於時序相鄰影像中之訊息可互相關聯。然而，作為關聯之影像越多，則需要越大的DRAM頻寬。可惜對DRAM頻寬之高需求通常意味著硬體之高成本。為降低硬體成本而不減少關聯影像的數目，一種可能的解決方法是提高DRAM效率。如上所述，記憶庫衝突(或分頁丟失)係為DRAM效率退化之關鍵因素。因此，本領域之設計師需解決，如何於DRAM存取期間有效地減少記憶庫衝突之發生。
有鑑於此，特提供以下技術方案： 本發明之實施例提供了一種記憶體位址映射方法，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射方法包含：接收第一影像；以及根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；其中，第一影像之每一水平線組中的多個水平線分區之第一記憶體位址設置控制對應之水平線組以不儲存於記憶體裝置之同一記憶庫，對應之水平線組包含多個水平線分區。
本發明之實施例另提供了一種記憶體位址映射電路，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射電路包含：接收單元，用於接收第一影像；以及位址產生單元，耦接於接收單元，用於根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；其中，第一影像之每一水平線組中的多個水平線分區之第一記憶體位址設置控制對應之水平線組不儲存於記憶體裝置之同一記憶庫，對應之水平線組包含多個水平線分區。
本發明之實施例另提供了一種記憶體位址映射方法，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記 憶庫包含多個分頁，所述記憶體位址映射方法包含：接收第一影像；根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；接收第二影像；以及根據影像分區設置，為第二影像中之每一水平線分區產生第二記憶體位址設置；其中，第一影像中的第一水平線分區之第一記憶體位址設置，以及第二影像中的第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的第一水平線分區以及第二水平線分區儲存於同一分頁。
本發明之實施例另提供了一種記憶體位址映射電路，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射電路包含：接收單元，用於接收第一影像以及第二影像；以及位址產生單元，耦接於接收單元，用於根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，以及根據影像分區設置，為第二影像中之每一水平線分區產生第二記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；其中，第一影像中的第一水平線分區之第一記憶體位址設置，以及第二影像中的第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的第一水平線分區以及第二水平線分區儲存於同一分頁。
本發明之實施例另提供了一種記憶體位址映射方法，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射方法包含：接收影像；以及根據影像分區設置，為影像中之每一水平線分區產生記憶體位址設置，其中影像分區設置定義將一個影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；其中，第一水平線分區以及第二水平線分區之記憶體位址設置，控制第一水平線分區以及第二水平線分區分別儲存於第一分頁以及第二分頁，其中第一水平線分區以及第二水平線分區係位於影像中之不同水平線組，且於影像中互為相鄰，第一分頁以及第二分頁位於該記憶體裝置之不同記憶庫。
本發明之實施例另提供了一種記憶體位址映射電路，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射電路包含：接收單元，用於接收影像；以及位址產生單元，耦接於接收單元，用於根據影像分區設置，為影像中之每一水平線分區產生記憶體位址設置，其中影像分區設置定義將一個影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；其中，第一水平線分區以及第二水平線分區之記憶體位址設置，控制於第一水平線分區以及第二水平線分區分別儲存於第一分頁以及第二分頁，其中第一水平線分區以及第二水平線分區係位於影像中之不同水平線組，且於影像中互為相鄰，第一分頁以及第二分頁位於記憶體 裝置之不同記憶庫。
本發明之實施例另提供了一種記憶體位址映射方法，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射方法包含：接收第一影像；根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區；接收第二影像；以及根據影像分區設置，為第二影像中之每一水平線分區產生第二記憶體位址設置；其中，第一水平線分區之第一記憶體位址設置，以及第二水平線分區之第二記憶體位址設置，控制位於第一影像以及第二影像之同一處的第一水平線分區以及第二水平線分區分別儲存於第一分頁以及第二分頁，且第一分頁以及第二分頁位於記憶體裝置中之不同記憶庫。
本發明之實施例另提供了一種記憶體位址映射電路，用於控制記憶體裝置中之多個影像的儲存，記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，所述記憶體位址映射電路包含：接收單元，用於接收第一影像以及第二影像；以及位址產生單元，耦接於接收單元，用於根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置，以及為第二影像中之每一水平線分區產生第二記憶體位址設置，其中影像分區設置定義將影像劃分為多個水平線組，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為 多個水平線分區；其中，第一水平線分區之第一記憶體位址設置，以及第二水平線分區之第二記憶體位址設置，控制位於第一影像以及第二影像之同一處的第一水平線分區以及第二水平線分區分別儲存於第一分頁以及第二分頁，且第一分頁以及第二分頁位於記憶體裝置中之不同記憶庫。
以上所述之記憶體位址映射方法及記憶體位址映射電路，藉由控制記憶體裝置中之影像的儲存，可有效避免或減少記憶庫衝突的發生，從而提高記憶體裝置之效率。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元組。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元組。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元組的方式，而是以元組在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
對於使用時序相鄰影像作為關聯之影像處理應用，時序相鄰影像 中之像素可讀取自記憶體裝置(例如，DRAM裝置)。於傳統設計中，一影像(例如，一個圖場(field))之像素係以光柵掃描順序(raster scan order)儲存於記憶體裝置。因此，對時序相鄰影像中之像素(例如，位於不同影像之同一處的像素)存取可經常遇到記憶庫衝突問題。本發明之原理係使用記憶庫交插技術以儲存每一影像，其中每一水平線並非儲存於記憶庫之同一分頁中。具體而言，所述記憶庫交插技術利用了記憶庫之獨立感測放大器的平行性(parallelism)。因此，影像之像素並非以傳統的光柵掃描順序儲存於記憶體裝置中。於是，可減少記憶體裝置之連續存取期間發生的記憶庫衝突之次數，且可相應改進記憶體裝置之存取效率。詳細說明於後續段落予以描述。
第2圖係依本發明實施例之記憶體位址映射電路202的示意圖。記憶體位址映射電路202控制記憶體裝置中之多個影像的儲存。當接收寫入請求REQ_W以及寫入資料(例如，影像資料)DATA_W時，記憶體位址映射電路202產生包含寫入資料DATA_W之記憶體位址設置的記憶體裝置請求REQ_W’，並將寫入資料DATA_W以及記憶體裝置請求REQ_W’輸出至記憶體控制器208。應注意，寫入資料DATA_W之記憶體位址設置係根據預定記憶庫交插規則，藉由記憶體位址映射電路202設定。記憶體控制器208控制記憶體裝置210，以根據記憶體裝置請求REQ_W’儲存寫入資料DATA_W。於此實施例中，記憶體裝置210可由第1圖所示之DRAM裝置100實現。因此，記憶體裝置210可包含多個記憶庫，每一記憶庫包含多個分頁。
此外，當影像處理電路(例如，去交錯電路)212產生讀取請求REQ_R，以請求自記憶體裝置210讀取資料DATA_R時，記憶體位址映射電路202根據所述預定記憶庫交插規則，產生包含讀取資料DATA_R之記憶體位址設置的記憶體裝置請求REQ_R’，並將記憶體裝置請求REQ_R’輸出至記憶體控制器208，其中，所述預定記憶庫交插規則有關於控制記憶體裝置210中之影像資料的儲存。記憶體控制器208控制記憶體裝置(例如，DRAM裝置)210以根據產生自記憶體位址映射電路202之記憶體裝置請求REQ_R’，輸出請求之讀取資料DATA_R。然後，透過記憶體位址映射電路202將讀取資料DATA_R傳送至影像處理電路212。
於此實施例中，記憶體位址映射電路202以及影像處理電路212可整合至單一晶片214，其中記憶體位址映射電路202作為用於控制記憶體位址與自記憶體裝置210讀/寫之資料間之映射的介面。應注意，晶片214可包含其他處理電路，例如，解調變單元、視訊解碼器等。記憶體位址映射電路202之操作的詳細說明於後續段落予以描述。
記憶體位址映射電路202用於處理包含多個影像(例如，圖場)之視訊串流(video stream)。於此實施例中，記憶體位址映射電路202包含但不限於，接收單元204以及位址產生單元206。接收單元204用於接收以上所述之讀取請求REQ_R、寫入請求REQ_W、讀取資料DATA_R以及寫入資料DATA_W。對於記憶體裝置210中之第一影像的儲存，接收單元204接收透過視訊串流傳送之第一影像，且耦接於 接收單元204之位址產生單元206用於根據影像分區設置，為第一影像中之每一水平線分區產生第一記憶體位址設置。請注意，第一記憶體位址設置包含請求記憶體控制器208所需求的任一記憶體位址，例如，記憶庫位址、列位址及/或行位址，以適當地將水平線分區之像素儲存至記憶體裝置210，而不會干擾本發明之記憶庫交插需求。
應注意，相同之影像分區設置將應用於多個影像，其中每一影像具有相同之影像解析度。舉例而言，每一影像係為具有解析度為720x240、1280x510或1280x540之奇數圖場或偶數圖場。
第3圖係依本發明實施例之影像的影像分區設置之示意圖。如第3圖所示，此實施例中之影像分區設置定義了將影像300劃分為多個水平線組302_1、...、302_K，每一水平線組包含至少一個水平線，且每一水平線組於水平線方向劃分為多個水平線分區。舉例而言，將水平線組302_1劃分為水平線分區304_11、...、304_1L，將水平線組302_2劃分為水平線分區304_21、...、304_2L，以此類推。關於其他影像400-700，由於影像400-700中之每一者具有與影像300相同之解析度，因此可應用相同之影像分區設置。以影像300以及影像400為例，影像400中定義了水平線組402_1，且水平線組402_1位於影像400中之位置與水平線組302_1位於影像300中之位置相同。換言之，根據同一影像分區設置，水平線組302_1以及水平線組402_1分別位於影像300以及影像400之同一處(co-locate)；此外，將水平線組402_1劃分為水平線分區404_11，...，404_1L，其中水平線分區304_11以 及水平線分區404_11位於不同影像之同一處，水平線分區304_12以及水平線分區404_12位於不同影像之同一處，以此類推。應注意，每一影像之水平線組的數目及/或每一水平線組之水平線分區的數目係可調節。
如上所述，於特定影像處理應用中，位於時序相鄰影像中之訊息可互相關聯。具體地，一特定影像處理應用可讀取自水平線獲得之訊息，其中所述水平線選自每一時序相鄰影像。根據第3圖所示之影像分區設置之實施例，由於同一水平線係被分區且分佈(partitioned and distributed)於同一水平線組之多個水平線分區內，因此位址產生單元206為第一影像中之每一水平線組的多個水平線分區產生第一記憶體位址設置，以控制包含所述水平線分區之對應之水平線組不會儲存於記憶體裝置210之同一記憶庫。更為具體地，位址產生單元206為第一影像中之同一水平線組的相鄰水平線分區分別產生第一記憶體位址設置，其中相鄰水平線分區之第一記憶體位址設置控制所述相鄰水平線分區分別儲存於記憶體裝置210之不同記憶庫。
第4圖係依本發明實施例之儲存於記憶體裝置210中之一水平線組的示意圖。如第4圖所示，以第3圖中之水平線組302_1為例，水平線分區304_11，...，304_1L分別儲存於記憶庫BA_11之分頁PA_11、...、記憶庫BA_1L之分頁PA_1L中。應注意，由於記憶體交插技術，用於儲存相鄰水平線分區之記憶庫係為不同之記憶庫。舉例而言，記憶庫BA_11以及記憶庫BA_12不同。此外，每一記憶庫 BA_11，...，BA_1L係選自記憶體裝置210中之有效記憶庫。舉例而言，若記憶體裝置210具有四個記憶庫BANK_0、BANK_1、BANK_2以及BANK_3，每一記憶體BA_11，...，BA_1L係為記憶庫BANK_0、BANK_1、BANK_2以及BANK_3中之一者。如此，存取一個水平線之訊息時，可有效減少發生記憶庫衝突之次數。此外，於第4圖所示之實施例中，分頁PA_11，...，PA_1L可基於設計需求而對應於相同分頁數(page number)或不同分頁數。亦即，只要同一水平線組中之相鄰水平線分區分別儲存於不同之記憶庫，則不限制用於儲存相鄰水平線分區之不同記憶庫所使用的分頁的選擇方法。
如上所述，對於一個影像中之每一水平線組，藉由位址產生單元206設定之記憶體位址設置使得相鄰水平線分區分別儲存於記憶體裝置210之不同記憶庫。舉例而言，一優選實例係將位於不同影像之同一處的多個水平線分區儲存於同一分頁，但此並非作為本發明之限制。將獲得自位於不同影像之同一處的多個水平線分區之訊息作為關聯的情形下，所有需求訊息可讀取自記憶庫中之同一分頁，而無需讀取其他記憶庫中之分頁。由於成功地自其他記憶庫中之分頁讀取資料所需要的非期望潛時可以避免，因此可進一步改進記憶體裝置210之存取效率。如第3圖所示，水平線分區304_11以及水平線分區404_11位於影像300以及影像400之同一處，水平線分區304_12以及水平線分區404_12位於影像300以及影像400之同一處，以此類推。
第5圖係依本發明實施例之儲存於記憶體裝置210中之多個水平 線組的示意圖。如第5圖所示，藉由位址產生單元206設定之記憶體位址設置使得水平線分區304_11以及404_11儲存於記憶庫BA_11之同一分頁PA_11。類似地，藉由位址產生單元206控制之適當地記憶體映射，水平線分區304_12以及404_12儲存於記憶庫BA_12之同一分頁PA_12，水平線分區304_13以及404_13儲存於記憶庫BA_13之同一分頁PA_13，以此類推。
考慮到當一輸入影像正儲存至記憶體裝置210時，自已儲存於記憶體裝置210之時序相鄰影像(例如，三個影像)所獲得的訊息互為關聯之情形。換言之，將四個影像緩衝器之儲存空間分配於記憶體裝置210之中，其中每一影像緩衝器之大小等於一個影像之資料大小，且當影像緩衝器全滿(full)時，對影像緩衝器中之儲存新影像者執行資料重寫操作(data overwrite operation)。此外，假設記憶體裝置210中之每一分頁的大小等於四個水平線分區之大小加總。
第6圖係依本發明實施例之儲存於記憶體裝置210中之多個水平線組的示意圖。鑒於以上所述之位於不同影像之同一處的多個水平線分區之儲存的控制，根據由位址產生單元206設定之記憶體位址設置，控制位於不同影像300、400、500以及600之同一處的水平線分區304_11、404_11、504_11以及604_11儲存於記憶庫BA_11之分頁PA_11，控制位於不同影像300、400、500以及600之同一處的水平線分區304_21、404_21、504_21以及604_21儲存於記憶庫BA_21之分頁PA_21，以此類推。應注意，包含水平線分區304_11，...，304_1L 之水平線分組302_1，以及包含水平線分區304_21，...，304_2L之水平線分組302_2，於同一影像300中互為相鄰；包含水平線分區404_11，...，404_1L之水平線分組，以及包含水平線分區404_21，...，404_2L之水平線分組，於同一影像400中互為相鄰；包含水平線分區504_11，...，504_1L之水平線分組，以及包含水平線分區504_21，...，504_2L之水平線分組，於同一影像500中互為相鄰；以及包含水平線分區604_11，...，604_1L之水平線分組，以及包含水平線分區604_21，...，604_2L之水平線分組，於同一影像600中互為相鄰。根據應用於第5圖所示之水平線分區的記憶庫交插技術，用於儲存同一水平線組之相鄰水平線分區的記憶庫係為不同之記憶庫。對於第6圖所示之實施例，亦對同一水平線組之相鄰水平線分區應用了同一記憶庫交插技術。
假設影像300、400以及500已儲存於記憶體裝置210，且影像600當前正儲存至記憶體裝置210。因此，當啟動特定影像處理應用(例如，去交錯)時，自已儲存之影像300、400以及500所獲得之訊息可互為關聯。舉例而言，可自記憶體裝置210讀取位於影像300、400以及500之同一處的三個像素之像素資料，以作為關聯。根據第6圖所示之實施例，因為位於不同影像之同一處的水平線分區係儲存於同一記憶庫，所以讀取位於影像300、400以及500之同一處的三個像素之像素資料不會遇到任一記憶庫衝突。然而，可自記憶體裝置210讀取並非全部位於影像300、400以及500之同一處的四個像素之像素資料以作為關聯，此種情況係為可能。舉例而言，關聯像素可分別位於 水平線分區304_11、404_21以及504_21上。因此，讀取並非全部位於影像300、400以及500之同一處的三個像素之像素資料時，若需求之像素資料儲存於同一記憶庫之不同分頁，則可能遇到記憶庫衝突。為避免此種情況，應用於第6圖所示之水平線分區的記憶庫交插技術，亦可控制水平線分區以透過記憶體位址設置之適當控制而儲存於不同之記憶庫，其中，所述水平線分區包含於同一影像之不同水平線組，互為相鄰且不可儲存於記憶庫之同一分頁。因此，記憶庫BA_11以及記憶庫BA_21係為記憶體裝置210之不同記憶庫，記憶庫BA_12以及記憶庫BA_22係為記憶體裝置210之不同記憶庫，以此類推。
考慮到當一輸入影像正儲存至記憶體裝置210時，自已儲存於記憶體裝置210之時序相鄰影像(例如，四個影像)所獲得的訊息互為關聯之另一情形。換言之，將五個影像緩衝器之儲存空間分配於記憶體裝置210之中。此外，假設記憶體裝置210中之每一分頁的大小等於四個水平線分區之大小加總。請參考第7圖，係依本發明另一實施例之儲存於記憶體裝置210中之多個水平線組的示意圖。如第7圖所示，當位於影像300、400、500以及600之同一處的水平線分區304_11、404_11、504_11以及604_11儲存於記憶庫BA_11之分頁PA_11時，由於記憶庫BA_11之分頁PA_11沒有儲存額外水平線分區之可用儲存空間，因此控制位於影像700之同一處的水平線分區704_11儲存於記憶庫BA_21之分頁PA_21。基於同一原因，控制影像700中之其他水平線分區704_12，...，704_1L分別儲存於記憶庫BA_22之分頁PA_22，...，記憶庫BA_2L之分頁PA_2L。由於控制水平線分區704_11 儲存於記憶庫BA_21之分頁PA_21，僅位於影像300、400以及500之同一處的水平線分區304_21、404_21以及504_21可儲存於記憶庫BA_21之同一分頁PA_21。類似地，僅位於影像300、400以及500之同一處的水平線分區304_22、404_22以及504_22可儲存於記憶庫BA_22之同一分頁PA_22，僅位於影像300、400以及500之同一處的水平線分區304_23、404_23以及504_23可儲存於記憶庫BA_23之同一分頁PA_23，以此類推。如第7圖所示，位於不同影像之同一處的水平線分區沒有儲存於記憶庫之同一分頁。假設當啟動特定影像處理應用(例如，去交錯)時，自四個已儲存之影像所獲得的訊息互為關聯。舉例而言，可自記憶體裝置210讀取位於四個影像之同一處的四個像素之像素資料，以作為關聯。根據第7圖所示之實施例，因為位於不同影像之同一處的水平線分區並非保證儲存於同一記憶庫，所以若需求之像素資料儲存於同一記憶庫之不同分頁，則讀取位於四個影像之同一處的四個像素之像素資料可能會遇到記憶庫衝突。為避免發生此類記憶庫衝突，應用於第7圖所示之水平線分區的記憶庫交插技術，亦可控制水平線分區以透過記憶體位址設置之適當控制而儲存於不同記憶庫，其中，所述水平線分區位於不同影像之同一處且不可儲存於記憶庫之同一分頁。因此，記憶庫BA_11以及記憶庫BA_21係為記憶體裝置210之不同記憶庫，記憶庫BA_12以及記憶庫BA_22係為記憶體裝置210之不同記憶庫，以此類推。
關於第6圖以及第7圖所示之實施例，水平線分區之記憶體位址設置係藉由位址產生單元206控制，以使得記憶庫BA_11至BA_1L 以及記憶庫BA_21至BA_2L滿足期望之記憶庫交插需求，其中，期望之記憶庫交插需求用於避免/減少可能發生之記憶庫衝突。
第8圖係依本發明實施例之分配記憶庫以滿足記憶庫交插需求的示意圖。假設記憶體裝置210僅具有四個記憶庫BANK_0、BANK_1、BANK_2以及BANK_3。沿第8圖所示之箭頭方向，將記憶庫BANK_0、BANK_1、BANK_2以及BANK_3以循環順序分配，從而決定交插記憶庫BA_11至BA_1L、記憶庫BA_21至BA_2L以及記憶庫BA_31至BA_3L。如此，對於第6圖所示之實施例，可保證同一水平線組之相鄰水平線分區儲存於記憶體裝置210之不同記憶庫，且可保證水平線分區儲存於記憶體裝置210之不同記憶庫，其中所述水平線分區包含於同一影像之不同水平線組，互為相鄰且不可儲存於記憶庫之同一分頁。換言之，即可滿足用於避免/減少可能發生之記憶庫衝突的期望之記憶庫交插需求。除此之外，對於第7圖所示之實施例，可保證同一水平線組之相鄰水平線分區儲存於記憶體裝置210之不同記憶庫，且可保證位於不同影像之同一處的水平線分區儲存於記憶體裝置210之不同記憶庫，其中位於不同影像之同一處的水平線分區不可儲存於記憶庫之同一分頁。因此，可滿足用於避免/減少可能發生之記憶庫衝突的期望之記憶庫交插需求。
然而，應注意，第8圖所示之記憶庫交插配置僅為一種可行之實施例。只要可滿足用於避免/減少可能發生之記憶庫衝突的期望之記憶庫交插需求，則可使用任一記憶庫交插配置。
此外，以上所述之實施例僅為說明本發明之目的，並不作為本發明的限制。舉例而言，於一替代設計中，不要求第6圖所示之同一水平線組的相鄰水平線分區儲存於記憶體裝置210之不同記憶庫，藉由使包含於同一影像之不同水平線組的互為相鄰之水平線分區儲存於記憶體裝置210之不同記憶庫，可達到減少記憶庫衝突發生之目的。舉例而言，如第6圖所示，於此替代設計中，同一水平線組302_1之相鄰水平線分區304_11以及304_12可儲存於同一記憶庫(亦即，記憶庫BA_11等同於記憶庫BA_12)；然而，於此替代設計中，可控制水平線分區304_11以及304_12儲存於不同記憶庫(亦即，記憶庫BA_11不等同於記憶庫BA_12)，其中，水平線分區304_11以及304_12包含於同一影像300之不同水平線組302_1以及302_2，互為相鄰且不可儲存於記憶庫之同一分頁。水平線分區304_11以及304_12不可儲存於記憶庫之同一分頁，此並非作為本發明之限制。類似地，考慮另一替代設計，其中不要求第7圖所示之同一水平線組的相鄰水平線分區儲存於記憶體裝置210之不同記憶庫，藉由使位於不同影像之同一處的水平線分區儲存於記憶體裝置210之不同記憶庫，可達到相同的減少記憶庫衝突發生之目的，其中，位於不同影像之同一處的水平線分區不可儲存於記憶庫之同一分頁。舉例而言，如第7圖所示，於此替代設計中，同一水平線組之相鄰水平線分區604_11以及604_12可儲存於同一記憶庫(亦即，記憶庫BA_11等同於記憶庫BA_12)；然而，於此替代設計中，可控制位於不同影像600以及700之同一處的水平線分區604_11以及704_11，儲存於不同記憶庫BA_11以及BA_21(亦 即，記憶庫BA_11不等同於記憶庫BA_12)，其中，水平線分區604_11以及704_11不可儲存於記憶庫之同一分頁，此並非作為本發明之限制。此類替代設計皆應涵蓋於本發明之申請專利範圍內。
視訊系統傳遞之影像資料的格式為：一個表示亮度(luminance)之分量以及兩個表示顏色(色度(chrominance))之分量。因為人眼對亮度較對顏色更為敏感，藉由儲存較顏色細節更多之亮度細節可使頻寬最優化。於正常之視線距離(viewing distance)，以較低速率抽樣顏色細節不會導致可察覺之損耗。色度部分抽樣(chroma subsampling)係為實現亮度訊息較顏色訊息具有更多解析度之慣用技術。舉例而言，色度部分抽樣方法可為4：2：0或為4：2：2。記憶體位址映射電路202可分開處理亮度訊息以及色度訊息，從而適應不同類型之色度格式。
請結合第9圖與第4圖。第9圖係依本發明實施例之於記憶體裝置210中分別儲存亮度資料以及色度資料之水平線組的示意圖。第3圖所示之水平線組302_1所包含的每一水平線分區304_11，...，304_1L包含亮度資料以及色度資料。舉例而言，如第9圖所示，水平線分區304_11包含亮度資料304_11’以及色度資料304_11”，水平線分區304_12包含亮度資料304_12’以及色度資料304_12”，以此類推。於第4圖所示之實施例中，每一水平線分區之亮度資料以及色度資料係儲存於記憶庫之同一分頁。然而，於第9圖所示之替代設計中，每一水平線分區之亮度資料以及色度資料並非儲存於記憶庫之同一分頁。雖然每一水平線分區之亮度資料以及色度資料係分別儲存於不同分頁 中，位址產生單元206可使用應用於第4圖、第5圖、第6圖或第7圖中之水平線分區之儲存的同一記憶庫交插技術，以控制每一水平線分區之亮度資料儲存以及色度資料儲存。以同一水平線組302_1中之水平線分區304_11，...，304_1L的亮度資料儲存以及色度資料儲存為例，相鄰水平線分區之亮度資料儲存於不同之記憶庫，且相鄰水平線分區之色度資料儲存於不同之記憶庫。因此，可達到避免/減少記憶庫衝突之目的。
對於電視之應用，可能要求每像素10位元之精確度。然而，於一些情形中，可使用每像素8位元之精確度以便節省記憶體頻寬。有鑒於此，記憶體位址映射電路202可適當配置以能夠支持可調節之像素精確度。對於每一水平線分區，接收單元204自亮度資料取得多個亮度資料部分，包含至少一最高有效位元(most significant bit，以下簡稱為MSB)亮度資料部分以及一最低有效位元(least significant bit，以下簡稱為LSB)亮度資料部分，且接收單元204自色度資料取得多個色度資料部分，包含至少一MSB色度資料部分以及一LSB色度資料部分。其中，MSB亮度資料部分係為所述水平線分區中的多個像素之亮度訊息的多個MSB之集合；LSB亮度資料部分係為所述水平線分區中的所述多個像素之亮度訊息的多個LSB之集合；MSB色度資料部分係為所述水平線分區中的所述多個像素之色度訊息的多個MSB之集合；以及LSB色度資料部分係為所述水平線分區中的所述多個像素之色度訊息的多個LSB之集合；此外，藉由位址產生單元206產生之用於所述水平線分區的記憶體位址設置，控制MSB亮度資料部 分以及LSB亮度資料部分不儲存於同一分頁，且控制MSB色度資料部分以及LSB色度資料部分不儲存於同一分頁。
假設每一水平線分區之亮度資料僅劃分為一個MSB亮度資料部分以及一個LSB亮度資料部分，且每一水平線分區之色度資料僅劃分為一個MSB色度資料部分以及一個LSB色度資料部分。舉例而言，一個像素之10位元亮度/色度資料係劃分為一個2位元亮度/色度MSB部分(亦即，2個MSB)以及一個8位元亮度/色度LSB部分(亦即，8個LSB)。
請參照第10圖，第10圖係依本發明另一實施例之於記憶體裝置210中分別儲存亮度資料以及色度資料之水平線組的示意圖。第3圖所示之水平線組302_1所包含的水平線分區304_11，...，304_1L包含亮度資料(例如，第9圖所示之304_11’，...，304_1L’)以及色度資料(例如，第9圖所示之304_11”，...，304_1L”)。於第10圖所示之實施例中，將亮度資料304_11’分隔為MSB亮度資料部分304_11’MSB以及LSB亮度資料部分304_11’LSB，其中，MSB亮度資料部分304_11’MSB以及LSB亮度資料部分304_11’LSB由用於水平線分區304_11之記憶體位址設置來控制，以分別儲存於記憶庫BA_11之分頁PA_11以及記憶庫BA_11”之分頁PA_11”中，將亮度資料304_12’分隔為MSB亮度資料部分304_12’MSB以及LSB亮度資料部分304_12’LSB，其中，MSB亮度資料部分304_12’MSB以及LSB亮度資料部分304_12’LSB由用於水平線分區304_12之記憶體位址設置來控制，以分 別儲存於記憶庫BA_12之分頁PA_12以及記憶庫BA_12”之分頁PA_12”中，以此類推。類似地，將色度資料304_11”分隔為MSB色度資料部分304_11”MSB以及LSB色度資料部分304_11”LSB，其中，MSB色度資料部分304_11”MSB以及LSB色度資料部分304_11”LSB由用於水平線分區304_11之記憶體位址設置來控制，以分別儲存於記憶庫BA_11’之分頁PA_11’以及記憶庫BA_11'''之分頁PA_11'''中；將色度資料304_12”分隔為MSB色度資料部分304_12”MSB以及LSB色度資料部分304_12”LSB，其中，MSB色度資料部分304_12”MSB以及LSB色度資料部分304_12”LSB由用於水平線分區304_12之記憶體位址設置來控制，以分別儲存於記憶庫BA_12’之分頁PA_12’以及記憶庫BA_12'''之分頁PA_12'''中，以此類推。
雖然亮度資料之亮度資料部分分別儲存於不同之分頁，且色度資料之色度資料部分分別儲存於不同之分頁，位址產生單元206可使用應用於第4圖、第5圖、第6圖或第7圖中之水平線分區之儲存的同一記憶庫交插技術，以控制每一水平線分區之亮度資料部分之儲存以及色度資料部分之儲存。以同一水平線組302_1中之水平線分區304_11，...，304_1L的亮度資料部分之儲存以及色度資料部分之儲存為例，相鄰水平線分區之MSB亮度資料部分儲存於不同之記憶庫；相鄰水平線分區之LSB亮度資料部分儲存於不同之記憶庫；相鄰水平線分區之MSB色度資料部分儲存於不同之記憶庫；以及相鄰水平線分區之LSB色度資料部分儲存於不同之記憶庫。因此，可達到避免/減少記憶庫衝突之目的。
於使用每像素10位元之精確度的情形下，自記憶體裝置210讀取需求關聯像素之亮度資料的2位元MSB亮度資料部分以及8位元LSB亮度資料部分，以及自記憶體裝置210讀取關聯像素之色度資料的2位元MSB色度資料部分以及8位元LSB色度資料部分。如第10圖所示，同一水平線分區之MSB亮度資料部分、LSB亮度資料部分、MSB色度資料部分以及LSB色度資料部分儲存於不同之分頁。若同一水平線分區之MSB亮度資料部分、LSB亮度資料部分、MSB色度資料部分以及LSB色度資料部分中之至少二者儲存於同一記憶庫，將發生記憶庫衝突。因此，於一范例之實施例中，由位址產生單元206產生之用於每一水平線分區的記憶體位址設置，控制同一水平線分區之MSB亮度資料部分、LSB亮度資料部分、MSB色度資料部分以及LSB色度資料部分，分別儲存於不同之記憶庫。亦即，記憶庫BA_11、BA_11’、BA_11”以及BA_11'''係為記憶體裝置210之不同記憶庫，記憶庫BA_12、BA_12’、BA_12”以及BA_12'''係為記憶體裝置210之不同記憶庫，以此類推。
此外，當將每像素10位元之精確度改為每像素8位元之精確度時，自記憶體裝置210僅可讀取需求關聯像素之亮度資料的8位元LSB亮度資料部分，以及關聯像素之色度資料的8位元LSB色度資料部分。由於同一水平線分區之MSB亮度資料部分、LSB亮度資料部分、MSB色度資料部分以及LSB色度資料部分係為分開儲存，則可立即釋放MSB亮度資料部分以及MSB色度資料部分之記憶體空間。
請注意，於以上所述之實施例中，於位址產生單元206之控制下且儲存於同一分頁的水平線分區/亮度資料部分/色度資料部分不要求具有特定之儲存順序。舉例而言，根據第6圖所示之自上而下的順序，水平線分區304_11、404_11、504_11以及604_11可儲存於分頁PA-11中之連續記憶體位址。於一替代設計中，根據不同於自上而下之順序，水平線分區304_11、404_11、504_11以及604_11可儲存於分頁PA-11中之連續記憶體位址。簡而言之，只要滿足記憶體交插要求，則可根據實際之設計考量，來調節同一分頁之儲存空間中的水平線分區/亮度資料部分/色度資料部分之佈置。
如上所述，當影像處理電路(例如，去交錯電路)212產生讀取請求REQ_R，以自記憶體裝置210請求讀取資料DATA_R時，記憶體位址映射電路202根據用於控制記憶體裝置210中的影像資料之儲存的預定記憶庫交插規則，來產生包含讀取資料DATA_R之記憶體位址設置的記憶體裝置請求REQ_R’，並將記憶體裝置請求REQ_R’輸出至記憶體控制器208。因此，根據第4圖、第5圖、第6圖、第7圖、第9圖以及第10圖所示之記憶庫交插規則中之一實施例，當多個影像儲存於記憶體裝置210時，位址產生單元206依據用於控制影像資料之儲存的同一記憶庫交插規則，以便產生用於自記憶體裝置210讀取請求之資料的記憶體位址設置。所屬技術領域中具有通常知識者，於閱讀以上關於記憶體裝置210中之影像的資料儲存佈置之段落後，應可理解所述讀取作業，因此為簡潔起見，此處省略對其進一步之描述。
如第1圖所示，每一記憶庫具有其專屬之感測放大器，從而允許每一記憶庫獨立地工作。藉助於記憶庫交插技術，連續記憶體存取將對不同之記憶庫定址。因此，可提前預充電以及啟動藉由下一記憶體存取來讀寫的分頁，以將潛時週期重疊(hide)於當前記憶體存取週期中。舉例而言，第2圖所示之記憶體控制器208可包含用於緩衝讀取/寫入請求之命令佇列(command queue)，所述命令佇列允許記憶體控制器208先行控制(look ahead)。除以上所述之記憶庫交插技術外，可使用預充電/啟動之高優先(pre-charge/active high priority，以下簡稱為PAPRI)功能，以進一步改進記憶體裝置210之存取效率。應注意，所述命令佇列必須足夠深以使記憶體控制器208及早地發出預充電命令以及啟動命令，以補償潛時週期。
記憶體位址映射電路202可僅用於特定影像處理應用(例如，去交錯應用)。因此，記憶體位址映射電路202以及影像處理電路212係整合至同一晶片214。然而，於一替代設計中，記憶體位址映射電路202可實作於多個應用之中。舉例而言，記憶體位址映射電路202可整合於記憶體控制器208，因此二者處於同一晶片214。此類替代設計亦遵從本發明之精神。
以上所述僅為本發明之較佳實施例，意在例舉本發明之通用原理，應可理解，本發明並不僅限於以上所述實施例之範圍。舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
100‧‧‧DRAM裝置
110‧‧‧列
102_1、102_2、102_3…102_N‧‧‧列解碼器
104_1、104_2、104_3…104_N‧‧‧行解碼器
106_1、106_2、106_3…106_N‧‧‧記憶庫
108_1、108_2、108_3…108_N‧‧‧感測放大器
202‧‧‧記憶體位址映射電路
204‧‧‧接收單元
206‧‧‧位址產生單元
208‧‧‧記憶體控制器
210‧‧‧記憶體裝置
212‧‧‧影像處理電路
214‧‧‧晶片
300、400、500、600、700‧‧‧影像
302_1、302_2、302_3…302_K、402_1‧‧‧水平線組
R1‧‧‧列位址
C1‧‧‧行位址
REQ_R’、REQ_W’‧‧‧記憶體裝置請求
REQ_R‧‧‧讀取請求
REQ_W‧‧‧寫入請求
DATA_R‧‧‧讀取資料
DATA_W‧‧‧寫入資料
ADD_R‧‧‧列位址
ADD_C‧‧‧行位址
ADD_BA‧‧‧記憶庫位址
第1圖顯示了DRAM裝置之傳統架構的示意圖。
第2圖係依本發明實施例之記憶體位址映射電路的示意圖。
第3圖係依本發明實施例之影像的影像分區設置之示意圖。
第4圖係依本發明實施例之儲存於記憶體裝置中之水平線組的示意圖。
第5圖係依本發明實施例之儲存於記憶體裝置中之多個水平線組的示意圖。
第6圖係依本發明實施例之儲存於記憶體裝置中之多個水平線組的示意圖。
第7圖係依本發明另一實施例之儲存於記憶體裝置中之多個水平線組的示意圖。
第8圖係依本發明實施例之分配記憶庫以滿足記憶庫交插需求的示意圖。
第9圖係依本發明實施例之於記憶體裝置中分別儲存亮度資料以及色度資料之水平線組的示意圖。
第10圖係依本發明另一實施例之於記憶體裝置中分別儲存亮度資料以及色度資料之水平線組的示意圖。
202‧‧‧記憶體位址映射電路
204‧‧‧接收單元
206‧‧‧位址產生單元
208‧‧‧記憶體控制器
210‧‧‧記憶體裝置
212‧‧‧影像處理電路
214‧‧‧晶片
REQ_R’、REQ_W’‧‧‧記憶體裝置請求
REQ_R‧‧‧讀取請求
REQ_W‧‧‧寫入請求
DATA_R‧‧‧讀取資料
DATA_W‧‧‧寫入資料

Claims (24)

  1. 一種記憶體位址映射方法，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，該記憶體位址映射方法包含：接收一第一影像；以及根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；接收一第二影像；以及根據該影像分區設置，為該第二影像中之每一水平線分區產生一第二記憶體位址設置；其中，該第一影像中的一第一水平線分區之第一記憶體位址設置，以及該第二影像中的一第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第二水平線分區均儲存於一第一分頁。
  2. 如申請專利範圍第1項所述之記憶體位址映射方法，其中該根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置之步驟，包含：為該第一影像之同一水平線組的多個相鄰水平線分區分別產生該第一記憶體位址設置；其中，該多個相鄰水平線分區之該第一記憶體位址設置控制該多 個相鄰水平線分區分別儲存於該記憶體裝置之不同記憶庫。
  3. 如申請專利範圍第1項所述之記憶體位址映射方法，其中，該第一影像中的一第三水平線分區之第一記憶體位址設置，以及該第二影像中的一第四水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第三水平線分區以及該第四水平線分區均儲存於一第二分頁；該第一水平線分區以及該第三水平線分區於同一水平線組中係互為相鄰；該第二水平線分區以及該第四水平線分區於同一水平線組中係互為相鄰；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  4. 如申請專利範圍第3項所述之記憶體位址映射方法，其中，該第一影像中的一第五水平線分區之第一記憶體位址設置，以及該第二影像中的一第六水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第五水平線分區以及該第六水平線分區均儲存於一第三分頁；該第一水平線分區以及該第五水平線分區包含於該第一影像中之不同水平線組，且於該第一影像中互為相鄰；且該第一分頁以及該第三分頁位於該記憶體裝置之不同記憶庫。
  5. 如申請專利範圍第3項所述之記憶體位址映射方法，更包含：接收一第三影像；以及根據該影像分區設置，為該第三影像中之每一水平線分區產生一第三記憶體位址設置；其中，該第一影像中的該第一水平線分區之第一記憶體位址設 置，以及該第三影像中的一第五水平線分區之第三記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第五水平線分區分別儲存於該第一分頁以及一第三分頁；且該第一分頁以及該第三分頁位於該記憶體裝置之不同記憶庫。
  6. 如申請專利範圍第1項所述之記憶體位址映射方法，其中該第一影像中的一第三水平線分區之第一記憶體位址設置，以及該第二影像中的一第四水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第三水平線分區以及該第四水平線分區均儲存於一第二分頁；該第一水平線分區以及該第三水平線分區位於該第一影像中之不同水平線組，且於該第一影像中互為相鄰；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  7. 如申請專利範圍第1項所述之記憶體位址映射方法，更包含：接收一第三影像；以及根據該影像分區設置，為該第三影像中之每一水平線分區產生一第三記憶體位址設置，其中，該第一影像中的該第一水平線分區之第一記憶體位址設置，以及該第三影像中的一第三水平線分區之第三記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第三水平線分區分別儲存於該第一分頁以及一第二分頁；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  8. 如申請專利範圍第1項所述之記憶體位址映射方法，其中每一 水平線分區之第一記憶體位址設置，控制該水平線分區之一亮度資料以及一色度資料不儲存於同一分頁。
  9. 如申請專利範圍第8項所述之記憶體位址映射方法，更包含：自該亮度資料取得多個亮度資料部分，該多個亮度資料部分包含至少一最高有效位元之亮度資料部分以及一最低有效位元之亮度資料部分；以及自該色度資料取得多個色度資料部分，該多個色度資料部分包含至少一最高有效位元之色度資料部分以及一最低有效位元之色度資料部分；其中該最高有效位元之亮度資料部分係為該水平線分區中的多個像素之亮度訊息的多個最高有效位元之集合；該最低有效位元之亮度資料部分係為該水平線分區中的該多個像素之亮度訊息的多個最低有效位元之集合；該最高有效位元之色度資料部分係為該水平線分區中的該多個像素之色度訊息的多個最高有效位元之集合；該最低有效位元之色度資料部分係為該水平線分區中的該多個像素之色度訊息的多個最低有效位元之集合；且第一記憶體位址設置控制該最高有效位元之亮度資料部分以及該最低有效位元之亮度資料部分不儲存於同一分頁，以及控制該最高有效位元之色度資料部分以及該最低有效位元之色度資料部分不儲存於同一分頁。
  10. 如申請專利範圍第9項所述之記憶體位址映射方法，其中第一記憶體位址設置控制該最高有效位元之亮度資料部分、該最低有效 位元之亮度資料部分、該最高有效位元之色度資料部分以及該最低有效位元之色度資料部分分別儲存於不同記憶庫。
  11. 一種記憶體位址映射電路，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，該記憶體位址映射電路包含：一接收單元，用於接收一第一影像和一第二影像；以及一位址產生單元，耦接於該接收單元，用於根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，以及根據該影像分區設置，為該第二影像中之每一水平線分區產生一第二記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；其中，該第一影像中的一第一水平線分區之第一記憶體位址設置，以及該第二影像中的一第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第二水平線分區均儲存於一第一分頁。
  12. 如申請專利範圍第11項所述之記憶體位址映射電路，其中該位址產生單元為該第一影像之同一水平線組的多個相鄰水平線分區分別產生該第一記憶體位址設置，且該多個相鄰水平線分區之該第一記憶體位址設置控制該多個相鄰水平線分區分別儲存於該記憶體裝置之不同記憶庫。
  13. 如申請專利範圍第11項所述之記憶體位址映射電路，其中，該第一影像中的一第三水平線分區之第一記憶體位址設置，以及該第二影像中的一第四水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第三水平線分區以及該第四水平線分區均儲存於一第二分頁；該第一水平線分區以及該第三水平線分區於同一水平線組中係互為相鄰；該第二水平線分區以及該第四水平線分區於同一水平線組中係互為相鄰；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  14. 如申請專利範圍第13項所述之記憶體位址映射電路，其中，該第一影像中的一第五水平線分區之第一記憶體位址設置，以及該第二影像中的一第六水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第五水平線分區以及該第六水平線分區均儲存於一第三分頁；該第一水平線分區以及該第五水平線分區位於該第一影像中之互為相鄰的不同水平線組；且該第一分頁以及該第三分頁位於該記憶體裝置之不同記憶庫。
  15. 如申請專利範圍第13項所述之記憶體位址映射電路，其中該接收單元更接收一第三影像；該位址產生單元更根據該影像分區設置，為該第三影像中之每一水平線分區產生一第三記憶體位址設置；該第一影像中的該第一水平線分區之第一記憶體位址設置，以及該第三影像中的一第五水平線分區之第三記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第五水平線分區分別儲存於 該第一分頁以及一第三分頁；且該第一分頁以及該第三分頁位於該記憶體裝置之不同記憶庫。
  16. 如申請專利範圍第11項所述之記憶體位址映射電路，其中該第一影像中的一第三水平線分區之第一記憶體位址設置，以及該第二影像中的一第四水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第三水平線分區以及該第四水平線分區均儲存於一第二分頁；該第一水平線分區以及該第三水平線分區位於該第一影像中之互為相鄰的不同水平線組；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  17. 如申請專利範圍第11項所述之記憶體位址映射電路，其中該接收單元更接收一第三影像；該位址產生單元更根據該影像分區設置，為該第三影像中之每一水平線分區產生一第三記憶體位址設置；該第一影像中的該第一水平線分區之第一記憶體位址設置，以及該第三影像中的一第三水平線分區之第三記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第三水平線分區分別儲存於該第一分頁以及一第二分頁；且該第一分頁以及該第二分頁位於該記憶體裝置之不同記憶庫。
  18. 如申請專利範圍第11項所述之記憶體位址映射電路，其中每一水平線分區之第一記憶體位址設置，控制該水平線分區之一亮度資料以及一色度資料不儲存於同一分頁。
  19. 如申請專利範圍第18項所述之記憶體位址映射電路，其中該接收單元更自該亮度資料取得多個亮度資料部分，該多個亮度資料部分包含至少一最高有效位元之亮度資料部分以及一最低有效位元之亮度資料部分；以及自該色度資料取得多個色度資料部分，該多個色度資料部分包含至少一最高有效位元之色度資料部分以及一最低有效位元之色度資料部分；該最高有效位元之亮度資料部分係為該水平線分區中的多個像素之亮度訊息的多個最高有效位元之集合；該最低有效位元之亮度資料部分係為該水平線分區中的該多個像素之亮度訊息的多個最低有效位元之集合；該最高有效位元之色度資料部分係為該水平線分區中的該多個像素之色度訊息的多個最高有效位元之集合；該最低有效位元之色度資料部分係為該水平線分區中的該多個像素之色度訊息的多個最低有效位元之集合；且第一記憶體位址設置控制該最高有效位元之亮度資料部分以及該最低有效位元之亮度資料部分不儲存於同一分頁，以及控制該最高有效位元之色度資料部分以及該最低有效位元之色度資料部分不儲存於同一分頁。
  20. 如申請專利範圍第19項所述之記憶體位址映射電路，其中第一記憶體位址設置控制該最高有效位元之亮度資料部分、該最低有效位元之亮度資料部分、該最高有效位元之色度資料部分以及該最低有效位元之色度資料部分分別儲存於不同記憶庫。
  21. 一種記憶體位址映射方法，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分 頁，該記憶體位址映射方法包含：接收一第一影像；根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；接收一第二影像；以及根據該影像分區設置，為該第二影像中之每一水平線分區產生一第二記憶體位址設置；其中，該第一影像之每一水平線組中的多個水平線分區之第一記憶體位址設置控制一對應之水平線組不儲存於該記憶體裝置之同一記憶庫，該對應之水平線組包含該多個水平線分區，該第一影像中的一第一水平線分區之第一記憶體位址設置，以及該第二影像中的一第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第二水平線分區儲存於同一分頁。
  22. 一種記憶體位址映射電路，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，該記憶體位址映射電路包含：一接收單元，用於接收一第一影像以及一第二影像；以及一位址產生單元，耦接於該接收單元，用於根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，以及根據該影像分區設置，為該第二影像中之每一水平線分區產生一第二 記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；其中，該第一影像之每一水平線組中的多個水平線分區之第一記憶體位址設置控制一對應之水平線組不儲存於該記憶體裝置之同一記憶庫，該對應之水平線組包含該多個水平線分區，該第一影像中的一第一水平線分區之第一記憶體位址設置，以及該第二影像中的一第二水平線分區之第二記憶體位址設置，控制位於不同影像之同一處的該第一水平線分區以及該第二水平線分區儲存於同一分頁。
  23. 一種記憶體位址映射方法，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，該記憶體位址映射方法包含：接收一第一影像；根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；接收一第二影像；以及根據該影像分區設置，為該第二影像中之每一水平線分區產生一第二記憶體位址設置；其中，一第一水平線分區之第一記憶體位址設置，以及一第二水平線分區之第二記憶體位址設置，控制位於該第一影像以及該第二影 像之同一處的該第一水平線分區以及該第二水平線分區分別儲存於一第一分頁以及一第二分頁，且該第一分頁以及該第二分頁位於該記憶體裝置中之不同記憶庫。
  24. 一種記憶體位址映射電路，用於控制一記憶體裝置中之多個影像的儲存，該記憶體裝置包含多個記憶庫，每一記憶庫包含多個分頁，該記憶體位址映射電路包含：一接收單元，用於接收一第一影像以及一第二影像；以及一位址產生單元，耦接於該接收單元，用於根據一影像分區設置，為該第一影像中之每一水平線分區產生一第一記憶體位址設置，以及為該第二影像中之每一水平線分區產生一第二記憶體位址設置，其中該影像分區設置定義將一影像劃分為多個水平線組，每一水平線組包含至少一水平線，且每一水平線組於一水平線方向劃分為多個水平線分區；其中，一第一水平線分區之第一記憶體位址設置，以及一第二水平線分區之第二記憶體位址設置，控制位於該第一影像以及該第二影像之同一處的該第一水平線分區以及該第二水平線分區分別儲存於一第一分頁以及一第二分頁，且該第一分頁以及該第二分頁位於該記憶體裝置中之不同記憶庫。
TW099120584A 2009-10-29 2010-06-24 記憶體位址映射方法及記憶體位址映射電路 TWI430667B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25589809P 2009-10-29 2009-10-29
US12/772,964 US8587598B2 (en) 2009-10-29 2010-05-03 Memory address mapping method for controlling storage of images in memory device and memory address mapping circuit thereof

Publications (2)

Publication Number Publication Date
TW201116065A TW201116065A (en) 2011-05-01
TWI430667B true TWI430667B (zh) 2014-03-11

Family

ID=43924939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120584A TWI430667B (zh) 2009-10-29 2010-06-24 記憶體位址映射方法及記憶體位址映射電路

Country Status (3)

Country Link
US (1) US8587598B2 (zh)
CN (1) CN102055973B (zh)
TW (1) TWI430667B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768147B (zh) * 2017-11-14 2022-06-21 日商瑞薩電子股份有限公司 半導體裝置、資料處理系統、資料讀取方法及資料讀取程式

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2705633B1 (en) * 2011-05-04 2016-03-16 Empire Technology Development LLC Relay and hierarchical transmission scheme
CN104011655B (zh) 2011-12-30 2017-12-12 英特尔公司 管芯上/管芯外存储器管理
US9262174B2 (en) 2012-04-05 2016-02-16 Nvidia Corporation Dynamic bank mode addressing for memory access
TWI486908B (zh) * 2012-05-11 2015-06-01 Mstar Semiconductor Inc 影像編碼的方法與相關裝置
KR20140003148A (ko) * 2012-06-29 2014-01-09 삼성디스플레이 주식회사 메모리, 메모리 어드레싱 방법, 및 이를 포함하는 표시 장치
US11243898B2 (en) * 2014-08-01 2022-02-08 Arm Limited Memory controller and method for controlling a memory device to process access requests issued by at least one master device
KR102516833B1 (ko) * 2017-12-28 2023-04-03 삼성전자주식회사 메모리 장치 및 그 데이터 처리 방법
TWI835236B (zh) * 2022-08-05 2024-03-11 瑞昱半導體股份有限公司 影像處理方法及影像處理裝置
CN116486894B (zh) * 2023-06-25 2023-11-07 长鑫存储技术有限公司 半导体存储装置的测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104751A (en) * 1993-10-29 2000-08-15 Sgs-Thomson Microelectronics S.A. Apparatus and method for decompressing high definition pictures
US5581310A (en) * 1995-01-26 1996-12-03 Hitachi America, Ltd. Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom
CN1162010C (zh) * 1996-08-29 2004-08-11 松下电器产业株式会社 图象译码设备和图象存储器
JP3931577B2 (ja) 2000-11-22 2007-06-20 セイコーエプソン株式会社 メモリの使用方法、及び演算処理装置
TWI289750B (en) * 2004-01-05 2007-11-11 Sony Corp Data storage apparatus, and data storage controlling apparatus and method
US7401177B2 (en) * 2004-04-19 2008-07-15 Sony Corporation Data storage device, data storage control apparatus, data storage control method, and data storage control program
CN1947424A (zh) 2004-04-22 2007-04-11 皇家飞利浦电子股份有限公司 提供并行访问多维数据值阵列的数据处理设备
US7564462B2 (en) * 2004-08-31 2009-07-21 Teranex Systems, Inc. Method and apparatus for reading and writing pixel-aligned subframes in a frame buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768147B (zh) * 2017-11-14 2022-06-21 日商瑞薩電子股份有限公司 半導體裝置、資料處理系統、資料讀取方法及資料讀取程式

Also Published As

Publication number Publication date
US20110102447A1 (en) 2011-05-05
US8587598B2 (en) 2013-11-19
CN102055973B (zh) 2013-02-20
CN102055973A (zh) 2011-05-11
TW201116065A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
TWI430667B (zh) 記憶體位址映射方法及記憶體位址映射電路
US6911983B2 (en) Double-buffering of pixel data using copy-on-write semantics
US7814294B2 (en) Memory device, memory controller and memory system
US20040193834A1 (en) Method for optimizing utilization of a double-data-rate-SDRAM memory system
JP5351145B2 (ja) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
US7737986B2 (en) Methods and systems for tiling video or still image data
US10134107B2 (en) Method and apparatus for arranging pixels of picture in storage units each having storage size not divisible by pixel size
CN101662608A (zh) 一种储存数据的方法
US8963809B1 (en) High performance caching for motion compensated video decoder
JP4416694B2 (ja) データ転送調停装置およびデータ転送調停方法
US20060294325A1 (en) Memory micro-tiling
JP4318422B2 (ja) 集積回路メモリを含むシステム
JPH11510620A (ja) 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法
US20040061704A1 (en) Memory access method for video decoding
US8732384B1 (en) Method and apparatus for memory access
US8347026B2 (en) Memory device and memory device control method
US8966192B2 (en) Memory control system and method
US6433786B1 (en) Memory architecture for video graphics environment
JP2009063699A (ja) 画像表示駆動装置及び画像表示システム
JP4983160B2 (ja) 動画像処理装置
JP3688977B2 (ja) メモリアクセス方法及びその実施装置
JP5835553B2 (ja) 画像表示装置および画像表示用半導体集積回路
JP5213394B2 (ja) 画像転送装置
JP2005055891A (ja) 表示装置に画像データを伝送するためのシステムの伝送要件を軽減するための方法及び装置
JP2002117397A (ja) カラーデータの画像メモリへのアクセス方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees