TWI426571B - 半導體封裝件之晶片替換方法 - Google Patents
半導體封裝件之晶片替換方法 Download PDFInfo
- Publication number
- TWI426571B TWI426571B TW096148854A TW96148854A TWI426571B TW I426571 B TWI426571 B TW I426571B TW 096148854 A TW096148854 A TW 096148854A TW 96148854 A TW96148854 A TW 96148854A TW I426571 B TWI426571 B TW I426571B
- Authority
- TW
- Taiwan
- Prior art keywords
- bumps
- wafer
- underfill
- semiconductor package
- substrate
- Prior art date
Links
Classifications
-
- H10W72/071—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Wire Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本發明係有關於一種半導體封裝件之封裝方法,特別係有關於一種可替換晶片之多晶片半導體封裝方法。
請參閱第4圖,一種習知半導體封裝件300係包含有一基板310、複數個晶片320及一底部填充膠330,該些晶片320係電性連接於該基板310,該底部填充膠330係形成於該基板310與該些晶片320之間以包覆該晶片320之複數個凸塊321,然而當該半導體封裝件之該些晶片320之其中一晶片320’損壞或效能不佳時,則通常會將該半導體封裝件視為廢品,因而導致製造成本提高,尤其是該半導體封裝件300之該些晶片320為高階產品時,將使得生產成本大大增加,不符合經濟效益原則。
本發明之主要目的係在於提供一種半導體封裝件之晶片替換方法,其係包含下列步驟:首先,提供一半導體封裝件,該半導體封裝件係包含有一基板、至少一第一晶片及一第一底部填充膠,該第一晶片係電性連接於該基板,該第一底部填充膠係形成於該基板與該第一晶片之間以包覆該第一晶片之複數個第一凸塊;接著,移除該第一晶片並顯露該些第一凸塊及該第一底部填充膠;之後,設置一第二晶片於該基板上,該第二晶片係具有複數個第二凸塊,該些第二凸塊係結合於該些第一凸塊,最後,可進行一回銲步驟,以該些第一凸塊為預銲材使該些第二凸塊與該些第一凸塊熔融為一體,並可以一第二底部填充膠於該基板與該第二晶片之間,該第二底部填充膠係至少包覆該些第二凸塊。本發明係藉由直接移除損壞或效能不佳之該第一晶片,並利用該些第一凸塊為預銲材,使該第二晶片之該些第二凸塊電性連接至該基板,進而提高該半導體封裝件之再利用率,且降低製程所需之生產成本。
請參閱第1及2A至2F圖,依據本發明之一具體實施例係揭示一種半導體封裝件之晶片替換方法,其係包含下列步驟:請參閱第1及2A圖,在步驟11中,提供一半導體封裝件100,該半導體封裝件100係包含有一基板110、至少一第一晶片120及一第一底部填充膠130,在本實施例中,該半導體封裝件100係另包含其他晶片120a或電子元件,該基板110係具有複數個連接墊111,該第一晶片120係可為損壞或效能不佳之晶片,該第一晶片120係電性連接於該基板110,且該第一晶片120係具有複數個第一凸塊121,該第一晶片120之該些第一凸塊121係連接至該基板110之該些連接墊111,該第一底部填充膠130係形成於該基板110與該第一晶片120之間以包覆該些第一凸塊121;請參閱第1及2B圖,在步驟12中,移除損壞或效能不佳之該第一晶片120並顯露該些第一凸塊121及該第一底部填充膠130;請參閱第1及2C圖,在步驟13中,進行一研磨該些第一凸塊121之步驟,以使該些第一凸塊121高度一致,且使該些第一凸塊121具有一表面平齊之顯露面121a,此外,在本實施例中,在研磨該些第一凸塊121之步驟中係另包含有:同時研磨該第一底部填充膠130,以使該些第一凸塊121與該第一底部填充膠130高度一致;請參閱第1及2D圖,在步驟14中,設置一第二晶片140於該基板110上,該第二晶片140係具有複數個第二凸塊141,該些第二凸塊141係結合於該些第一凸塊121,在本實施例中,由於該些第一凸塊121之該顯露面121a平齊,且該些第一凸塊121之高度一致,因此該第二晶片140之該些第二凸塊141結合至該些第一凸塊121時,不會使該第二晶片140傾斜或歪斜;請參閱第1及2E圖,在步驟15中,進行一回銲步驟,以該些第一凸塊121為預銲材,使該些第二凸塊141與該些第一凸塊121熔融為一體而成為第三凸塊142;請參閱第1及2F圖,在步驟16中,形成一第二底部填充膠150於該基板110與該第二晶片140之間,或者,該第二底部填充膠150係形成於該第一底部填充膠130與該第二晶片140之間,該第二底部填充膠150係至少包覆該些第二凸塊141,在本實施例中,當該些第二凸塊141與該些第一凸塊121熔融為一體而成為該些第三凸塊142時,該第二底部填充膠150係包覆該些第三凸塊142,在另一實施例中,該第二底部填充膠150係可同時包覆該些第三凸塊142及該第一底部填充膠130。由上述說明可知,當該半導體封裝件100內之該第一晶片120損壞或效能不佳時,可保留其他效能良好之晶片120a或電子元件,並直接移除損壞或效能不佳之該第一晶片120,且新設置於該基板110之該第二晶片140之該些第二凸塊141係可利用該些第一凸塊121為預銲材,以電性連接至該基板110之該些連接墊111,進而提高該半導體封裝件100之再利用率,且降低製程所需之生產成本。
另,請參閱第1及3A至3F圖,在另一實施例中,請參閱第1及3A圖,在步驟11中,提供一半導體封裝件200,該半導體封裝件200係包含有一基板210、至少一第一晶片220及一第一底部填充膠230,在本實施例中,該半導體封裝件200係另包含其他晶片220a或電子元件,該基板210係具有複數個連接墊211及一防銲層212,該防銲層212之複數個開口212a係顯露該些連接墊211,該第一晶片220係可為損壞或效能不佳之晶片,該第一晶片220係電性連接於該基板210,且該第一晶片220係具有複數個第一凸塊221,該第一晶片220之該些第一凸塊221係連接至該基板210之該些連接墊211,該第一底部填充膠230係形成於該基板210與該第一晶片220之間以包覆該些第一凸塊221;請參閱第1及3B圖,在步驟12中,移除損壞或效能不佳之該第一晶片220並顯露該些第一凸塊221及該第一底部填充膠230;請參閱第1及3C圖,在步驟13中,進行一研磨該些第一凸塊221之步驟,以使該些第一凸塊221高度一致,且使該些第一凸塊221具有一表面平齊之顯露面221a,此外,在本實施例中,在研磨該些第一凸塊221之步驟中係另包含有:同時研磨該第一底部填充膠230,以使該些第一凸塊221與該防銲層212高度可一致;請參閱第1及3D圖,在步驟14中,設置一第二晶片240於該基板210上,該第二晶片240係具有複數個第二凸塊241,該些第二凸塊241係結合於該些第一凸塊221,在本實施例中,由於該些第一凸塊221之該顯露面221a平齊,且該些第一凸塊221之高度一致,因此該第二晶片240之該些第二凸塊241結合至該些第一凸塊221時,不會使該第二晶片240傾斜或歪斜;請參閱第1及3E圖,在步驟15中,進行一回銲步驟,以該些第一凸塊221為預銲材,使該些第二凸塊241與該些第一凸塊221熔融為一體而成為第三凸塊242;請參閱第1及3F圖,在步驟16中,形成一第二底部填充膠250於該基板210與該第二晶片240之間,該第二底部填充膠250係至少包覆該些第二凸塊241,在本實施例中,當該些第二凸塊241與該些第一凸塊221熔融為一體而成為該些第三凸塊242時,該第二底部填充膠250係包覆該些第三凸塊242。
本發明之保護範圍當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本發明之精神和範圍內所作之任何變化與修改,均屬於本發明之保護範圍。
11...提供一半導體封裝件
12...移除該第一晶片
13...進行一研磨該些第一凸塊之步驟
14...設置至少一第二晶片於該基板
15...進行一回銲步驟
16...形成一第二底部填充膠於該基板與該第二晶片之間
100...半導體封裝件
110...基板
111...連接墊
112...防銲層
120...第一晶片
120a...晶片
121...第一凸塊
121a...顯露面
130...第一底部填充膠
140...第二晶片
141...第二凸塊
142...第三凸塊
150...第二底部填充膠
200...半導體封裝件
210...基板
211...連接墊
212...防銲層
212a...開口
220...第一晶片
220a...晶片
221...第一凸塊
221a...顯露面
230...第一底部填充膠
240...第二晶片
241...第二凸塊
242...第三凸塊
250...第二底部填充膠
300...半導體封裝件
310...基板
320...晶片
320’...晶片
321...凸塊
330...底部填充膠
第1圖:依據本發明之一具體實施例,一種半導體封裝件之晶片替換方法之流程圖。
第2A至2F圖:依據本發明之一具體實施例,該半導體封裝件之晶片替換方法之截面示意圖。
第3A至3F圖:依據本發明之另一具體實施例,另一種半導體封裝件之晶片替換方法中將凸塊研磨至與基板之防銲層高度一致之截面示意圖。
第4圖:習知一半導體封裝件之截面示意圖。
100...半導體封裝件
110...基板
111...連接墊
120a...晶片
121...第一凸塊
130...第一底部填充膠
140...第二晶片
141...第二凸塊
Claims (6)
- 一種半導體封裝件之晶片替換方法,其係包含:提供一半導體封裝件,該半導體封裝件係包含有:一基板;至少一第一晶片,其係電性連接於該基板,該第一晶片係具有複數個第一凸塊;及一第一底部填充膠,其係形成於該基板與該第一晶片之間以包覆該些第一凸塊;移除該第一晶片並顯露該些第一凸塊及該第一底部填充膠;進行一研磨該些第一凸塊之步驟,以使該些第一凸塊高度一致,同時研磨該第一底部填充膠,以使該些第一凸塊與該第一底部填充膠高度一致;設置一第二晶片於該基板上,該第二晶片係具有複數個第二凸塊,該些第二凸塊係結合於該些第一凸塊;以及進行一回銲步驟,以使該些第二凸塊與該些第一凸塊熔融為一體而成為第三凸塊。
- 如申請專利範圍第1項所述之半導體封裝件之晶片替換方法,其中該基板係具有一防銲層,在研磨該些第一凸塊之步驟中係另包含有:同時研磨該第一底部填充膠,以使該些第一凸塊與該防銲層高度一致。
- 如申請專利範圍第1項所述之半導體封裝件之晶片替換方法,其另包含有:形成一第二底部填充膠於該基 板與該第二晶片之間,該第二底部填充膠係至少包覆該些第二凸塊。
- 如申請專利範圍第3項所述之半導體封裝件之晶片替換方法,其另包含有:形成一第二底部填充膠於該第一底部填充膠與該第二晶片之間,該第二底部填充膠係至少包覆該些第二凸塊。
- 如申請專利範圍第1項所述之半導體封裝件之晶片替換方法,其另包含有:形成一第二底部填充膠於該基板與該第二晶片之間,該第二底部填充膠係至少包覆該些第三凸塊。
- 如申請專利範圍第5項所述之半導體封裝件之晶片替換方法,其另包含有:形成一第二底部填充膠於該基板與該第二晶片之間,該第二底部填充膠係包覆該第一底部填充膠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096148854A TWI426571B (zh) | 2007-12-20 | 2007-12-20 | 半導體封裝件之晶片替換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096148854A TWI426571B (zh) | 2007-12-20 | 2007-12-20 | 半導體封裝件之晶片替換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200929397A TW200929397A (en) | 2009-07-01 |
| TWI426571B true TWI426571B (zh) | 2014-02-11 |
Family
ID=44864469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096148854A TWI426571B (zh) | 2007-12-20 | 2007-12-20 | 半導體封裝件之晶片替換方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI426571B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW543166B (en) * | 2000-11-14 | 2003-07-21 | Loctite Corp | Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith |
-
2007
- 2007-12-20 TW TW096148854A patent/TWI426571B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW543166B (en) * | 2000-11-14 | 2003-07-21 | Loctite Corp | Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200929397A (en) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI701790B (zh) | 晶片封裝結構與其形成方法 | |
| CN106252324B (zh) | 封装上封装堆叠封装构件 | |
| US9312149B2 (en) | Method for forming chip-on-wafer assembly | |
| CN101350322B (zh) | 形成集成电路结构的方法 | |
| TWI415236B (zh) | 封裝結構 | |
| TW200905755A (en) | Wafer level package structure and fabrication methods | |
| CN107785344A (zh) | 电子封装件及其制法 | |
| TW200836320A (en) | Semiconductor device package with die receiving through-hole and connecting through hole and method of the same | |
| TW201407700A (zh) | 半導體裝置的封裝方法及半導體裝置組件 | |
| CN1270375C (zh) | 集成电路芯片与电路基片的连接方法及其应用 | |
| US9425174B1 (en) | Integrated circuit package with solderless interconnection structure | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| TWI426571B (zh) | 半導體封裝件之晶片替換方法 | |
| JP5022756B2 (ja) | 半導体チップの実装方法 | |
| CN101783302B (zh) | 封装用基板形成预焊料的方法 | |
| TWI655727B (zh) | 封裝基板及包含該封裝基板的覆晶封裝電路 | |
| CN103855132B (zh) | 用于三维集成电路的装置和方法 | |
| CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
| TWM500997U (zh) | Led覆晶封裝結構 | |
| CN203674204U (zh) | 带焊球面阵列四边无引脚ic芯片堆叠封装件 | |
| CN102593018B (zh) | 晶圆级半导体晶片封装方法及半导体晶片封装体 | |
| JP3872995B2 (ja) | ベアチップ実装方法 | |
| CN101165886B (zh) | 可供半导体器件堆栈其上的半导体封装件及其制法 | |
| CN104465424A (zh) | 一种金属凸点制作方法 | |
| JP2015002235A (ja) | 電子部品実装方法 |