TWI422141B - 由電流源相對大小決定頻率之振盪器 - Google Patents
由電流源相對大小決定頻率之振盪器 Download PDFInfo
- Publication number
- TWI422141B TWI422141B TW99125329A TW99125329A TWI422141B TW I422141 B TWI422141 B TW I422141B TW 99125329 A TW99125329 A TW 99125329A TW 99125329 A TW99125329 A TW 99125329A TW I422141 B TWI422141 B TW I422141B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- inverter
- current source
- coupled
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Description
本發明係關於振盪器電路，特別是關於具有磁滯電路的振盪器電路，且更具體而言是關於包含多重電流源以簡化此振盪器頻率的預測。
具有由電流源所供應電源的一系列反向器之電流控制的環形振盪器，其具有十分難以預測的頻率，及緩慢的轉換。其十分難以預測的輸出頻率及緩慢的轉換之發生係因為雖然包含了電流源，但是此電流控制的環形振盪器在一輸出節點的充電及放電電流無法簡單地由此電流源的尺寸大小來決定。而是，此電流控制的環形振盪器在一輸出節點的頻率係為根據許多條件的複雜方程式，例如鄰近反相器之PMOS和NMOS電晶體的尺寸大小、遷移率及輸入電壓來決定。
此處所描述之一種裝置，包含一振盪電路產生一振盪信號。
振盪電路包含一電路迴路及複數個電流源。此電路迴路包含一具有該振盪信號的輸出。此複數個電流源獨立地開啟該振盪信號的一相位，該複數個電流源控制該電路迴路的節點之充電電流與放電電流的大小，該節點包含該輸出。複數個電流源中的不同電流源之相對大小決定該振盪信號的一頻率。
在某些實施例中，該電路迴路包含複數個串聯之磁滯電路。在某些實施例中，該節點與相鄰的磁滯電路連接。在一實施例中，該節點的該充電電流係由介於一下級磁滯電路的一第一電流源與一前級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。在另一實施例中，該節點的該放電電流係由介於一前級磁滯電路的一第一電流源與一下級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
在某些實施例中，該電路迴路包含複數個串聯之交互耦接反向器。在某些實施例中，該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接。在一實施例中，該節點的該充電電流係由介於一下級交互耦接反向器的一第一電流源與一前級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。在另一實施例中，該節點的該放電電流係由介於一前級交互耦接反向器的一第一電流源與一下級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
在某些實施例中，該交互耦接反向器包括一第一反向器及一第二反向器，如此該第一反向器具有一輸出與該第二反向器的一輸入連接，而該第二反向器具有一輸出與該第一反向器的一輸入連接，該第一反向器的該輸入係響應自一前級交互耦接反向器的一前級信號，且該第一反向器的該輸出傳送一下級信號至一下級交互耦接反向器。
在一實施例中，該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源自一高參考電壓汲入電流。
在另一實施例中，該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源導入電流至一低參考電壓。
在許多不同的實施例中，該振盪信號是三角波。而在其他許多不同的實施例中，該振盪信號是正弦波。
本發明之另一目的為提供一種方法，包含下列步驟：自一電路迴路的一輸出產生一振盪信號，該振盪信號的一頻率係由複數個電流源中的不同電流源之相對大小決定，該複數個電流源獨立地開啟該振盪信號的一相位，該複數個電流源控制該電路迴路的節點之充電電流與放電電流的大小。
第1圖顯示一包含一拉升部份及一拉降部分之遲滯電路的簡化示意圖。
電路A執行拉升而電路B執行拉降。電路A的一個範例是一電流源，其係自一高壓參考電壓提供電流來源，電路B的一個範例是一電流源，其係汲入電流至一低壓參考電壓。
第2圖為一遲滯電路的輸出電壓的時間圖，顯示當前的輸出不只由當前的輸入所決定，也會根據過去的輸出。
此轉換在一開始是緩慢的，但隨後在結束時是快速的。
第3圖為一磁滯電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出不只由當前的輸入所決定，也會根據過去的輸出。
明顯地看出上升及下降時間區域重疊部分的曲線係根據此輸入電壓來調整。
磁滯現象係由此信號是在一方向較另一方向上變得難以轉換或更慢而產生。
第4圖為不是磁滯電路的反向電路之電路示意圖。
第5圖為第4圖中反向電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出僅是由當前的輸入所決定，並不會根據過去的輸出。
自A點到E點的轉換如同以下發生：
在A點：Vi=0.1、Vo=1
在B點：Vi=0.3、Vo=1
在C點：Vi=0.5、Vo=0.5
在D點：Vi=0.7、Vo=0
在E點：Vi=0.9、Vo=0
自E點到A點的反向轉換與上述完全相同，但是以相反的順序發生。
第6圖為一磁滯電路的電路示意圖，其包括利用交互耦接的反向器，其前端接有反向電路。
為了簡化起見，在某些實施例中為一系列的磁滯電路，此磁滯電路稱為交互耦接的反向器，但是其前端沒有反向電路，所以不會產生磁滯。
第7圖為第6圖中磁滯電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出不僅是由當前的輸入所決定，且會根據過去的輸出。
自A點到E點的轉換如同以下發生：在A點：Vi=0.1、Vo=1在B點：Vi=0.3、Vo=1在C點：Vi=0.5、Vo=0.9在D點：Vi=0.7、Vo=0.7在E點：Vi=0.9、Vo=0
然而，自E點到A點的反向轉換發生如下：在E點：Vi=0.9、Vo=0在D點：Vi=0.7、Vo=0在C點：Vi=0.5、Vo=0.1在B點：Vi=0.3、Vo=0.3在A點：Vi=0.1、Vo=1
因為自A點到E點的轉換係與其方向相關，所以係為磁滯的。
第7圖中的磁滯曲線可以由第6圖中的文字描述解釋。
在開始時，舉例Vi=0、Vx=1、Vo=0 Vi=0.1
P1保持”開啟”；P2和P3也是如此N1保持”關閉”；N2和N3也是如此，如同沒有任何事發生一般Vi=0.1、Vx=1、Vo=0 Vi=0.3
P1、P2和P3仍保持”開啟”
N1開始”開啟”代表可能有一微小的電流通過。為了簡化起見，假設此電流極小，所以也不會改變任何事Vi=0.3、Vx=1、Vo=0
Vi=0.5
P1開始關閉但尚未完成，所以自電源流經P1至Vx的電流減少
假設僅有單一反向器P1和N1存在，則電流IP1與IN1相同。但是此處P2仍是”開啟”且N2保持”關閉”。因此有兩個電流IP1與IP2對Vx進行充電；而僅有一個電流IN1對Vx進行放電
此時Vi=0.5、Vx=0.9、Vo=0。某些事在Vi與Vx發生，但是沒有任何事在Vo發生
沒有任何事影響vo代表Vx=0.9，所以Vo沒有改變任何事Vi=0.7
此Vi=0.7的電壓將P1關閉
此時有一個電流IP2對Vx進行充電，及一個電流IN1對Vx進行放電。因為Vi=0.7所以IP2大於IN1。Vo會接地。
此時大約是Vi=0.7、Vx=0.7、Vo=0。
Vi=0.9
此時N1真正”開啟”會使得Vx降低。Vx會先=0.3。會進行某些改變。
Vx=0.3會使P3”開啟”其會將Vo充電至約0.5。
Vo=0.5會使IP2變小，則Vx會小於0.3。
此時此回授迴路開始工作，此回授迴路持續將Vo增加至接近1，且減少Vx至0。
最後，假設Vi=0.9、Vx=0、Vo=1。
第8到第10圖顯示反向電路的輸入電壓與輸出電壓的例示關係圖，顯示如同所預期的一般其轉換特性是根據PMOS與NMOS電晶體元件強度比例而變動。
PMOS與NMOS的比例控制轉變點。
在第8圖中，PMOS與NMOS的比例=1:1(相等)
在第9圖中，PMOS與NMOS的比例=1:2(NMOS較強)
在第10圖中，PMOS與NMOS的比例=2:1(PMOS較強)
此轉變點可以藉由調整N井與P井而控制。
第11圖顯示反向電路的輸入電壓與輸出電壓的例示關係圖，顯示沿著轉換區域的一範例點。
第12圖顯示反向電路的電路圖，其係在第11圖中的轉換區域的一範例點操作。
此處有三個電流I3=I1-I2。假如實際上很簡易計算的話，此三個電流是很容易預測的。
第13圖顯示反向電路的電路圖，其具有增加的電流源以嘗試簡化在輸出節點之充電電流及放電電流的預測。
此增加的電流源嘗試藉由設置充電電流的轉換電流至I1及放電電流的轉換電流至I2來控制反向器的上升及下降時間。
第14圖顯示第13圖中具有增加的電流源之反向電路的輸出電壓之時間關係圖，顯示預期的快速放電速度與實際的緩慢放電速度兩者之間的差異。
不幸的是，此轉換並未跟隨著假如是增加的電流源是轉換電流之主要部分的虛線進行。雖然具有增加的電流源，實際轉換電流仍是根據緩慢放電速度的實線進行。此轉換較預期更慢。其原因是雖然I1及I2決定充電及放電Vo時PMOS與NMOS的轉換速度，通過電容的I3電流仍是太小。
對於可預測性的目的而言，雖然方程式是I3=I1-I2，因為電流I3是與尺寸、Vi和遷移率等相關，所以I3的實際值仍是太複雜而難以預測。
因此，存在以下兩個問題：緩慢的轉變速度與缺乏可預測性。具有增加電流源的不同實施例皆會解決此二問題。
第15圖顯示振盪電路的電路圖，其具有包括交互耦接的反向器之一系列的磁滯電路。
此電路展示充電及放電相位時的電流。假設V1=1、Vo=0、V2=1。(V2=1會使V1如同反向器一般至低準位且會產生振盪結果)。
當Vo在充電相位時，理想狀況是，充電電流Ic=IP1-IN0。但實際不是如此。
當Vo在放電相位時，理想狀況是，放電電流Ic=IN1-IP0。但實際也不是如此。
第16圖顯示振盪電路的電路圖，其具有包括交互耦接的反向器之一系列的磁滯電路，及增加的電流源以簡化在輸出節點之充電電流及放電電流的預測。
此電流源簡化之充電電流及放電電流的預測係根據第17和18圖。
此技術增加了環形振盪器之頻率的高控制性而不需要相位偵測。一個典型操作係為中高頻率(100MHz~1GHz)操作。
I*T=C*V，其中I是電流，T是週期，C是電容值而V是峰值電壓。此方程式具有4個變數。
當一規範的V和C遠大於寄生電容時，則正確地I值決定此4個變數中的第3個變數，因此使得可以預測剩餘的第4個變數週期T(或頻率)。
因此，此技術正確地控制電流。因為V和C也是被控制的，此電流也控制了頻率。
以下為決定達成一個250MHz(4奈秒)振盪信號的電流之範例。
I*T=C*V
V=2.5V且被規範。也可以是其他的電壓。
C=250fF，遠大於寄生電容值
目標是T=2奈秒，其代表半週期，對應至充電的半週期或是放電的半週期。
根據此方程式，此被控制的電流I應等於312.5微安培或是約300微安培。所以因為寄生電容的存在，Ic的峰值電流應為600微安培或更高。此電流係來自一參考電流系統。
Ic=IP1-IN0=600μA，或是Ic=IN1-IP0=600μA
在下列方程式中，I1代表IP1或IN1的簡稱；I0代表IP0或IN0的簡稱
I1-I0=600μA
I1=600μA、I0=0μA，I1：I0=無窮大；代表不實際
I1=700μA、I0=100μA，I1：I0=7：1；太大的比例無法產生電流匹配，但是省下某些能量
I1=800μA、I0=200μA，I1：I0=4：1；
I1=1.2mA、I0=600μA，I1：I0=2：1；電流消耗變大
在之前的範例計算中，對應於IP1與IN0的電流源比例為4:1，而對應於IN1與IP0的電流源比例為4:1。類似地，對應於IP1與IN0的電流源之間的差值為600μA，而對應於IN1與IP0的電流源之間的差值亦為600μA。
在其他的實施例中，也可以是其他的電流源比例。
IP0、IP1、IN0和IN1的值可以由調整的偏壓或是相位偵測器來控制。
理想的負載電容值CL會隨著是否使用相位偵測器而變動。當具有相位偵測器時，負載電容值CL可以是零以節省功耗，且增加振盪頻率進入至GHz範圍。當不具有相位偵測器時，負載電容值CL可以是越大越好以在增加功耗的代價下避免因製程所造成之變動。
第17圖顯示振盪電路的一部分電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，具有如圖中所示的電流路徑，包括兩個用來預測此充電電流的主要電流源。
於此充電相位時，平均充電電流IC=K*(IP1-IN0)
K是一常數。在三角波形電流時K=1/2。在較高頻率範圍時，K的平均值~(1/2)~0.707，因為在如此快的速度下，此波形更像是一個正弦波。
第18圖顯示振盪電路的一部分電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，具有如圖中所示的電流路徑，包括兩個用來預測此放電電流的主要電流源。
於此放電相位時，平均放電電流IC=K*(IN1-IP0)
K也是一常數。在三角波形電流時K=1/2。在較高頻率範圍時，K的平均值~(1/2)~0.707，因為在如此快的速度下，此波形更像是一個正弦波。
在一較低頻率範圍時，此時輸出波形是一三角波。
T=2*{CL/[0.5*(x-y)*(Vd-Vs)}]
(X-y)代表電流源的相對大小，例如(800-200)μA。
(Vd-Vs)代表高參考電壓與低參考電壓之間的差值。此電流源自高參考電壓Vd發出且汲入電流至低參考電壓Vs。
頻率f=1/T(單位為赫茲)。
第19到第25圖為此振盪電路不同節點的時間圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源。
第19到第25圖分割一個完整的時鐘週期為4個小的時間週期，標示為T1、T2、T3和T4。
在T1與T2兩個時點，輸出節點OUT具有一放電電流IN1-IP0，且IP1和IN0幾乎是關閉的。因為IP1和IN0幾乎是關閉的，在預測此振盪頻率時實際上可以忽略其貢獻。
在T3與T4兩個時點，輸出節點OUT具有一充電電流IP1-IN0，且IN1和IP0幾乎是關閉的。因為IP0和IN1幾乎是關閉的，在預測此振盪頻率時實際上可以忽略其貢獻。
第19圖顯示IN1，為流經一反向器NMOS的電流。此NMOS連接至此輸出節點，且反向器屬於附近交互耦接反向器的下一級交互耦接反向器。
第20圖顯示IP0，為流經一反向器PMOS的電流。此PMOS連接至此輸出節點，且反向器屬於附近交互耦接反向器的前一级交互耦接反向器。
第21圖顯示IP1，為流經一反向器PMOS的電流。此PMOS連接至此輸出節點，且反向器屬於附近交互耦接反向器的下一级交互耦接反向器。
第22圖顯示IN0，為流經一反向器NMOS的電流。此NMOS連接至此輸出節點，且反向器屬於附近交互耦接反向器的前一级交互耦接反向器。
第23圖顯示IC，為流經此輸出節點電容的電流。此IC電流的大小決定此輸出節點充電或放電速度。
第24圖顯示OUT，為此輸出節點的輸出電壓。因此，輸出電壓OUT的上升部分與正IC電流對應，而輸出電壓OUT的下降部分與負IC電流對應。
第25圖顯示CLK，為此輸出節點緩衝器之後的時鐘電壓。此緩衝器幫助振盪器輸出更近似數位。緩衝器的數目係根據需要驅動的區塊數目。緩衝器使得此轉變更快得到一近似方波的波形。反向器不僅將信號分離，而且也提供驅動能力。
第26圖為此振盪電路的一部份電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，係作為第19到第25圖中節點的一重要指標。
第27圖為一電壓控制振盪器的一電路圖，包括具有一系列磁滯電路的振盪電路。
一個改良的電壓控制振盪器，其包含此處所描述的改良振盪器技術。此電壓控制振盪器包括一相位偵測器及一電荷升壓器電路。此電荷升壓器電路包括兩個電流源Ip和In、電阻R及電容C。
其他的實施例包括電流控制振盪器(CCO)及電阻控制振盪器(RCO)。
雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。
本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：
第1圖顯示一包含一拉升部份及一拉降部分之遲滯電路的簡化示意圖。
第2圖為一遲滯電路的輸出電壓的時間圖，顯示當前的輸出不只由當前的輸入所決定，也會根據過去的輸出。
第3圖為一磁滯電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出不只由當前的輸入所決定，也會根據過去的輸出。
第4圖為不是磁滯電路的反向電路之電路示意圖。
第5圖為第4圖中反向電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出僅是由當前的輸入所決定，並不會根據過去的輸出。
第6圖為一磁滯電路的電路示意圖，其包括利用交互耦接的反向器其後接有反向電路。
第7圖為第6圖中磁滯電路的輸入電壓與輸出電壓的關係圖，也顯示當前的輸出不僅是由當前的輸入所決定，且會根據過去的輸出。
第8到第10圖顯示反向電路的輸入電壓與輸出電壓的例示關係圖，顯示如同所預期的一般其轉換特性是根據PMOS與NMOS電晶體元件強度比例而變動。
第11圖顯示反向電路的輸入電壓與輸出電壓的例示關係圖，顯示沿著轉換區域的一範例點。
第12圖顯示反向電路的電路圖，其係在第11圖中的轉換區域的一範例點操作。
第13圖顯示反向電路的電路圖，其具有增加的電流源以嘗試簡化在輸出節點之充電電流及放電電流的預測。
第14圖顯示第13圖中具有增加的電流源之反向電路的輸出電壓之時間關係圖，顯示預期的快速放電速度與實際的緩慢放電速度兩者之間的差異。
第15圖顯示振盪電路的電路圖，其具有包括交互耦接的反向器之一系列的磁滯電路。
第16圖顯示振盪電路的電路圖，其具有包括交互耦接的反向器之一系列的磁滯電路，及增加的電流源以簡化在輸出節點之充電電流及放電電流的預測。
第17圖顯示振盪電路的一部分電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，具有如圖中所示的電流路徑，包括兩個用來預測此充電電流的主要電流源。
第18圖顯示振盪電路的一部分電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，具有如圖中所示的電流路徑，包括兩個用來預測此放電電流的主要電流源。
第19到第25圖為此振盪電路不同節點的時間圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源。
第26圖為此振盪電路的一部份電路圖，其如同第16圖中所示具有包括交互耦接的反向器之一系列的磁滯電路及增加的電流源，係作為第19到第25圖中節點的一重要指標。
第27圖為一電壓控制振盪器的一電路圖，包括具有一系列磁滯電路的振盪電路。
Claims (23)
- 一種振盪器之裝置，包含：一振盪電路產生一振盪信號，包含：一電路迴路，包含一具有該振盪信號的輸出；複數個電流源獨立地開啟該振盪信號的一相位，該複數個電流源控制該電路迴路的節點之充電電流與放電電流的大小，該節點包含該輸出，該複數個電流源包含不同電流源，其中該複數個電流源中的該不同電流源係控制流過該電路迴路中複數個串接磁滯電路的不同的磁滯電路的電流，該複數個電流源中的該不同電流源之相對大小決定該振盪信號的一頻率。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之磁滯電路。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之交互耦接反向器。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之磁滯電路，且該節點與該複數個串聯之磁滯電路中的相鄰磁滯電路連接，且該節點的該充電電流係由介於一下級磁滯電路的一第一電流源與一前級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之磁滯電路，且該節點與該複數個串聯之磁滯電路中的相 鄰磁滯電路連接，且該節點的該放電電流係由介於一前級磁滯電路的一第一電流源與一下級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，且該節點的該充電電流係由介於一下級交互耦接反向器的一第一電流源與一前級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，且該節點的該放電電流係由介於一前級交互耦接反向器的一第一電流源與一下級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，及該交互耦接反向器包括一第一反向器及一第二反向器，如此該第一反向器具有一輸出與該第二反向器的一輸入連接，而該第二反向器具有一輸出與該第一反向器的一輸入連接，該第一反向器的該輸入係響應自一前級交互耦接反向器的一前級信號，且該 第一反向器的該輸出傳送一下級信號至一下級交互耦接反向器，其中該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源自一高參考電壓汲入電流。
- 如申請專利範圍第1項所述之裝置，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，及該交互耦接反向器包括一第一反向器及一第二反向器，如此該第一反向器具有一輸出與該第二反向器的一輸入連接，而該第二反向器具有一輸出與該第一反向器的一輸入連接，該第一反向器的該輸入係響應自一前級交互耦接反向器的一前級信號，且該第一反向器的該輸出傳送一下級信號至一下級交互耦接反向器，其中該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源導入電流至一低參考電壓。
- 如申請專利範圍第1項所述之裝置，其中該振盪信號是三角波。
- 如申請專利範圍第1項所述之裝置，其中該振盪信號是正弦波。
- 一種振盪器之方法，包含： 自一電路迴路的一輸出產生一振盪信號，該振盪信號的一頻率係由不同電流源之相對大小決定，該不同電流源係控制流過該電路迴路中複數個串接磁滯電路的不同的磁滯電路的電流，該複數個電流源獨立地開啟該振盪信號的一相位，該複數個電流源控制該電路迴路的節點之充電電流與放電電流的大小。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之磁滯電路。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之交互耦接反向器。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之磁滯電路，且該節點與該複數個串聯之磁滯電路中的相鄰磁滯電路連接，且該節點的該充電電流係由介於一下級磁滯電路的一第一電流源與一前級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之磁滯電路，且該節點與該複數個串聯之磁滯電路中的相鄰磁滯電路連接，且該節點的該放電電流係由介於一前級磁滯電路的一第一電流源與一下級磁滯電路的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複 數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，且該節點的該充電電流係由介於一下級交互耦接反向器的一第一電流源與一前級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，且該節點的該放電電流係由介於一前級交互耦接反向器的一第一電流源與一下級交互耦接反向器的一第二電流源之間的一電流差所決定，該第一電流源自一高參考電壓汲入一第一電流而該第二電流源導入一第二電流至一低參考電壓。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，及該交互耦接反向器包括一第一反向器及一第二反向器，如此該第一反向器具有一輸出與該第二反向器的一輸入連接，而該第二反向器具有一輸出與該第一反向器的一輸入連接，該第一反向器的該輸入係響應自一前級交互耦接反向器的一前級信號，且該第一反向器的該輸出傳送一下級信號至一下級交互耦接反向器，其中該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源自一高參考電壓汲入電流。
- 如申請專利範圍第12項所述之方法，其中該電路迴路包含複數個串聯之交互耦接反向器，且該節點與該複數個串聯之交互耦接反向器中的相鄰交互耦接反向器連接，及該交互耦接反向器包括一第一反向器及一第二反向器，如此該第一反向器具有一輸出與該第二反向器的一輸入連接，而該第二反向器具有一輸出與該第一反向器的一輸入連接，該第一反向器的該輸入係響應自一前級交互耦接反向器的一前級信號，且該第一反向器的該輸出傳送一下級信號至一下級交互耦接反向器，其中該複數個電流源中的不同電流源之相對大小決定該振盪信號的該頻率，如此該不同電流源之該相對大小包括該第一反向器的一第一電流源與該第二反向器的一第二電流源之間的一電流比例，該第一電流源與該第二電流源導入電流至一低參考電壓。
- 如申請專利範圍第12項所述之方法，其中該振盪信號是三角波。
- 如申請專利範圍第12項所述之方法，其中該振盪信號是正弦波。
- 一種振盪器之裝置，包含：一振盪電路產生一振盪信號，包含：一電路迴路功能手段，包含一具有該振盪信號的輸出；複數個電流源獨立地開啟該振盪信號的一相位，該複數個電流源控制該電路迴路功能手段的節點之充電電流與放電電流的大小，該節點包含該輸出，該複數個電流源包含 不同電流源，其中該複數個電流源中的該不同電流源係控制流過該電路迴路中複數個串接磁滯電路的不同的磁滯電路的電流，該複數個電流源中的該不同電流源之相對大小決定該振盪信號的一頻率。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/776,198 US8378753B2 (en) | 2010-05-07 | 2010-05-07 | Oscillator with frequency determined by relative magnitudes of current sources |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201141045A TW201141045A (en) | 2011-11-16 |
| TWI422141B true TWI422141B (zh) | 2014-01-01 |
Family
ID=44888162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99125329A TWI422141B (zh) | 2010-05-07 | 2010-07-30 | 由電流源相對大小決定頻率之振盪器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8378753B2 (zh) |
| CN (1) | CN102237859B (zh) |
| TW (1) | TWI422141B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI675273B (zh) * | 2019-03-28 | 2019-10-21 | 友達光電股份有限公司 | 升壓電路、輸出緩衝電路與顯示面板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378753B2 (en) * | 2010-05-07 | 2013-02-19 | Macronix International Co., Ltd. | Oscillator with frequency determined by relative magnitudes of current sources |
| JP6021410B2 (ja) * | 2012-04-26 | 2016-11-09 | ソニーセミコンダクタソリューションズ株式会社 | 発振器、発振方法、イメージセンサ、及び、撮像装置 |
| US9059660B1 (en) * | 2013-12-17 | 2015-06-16 | International Business Machines Corporation | Variable frequency oscillator with specialized inverter stages |
| CN104811164B (zh) * | 2014-01-28 | 2017-10-24 | 晶豪科技股份有限公司 | 具有时钟信号同步的三角波产生电路 |
| CN106200739A (zh) * | 2016-06-28 | 2016-12-07 | 张升泽 | 电子芯片的电流预处理方法及系统 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US200900A (en) * | 1878-03-05 | Improvement in banjos | ||
| US3904988A (en) * | 1974-09-11 | 1975-09-09 | Motorola Inc | CMOS voltage controlled oscillator |
| US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
| US6617933B2 (en) * | 2000-09-29 | 2003-09-09 | Mitsubishi Denki Kabushiki Kaisha | VCO circuit with wide output frequency range and PLL circuit with the VCO circuit |
| US20030214361A1 (en) * | 2002-05-20 | 2003-11-20 | Nec Electronics Corporation | Ring Oscillator |
| US20030218511A1 (en) * | 2002-02-25 | 2003-11-27 | Sony Corporation, A Japanese Corporation | Oscillator and PLL circuit using the same |
| US20040032299A1 (en) * | 2002-08-15 | 2004-02-19 | Chunyan Wang | Method and circuit for a current controlled oscillator |
| US20040070459A1 (en) * | 2002-10-11 | 2004-04-15 | Motoyama Ken L. | Ring oscillator with a digitally programmable frequency |
| US6853257B2 (en) * | 2002-05-29 | 2005-02-08 | Fujitsu Limited | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator |
| US20050206466A1 (en) * | 2004-03-17 | 2005-09-22 | Hynix Semiconductor Inc. | Refresh oscillator |
| US7154352B2 (en) * | 2003-11-05 | 2006-12-26 | Mstar Semiconductor, Inc. | Clock generator and related biasing circuit |
| US20070052483A1 (en) * | 2005-03-09 | 2007-03-08 | Markus Dietl | Oscillator |
| US20070146024A1 (en) * | 2004-07-08 | 2007-06-28 | Allan Gordon J | Mixed-signal thermometer filter, delay locked loop and phase locked loop |
| TW200740124A (en) * | 2006-04-03 | 2007-10-16 | Realtek Semiconductor Corp | Rail-to-rail input voltage-controlled oscillating device |
| US20090027131A1 (en) * | 2007-07-25 | 2009-01-29 | Shingo Suzuki | Ring oscillators for cmos transistor beta ratio monitoring |
| US7535273B2 (en) * | 2001-10-19 | 2009-05-19 | Advantest Corp. | Phase-locked loop circuit, delay locked loop circuit, timing generator, semiconductor test instrument, and semiconductor integrated circuit |
| US7605661B2 (en) * | 2007-02-19 | 2009-10-20 | Nec Electronics Corporation | Phase locked loop circuit including digital voltage-controlled oscillator, ring oscillator and selector |
| TW201001924A (en) * | 2008-06-30 | 2010-01-01 | Sitronix Technology Corp | Control method of voltage controlled oscillator (VCO) |
| US7642867B2 (en) * | 2007-03-29 | 2010-01-05 | Integrated Device Technology, Inc. | Simple technique for reduction of gain in a voltage controlled oscillator |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| US5208557A (en) * | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
| JPH08330912A (ja) * | 1995-06-05 | 1996-12-13 | Mitsubishi Electric Corp | リングオシレータ |
| FR2750268B1 (fr) * | 1996-06-19 | 1998-07-31 | Bull Sa | Procede pour obtenir un signal a frequence variable et cellule a retard variable adaptee a la mise en oeuvre de ce procede |
| TWI271932B (en) * | 2005-03-22 | 2007-01-21 | Realtek Semiconductor Corp | Voltage control oscillator (VCO) and delay circuit thereof |
| CN201001099Y (zh) * | 2006-10-08 | 2008-01-02 | 北京希格玛和芯微电子技术有限公司 | 一种振荡器 |
| US7629856B2 (en) * | 2006-10-27 | 2009-12-08 | Infineon Technologies Ag | Delay stage, ring oscillator, PLL-circuit and method |
| CN201222719Y (zh) * | 2008-05-27 | 2009-04-15 | 上海复旦微电子股份有限公司 | 高精准环形振荡器 |
| US8378753B2 (en) * | 2010-05-07 | 2013-02-19 | Macronix International Co., Ltd. | Oscillator with frequency determined by relative magnitudes of current sources |
-
2010
- 2010-05-07 US US12/776,198 patent/US8378753B2/en active Active
- 2010-07-30 TW TW99125329A patent/TWI422141B/zh active
- 2010-09-09 CN CN201010282290.5A patent/CN102237859B/zh active Active
-
2013
- 2013-02-01 US US13/757,496 patent/US8836435B2/en active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US200900A (en) * | 1878-03-05 | Improvement in banjos | ||
| US3904988A (en) * | 1974-09-11 | 1975-09-09 | Motorola Inc | CMOS voltage controlled oscillator |
| US5677650A (en) * | 1995-12-19 | 1997-10-14 | Pmc-Sierra, Inc. | Ring oscillator having a substantially sinusoidal signal |
| US6617933B2 (en) * | 2000-09-29 | 2003-09-09 | Mitsubishi Denki Kabushiki Kaisha | VCO circuit with wide output frequency range and PLL circuit with the VCO circuit |
| US7535273B2 (en) * | 2001-10-19 | 2009-05-19 | Advantest Corp. | Phase-locked loop circuit, delay locked loop circuit, timing generator, semiconductor test instrument, and semiconductor integrated circuit |
| US20030218511A1 (en) * | 2002-02-25 | 2003-11-27 | Sony Corporation, A Japanese Corporation | Oscillator and PLL circuit using the same |
| US20030214361A1 (en) * | 2002-05-20 | 2003-11-20 | Nec Electronics Corporation | Ring Oscillator |
| US6853257B2 (en) * | 2002-05-29 | 2005-02-08 | Fujitsu Limited | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator |
| US20040032299A1 (en) * | 2002-08-15 | 2004-02-19 | Chunyan Wang | Method and circuit for a current controlled oscillator |
| US20040070459A1 (en) * | 2002-10-11 | 2004-04-15 | Motoyama Ken L. | Ring oscillator with a digitally programmable frequency |
| US7154352B2 (en) * | 2003-11-05 | 2006-12-26 | Mstar Semiconductor, Inc. | Clock generator and related biasing circuit |
| US20050206466A1 (en) * | 2004-03-17 | 2005-09-22 | Hynix Semiconductor Inc. | Refresh oscillator |
| US20070146024A1 (en) * | 2004-07-08 | 2007-06-28 | Allan Gordon J | Mixed-signal thermometer filter, delay locked loop and phase locked loop |
| US20070052483A1 (en) * | 2005-03-09 | 2007-03-08 | Markus Dietl | Oscillator |
| TW200740124A (en) * | 2006-04-03 | 2007-10-16 | Realtek Semiconductor Corp | Rail-to-rail input voltage-controlled oscillating device |
| US7605661B2 (en) * | 2007-02-19 | 2009-10-20 | Nec Electronics Corporation | Phase locked loop circuit including digital voltage-controlled oscillator, ring oscillator and selector |
| US7642867B2 (en) * | 2007-03-29 | 2010-01-05 | Integrated Device Technology, Inc. | Simple technique for reduction of gain in a voltage controlled oscillator |
| US20090027131A1 (en) * | 2007-07-25 | 2009-01-29 | Shingo Suzuki | Ring oscillators for cmos transistor beta ratio monitoring |
| TW201001924A (en) * | 2008-06-30 | 2010-01-01 | Sitronix Technology Corp | Control method of voltage controlled oscillator (VCO) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI675273B (zh) * | 2019-03-28 | 2019-10-21 | 友達光電股份有限公司 | 升壓電路、輸出緩衝電路與顯示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102237859A (zh) | 2011-11-09 |
| TW201141045A (en) | 2011-11-16 |
| CN102237859B (zh) | 2015-04-15 |
| US20110273237A1 (en) | 2011-11-10 |
| US8378753B2 (en) | 2013-02-19 |
| US8836435B2 (en) | 2014-09-16 |
| US20130147564A1 (en) | 2013-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422141B (zh) | 由電流源相對大小決定頻率之振盪器 | |
| US8610509B2 (en) | Flexible low current oscillator for multiphase operations | |
| CN105071786A (zh) | 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器 | |
| CN104142702A (zh) | 输出电路以及电压信号输出方法 | |
| KR101003154B1 (ko) | 반도체 메모리 장치 | |
| JP2018050219A (ja) | 半導体装置 | |
| Chaudhuri et al. | Implementation of circuit in different adiabatic logic | |
| KR100724559B1 (ko) | 레벨 쉬프터 | |
| US8890542B2 (en) | On-chip measurement of AC variability in individual transistor devices | |
| KR20080100538A (ko) | 반도체 소자의 내부전압 발생기 및 발생방법 | |
| US7705685B2 (en) | Low-voltage oscillator with capacitor-ratio selectable duty cycle | |
| CN101529723A (zh) | 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 | |
| US20190238121A1 (en) | Oscillator | |
| CN105191128B (zh) | 用于高频时钟互连的具有输出摆幅检测器的电流模式缓冲器 | |
| CN105703712B (zh) | 高精度的rc振荡器 | |
| Anuar et al. | Adiabatic logic versus CMOS for low power applications | |
| JP2937591B2 (ja) | 基板バイアス発生回路 | |
| KR101208026B1 (ko) | 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법 | |
| US10756710B2 (en) | Integrated ring oscillator clock generator | |
| US20110012685A1 (en) | Wide-band Low-voltage IQ-generating Ring-oscillator-based CMOS VCO | |
| Kanungo et al. | Single phase energy recovery logic and conventional CMOS logic: A comparative analysis | |
| US12021522B2 (en) | Quasi-adiabatic logic circuits | |
| US8729928B2 (en) | Switching circuit | |
| Rafiee et al. | An output node split CMOS logic for high-performance and large capacitive-load driving scenarios | |
| Berwal et al. | Low power conditional pulse control with Transmission Gate Flip-Flop |