TWI420003B - 經磊晶塗覆的矽晶圓的製造方法 - Google Patents
經磊晶塗覆的矽晶圓的製造方法 Download PDFInfo
- Publication number
- TWI420003B TWI420003B TW099103625A TW99103625A TWI420003B TW I420003 B TWI420003 B TW I420003B TW 099103625 A TW099103625 A TW 099103625A TW 99103625 A TW99103625 A TW 99103625A TW I420003 B TWI420003 B TW I420003B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- germanium
- epitaxial
- minute
- diameter
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H10P14/2905—
-
- H10P14/3602—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本發明係關於一種製造經磊晶塗覆之矽晶圓的方法。
經磊晶塗覆之矽晶圓適用於半導體工業中,尤其在於製造大型積體電子元件,如微處理器或記憶體晶片。對於現代微電子學而言,在整體及局部平面度、厚度分佈、單面基準的局部平面度(奈米拓樸結構)及去除缺陷方面具有嚴格要求的起始材料(基材)係必需的。
整體平面度涉及將半導體晶圓整個表面減去待定義的邊緣排除區域。其係藉由GBIR(“總體背面參考理想平面/範圍(global backsurface-referenced ideal plane/range)”=半導體晶圓之整個正面相對於背面參考理想平面的正負偏差量)加以描述,其相當於昔日慣用之參數TTV(“總厚度變化(total thickness variation)”)。
昔日慣用之參數LTV(“局部厚度變化(local thickness variation)”)如今根據SEMI(國際半導體設備材料產協會)之標準規定為SBIR(“區分地段背面參考理想平面/範圍(site backsurface-referenced ideal plane/range)”=具定義尺寸之單個元件區域相對於背面參考理想平面的正負偏差量),其對應於一元件區域(“區分地段(site)”)之GBIR或TTV。因此,與整體平面度GBIR不同,SBIR是基於晶圓上之特定區域,即例如基於一尺寸為26×8平方毫米之測量視窗(區分地段幾何)之區域網格的區段。最大的區分地段幾何值SBIRmax
係指在矽晶圓上被納入計算之元件區域中的最大SBIR值。
通常考慮例如3毫米的特定邊緣排除區域(edge exclusion,EE)的情況下,測定最大的區分地段基準平面度值或幾何值,如SBIRmax
。在矽晶圓上位於所謂的周邊排除範圍內之區域通常稱作“固定品質區(Fixed Quality Area)”,簡稱為FQA。一些部分區域位於FQA以外但其中心位於FQA以內的區分地段稱作“部分區分地段”。在測定最大的局部平面度時,通常不牽涉到使用“部分區分地段”,而是僅考慮所謂的“完全區分地段”,即完全位於FQA以內的元件區域。為了能夠比較平面度最大值,必須指定邊緣排除區域進而說明FQA的尺寸,並且更進一步地指定是否將“部分區分地段”納入計算。
此外,在成本最佳化方面,舉例而言,目前通常並不是僅因為例如一元件區域超過由元件生產廠商規定的SBIRmax
值就拒收矽晶圓,而是允許較高數值之元件區域於一特定的百分比內,例如1%。通常以PUA(“可用區域百分比(Percent Useable Area)”)值指定位於或允許位於一幾何參數之特定臨界值以下之區分地段的百分比,例如在SBIRmax
值小於或等於0.7微米且PUA值為99%的情況下,其表示:99%的區分地段的SBIRmax
值等於或小於0.7微米,同時對於1%之區分地段允許較高的SBIR值(“晶片產率”)。
根據先前技術,矽晶圓可藉由以下加工順序製造:將矽單晶切割成晶圓、對機械敏感性之邊緣倒圓(rounding)、實施研磨步驟,如研磨(grinding)或研光(lapping),然後拋光(polishing)。EP 547894 A1描述一種研光方法;研磨方法係於EP 272531 A1和EP 580162 A1申請案中請求保護。
最終平面度一般係藉由拋光步驟實現,若合宜,可以在此之前實施用於去除干擾性晶體層及去除雜質的蝕刻步驟。適當之蝕刻方法,例如可在DE 19833257 C1中習得。然而傳統的單面拋光法通常導致較差的平面平行度(plane-parallelisms),作用於雙面的拋光法(“雙面拋光”)能夠製造具有改善平面度的矽晶圓。
因此,在經拋光的矽晶圓的情況中,嘗試藉由諸如研磨、研光和拋光的適當加工步驟達到所需的平面度。
然而,在拋光矽晶圓後,通常會使平坦矽晶圓之厚度朝邊緣方向減少(“邊緣下降(edge roll-off)”)。蝕刻法也傾向使待處理的矽晶圓之邊緣處受到更強烈地侵蝕,並產生此一邊緣下降。
為抵消此現象,通常對矽晶圓實施凹面拋光或凸面拋光。經凹面拋光的矽晶圓中心較薄,而其厚度朝邊緣方向增加,並在外部邊緣區域之厚度會下降。反之,經凸面拋光的矽晶圓在中心較厚,而其厚度朝邊緣方向減少,並在外部邊緣區域內呈現明顯的厚度下降。
DE 19938340 C1描述在單晶矽晶圓上沉積一層具有相同結晶取向的單晶矽層,即所謂的磊晶層,之後於其上施加半導體元件。相較於由均質材料所製成的矽晶圓,此類系統具有某些優點,例如:避免在雙極性互補型金屬氧化物半導體(CMOS)電路中、會伴隨元件短路(“閂鎖效應問題(Latch-up problem)”)的電荷反轉,較低的缺陷密度(例如減少晶體原生顆粒(COP)之量),以及不存在可察覺之氧含量,藉此可排除因存在於元件相關的範圍內之氧析出物所引起之短路風險。
根據先前技術,經磊晶塗覆的矽晶圓係自適當之中間物、經由以下加工順序而得:移除拋光-最終拋光-清潔-磊晶。
例如,DE 10025871 A1公開一種用於製造在其正面上沉積有一磊晶層之矽晶圓的方法,其包括以下加工步驟:
(a)一移除拋光步驟作為唯一的拋光步驟;
(b)(親水性)清潔及乾燥矽晶圓;
(c)於磊晶反應器中、在950℃至1250℃的溫度下預處理矽晶圓正面;
(d)在經預處理之矽晶圓正面上沉積磊晶層。
為保護矽晶圓不被顆粒載入,通常在拋光後對矽晶圓進行親水性清潔。該親水性清洗會在矽晶圓的正面和背面上產生厚度非常薄(取決於清洗和測量的類型,約為0.5奈米至2奈米)的原生氧化物。
於氫氣氛圍下,磊晶反應器內之預處理期間,移除該原生氧化物(即H2
烘烤)。
在第二步驟中,通常藉由將少量蝕刻介質如氣態氯化氫(HCl)加入氫氣氛圍中,藉此降低矽晶圓正面的表面粗糙度並自表面去除拋光缺陷。
除了如HCl的蝕刻介質外,有時還會在氫氣氛圍中添加矽烷化合物,如矽烷(SiH4
)、二氯矽烷(SiH2
Cl2
)、三氯矽烷(TCS,SiHCl3
)或四氯矽烷(SiCl4
),所添加的量係使矽沉積與矽蝕刻移除達到平衡。然而,這兩種反應均以足夠高的反應速度進行,以使表面上的矽是移動的,並且使表面變得平滑及去除表面上的缺陷。
先前技術中描述了尤其在半導體工業中,用於矽晶圓上之磊晶層之沉積的磊晶反應器。
在所有的塗覆或沉積步驟中,利用熱源加熱一或多個矽晶圓,較佳係利用上方和下方的熱源,例如燈具或燈組,,隨後暴露於包含原料氣體、載體氣體及在適當的情況下所添加之摻雜氣體的氣體混合物中。
含有例如石墨、SiC或石英之基座,係在磊晶反應器的加工室內作為矽晶圓的承載器。在沉積過程中,矽晶圓放置在該基座上或者在該基座的銑出部分(milled-out portions)中,以確保均勻加熱,並且保護矽晶圓通常不進行沉積的背面不接觸原料氣體。根據先前技術,加工室係被設計成供一或多個矽晶圓之用。
對於具有相對大直徑(大於或等於150毫米)的矽晶圓而言,通常使用單一晶圓反應器,並對矽晶圓進行單獨加工,因為在此情況下會獲得良好的磊晶層厚度規則度(regularity)。可以藉由各種不同的措施調節層厚度均勻性(uniformity),例如藉由改變氣流(H2
、SiHCl3
),藉由引入和調節進氣裝置(注射器),藉由改變沉積溫度或調節基座。
此外,在磊晶塗覆中,在矽晶圓上進行一次或多次磊晶沉積之後,通常在沒有基材的情況下對基座進行蝕刻處理,在此作法下基座及加工室的其他部件係沒有矽沉積。例如用氯化氫(HCl)進行的蝕刻,在單一晶圓反應器的情況下通常在加工少數幾個矽晶圓之後(在1至5個矽晶圓之後)就已經實施,而在沉積薄的磊晶層的情況下不會部分地實施,直到加工多個矽晶圓之後(在10至20個矽晶圓之後)。通常僅實施HCl蝕刻處理,或者在HCl蝕刻處理之後還對基座進行簡略的塗覆。
已證實,要製造具有良好的整體平面度的經磊晶塗覆的矽晶圓係特別困難的,正如上所述,通常係以經凹面拋光或凸面拋光的矽晶圓作為基材。
雖然可在經凹面拋光的矽晶圓的中心沉積更厚的磊晶層,其中該磊晶層的厚度必須朝矽晶圓邊緣方向減少,以藉此補償矽晶片的最初凹面形狀,並因此改善矽晶圓的整體平面度,但仍因無法免於超出經磊晶塗覆的矽晶圓的重要規格,即磊晶層之規則度臨界值,所以在矽晶圓的磊晶塗覆中不加以考慮。這是用於如下方法首先在經凹面拋光或凸面拋光的晶圓上沉積一層規則的磊晶層,而先不影響晶圓的幾何形狀,隨後對磊晶層實施“成型式蝕刻(etch into shap)”,或者例如藉由如拋光之其他材料移除方法,以改善經磊晶塗覆之晶圓的整體幾何結構。於此情況中,取決於所需的材料移除程度,仍然形成具有不均勻磊晶層厚度之經磊晶塗覆的晶圓,此構成無法接受的缺點。所以,在供最先進半導體工業應所用之直徑300毫米或450毫米的單晶矽晶圓磊晶塗覆過程中,此類方法係無實際發展空間。
DE 102005045339 A1揭露一種用於製造經磊晶塗覆的矽晶圓的方法,在該方法中提供多個至少在其正面上經拋光的矽晶圓並以如下方式依次在磊晶反應器中各別地進行塗覆:將所提供之該矽晶圓分別放置在磊晶反應器中的基座上,在第一步驟中,於氫氣氛圍下以20標準公升/分鐘至100標準公升/分鐘的第一氫氣流量進行預處理,以及在第二步驟中,於降低之0.5標準公升/分鐘至10標準公升/分鐘的第二氫氣流量下,在氫氣氛添加一蝕刻介質的情況下進行預處理,隨後在其經拋光的正面上進行磊晶塗覆,並從磊晶反應器中取出,此外在一定次數的磊晶塗覆之後,在任何情況下均要進行基座的蝕刻處理。
DE 10 2005045339 A1同樣也揭露一種具有正面和背面的矽晶圓,其中至少其正面係經拋光,且至少在其正面上施加一磊晶層,對應於2毫米的邊緣排除區域,其整體平面度值GBIR為0.07微米至0.3微米。
該經磊晶塗覆的矽晶圓具有比較好的幾何結構乃因在預處理的第二步驟中,在添加有蝕刻介質的情況下減少氫氣流量,藉此能夠針對性地在矽晶圓的邊緣處蝕刻去除材料,並實際地在磊晶塗覆步驟之前對矽晶圓整體進行整平(level)。DE 10 2005 045 339所揭露的方法的缺點在於,雖然降低的氫氣流量會增強對經拋光的晶圓邊緣處的蝕刻效果,但是在半導體晶圓上方的氣流並非層流。
本發明的目的在於提供一種磊晶塗覆矽晶圓的替代方法,從而獲得具有良好整體平面度的經磊晶塗覆的矽晶圓。
該目的係藉由製造經磊晶塗覆的矽晶圓的方法實現,在該方法中係提供多個至少在其正面上經拋光的矽晶圓並以如下方式依次在一磊晶反應器中各別地進行塗覆,將所提供的矽晶圓分別放置在一位於該磊晶反應器中的基座上,在一第一步驟中,僅於氫氣氛圍下以1標準公升/分鐘至100標準公升/分鐘的氫氣流量進行預處理,以及在一第二步驟中,於在氫氣氛圍中添加一蝕刻介質的情況下,以1標準公升/分鐘至100標準公升/分鐘的氫氣流量及0.5標準公升/分鐘至1.5標準公升/分鐘的蝕刻介質流量,在950℃至1050℃的平均溫度下進行預處理,隨後在該矽晶圓經拋光的正面上進行磊晶塗覆,並從磊晶反應器中取出,其中在該預處理之該第二步驟中,係控制設置在基座上方和下方的加熱元件的功率,使得在待進行磊晶塗覆的矽晶圓中之一圍繞中心軸的徑向對稱區域與位於該區域以外的矽晶圓部分之間的溫度差為5℃至30℃。
本發明利用在用氫氣及/或氫氣+蝕刻介質處理矽晶圓時,移除速率係與溫度相關的事實。如第2圖所示。
若矽晶圓的直徑為300毫米,則矽晶圓中之一圍繞中心軸的徑向對稱區域較佳係1毫米至150毫米的區域。例如可為一直徑為1毫米至150毫米的圓形區域,其中心點對應於矽晶圓的中心。
本發明之更佳實施態樣係由本發明之附屬申請項所請求保護。
對於本發明重點係於在圍繞矽晶圓和基座的中心的內部區域的溫度(從上方及從下方實施加熱)高於(或低於)外部區域(邊緣區域)的溫度。由於移除速率係溫度的相關性,使得在內部區域或在邊緣區域內之材料移除量較高。藉此可以抵消經拋光的晶圓之凸面或凹面的起始幾何結構,以改善整體幾何結構(TTV、GBIR),並最終提供具有良好幾何結構性質之經磊晶塗覆的矽晶圓。
在本發明的方法中首先呈現之溫度範圍950℃至1050℃對此係重要的。
例如EP 0445596 B1中所述的磊晶反應器適合用於實施該方法。其包含:一反應室,取決於具有相對設置的、以機械方式耦合的第一圓蓋和第二圓蓋的反應容器;一用於保持矽晶圓的保持裝置;一用於加熱半導體晶圓的加熱裝置,其中該加熱裝置包含:一第一熱源,其位於該室之外並以使能量穿過第一圓蓋輻射至矽晶圓之方式設置;一第二熱源,其同樣位於該室之外並以使能量穿過第二圓蓋輻射至矽晶圓方式設置;以及一用於將氣體引入該室與一用於將氣體排出該室的進氣裝置和排氣裝置。
因此,通常藉由設置在基座上方和下方的加熱元件對矽晶圓與基座實施加熱。在使用傳統磊晶反應器如Applied Materials的Epi Centura時為紅外線燈具,參照EP 0445596 B1。該燈具例如可以圓形排列,但也可考慮其他類型的加熱元件。
此外還可各別地控制加熱元件的功率。在使用紅外線燈組的情況下,可以針對性的方式將加熱功率導向反應室的內部區域以及從其中單獨地指向反應室的外部區域。這類似於習知的可行方法,將反應室中的氣流分配成所謂的內部區域和外部區域。
藉由適當選擇影響內部區域和外部區域中的溫度的加熱元件功率,從而能夠實現對於本發明重要的在內部區域與外部區域之間的溫度差。
如第2圖所示,藉由適當選擇平均溫度,例如可以界定在矽晶圓中心區域內的寬度和高度方面的材料移除量。
因此,本發明之要點在於在矽晶圓的各區域之間的溫度差及950℃至1050℃的平均溫度的選擇。
以下將詳細說明本發明。
在根據本發明的方法中,原則上首先提供多個至少在其正面上經拋光的矽晶圓。
為此目的,採用已知的切割法,優選採用具有自由顆粒(“淤漿”)或者束縛顆粒(金剛石線)的鋼絲鋸,將依照先前技術優選根據丘克拉斯基(Czochralski)之坩堝拉提法所製造的矽單晶切割成多個矽晶圓。
此外,還實施機械加工步驟,例如按順序的單面研磨法(SSG)、同步的雙面研磨法(“雙盤研磨”,DDG)或者研光。通常還加工矽晶圓的邊緣,包括可能存在的機械標記,如定向切口(notch)或矽晶圓邊緣的基本線性削平(邊緣倒圓,定向切口研磨)。
額外提供包括清潔步驟和蝕刻步驟的化學處理步驟。
在研磨步驟、清洗步驟和蝕刻步驟之後,藉由移除拋光使矽晶圓的表面變得平滑。在單面拋光(SSP)的情況下,在加工期間藉由黏合劑、藉由真空或者利用附著力而將矽晶圓的背面保持在載盤上。在雙面拋光(DSP)的情況下,將矽晶圓鬆散地崁入薄齒盤中,並在用拋光布覆蓋的上下拋光圓盤之間以“自由浮動”的方式同時拋光正面和背面。
隨後,較佳係以無霧面的方式拋光矽晶圓的正面,例如用軟的拋光布加入鹼性拋光溶膠;為了獲得直到該步驟所達到的矽晶圓平面度,在此情況下的移除量相對較少,較佳為0.05微米至1.5微米。在該文獻中,該步驟通常稱作CMP拋光(化學機械拋光)。
根據先前技術在拋光之後,對矽晶圓實施親水性清潔及乾燥。可以批式法同時在浴中清洗多個矽晶圓者採用噴霧法,或者其他之單一晶圓程序進行清洗。
所提供的矽晶圓較佳為由單晶矽材料構成的晶圓、SOI(“絕緣體上矽”)晶圓、具有應變矽層的矽晶圓(“應變矽”)或者sSOI(“絕緣體上應變矽”)晶圓。用於製造SOI晶圓或sSOI晶圓的方法,如智能切割(SmartCut),以及從先前技術中所習得的製造具有應變矽層的晶圓的方法。
所提供的經拋光的矽晶圓隨後分別在磊晶反應器中各別地進行預處理。
預處理包括在氫氣氛圍中處理矽晶圓(H2
烘烤),以及在於氫氣氛圍中添加一蝕刻介質的情況下處理矽晶圓,均在950℃至1050℃的溫度範圍內進行。
蝕刻介質較佳為氯化氫(HCl)。
在氫氣氛中的預處理在1標準公升/分鐘至100標準公升/分鐘(標準升每分鐘),較佳為40標準公升/分鐘至60標準公升/分鐘的氫氣流量的條件下進行。
在氫氣氛圍中的較佳預處理時間為10秒至120秒。
在利用蝕刻介質的預處理期間,蝕刻介質的流量為0.5標準公升/分鐘至1.5標準公升/分鐘。
在利用蝕刻介質的預處理期間,氫氣流量也為1標準公升/分鐘至100標準公升/分鐘,較佳為40標準公升/分鐘至60標準公升/分鐘。
在預處理的第二步驟中,係控制設置在基座的上方和下方的加熱元件的功率,使得在待進行磊晶塗覆的矽晶圓中之一圍繞中心軸的直徑為1毫米至150毫米的徑向對稱區域的溫度比位於該區域以外的矽晶圓部分高5℃至30℃。
在HCl蝕刻處理期間,取決於待進行磊晶塗覆的矽晶圓的邊緣處所欲的材料移除量,處理時間較佳為10秒至120秒,更佳為20秒至60秒。
該方法的特別優點在於,藉由預處理矽晶圓補償了矽晶圓的凸面或凹面形狀,因此矽晶圓在預處理步驟之後獲得對於隨後之磊晶矽層沉積最佳的正面形狀。
在根據本發明的方法中,內部區域較佳係對應於圍繞矽晶圓中心的直徑為1毫米至150毫米的圓,而外部區域對應於含括矽晶圓邊緣的寬度為1毫米至150毫米的圓環。這些值對應於本發明在直徑為300毫米的矽晶圓上的應用。在使用基材直徑為450毫米的下一代矽晶圓時,相應地選擇內部區域和外部區域,在更小的基材例如200毫米或150毫米晶圓的情況下也同樣如此。
本發明能夠根據待進行磊晶塗覆的矽晶圓的最初幾何結構選擇外部區域。較佳地,首先對一批待進行磊晶塗覆的矽晶圓測得經拋光的晶圓的最初幾何結構,隨後選擇在磊晶反應器中的對應於預處理步驟的相應的程序參數設定,換言之,尤其是內部區域的大小、燈具的功率以及在反應器中進行蝕刻處理期間內部區域與外部區域之間的溫度差。
在預處理步驟之後,磊晶層至少沉積在矽晶圓中一經拋光的正面上。為此目的,將作為原料氣體的矽烷源加入作為載體氣體的氫氣中。取決於所用的矽烷源,在900℃至1200℃的溫度下沉積磊晶層。
較佳係使用沉積溫度在1050℃至1150℃的下的三氯矽烷(TCS)作為矽烷源,藉此使該沉積溫度落於預處理步驟中主要溫度範圍之內。
所沉積的磊晶層的厚度較佳為0.5微米至5微米。
在沉積磊晶層之後,從磊晶反應器取出經磊晶塗覆的矽晶圓。
對矽晶圓進行一定次數的上的磊晶沉積之後,用蝕刻介質,例如,較佳係使用HCl對基座進行處理,以移除基座上的矽沉積物。
較佳係在1至15次的矽晶元磊晶塗覆後進行基座蝕刻。為此目地,移除經磊晶塗覆的矽晶圓,並用HCl處理無基材的基座。
除了基座表面以外,較佳係用氯化氫沖洗整個加工室,以移除矽沉積物。
基座蝕刻之後較佳在其後的磊晶加工前,用矽塗覆基座。這可以是有利的,因為待進行磊晶塗覆的矽晶圓並不是直接承載於基座上。
此外還表明,本發明方法適合於製造包括正面和背面的矽晶圓,其中至少其正面經過拋光,並至少在其正面上施用磊晶層,對應於2毫米的周邊排除範圍,整體平面度值GBIR為0.02毫米至0.06微米。
若採用1毫米的周邊排除範圍,即更嚴格的標準,則所得的GBIR值為0.04微米至0.08微米。
對於根據本發明進行磊晶塗覆的矽晶圓,同樣在周邊排除範圍為2毫米的情況下並對應於尺寸為26×8平方毫米之區段(區域網格中之部分範圍),由SBIRmax
表示的局部平面度大於或等於0.02微米且小於或等於0.05微米。在此情況下得出336個區段,其中有52個“部分區分地段”。在確定SBIRmax
時較佳係將“部分區分地段”納入計算。PUA值較佳為100%。
對應於1毫米的周邊排除範圍,所得的SBIRmax
為0.04至0.07微米。
矽晶圓較佳為由單晶矽材料構成的晶圓、SOI(“絕緣體上矽”)晶圓、具有應變矽層的矽晶圓(“應變矽”)或sSOI(“絕緣體上應變矽”)晶圓,其具有磊晶層。
根據本發明經磊晶塗覆的矽晶圓,磊晶層厚度規則度較佳係最高為2.0%。磊晶層厚度規則度可以藉由測量磊晶層厚度的平均值t和範圍Δt=tmax
-tmin
而求得。Δt/t較佳為0.5%至2.0%,更佳為1.0%至1.5%。對於所請求保護的氣流和氣流分佈,根據本發明的方法允許製造具有該磊晶層厚度規則度的經磊晶塗覆的矽晶圓。
若在先前技術中嘗試藉由在磊晶塗覆時於矽晶圓的中心沉積更厚(或更薄)的磊晶層,或者雖然先沉積基本上均勻的磊晶層,隨後藉由對磊晶層進行蝕刻移除而修正經磊晶塗覆的矽晶圓的凹面的幾何結構,從而修正經拋光的矽晶圓的凹面的最初幾何結構,對於元件生產廠商極其重要且關鍵的磊晶層厚度規則度參數無法保持在小於或等於2%的狹窄的範圍內。
實施例:
本實施例涉及Applied Materials的Epi Centura型磊晶反應器。該設備的反應室結構示意圖如第1圖所示。
第1圖所示為用於進行本發明方法的反應室的結構示意圖。所示為加熱元件11(上方、外部區域)、12(上方、內部區域)、13(下方、內部區域)和14(下方、外部區域)。該反應器包括:用於承載待進行磊晶塗覆的矽晶圓的基座4、進氣裝置2、排氣裝置3、用於放置和提升基座和基材的裝置5(例如利用所謂的提升銷)以及用於以非接觸方式測量反應室溫度的高溫計61和62。
在表1示例性地列出在Epi Centura的情況下燈具功率的典型數值,其實現了對於本發明重要的內部區域與外部區域間的溫度差。
在此情況下,總燈具功率為70千瓦,分配於第1圖中所示的4個燈組中(上方/內部、上方/外部、下方/內部、下方/外部)。這對應於該室內的平均溫度,約為950℃至1050℃。
總功率中之約60%來自於下方的燈組或加熱元件。
在蝕刻預處理期間,在內部/外部之間的燈具功率分配不同於磊晶塗覆過程。
在Epi Centura的情況下,以54%/13%的分配使得在矽晶圓和基座上的溫度分佈均勻。在此在矽晶圓的所有區域內的溫度均是基本相同的。為了達到均勻的溫度分佈,必須求得對各個反應室之最佳能量分配。即使在相同反應器類型(例如Epi Centura)的不同反應室內,所述能量分配也可以改變。
採用以下之較佳方式以求得磊晶塗覆步驟的最佳能量分佈:使用一組均具有大於10歐姆.厘米的基材電阻率的p型晶圓(例如5個晶圓)。對每個晶圓設置不同的能量分佈(例如,晶圓1:54%/13%...晶圓2:58%/14%,等等)。然後例如用KLA Tencor公司的SP1型光散射測量儀測量5個晶圓,並在需要時在顯微鏡下檢查。為其他的磊晶塗覆步驟選擇平均的設置參數。目的是對於磊晶塗覆步驟在矽晶圓上實現盡可能均勻的能量分佈。該過程在半導體磊晶塗覆領域中之專家稱作為“運行滑移窗(running a slip window)”。
在製造過程中,有規律地檢驗晶圓上之可能的滑移。若晶圓上出現滑移,則運行“滑移窗”,以重新確定能量分佈的最佳設置。
在本發明中,對磊晶程序而言,較佳係從經最佳化的能量分佈開始,進行如下之方式:對於蝕刻預處理,提高內部區域內的功率,以獲得在內部區域與外部區域之間的所需溫度差。
若對於磊晶塗覆過程而言,對於上方加熱元件的功率,例如54%或62%的最佳值進入內部區域(對於在整個晶圓上的均勻溫度分佈),則對於蝕刻預處理優選分別為66%或72%的值。
因此,在蝕刻預處理過程中,從之前的最佳化過程開始總是選擇不同的能量分佈,以達到對於本發明重要的5℃至30℃的溫度差。
表1中以66%/16%的分佈產生約為20℃的溫度差。該分佈的變化能夠調節再整個請求保護範圍內的溫度差。
第2圖所示為取決於矽晶圓的平均溫度對直徑為300毫米的矽晶圓材料移除量(因此軸座標為-150毫米至+150毫米)。在預處理步驟中,使用表1的分佈66%/16%。因此,在矽晶圓的內部區域與外部區域之間的溫度差約為20℃。
這表明,矽晶圓中之一圍繞其中心(x軸=0)的內部區域內的材料移除量顯示出明顯的溫度相關性。980℃和1000℃和1020℃的溫度所顯示的蝕刻移除量曲線特別適合於以特別有利的方式修正大多數經凸面拋光的矽晶圓的幾何結構。因此,該溫度範圍對於本發明方法是特佳的。
2...進氣裝置
3...排氣裝置
4...基座
5...放置和提升基座和基材的裝置
11、12、13、14...加熱元件
61、62...高溫計
第1圖所示為用於進行本發明方法的磊晶反應器的反應室的結構示意圖。
第2圖所示為在磊晶反應器中於不同的處理溫度下藉由蝕刻預處理對直徑為300毫米的經拋光的矽晶圓移除量。
2...進氣裝置
3...排氣裝置
4...基座
5...放置和提升基座和基材的裝置
11、12、13、14...加熱元件
61、62...高溫計
Claims (12)
- 一種製造經磊晶塗覆的矽晶圓的方法,其中係提供多個至少在其正面上經拋光的矽晶圓並以如下方式依次在一磊晶反應器中各別地進行塗覆:將所提供之該矽晶圓分別放置在一位於該磊晶反應器中的基座上,在一第一步驟中,僅於氫氣氛圍下以1標準公升/分鐘至100標準公升/分鐘的氫氣流量進行預處理,以及在一第二步驟中,於在氫氣氛圍中添加一蝕刻介質的情況下,以1標準公升/分鐘至100標準公升/分鐘的氫氣流量及0.5標準公升/分鐘至1.5標準公升/分鐘之該蝕刻介質流量,在950℃至1050℃的平均溫度下進行預處理;隨後在該矽晶圓經拋光的正面上進行磊晶塗覆,並從該磊晶反應器中取出,其中在該預處理之該第二步驟中,係控制設置在基座上方和下方的加熱元件的功率,使得在待進行磊晶塗覆之該矽晶圓中之一圍繞中心軸的徑向對稱區域與位於該區域以外的矽晶圓部分之間的溫度差為5℃至30℃。
- 如請求項1之方法,其中於該二個預處理步驟中,氫氣流量均為40標準公升/分鐘至60標準公升/分鐘。
- 如請求項1或2之方法,其中於該二個預處理步驟中,預處理的持續時間均為10秒至120秒。
- 如請求項1或2之方法,其中於該預處理之該第二步驟期間,矽晶圓上的溫度差為10℃至20℃。
- 如請求項1或2之方法,其中該二預處理步驟均在950℃至1050℃的平均溫度下實施。
- 如請求項1或2之方法,其中該預處理之該第二步驟係在980℃至1020℃的平均溫度下實施。
- 如請求項1或2之方法,其中該待進行磊晶塗覆之矽晶圓中之該圍繞中心軸的徑向對稱區域的直徑最大為該矽晶圓直徑的50%。
- 如請求項1或2之方法,其中該矽晶圓的直徑為300毫米,而待進行磊晶塗覆之該矽晶圓中之該圍繞中心軸的徑向對稱區域的直徑為1毫米至150毫米。
- 如請求項1或2之方法,其中,該矽晶圓的直徑為450毫米,而待進行磊晶塗覆之該矽晶圓之圍繞中心軸之該徑向對稱區域的直徑為1毫米至250毫米。
- 如請求項1或2之方法,其中,該磊晶塗覆步驟係在950℃至1200℃的溫度範圍內且在矽晶圓和基座上的溫度分佈均勻的情況下進行。
- 如請求項1或2之方法,其中該加熱元件係紅外線燈具。
- 如請求項1或2之方法,其中所提供之該矽晶圓係由單晶矽構成的晶圓、絕緣體上矽(“SOI”)晶圓、具有應變矽層的矽晶圓或者絕緣體上應變矽(“sSOI”)晶圓,其直徑為150毫米、200毫米、300毫米或450毫米。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009010556A DE102009010556B4 (de) | 2009-02-25 | 2009-02-25 | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201031773A TW201031773A (en) | 2010-09-01 |
| TWI420003B true TWI420003B (zh) | 2013-12-21 |
Family
ID=42371718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099103625A TWI420003B (zh) | 2009-02-25 | 2010-02-06 | 經磊晶塗覆的矽晶圓的製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8372298B2 (zh) |
| JP (1) | JP5216794B2 (zh) |
| KR (1) | KR101101480B1 (zh) |
| CN (1) | CN101814428B (zh) |
| DE (1) | DE102009010556B4 (zh) |
| TW (1) | TWI420003B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009022224B4 (de) * | 2009-05-20 | 2012-09-13 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102011083245B4 (de) * | 2011-09-22 | 2019-04-25 | Siltronic Ag | Verfahren und Vorrichtung zum Abscheiden einer epitaktischen Schicht aus Silizium auf einer Halbleiterscheibe aus einkristallinem Silizium durch Gasphasenabscheidung in einer Prozesskammer |
| JP6009237B2 (ja) * | 2012-06-18 | 2016-10-19 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| JP5845143B2 (ja) | 2012-06-29 | 2016-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| US8896964B1 (en) | 2013-05-16 | 2014-11-25 | Seagate Technology Llc | Enlarged substrate for magnetic recording medium |
| JP6052070B2 (ja) * | 2013-06-17 | 2016-12-27 | 株式会社Sumco | エピタキシャルウェーハの製造方法及びその製造装置 |
| DE102015200890A1 (de) | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| CN107331610A (zh) * | 2016-04-28 | 2017-11-07 | 上海新昇半导体科技有限公司 | 提高硅晶片外延层表面平整度的方法 |
| CN107346726A (zh) * | 2016-05-05 | 2017-11-14 | 上海新昇半导体科技有限公司 | 减少外延衬底缺陷的形成方法 |
| CN107978523A (zh) * | 2016-10-24 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 多区域差速刻蚀的控制方法 |
| DE102017212799A1 (de) | 2017-07-26 | 2019-01-31 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
| DE102017219255A1 (de) | 2017-10-26 | 2019-05-02 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium |
| CN108447772B (zh) * | 2018-03-23 | 2020-08-04 | 南京国盛电子有限公司 | 一种coolmos用硅外延片的制造方法 |
| CN112201568A (zh) * | 2020-10-28 | 2021-01-08 | 西安奕斯伟硅片技术有限公司 | 一种用于硅片的外延生长的方法和设备 |
| US12482662B2 (en) | 2022-02-21 | 2025-11-25 | Globalwafers Co., Ltd. | Systems and methods for producing epitaxial wafers |
| CN115565852B (zh) * | 2022-12-06 | 2024-05-28 | 西安奕斯伟材料科技股份有限公司 | 用于对硅片进行背封的方法和设备 |
| CN116288692A (zh) * | 2023-03-24 | 2023-06-23 | 西安奕斯伟材料科技有限公司 | 外延处理期间承载硅片的基座及硅片的外延的设备和方法 |
| CN118136497A (zh) * | 2024-05-08 | 2024-06-04 | 西安奕斯伟材料科技股份有限公司 | 外延硅晶圆及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW540100B (en) * | 2000-05-25 | 2003-07-01 | Wacker Siltronic Halbleitermat | Method for the production of an epitaxially grown semiconductor wafer |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0272531B1 (en) | 1986-12-08 | 1991-07-31 | Sumitomo Electric Industries Limited | Surface grinding machine |
| US5108792A (en) | 1990-03-09 | 1992-04-28 | Applied Materials, Inc. | Double-dome reactor for semiconductor processing |
| JPH0615565A (ja) | 1991-12-18 | 1994-01-25 | Shin Etsu Handotai Co Ltd | ウエーハ自動ラッピング装置 |
| DE4224395A1 (de) | 1992-07-23 | 1994-01-27 | Wacker Chemitronic | Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung |
| US5650082A (en) * | 1993-10-29 | 1997-07-22 | Applied Materials, Inc. | Profiled substrate heating |
| JPH0945670A (ja) * | 1995-07-29 | 1997-02-14 | Hewlett Packard Co <Hp> | Iii族−n系結晶の気相エッチング方法および再成長方法 |
| DE19833257C1 (de) | 1998-07-23 | 1999-09-30 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe |
| US20010001384A1 (en) | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
| DE19938340C1 (de) | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| DE19960823B4 (de) | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
| KR101144825B1 (ko) | 2003-06-26 | 2012-05-11 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼 |
| US20050247668A1 (en) * | 2004-05-06 | 2005-11-10 | Silicon Genesis Corporation | Method for smoothing a film of material using a ring structure |
| US20080073324A1 (en) * | 2004-07-09 | 2008-03-27 | Sekisui Chemical Co., Ltd. | Method For Processing Outer Periphery Of Substrate And Apparatus Thereof |
| US7402517B2 (en) * | 2005-03-31 | 2008-07-22 | Battelle Memorial Institute | Method and apparatus for selective deposition of materials to surfaces and substrates |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| KR100772270B1 (ko) * | 2006-08-02 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 웨이퍼 휨 현상의 방지를 위한 급속 열처리 장치 및 방법 |
| JP4992390B2 (ja) | 2006-11-08 | 2012-08-08 | トヨタ車体株式会社 | 車両用の収納構造 |
-
2009
- 2009-02-25 DE DE102009010556A patent/DE102009010556B4/de active Active
-
2010
- 2010-01-29 KR KR1020100008643A patent/KR101101480B1/ko active Active
- 2010-02-02 US US12/698,175 patent/US8372298B2/en active Active
- 2010-02-06 TW TW099103625A patent/TWI420003B/zh active
- 2010-02-19 JP JP2010034557A patent/JP5216794B2/ja active Active
- 2010-02-25 CN CN2010101259301A patent/CN101814428B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW540100B (en) * | 2000-05-25 | 2003-07-01 | Wacker Siltronic Halbleitermat | Method for the production of an epitaxially grown semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102009010556B4 (de) | 2013-11-07 |
| JP2010199583A (ja) | 2010-09-09 |
| US8372298B2 (en) | 2013-02-12 |
| DE102009010556A1 (de) | 2010-09-02 |
| JP5216794B2 (ja) | 2013-06-19 |
| TW201031773A (en) | 2010-09-01 |
| KR20100097011A (ko) | 2010-09-02 |
| US20100213168A1 (en) | 2010-08-26 |
| CN101814428B (zh) | 2012-07-04 |
| KR101101480B1 (ko) | 2012-01-03 |
| CN101814428A (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI420003B (zh) | 經磊晶塗覆的矽晶圓的製造方法 | |
| TWI404125B (zh) | 製造經磊晶塗覆之矽晶圓的方法 | |
| CN1936110B (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
| TWI424476B (zh) | 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法 | |
| CN100587128C (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
| CN1936111B (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
| SG177026A1 (en) | Method for producing epitaxially coated silicon wafers |